KR101016951B1 - 정전기 보호 회로 - Google Patents

정전기 보호 회로 Download PDF

Info

Publication number
KR101016951B1
KR101016951B1 KR1020070016262A KR20070016262A KR101016951B1 KR 101016951 B1 KR101016951 B1 KR 101016951B1 KR 1020070016262 A KR1020070016262 A KR 1020070016262A KR 20070016262 A KR20070016262 A KR 20070016262A KR 101016951 B1 KR101016951 B1 KR 101016951B1
Authority
KR
South Korea
Prior art keywords
electrostatic
static electricity
discharge
unit
transfer unit
Prior art date
Application number
KR1020070016262A
Other languages
English (en)
Other versions
KR20080076409A (ko
Inventor
손희정
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070016262A priority Critical patent/KR101016951B1/ko
Priority to US12/031,022 priority patent/US20080198517A1/en
Publication of KR20080076409A publication Critical patent/KR20080076409A/ko
Application granted granted Critical
Publication of KR101016951B1 publication Critical patent/KR101016951B1/ko
Priority to US13/102,292 priority patent/US8345395B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05F—STATIC ELECTRICITY; NATURALLY-OCCURRING ELECTRICITY
    • H05F3/00—Carrying-off electrostatic charges
    • H05F3/02—Carrying-off electrostatic charges by means of earthing connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 정전기로부터 반도체 내부 회로를 보호하는 정전기 보호 회로에 관한 것으로서, 패드에서 정전기 발생시 상기 정전기를 구동 신호로 전달하는 동시에 제 1 방전 라인으로 방전시키는 제 1 정전기 보호부; 및 상기 제 1 정전기 보호부에서 전달된 구동 신호에 응답하여 상기 패드에서 발생한 정전기를 제 2 방전 라인으로 방전시키는 제 2 정전기 보호부;를 포함하여, 제 1 정전기 보호부가 정전기 방전 역할을 하는 동시에 제 2 정전기 보호부의 구동을 돕는 역할을 함으로써, 정전기 방전 성능이 향상되고 정전기 보호 회로가 차지하는 면적이 줄어들 수 있다.

Description

정전기 보호 회로{ELECTROSTATIC DISCHARGE PROTECTION CIRCUIT}
도 1은 종래의 정전기 보호 회로를 나타내는 회로도.
도 2는 본 발명의 정전기 보호 회로의 일 실시 예를 나타내는 블럭도.
도 3은 도 2의 상세 구성의 일 예를 나타내는 회로도.
도 4는 본 발명의 정전기 보호 회로의 다른 실시 예를 나타내는 블럭도.
도 5는 도 4의 상세 구성의 제 1 예를 나타내는 회로도.
도 6은 도 4의 상세 구성의 제 2 예를 나타내는 회로도.
도 7은 도 4의 상세 구성의 제 3 예를 나타내는 회로도.
도 8은 도 4의 상세 구성의 제 4 예를 나타내는 회로도.
본 발명은 반도체 메모리 장치에 관한 것으로, 더욱 상세하게는 정전기로부터 반도체 내부 회로를 보호하는 정전기 보호 회로에 관한 것이다.
일반적으로, 대전된 인체나 기계에 반도체 집적 회로가 접촉하면, 인체나 기계에 대전되어 있던 정전기가 집적 회로의 외부 핀을 통해 입/출력 패드를 거쳐 반도체 내부로 방전되면서 큰 에너지를 가진 과도 전류파가 반도체 내부 회로에 큰 손상을 가할 수 있다. 또한, 반도체 회로 내부에 대전되어 있던 정전기가 기계의 접촉으로 인해 기계를 통해 흘러나오면서 외부 회로에 손상을 입히기도 한다.
따라서, 대부분의 반도체 집적 회로는 이러한 손상으로부터 주요 회로를 보호하기 위해 입/출력 패드와 반도체 내부 회로 사이에 정전기 보호 회로를 구비한다.
상기 정전기 보호 회로는 다양한 소자들로 구성될 수 있으며, 특히, NMOS 트랜지스터가 정전기 보호 소자로서 사용될 때, 게이트와 소스가 연결된 구조(Grounded-Gate NMOS)의 NMOS 트랜지스터가 주로 사용된다.
이때, 입/출력 패드는 NMOS 트랜지스터의 드레인과 연결되며, 정전기에 의해 드레인의 전압 레벨이 상승하면 NMOS 트랜지스터의 드레인과 기판 사이에 에버런치 브레이크다운(avalache breakdown)이 발생하여 정전기 전류가 기판으로 흐르게 된다.
그리고, 기판으로 흐르는 정전기 전류에 의해 기판 전압의 레벨이 NMOS 트랜지스터의 소스 전압 레벨보다 상승하면, NMOS 트랜지스터의 BJT 특성에 의해 NMOS 트랜지스터의 드레인에서 소스로 정전기 전류가 방전된다.
하지만, 이러한 NMOS 트랜지스터의 BJT 특성에 의한 정전기 방전은 NMOS 트랜지스터의 구동 능력 한계로 인하여 정전기 방전 효과가 뛰어나지 않으므로, 종래에는 NMOS 트랜지스터의 게이트에 바이어스를 인가하여 NMOS 트랜지스터의 구동 능력을 향상시키는 방법이 개시되었다.
종래의 NMOS 트랜지스터의 구동 능력을 향상시키는 방법으로, 도 1에 도시된 바와 같이, 직렬 연결된 다수의 다이오드로 구성되는 다이오드 체인(12)과 저항(R1)에 의한 전압 강하를 이용하여 NMOS 트랜지스터(N1)를 구동시키는 정전기 보호 회로가 개시될 수 있다.
즉, 패드(10)에서 정전기가 발생하면, NMOS 트랜지스터(N1)의 BJT 특성에 의해 패드(10)에서 NMOS 트랜지스터(N1)를 거쳐 접지 전압 라인(VSS)으로 정전기가 방전되며, 또한, 다이오드 체인(12)과 저항(R1)에 의해 NMOS 트랜지스터(N1)가 턴 온되어 NMOS 트랜지스터(N1)의 구동 능력이 향상된다.
또한, 종래의 정전기 보호 회로에는 NMOS 트랜지스터(N1)의 게이트와 접지 전압 라인 사이에 다이오드(D1)가 추가 연결되어, 패드(10)에서 발생한 정전기를 접지 전압 라인(VSS)으로 전달하는 경로가 추가 형성될 수 있다.
하지만, 패드(10)와 접지 전압 라인 사이에 정전기 방전 경로를 형성하는 종래의 정전기 보호 회로는 정전기 방전 성능을 향상시키기 위해 다이오드 체인(12), 저항(R1), 및 다이오드(D1)를 추가 구비하므로, 그만큼 레이아웃 면적이 증가하는 문제점이 있다.
또한, 일반적인 정전기 보호 회로는 다양한 정전기 방전 경로를 제공하기 위해, 패드(10)와 전원 전압 라인(도시되지 않음) 사이에 연결된 정전기 보호 소자(도시되지 않음)와, 전원 전압 라인과 접지 전압 라인(VSS) 사이에 연결된 정전기 보호 소자(도시되지 않음)를 포함한다.
이러한 정전기 보호 소자들이 종래의 정전기 보호 회로에 추가 연결되면, 기존의 다이오드 체인(12), 저항(R1), 및 다이오드(D1)와 추가된 두 정전기 보호 소 자에 의해 레이아웃 면적이 증가하는 문제점이 있다.
따라서, 본 발명의 목적은 정전기 방전 성능이 뛰어나면서 레이아웃 면적을 크게 차지하지 않는 정전기 보호 회로를 제공함에 있다.
본 발명의 다른 목적은 다양한 방전 경로를 제공하는 동시에 각 경로의 정전기 보호 소자들의 정전기 방전 성능이 뛰어난 정전기 보호 회로를 제공함에 있다.
본 발명의 또 다른 목적은 다양한 방전 경로와 향상된 정전기 방전 성능을 가지면서 레이아웃 면적을 크게 차지하지 않는 정전기 보호 회로를 제공함에 있다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 정전기 보호 회로는, 패드에서 정전기 발생시 상기 정전기를 구동 신호로 전달하는 동시에 제 1 방전 라인으로 방전시키는 제 1 정전기 보호부; 및 상기 제 1 정전기 보호부에서 전달된 구동 신호에 응답하여 상기 패드에서 발생한 정전기를 제 2 방전 라인으로 방전시키는 제 2 정전기 보호부;를 포함함을 특징으로 한다.
여기서, 상기 제 1 방전 라인은 전원 전압 라인이고, 상기 제 2 방전 라인은 접지 전압 라인임이 바람직하다.
상기 제 1 정전기 보호부는, 상기 패드에서 발생한 정전기에 응답하여 상기 정전기를 구동 신호로 전달하는 정전기 전달부; 및 상기 구동 신호에 응답하여 상기 구동 신호에 해당하는 정전기를 상기 제 1 방전 라인으로 방전시키는 제 1 정전기 방전부;를 포함하며, 상기 정전기 전달부의 출력단은 상기 제 1 정전기 방전부 와 상기 제 2 정전기 보호부에 공통으로 연결됨이 바람직하다.
상기 정전기 전달부는 상기 패드와 상기 제 1 정전기 방전부 사이에 연결되는 최소한 하나의 다이오드 또는 상기 패드와 상기 제 1 정전기 방전부 사이에 직렬 연결되는 다수의 다이오드를 포함함이 바람직하다.
그리고, 상기 제 1 정전기 방전부는 상기 정전기 전달부와 상기 제 1 전원 전압 라인 사이에 연결되는 최소한 하나의 다이오드 또는 상기 정전기 전달부와 상기 제 1 전원 전압 라인 사이에 직렬 연결되는 다수의 다이오드를 포함함이 바람직하다.
상기 제 2 정전기 보호부는 상기 제 1 정전기 보호부에서 전달된 구동 신호에 응답하여 상기 패드와 상기 제 2 방전 라인 사이에 전류 패스 경로를 형성하는 모스 트랜지스터를 포함함이 바람직하다.
또한, 상기 제 2 정전기 보호부는 상기 모스 트랜지스터의 게이트와 상기 제 2 방전 라인 사이에 연결되는 저항을 더 포함함이 바람직하다.
한편, 상기 제 1 방전 라인과 상기 제 2 방전 라인 사이에는 상기 제 1 및 제 2 방전 라인 중 어느 하나로 전달된 정전기를 상기 제 2 및 제 1 방전 라인 중 어느 하나로 방전시키는 제 3 정전기 보호부가 추가 연결됨이 바람직하다.
여기서, 상기 제 3 정전기 보호부는 상기 제 1 및 제 2 방전 라인 중 어느 하나로 전달된 정전기에 응답하여 상기 제 1 방전 라인과 상기 제 2 방전 라인 사이에 전류 패스 경로를 형성하는 모스 트랜지스터를 포함함이 바람직하다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 다른 실시 예에 따른 정 전기 보호 회로는, 패드에서 정전기 발생시 상기 정전기를 제 1 및 제 2 구동 신호로 전달하는 동시에 제 1 방전 라인으로 방전시키는 제 1 정전기 보호부; 상기 제 1 구동 신호에 응답하여 상기 패드에서 발생한 정전기를 제 2 방전 라인으로 방전시키는 제 2 정전기 보호부; 및 상기 제 2 구동 신호에 응답하여 상기 제 1 및 제 2 방전 라인 중 어느 하나로 전달된 정전기를 상기 제 2 및 제 1 방전 라인 중 어느 하나로 방전시키는 제 3 정전기 보호부;를 포함함을 특징으로 한다.
여기서, 상기 제 1 방전 라인은 전원 전압 라인이고, 상기 제 2 방전 라인은 접지 전압 라인임이 바람직하다.
상기 제 1 정전기 보호부는, 상기 패드에서 발생한 정전기에 응답하여 상기 정전기를 상기 제 1 구동 신호로 전달하는 제 1 정전기 전달부; 상기 제 1 구동 신호에 응답하여 상기 제 1 구동 신호에 해당하는 정전기를 상기 제 2 구동 신호로 전달하는 제 2 정전기 전달부; 및 상기 제 2 구동 신호에 응답하여 상기 제 2 구동 신호에 해당하는 정전기를 상기 제 1 방전 라인으로 방전시키는 제 1 정전기 방전부;를 포함하며, 상기 제 1 정전기 전달부의 출력단은 상기 제 2 정전기 전달부와 상기 제 2 정전기 보호부에 공통으로 연결되고, 상기 제 2 정전기 전달부의 출력단은 상기 제 1 정전기 방전부와 상기 제 3 정전기 보호부에 공통으로 연결됨이 바람직하다.
상기 제 1 정전기 전달부는 상기 패드와 상기 제 2 정전기 전달부 사이에 연결되는 최소한 하나의 다이오드 또는 상기 패드와 상기 제 2 정전기 전달부 사이에 직렬 연결되는 다수의 다이오드를 포함함이 바람직하다.
또한, 상기 제 1 정전기 전달부는 상기 패드와 상기 제 2 정전기 전달부 사이에 연결되는 최소한 하나의 모스 트랜지스터 또는 상기 패드와 상기 제 2 정전기 전달부 사이에 직렬 연결되는 다수의 모스 트랜지스터를 포함하며, 상기 모스 트래지스터의 게이트는 상기 제 1 방전 라인에 연결됨이 바람직하다.
상기 제 2 정전기 전달부는 상기 제 1 정전기 전달부와 상기 제 1 정전기 방전부 사이에 연결되는 최소한 하나의 다이오드 또는 상기 제 1 정전기 전달부와 상기 제 1 정전기 방전부 사이에 직렬 연결되는 다수의 다이오드를 포함함이 바람직하다.
또한, 상기 제 2 정전기 전달부는 상기 제 1 정전기 전달부와 상기 제 1 정전기 방전부 사이에 연결되는 최소한 하나의 모스 트랜지스터 또는 상기 제 1 정전기 전달부와 상기 제 1 정전기 방전부 사이에 직렬 연결되는 다수의 모스 트랜지스터를 포함하며, 상기 다수의 모스 트래지스터의 게이트는 상기 제 1 방전 라인에 공통으로 연결됨이 바람직하다.
상기 제 1 정전기 방전부는 상기 제 1 정전기 방전부와 상기 제 1 방전 라인 사이에 연결되는 최소한 하나의 다이오드 또는 상기 제 1 정전기 방전부와 상기 제 1 방전 라인 사이에 직렬 연결되는 다수의 다이오드를 포함함이 바람직하다.
또한, 상기 제 1 정전기 방전부는 상기 제 1 정전기 방전부와 상기 제 1 방전 라인 사이에 연결되는 최소한 하나의 모스 트랜지스터 또는 상기 제 1 정전기 방전부와 상기 제 1 방전 라인 사이에 직렬 연결되는 다수의 모스 트랜지스터를 포함하며, 상기 다수의 모스 트래지스터의 게이트는 상기 제 1 방전 라인에 공통으로 연결됨이 바람직하다.
한편, 상기 제 1 정전기 보호부는 상기 제 1 방전 라인과 상기 제 1 정전기 전달부 사이에 연결되는 저항을 더 포함함이 바람직하다.
상기 제 2 정전기 보호부는 상기 제 1 구동 신호에 응답하여 상기 패드와 상기 제 2 방전 라인 사이에 전류 패스 경로를 형성하는 모스 트랜지스터를 포함함이 바람직하다.
또한, 상기 제 2 정전기 보호부는 상기 모스 트랜지스터의 게이트와 상기 제 2 방전 라인 사이에 연결되는 저항을 더 포함함이 바람직하다.
상기 제 3 정전기 보호부는 상기 제 2 구동 신호에 응답하여 상기 제 1 방전 라인과 상기 제 2 방전 라인 사이에 전류 패스 경로를 형성하는 모스 트랜지스터를 포함함이 바람직하다.
또한, 상기 제 3 정전기 보호부는 상기 모스 트랜지스터의 게이트와 상기 제 2 방전 라인 사이에 연결되는 저항을 더 포함함이 바람직하다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 상세하게 설명하기로 한다.
본 발명의 정전기 보호 회로는 패드에서 발생하는 정전기를 방전시키는 다수의 정전기 보호부로 구성되며, 그 중 패드와 소정 전압 라인 사이에 연결되는 정전기 보호부가 정전기 방전 역할을 하는 동시에 다른 정전기 보호부의 구동을 돕는 역할을 함으로써, 정전기 방전 성능이 향상되고 정전기 보호 회로가 차지하는 면적이 줄어들 수 있다.
구체적으로, 본 발명의 정전기 보호 회로는 일 실시 예로, 도 2와 같이 구성될 수 있다. 도 2를 참조하면, 본 발명의 정전기 보호 회로는 패드(10)와 전원 전압 라인(VDD) 사이에 연결되는 정전기 보호부(20)와, 패드(10)와 접지 전압 라인(VSS) 사이에 연결되는 정전기 보호부(22)를 포함하며, 전원 전압 라인(VDD)과 접지 전압 라인(VSS) 사이에는 정전기 보호부(24)가 추가 연결될 수 있다.
정전기 보호부(20)는 패드(10)에서 정전기 발생시 정전기를 구동 신호 DRV1로 전달하는 동시에 전원 전압 라인(VDD)으로 방전시킨다.
그리고, 정전기 보호부(22)는 구동 신호 DRV1에 응답하여 패드(10)에서 발생한 정전기를 접지 전압 라인(VSS)으로 방전시킨다.
또한, 정전기 보호부(24)는 전원 전압 라인(VDD) 또는 접지 전압 라인(VSS)으로 전달된 정전기를 접지 전압 라인(VSS) 또는 전원 전압 라인(VDD)으로 방전시킨다.
도 2의 정전기 보호부들(20,22,24)은 일 예로, 도 3과 같은 회로로 구체화될 수 있다.
도 3을 참조하면, 정전기 보호부(20)는 패드(10)에서 발생한 정전기에 응답하여 구동 신호 DRV1를 전달하는 정전기 전달부(30)와, 정전기 전달부(30)에서 전달된 구동 신호 DRV1에 응답하여 구동 신호 DRV1에 해당하는 정전기를 전원 전압 라인으로 방전시키는 정전기 방전부(32)를 포함한다.
여기서, 정전기 전달부(30)는 패드(10)와 정전기 방전부(32) 사이에 연결되는 최소한 하나의 다이오드로 구성되거나, 패드(10)와 정전기 방전부(32) 사이에 직렬 연결되는 다수의 다이오드로 구성될 수 있다. 이때, 다이오드의 캐소드는 정전기 방전부(32) 쪽으로 연결되고, 다이오드의 애노드는 패드(10) 쪽으로 연결된다.
또한, 정전기 방전부(32)는 정전기 전달부(30)와 전원 전압 라인(VDD) 사이에 연결되는 최소한 하나의 다이오드로 구성되거나, 정전기 전달부(30)와 전원 전압 라인(VDD) 사이에 직렬 연결되는 다수의 다이오드로 구성될 수 있다. 이때, 다이오드의 캐소드는 전원 전압 라인(VDD) 쪽으로 연결되고, 다이오드의 애노드는 정전기 전달부(30) 쪽으로 연결된다.
정전기 보호부(22)는 구동 신호 DRV1에 응답하여 패드(10)와 접지 전압 라인(VSS) 사이에 전류 패스 경로를 형성하는 엔모스 트랜지스터(N2)를 포함하며, 엔모스 트랜지스터(N2)가 더 빨리 구동될 수 있도록 엔모스 트랜지스터(N2)의 게이트와 접지 전압 라인(VSS) 사이에 저항(R2)이 추가 연결될 수 있다.
여기서, 엔모스 트랜지스터(N2)의 게이트는 정전기 전달부(30)와 정전기 방전부(32) 사이에 연결되고, 엔모스 트랜지스터(N2)의 드레인(또는 소스)은 패드(10)와 연결되며, 엔모스 트랜지스터(N2)의 소스(또는 드레인)은 접지 전압 라인(VSS)에 연결된다.
정전기 보호부(24)는 정전기가 전원 전압 라인(VDD) 또는 접지 전압 라인(VSS)으로 전달됨에 따라 턴 온되어 전원 전압 라인(VDD)과 접지 전압 라인(VSS) 사이에 전류 패스 경로를 형성하는 엔모스 트랜지스터(N3)를 포함한다.
여기서, 엔모스 트랜지스터(N3)의 게이트와 소스(또는 드레인)은 접지 전압 라인(VSS)에 공통으로 연결되고, 엔모스 트랜지스터(N3)의 드레인(또는 소스)는 전원 전압 라인(VDD)에 연결된다.
도 3과 같은 구성을 갖는 본 발명의 정전기 보호 회로는 패드(10)에서 발생한 정전기를 정전기 보호부들(20,22,24)을 통해 전원 전압 라인(VDD) 또는 접지 전압 라인(VSS)으로 방전시키고, 전원 전압 라인(VDD) 또는 접지 전압 라인(VSS)에서 발생한 정전기를 패드(10)로 방전시키며, 전원 전압 라인(VDD) 또는 접지 전압 라인(VSS)에서 발생한 정전기를 접지 전압 라인(VSS) 또는 전원 전압 라인(VDD)으로 방전시킨다.
이러한 본 발명의 정전기 보호 회로의 정전기 방전 동작 중 패드(10)에서 발생한 양의 정전기를 전원 전압 라인(VDD)으로 방전시키는 동작을 살펴보면, 패드(10)에서 발생한 양의 정전기는 정전기 전달부(30)와 정전기 방전부(32)를 통해 전원 전압 라인(VDD)으로 방전된다.
또한, 정전기가 정전기 전달부(30)를 거쳐 구동 신호 DRV1로 출력되고, 구동 신호 DRV1가 저항(R2)으로 전달됨에 따라 정전기 전달부(30)의 다이오드와 저항(R2)에 의한 전압 강하가 발생하여 엔모스 트랜지스터(N2)가 턴 온된다. 엔모스 트랜지스터(N2)가 턴 온됨에 따라 패드(10)에서 발생한 정전기가 접지 전압 라인(VSS)으로 전달되고, 접지 전압 라인(VSS)으로 전달된 정전기에 의해 엔모스 트랜지스터(N3)가 턴 온되어 접지 전압 라인(VSS)의 정전기가 전원 전압 라인(VDD)으로 방전된다.
다음, 패드(10)에서 발생한 양의 정전기를 접지 전압 라인(VSS)으로 방전시 키는 동작을 살펴보면, 패드(10)에서 발생한 양의 정전기는 정전기 보호부(20)를 거쳐 전원 전압 라인(VDD)을 경유한 뒤, 정전기 보호부(24)를 거쳐 접지 전압 라인(VSS)으로 방전된다.
또한, 정전기가 정전기 전달부(30)를 거쳐 구동 신호 DRV1로 출력되고, 상기 구동 신호 DRV1와 정전기 보호부(24)를 거쳐 접지 전압 라인(VSS)으로 방전되는 정전기에 의해 저항(R2)에서 전압 강하가 발생하고, 상기 전압 강하에 의해 엔모스 트랜지스터(N2)가 턴 온된다. 따라서, 정전기는 턴 온된 엔모스 트랜지스터(N2)를 거쳐 접지 전압 라인(VSS)으로 방전된다.
다음, 접지 전압 라인(VSS)에서 발생한 양의 정전기를 패드(10)로 방전시키는 동작을 살펴보면, 접지 전압 라인(VSS)에서 발생한 양의 정전기에 의해 엔모스 트랜지스터(N2)가 턴 온되어 정전기가 접지 전압 라인(VSS)에서 패드(10)로 바로 방전된다.
마지막으로, 전원 전압 라인(VDD)에서 발생한 양의 정전기를 패드(10)로 방전시키는 동작을 살펴보면, 전원 전압 라인(VDD)에서 발생한 양의 정전기에 의해 엔모스 트랜지스터(N3)가 턴 온되어 정전기가 전원 전압 라인(VDD)에서 접지 전압 라인(VSS)으로 전달된다. 그리고, 접지 전압 라인(VSS)으로 전달된 정전기에 의해 엔모스 트랜지스터(N2)가 턴 온되어 정전기가 접지 전압 라인(VSS)에서 패드(10)로 방전된다.
이와 같이, 본 발명의 정전기 보호 회로의 일 실시 예는 패드(10)와 전원 전압 라인(VDD) 사이에 연결된 정전기 보호부(40)가 정전기 방전 동작을 하는 동시에 패드(10)와 접지 전압 라인(VSS) 사이에 연결된 정전기 보호부(42)의 구동 능력을 향상시키는 역할을 함으로써, 반도체 칩 상에 형성되는 면적이 줄어드는 동시에 정전기 방전 효율이 향상되는 효과가 있다.
본 발명의 정전기 보호 회로는 다른 실시 예로, 도 4와 같이, 패드(10)와 전원 전압 라인(VDD) 사이에 연결되는 정전기 보호부(40), 패드(10)와 접지 전압 라인(VSS) 사이에 연결되는 정전기 보호부(42), 및 전원 전압 라인(VDD)과 접지 전압 라인(VSS) 사이에 연결되는 정전기 보호부(44)를 포함한다.
정전기 보호부(40)는 패드(10)에서 정전기 발생시 정전기를 구동 신호들 DRV2, DRV3로 전달하는 동시에 전원 전압 라인(VDD)으로 방전시킨다.
그리고, 정전기 보호부(42)는 구동 신호 DRV2에 응답하여 패드(10)에서 발생한 정전기를 접지 전압 라인(VSS)으로 방전시킨다.
또한, 정전기 보호부(44)는 구동 신호 DRV3에 응답하여 전원 전압 라인(VDD) 또는 접지 전압 라인(VSS)으로 전달된 정전기를 접지 전압 라인(VSS) 또는 전원 전압 라인(VDD)으로 방전시킨다.
도 4의 정전기 보호 회로는 도 5 내지 도 8과 같은 회로들로 구체화될 수 있다.
우선, 도 5를 참조하면, 정전기 보호부(40)는 패드(10)에서 발생한 정전기에 응답하여 정전기를 구동 신호 DRV2로 전달하는 정전기 전달부(50), 구동 신호 DRV2에 응답하여 구동 신호 DRV2에 해당하는 정전기를 구동 신호 DRV3로 전달하는 정전기 전달부(52), 및 구동 신호 DRV3에 응답하여 구동 신호 DRV3에 해당하는 정전기 를 전원 전압 라인(VDD)으로 방전시키는 정전기 방전부(54)를 포함한다.
여기서, 정전기 전달부(50)는 패드(10)와 정전기 전달부(52) 사이에 연결되는 최소한 하나의 다이오드로 구성되거나, 패드(10)와 정전기 전달부(52) 사이에 직렬 연결되는 다수의 다이오드로 구성될 수 있다. 이때, 다이오드의 캐소드는 정전기 전달부(52) 쪽으로 연결되고, 다이오드의 애노드는 패드(10) 쪽으로 연결된다.
그리고, 정전기 전달부(52)는 패드(10)와 정전기 방전부(54) 사이에 연결되는 최소한 하나의 다이오드로 구성되거나, 패드(10)와 정전기 방전부(54) 사이에 직렬 연결되는 다수의 다이오드로 구성될 수 있다. 이때, 다이오드의 캐소드는 정전기 방전부(54) 쪽으로 연결되고, 다이오드의 애노드는 정전기 전달부(50) 쪽으로 연결된다.
또한, 정전기 방전부(54)는 정전기 전달부(52)와 전원 전압 라인(VDD) 사이에 연결되는 최소한 하나의 다이오드로 구성되거나, 정전기 전달부(52)와 전원 전압 라인(VDD) 사이에 직렬 연결되는 다수의 다이오드로 구성될 수 있다. 이때, 다이오드의 캐소드는 전원 전압 라인(VDD) 쪽으로 연결되고, 다이오드의 애노드는 정전기 전달부(52) 쪽으로 연결된다.
정전기 보호부(42)는 구동 신호 DRV2에 응답하여 패드(10)와 접지 전압 라인(VSS) 사이에 전류 패스 경로를 형성하는 엔모스 트랜지스터(N4)를 포함하며, 엔모스 트랜지스터(N4)가 더 빨리 구동될 수 있도록 엔모스 트랜지스터(N4)의 게이트와 접지 전압 라인(VSS) 사이에 저항(R3)이 추가 연결될 수 있다.
여기서, 엔모스 트랜지스터(N4)의 게이트는 정전기 전달부(50)와 정전기 전달부(52) 사이에 연결되고, 엔모스 트랜지스터(N4)의 드레인(또는 소스)은 패드(10)와 연결되며, 엔모스 트랜지스터(N4)의 소스(또는 드레인)은 접지 전압 라인(VSS)에 연결된다.
정전기 보호부(44)는 구동 신호 DRV3에 응답하여 전원 전압 라인(VDD)과 접지 전압 라인(VSS) 사이에 전류 패스 경로를 형성하는 엔모스 트랜지스터(N5)를 포함하며, 엔모스 트랜지스터(N5)가 더 빨리 구동될 수 있도록 엔모스 트랜지스터(N5)의 게이트와 접지 전압 라인(VSS) 사이에 저항(R4)이 추가 연결될 수 있다.
여기서, 엔모스 트랜지스터(N3)의 게이트와 소스(또는 드레인)은 접지 전압 라인(VSS)에 공통으로 연결되고, 정전기 전달부(52)와 정전기 방전부(54) 사이에도 공통으로 연결된다. 그리고, 엔모스 트랜지스터(N3)의 드레인(또는 소스)는 전원 전압 라인(VDD)에 연결된다.
도 5의 구성을 갖는 정전기 보호 회로는 정전기 전달부(52)에서 전달된 구동 신호 DRV3에 의해 엔모스 트랜지스터(N5)가 더 빨리 턴 온될 수 있으므로, 정전기 보호부(44)에 의해 정전기 방전 성능이 더 향상되는 효과가 있다.
한편, 도 5의 구성에서, 정전기 방전부(54)와 전원 전압 라인(VDD) 사이에는 도 6과 같이 저항(R5)이 추가 연결될 수 있다. 도 6과 같이 정전기 방전부(54)와 전원 전압 라인(VDD) 사이에 저항(R5)이 연결되면, 정전기 전달부들(50,52)과 정전기 방전부(54)를 구성하는 다이오드들로 흐르는 전류의 양이 감소하고, 엔모스 트랜지스터(N4) 쪽으로 방전되는 전류의 양이 많아진다.
따라서, 정전기 전달부들(50,52)과 정전기 방전부(54)를 구성하는 다이오드들의 사이즈가 줄어들더라도 정전기 방전 성능이 크게 낮아지지 않으므로, 다이오드들의 사이즈를 줄여 정전기 보호 회로의 면적이 줄어들 수 있는 효과가 있다.
정전기 보호부(40)는 도 7에 도시된 바와 같이 다이오드 대신 하나 또는 다수의 피모스 트랜지스터로 각각 이루어지는 정전기 전달부들(80,82)과 정전기 방전부(84)로 구성될 수도 있다.
즉, 정전기 전달부(80)는 패드(10)와 정전기 전달부(82) 사이에 연결되는 최소한 하나의 피모스 트랜지스터로 구성되거나, 패드(10)와 정전기 전달부(82) 사이에 직렬 연결되는 다수의 피모스 트랜지스터로 구성될 수 있다. 이때, 피모스 트랜지스터의 게이트는 전원 전압 라인(VDD)에 연결된다.
그리고, 정전기 전달부(82)는 정전기 전달부(80)와 정전기 방전부(84) 사이에 연결되는 최소한 하나의 피모스 트랜지스터로 구성되거나, 정전기 전달부(80)와 정전기 방전부(84) 사이에 직렬 연결되는 다수의 피모스 트랜지스터로 구성될 수 있다. 이때, 피모스 트랜지스터의 게이트는 전원 전압 라인(VDD)에 연결된다.
또한, 정전기 방전부(84)는 정전기 전달부(82)와 전원 전압 라인(VDD) 사이에 연결되는 최소한 하나의 피모스 트랜지스터로 구성되거나, 정전기 전달부(82)와 전원 전압 라인(VDD) 사이에 직렬 연결되는 다수의 피모스 트랜지스터로 구성될 수 있다. 이때, 피모스 트랜지스터의 게이트는 전원 전압 라인(VDD)에 연결된다.
마찬가지로, 도 7의 구성에서, 정전기 방전부(54)와 전원 전압 라인(VDD) 사이에는 도 8과 같이 저항(R6)이 추가 연결될 수 있다.
이와 같이, 본 발명은 정전기 보호 소자가 정전기 방전 동작을 하는 동시에 다른 정전기 보호 소자의 구동을 돕는 구성을 가지므로, 정전기 방전 성능이 뛰어난 동시에 정전기 보호 회로의 레이아웃 면적이 줄어들 수 있는 효과가 있다.
또한, 본 발명은 패드와 전압 라인들 사이에 각각 연결된 정전기 보호 소자들을 포함하며, 상기 정전기 보호 소자들 중 일부가 다른 정전기 보호 소자들의 구동을 돕는 역할을 함으로써, 다양한 방전 경로가 제공되는 동시에 상기 각 경로의 정전기 보호 소자들의 정전기 방전 성능이 향상될 수 있는 효과가 있다.
아울러, 본 발명은 정전기 방전과 다른 정전기 보호 소자의 구동을 돕는 역할을 하는 정전기 방전 소자를 포함하는 정전기 보호 소자들을 다양한 경로에 배치함으로써, 다양한 방전 경로와 향상된 정전기 방전 성능이 제공되는 동시에 정전기 보호 회로의 레이아웃 면적이 줄어들 수 있는 효과가 있다.
본 발명을 특정 실시 예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업자는 용이하게 알 수 있다.

Claims (31)

  1. 패드에서 정전기 발생시 상기 정전기를 구동 신호로 전달하는 동시에 제 1 방전 라인으로 방전시키는 제 1 정전기 보호부; 및
    상기 제 1 정전기 보호부에서 전달된 구동 신호에 응답하여 상기 패드에서 발생한 정전기를 제 2 방전 라인으로 방전시키는 제 2 정전기 보호부를 구비하며,
    상기 제 1 정전기 보호부는,
    상기 패드에서 발생한 정전기에 응답하여 상기 정전기를 상기 구동 신호로 전달하는 정전기 전달부와, 상기 구동 신호에 응답하여 상기 구동 신호에 해당하는 정전기를 상기 제 1 방전 라인으로 방전시키는 제 1 정전기 방전부를 포함하며, 상기 정전기 전달부의 출력단은 상기 제 1 정전기 방전부와 상기 제 2 정전기 보호부에 공통으로 연결됨을 특징으로 하는 정전기 보호 회로.
  2. 제 1 항에 있어서,
    상기 제 1 방전 라인은 전원 전압 라인이고, 상기 제 2 방전 라인은 접지 전압 라인임을 특징으로 하는 정전기 보호 회로.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 정전기 전달부는 상기 패드와 상기 제 1 정전기 방전부 사이에 연결되는 최소한 하나의 다이오드를 포함함을 특징으로 하는 정전기 보호 회로.
  5. 제 1 항에 있어서,
    상기 정전기 전달부는 상기 패드와 상기 제 1 정전기 방전부 사이에 직렬 연결되는 다수의 다이오드를 포함함을 특징으로 하는 정전기 보호 회로.
  6. 제 1 항에 있어서,
    상기 제 1 정전기 방전부는 상기 정전기 전달부와 상기 제 1 전원 전압 라인 사이에 연결되는 최소한 하나의 다이오드를 포함함을 특징으로 하는 정전기 보호 회로.
  7. 제 1 항에 있어서,
    상기 제 1 정전기 방전부는 상기 정전기 전달부와 상기 제 1 전원 전압 라인 사이에 직렬 연결되는 다수의 다이오드를 포함함을 특징으로 하는 정전기 보호 회로.
  8. 제 1 항에 있어서,
    상기 제 2 정전기 보호부는 상기 제 1 정전기 보호부에서 전달된 구동 신호에 응답하여 상기 패드와 상기 제 2 방전 라인 사이에 전류 패스 경로를 형성하는 모스 트랜지스터를 포함함을 특징으로 하는 정전기 보호 회로.
  9. 제 8 항에 있어서,
    상기 제 2 정전기 보호부는 상기 모스 트랜지스터의 게이트와 상기 제 2 방전 라인 사이에 연결되는 저항을 더 포함함을 특징으로 하는 정전기 보호 회로.
  10. 제 1 항에 있어서,
    상기 제 1 방전 라인과 상기 제 2 방전 라인 사이에는 상기 제 1 및 제 2 방전 라인 중 어느 하나로 전달된 정전기를 상기 제 2 및 제 1 방전 라인 중 어느 하나로 방전시키는 제 3 정전기 보호부가 추가 연결됨을 특징으로 하는 정전기 보호 회로.
  11. 제 10 항에 있어서,
    상기 제 3 정전기 보호부는 상기 제 1 및 제 2 방전 라인 중 어느 하나로 전달된 정전기에 응답하여 상기 제 1 방전 라인과 상기 제 2 방전 라인 사이에 전류 패스 경로를 형성하는 모스 트랜지스터를 포함함을 특징으로 하는 정전기 보호 회로.
  12. 패드에서 정전기 발생시 상기 정전기를 제 1 및 제 2 구동 신호로 전달하는 동시에 제 1 방전 라인으로 방전시키는 제 1 정전기 보호부;
    상기 제 1 구동 신호에 응답하여 상기 패드에서 발생한 정전기를 제 2 방전 라인으로 방전시키는 제 2 정전기 보호부; 및
    상기 제 2 구동 신호에 응답하여 상기 제 1 및 제 2 방전 라인 중 어느 하나로 전달된 정전기를 상기 제 2 및 제 1 방전 라인 중 어느 하나로 방전시키는 제 3 정전기 보호부;를 포함함을 특징으로 하는 정전기 보호 회로.
  13. 제 12 항에 있어서,
    상기 제 1 방전 라인은 전원 전압 라인이고, 상기 제 2 방전 라인은 접지 전압 라인임을 특징으로 하는 정전기 보호 회로.
  14. 제 12 항에 있어서,
    상기 제 1 정전기 보호부는,
    상기 패드에서 발생한 정전기에 응답하여 상기 정전기를 상기 제 1 구동 신호로 전달하는 제 1 정전기 전달부;
    상기 제 1 구동 신호에 응답하여 상기 제 1 구동 신호에 해당하는 정전기를 상기 제 2 구동 신호로 전달하는 제 2 정전기 전달부; 및
    상기 제 2 구동 신호에 응답하여 상기 제 2 구동 신호에 해당하는 정전기를 상기 제 1 방전 라인으로 방전시키는 제 1 정전기 방전부;를 포함하며,
    상기 제 1 정전기 전달부의 출력단은 상기 제 2 정전기 전달부와 상기 제 2 정전기 보호부에 공통으로 연결되고, 상기 제 2 정전기 전달부의 출력단은 상기 제 1 정전기 방전부와 상기 제 3 정전기 보호부에 공통으로 연결됨을 특징으로 하는 정전기 보호 회로.
  15. 제 14 항에 있어서,
    상기 제 1 정전기 전달부는 상기 패드와 상기 제 2 정전기 전달부 사이에 연결되는 최소한 하나의 다이오드를 포함함을 특징으로 하는 정전기 보호 회로.
  16. 제 14 항에 있어서,
    상기 제 1 정전기 전달부는 상기 패드와 상기 제 2 정전기 전달부 사이에 직렬 연결되는 다수의 다이오드를 포함함을 특징으로 하는 정전기 보호 회로.
  17. 제 14 항에 있어서,
    상기 제 1 정전기 전달부는 상기 패드와 상기 제 2 정전기 전달부 사이에 연결되는 최소한 하나의 모스 트랜지스터를 포함하며, 상기 모스 트래지스터의 게이트는 상기 제 1 방전 라인에 연결됨을 특징으로 하는 정전기 보호 회로.
  18. 제 14 항에 있어서,
    상기 제 1 정전기 전달부는 상기 패드와 상기 제 2 정전기 전달부 사이에 직 렬 연결되는 다수의 모스 트랜지스터를 포함하며, 상기 다수의 모스 트래지스터의 게이트는 상기 제 1 방전 라인에 공통으로 연결됨을 특징으로 하는 정전기 보호 회로.
  19. 제 14 항에 있어서,
    상기 제 2 정전기 전달부는 상기 제 1 정전기 전달부와 상기 제 1 정전기 방전부 사이에 연결되는 최소한 하나의 다이오드를 포함함을 특징으로 하는 정전기 보호 회로.
  20. 제 14 항에 있어서,
    상기 제 2 정전기 전달부는 상기 제 1 정전기 전달부와 상기 제 1 정전기 방전부 사이에 직렬 연결되는 다수의 다이오드를 포함함을 특징으로 하는 정전기 보호 회로.
  21. 제 14 항에 있어서,
    상기 제 2 정전기 전달부는 상기 제 1 정전기 전달부와 상기 제 1 정전기 방전부 사이에 연결되는 최소한 하나의 모스 트랜지스터를 포함하며, 상기 모스 트래지스터의 게이트는 상기 제 1 방전 라인에 연결됨을 특징으로 하는 정전기 보호 회로.
  22. 제 14 항에 있어서,
    상기 제 2 정전기 전달부는 상기 제 1 정전기 전달부와 상기 제 1 정전기 방전부 사이에 직렬 연결되는 다수의 모스 트랜지스터를 포함하며, 상기 다수의 모스 트래지스터의 게이트는 상기 제 1 방전 라인에 공통으로 연결됨을 특징으로 하는 정전기 보호 회로.
  23. 제 14 항에 있어서,
    상기 제 1 정전기 방전부는 상기 제 1 정전기 방전부와 상기 제 1 방전 라인 사이에 연결되는 최소한 하나의 다이오드를 포함함을 특징으로 하는 정전기 보호 회로.
  24. 제 14 항에 있어서,
    상기 제 1 정전기 방전부는 상기 제 1 정전기 방전부와 상기 제 1 방전 라인 사이에 직렬 연결되는 다수의 다이오드를 포함함을 특징으로 하는 정전기 보호 회로.
  25. 제 14 항에 있어서,
    상기 제 1 정전기 방전부는 상기 제 1 정전기 방전부와 상기 제 1 방전 라인 사이에 연결되는 최소한 하나의 모스 트랜지스터를 포함하며, 상기 모스 트랜지스터의 게이트는 상기 제 1 방전 라인에 연결됨을 특징으로 하는 정전기 보호 회로.
  26. 제 14 항에 있어서,
    상기 제 2 정전기 전달부는 상기 제 1 정전기 방전부와 상기 제 1 방전 라인 사이에 직렬 연결되는 다수의 모스 트랜지스터를 포함하며, 상기 다수의 모스 트래지스터의 게이트는 상기 제 1 방전 라인에 공통으로 연결됨을 특징으로 하는 정전기 보호 회로.
  27. 제 14 항에 있어서,
    상기 제 1 정전기 보호부는 상기 제 1 방전 라인과 상기 제 1 정전기 전달부 사이에 연결되는 저항을 더 포함함을 특징으로 하는 정전기 보호 회로.
  28. 제 12 항에 있어서,
    상기 제 2 정전기 보호부는 상기 제 1 구동 신호에 응답하여 상기 패드와 상기 제 2 방전 라인 사이에 전류 패스 경로를 형성하는 모스 트랜지스터를 포함함을 특징으로 하는 정전기 보호 회로.
  29. 제 28 항에 있어서,
    상기 제 2 정전기 보호부는 상기 모스 트랜지스터의 게이트와 상기 제 2 방전 라인 사이에 연결되는 저항을 더 포함함을 특징으로 하는 정전기 보호 회로.
  30. 제 12 항에 있어서,
    상기 제 3 정전기 보호부는 상기 제 2 구동 신호에 응답하여 상기 제 1 방전 라인과 상기 제 2 방전 라인 사이에 전류 패스 경로를 형성하는 모스 트랜지스터를 포함함을 특징으로 하는 정전기 보호 회로.
  31. 제 30 항에 있어서,
    상기 제 3 정전기 보호부는 상기 모스 트랜지스터의 게이트와 상기 제 2 방전 라인 사이에 연결되는 저항을 더 포함함을 특징으로 하는 정전기 보호 회로.
KR1020070016262A 2007-02-15 2007-02-15 정전기 보호 회로 KR101016951B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070016262A KR101016951B1 (ko) 2007-02-15 2007-02-15 정전기 보호 회로
US12/031,022 US20080198517A1 (en) 2007-02-15 2008-02-14 Electrostatic discharge protection circuit having a reduced size and enhanced discharge
US13/102,292 US8345395B2 (en) 2007-02-15 2011-05-06 Electrostatic discharge protection circuit having a reduced size and enhanced discharge

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070016262A KR101016951B1 (ko) 2007-02-15 2007-02-15 정전기 보호 회로

Publications (2)

Publication Number Publication Date
KR20080076409A KR20080076409A (ko) 2008-08-20
KR101016951B1 true KR101016951B1 (ko) 2011-02-25

Family

ID=39706449

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070016262A KR101016951B1 (ko) 2007-02-15 2007-02-15 정전기 보호 회로

Country Status (2)

Country Link
US (2) US20080198517A1 (ko)
KR (1) KR101016951B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278188A (ja) * 2009-05-28 2010-12-09 Renesas Electronics Corp 半導体集積回路装置
KR20160035375A (ko) * 2014-09-23 2016-03-31 에스케이하이닉스 주식회사 반도체 장치 및 그것을 포함하는 테스트 시스템
US10381828B1 (en) * 2018-01-29 2019-08-13 Dialog Semiconductor (Uk) Limited Overvoltage protection of transistor devices
KR20200133888A (ko) * 2019-05-20 2020-12-01 삼성디스플레이 주식회사 표시 장치 및 그것을 포함하는 전자 장치
US11699899B2 (en) 2020-04-28 2023-07-11 Innoscience (Zhuhai) Technology Co., Ltd. Electronic device and electrostatic discharge protection circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980066467A (ko) * 1997-01-24 1998-10-15 문정환 이에스디(esd) 보호회로
KR100202682B1 (ko) 1996-12-02 1999-06-15 구본준 보호회로
KR100639231B1 (ko) * 2005-12-30 2006-11-01 주식회사 하이닉스반도체 정전기 방전 보호 회로
KR100701708B1 (ko) 2005-03-11 2007-03-29 주식회사 하이닉스반도체 반도체 장치용 정전기 보호장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5744842A (en) * 1996-08-15 1998-04-28 Industrial Technology Research Institute Area-efficient VDD-to-VSS ESD protection circuit
US5774318A (en) * 1996-11-27 1998-06-30 Raytheon Company I.C. power supply terminal protection clamp
TW410459B (en) * 1999-01-04 2000-11-01 Taiwan Semiconductor Mfg Gate-coupled electrostatic discharge protection circuit without transient leakage
JP4305790B2 (ja) * 1999-03-02 2009-07-29 フジノン株式会社 画像読取用レンズおよび画像読取装置
US6222719B1 (en) * 1999-07-15 2001-04-24 Andrew S. Kadah Ignition boost and rectification flame detection circuit
TW475250B (en) * 2001-03-14 2002-02-01 Taiwan Semiconductor Mfg ESD protection circuit to be used in high-frequency input/output port with low capacitance load
US7663851B2 (en) * 2005-05-25 2010-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Tie-off circuit with ESD protection features
US7593204B1 (en) * 2006-06-06 2009-09-22 Rf Micro Devices, Inc. On-chip ESD protection circuit for radio frequency (RF) integrated circuits
KR100898583B1 (ko) * 2006-06-30 2009-05-20 주식회사 하이닉스반도체 정전기 방전 보호 회로
US7859807B2 (en) * 2007-03-22 2010-12-28 Realtek Semiconductor Corp. ESD protection circuit and method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100202682B1 (ko) 1996-12-02 1999-06-15 구본준 보호회로
KR19980066467A (ko) * 1997-01-24 1998-10-15 문정환 이에스디(esd) 보호회로
KR100701708B1 (ko) 2005-03-11 2007-03-29 주식회사 하이닉스반도체 반도체 장치용 정전기 보호장치
KR100639231B1 (ko) * 2005-12-30 2006-11-01 주식회사 하이닉스반도체 정전기 방전 보호 회로

Also Published As

Publication number Publication date
US20080198517A1 (en) 2008-08-21
KR20080076409A (ko) 2008-08-20
US20110211291A1 (en) 2011-09-01
US8345395B2 (en) 2013-01-01

Similar Documents

Publication Publication Date Title
KR101034614B1 (ko) 정전기 보호 회로
US8072721B2 (en) ESD protection using a capacitivly-coupled clamp for protecting low-voltage core transistors from high-voltage outputs
US7705404B2 (en) Electrostatic discharge protection device and layout thereof
US6867461B1 (en) ESD protection circuit
US20060189189A1 (en) Electrostatic discharge circuit
US7049663B2 (en) ESD protection device with high voltage and negative voltage tolerance
KR101016964B1 (ko) 정전기 방전 보호 회로
KR101016951B1 (ko) 정전기 보호 회로
KR101128897B1 (ko) 반도체 장치
US6337787B2 (en) Gate-voltage controlled electrostatic discharge protection circuit
US8743517B2 (en) ESD protection circuit
KR20080076411A (ko) 정전기 보호 회로
KR100861310B1 (ko) 정전기 방전 장치
KR100885375B1 (ko) 정전기 방지 회로를 포함하는 반도체 소자
KR100996195B1 (ko) 정전기 방전 보호 장치
KR100631956B1 (ko) 정전기 방전 보호 회로
KR100631961B1 (ko) 정전기 방전 보호 회로
KR100438669B1 (ko) 정전기 특성이 향상된 반도체 장치
US20050057872A1 (en) Integrated circuit voltage excursion protection
KR20080076395A (ko) 정전기 보호 회로
KR101006095B1 (ko) 저전압 동작형 정전기 보호회로
KR20090066490A (ko) 정전기 방전 회로
EP1550217B1 (en) Method and apparatus to actively sink current in an integrated circuit with a floating i/o supply voltage
KR20090009461A (ko) 정전기 방전 장치
JP2005005333A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140122

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150121

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160121

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170124

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180122

Year of fee payment: 8