KR100996195B1 - 정전기 방전 보호 장치 - Google Patents

정전기 방전 보호 장치 Download PDF

Info

Publication number
KR100996195B1
KR100996195B1 KR1020070033902A KR20070033902A KR100996195B1 KR 100996195 B1 KR100996195 B1 KR 100996195B1 KR 1020070033902 A KR1020070033902 A KR 1020070033902A KR 20070033902 A KR20070033902 A KR 20070033902A KR 100996195 B1 KR100996195 B1 KR 100996195B1
Authority
KR
South Korea
Prior art keywords
voltage
power
active region
type
bipolar transistor
Prior art date
Application number
KR1020070033902A
Other languages
English (en)
Other versions
KR20080090724A (ko
Inventor
김장후
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070033902A priority Critical patent/KR100996195B1/ko
Priority to US12/062,690 priority patent/US7929264B2/en
Publication of KR20080090724A publication Critical patent/KR20080090724A/ko
Application granted granted Critical
Publication of KR100996195B1 publication Critical patent/KR100996195B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 낮은 동작전압을 갖는 정전기 방전 보호 장치를 개시하며, 이는 한 쌍의 전원 라인 간의 방전 경로를 제공하는 파워 클램프부를 구비하며, 파워클램프부는, 제 1 전원 라인에 축적되는 정전기에 대응되는 트리거 전압을 발생하는 트리거부; 및 트리거 전압에 의하여 스위칭 되어서 제 1 전원 라인의 정전기를 제 2 전원 라인으로 방전하는 방전 경로를 형성하는 파워 클램프 소자;를 구비함을 특징으로 한다. 여기에서, 파워클램프소자는 게이트와 벌크가 연결되는 NMOS 트랜지스터를 포함하여 구성될 수 있다. 또한, 파워클램프소자는 트리거 전압을 강하하여 벌크에 인가하는 저항을 구비함을 특징으로 한다.

Description

정전기 방전 보호 장치{Electro-static Discharge Protection Device}
도 1은 종래 기술에 따른 정전기 방전 보호 장치를 나타낸 회로도.
도 2는 종래 기술의 다른 예에 따른 정전기 방전 보호 장치를 나타낸 회로도.
도 3은 종래 기술의 또 다른 예에 따른 정전기 방전 보호 장치를 나타낸 회로도.
도 4는 본 발명의 기술에 따른 정전기 방전 보호 장치가 포함되는 블럭도.
도 5a는 본 발명의 실시예에 따른 정전기 방전 보호 장치의 회로도.
도 5b는 도 5a의 정전기 방전 보호 장치가 형성되는 제 1 단면도.
도 5c는 도 5a의 정전기 방전 보호 장치가 형성되는 제 2 단면도.
본 발명은 정전기 방전 보호 장치에 관한 것으로서, 보다 상세하게는 낮은 동작 전압을 갖는 정전기 방전 보호 장치에 관한 것이다.
일반적으로 반도체 장치는 내부 회로를 보호하기 위해 패드와 내부 회로 사이에 정전기 방전 회로를 구비한다.
정전기 방전 회로는 집적회로의 외부 핀이 대전된 인체나 기계에 접촉되면서, 정전기가 내부회로로 방전되거나 내부회로에서 패드를 통해 외부로 방전되는 정전기에 의한 방전 현상을 방지한다.
그중에서도 일정한 전원 전압과 접지 전압을 유지하여, 내부 회로들의 차지된 전하들이 외부로 방전되어 내부회로가 손상되는 것을 방지하기 위해 사용되는 파워클램프부는 도 1과 같은 구성을 갖는다.
파워 클램프부는 전원 전압 라인과 접지 전압 라인 사이에 연결된 NMOS 트랜지스터(N1)를 구비하며 만약, 접지 전압 라인에서 정전기가 유입되면 NMOS 트랜지스터(N1)가 턴온되어 정전기를 전원 전압 라인을 통해 전원 패드로 방전시킨다.
하지만, 반도체 장치가 고집적화되고 낮은 동작전압을 갖게 됨에 따라, 낮은 정전기 전압에서도 내부회로가 손상되는 문제점이 발생하였다.
한편, 도 2와 도 3은 내부회로에서 외부로 방전되는 정전기가 내부회로에 미치는 영향을 방지하기 위해 모델링된 CDM(Charged Device Model) 테스트를 패스하기 위해 설계된 회로들을 나타낸다.
도 2는 도 1과 같이 구성된 NMOS 트랜지스터(N1)의 트리거 전압을 낮추기 위해 전원 전압 라인과 접지 전압 라인 사이에 직렬연결된 캐패시터(C1)와 저항(R1)을 구비한다.
한편, 정전기가 발생하면 도 2의 파워 클램프부는 캐패시터(C1)와 저항(R1) 사이에서 발생한 커플링 전압을 NMOS 트랜지스터(N1)에 인가하여 NMOS 트랜지스터(N1)의 트리거링 전압을 낮추는 방식이다.
또한, 캐패시터(C1)는 도 3의 PMOS 트랜지스터로 구성된 캐패시터(C2)를 이용하여 구성될 수 있다.
하지만, 도 2와 도 3으로 구성되는 파워클램프부는 고 집적화될 수록 작아지는 면(Sheet)저항과, 수 pF(피코패럿)의 용량을 확보하기 위하여 더 큰 캐패시터를 구비해야하므로 큰 면적이 할당되는 문제점을 갖는다.
따라서, 본 발명의 목적은 고집적화되는 반도체 장치에 적합한 낮은 트리거링 전압과 레이아웃 면적에 유리한 정전기 방전 보호 소자를 제공함에 있다.
본 발명에 따른 정전기 방전 보호 장치는 한 쌍의 전원 라인 간의 방전 경로를 제공하는 파워 클램프부를 구비하며, 상기 파워클램프부는, 제 1 전원 라인에 축적되는 정전기에 대응되는 트리거 전압을 발생하는 트리거부; 및 상기 트리거 전압에 의하여 스위칭 되어서 상기 제 1 전원 라인의 정전기를 상기 제 2 전원 라인으로 방전하는 상기 방전 경로를 형성하는 파워 클램프 소자;를 구비함을 특징으로 한다.
이중, 상기 파워클램프소자는 게이트와 벌크가 연결되는 NMOS 트랜지스터를 포함하여 구성될 수 있다.
그리고, 상기 파워클램프소자는 상기 트리거 전압을 강하하여 상기 벌크에 인가하는 저항을 구비할 수 있다.
여기에서, 상기 저항은 상기 NMOS 트랜지스터의 벌크와 상기 제 2 전원 라인 사이에 연결될 수 있다.
한편, 상기 트리거부는, 최소한 상기 정전기를 검출하여 그에 대응되는 구동 전류를 제공하는 구동소자; 및 상기 구동전류에 의해 턴온되어 상기 정전기를 증폭한 상기 트리거 전압을 상기 NMOS 트랜지스터의 벌크와 게이트에 제공하는 전류증폭소자;를 포함하여 구성됨이 바람직하다.
이중, 상기 구동소자는 직렬연결되는 하나 이상의 다이오드 체인으로 구성될 수 있다.
또한, 상기 다이오드 체인은 상기 내부 회로의 동작전압보다 큰 문턱 전압을 갖도록 다이오드의 수가 설정될 수 있다.
한편, 상기 전류증폭소자는 바이폴라 트랜지스터로 구성되며, 에미터는 상기 제 1 전압 라인과 연결되며, 컬렉터는 상기 벌크에 연결될 수 있다.
그리고, 상기 전류증폭소자는 PNP 바이폴라 트랜지스터를 포함하여 구성될 수 있다.
아울러, 상기 제 1 전원 라인은 전원 전압 라인이며, 상기 제 2 전원 라인은 접지 전압 라인임이 바람직하다.
본 발명은 또한, 제 1 내지 제 4 액티브 영역이 분리 형성되고, 상기 제 1 액티브 영역에 다수의 N형 서브 웰이 분리형성되고, 그 상부에 P형 접합이 이루어짐으로써 하나 이상의 다이오드가 형성되며, 상기 제 2 액티브 영역에 N형 서브 웰과 그 상부의 P형 접합이 이루어짐으로써 바이폴라 트랜지스터가 형성되고, 상기 제 3 액티브 영역에 게이트 채널과 분리된 N형 접합영역들이 형성됨으로써 모스 트랜지스터가 형성되며, 상기 제 4 액티브 영역은 소자 분리막으로 분리되면서 분리된 양측에 P형 접합 영역이 형성됨으로써 저항이 형성되는 P형 서브 기판; 상기 제 1 액티브 영역의 다이오드들의 체인과, 상기 바이폴라 트랜지스터의 일단, 및 상기 모스 트랜지스터의 일단과 연결되는 제 1 전압라인; 및 상기 다이오드들의 체인의 타단과 상기 바이폴라 트랜지스터의 제 2 N웰 영역과 연결되고, 상기 바이폴라 트랜지스터의 타단이 상기 모스 트랜지스터의 메탈과 연결되며, 상기 모스 트랜지스터의 기판과 상기 기판 저항이 연결되는 제 2 전압라인;을 구비함을 특징으로 한다.
본 발명은 또한, 제 1 내지 제 4 액티브 영역이 분리 형성되고, 상기 제 1 액티브 영역에 다수의 N형 서브 웰이 분리형성되고, 그 상부에 P형 접합이 이루어짐으로써 하나 이상의 다이오드가 형성되며, 상기 제 2 액티브 영역에 N형 서브 웰과 그 상부의 P형 접합이 이루어짐으로써 바이폴라 트랜지스터가 형성되고, 상기 제 3 액티브 영역에 게이트 채널과 분리된 N형 접합영역들이 형성됨으로써 모스 트랜지스터가 형성되며, 상기 제 4 액티브 영역은 N형 서브 웰로 이루어지며, 분리된 양측에 접합영역간에 저항이 형성되는 P형 서브 기판; 상기 제 1 액티브 영역의 다이오드들의 체인과, 상기 바이폴라 트랜지스터의 일단, 및 상기 모스 트랜지스터의 일단과 연결되는 제 1 전압라인; 및 상기 다이오드들의 체인의 타단과 상기 바이폴라 트랜지스터의 제 2 N웰 영역과 연결되고, 상기 바이폴라 트랜지스터의 타단이 상기 모스 트랜지스터의 메탈과 연결되며, 상기 모스 트랜지스터의 기판과 상기 기판 저항이 연결되는 제 2 전압라인;을 구비함을 특징으로 한다.
이하, 본 발명에 따른 정전기 방전 회로의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.
도 4는 본 발명의 정전기 방전 보호 장치가 포함되는 내부회로와 입출력 패드 사이에 정전기 방전 회로가 구비된 블럭도를 나타낸다.
먼저, 입출력 패드(30)에서 정전기가 유입되었을 때, 입출력 패드(30)와 연결되는 ESD 보호소자들(40, 50)은 전원 전압 패드(10)와 연결되는 전원 전압 라인과 접지 전압 패드(20)와 연결되는 접지 전압 라인으로 정전기를 방전한다.
또한, 파워클램프부(60)는 전원 전압 라인과 접지 전압 라인의 정전기를 접지 전압 패드(20)나 전원 전압 패드(10)로 방전하는 역할을 한다.
한편, 입출력 패드(30)로부터 정상적인 신호가 인가될 때, 전원 전압 라인과 접지 전압 라인 사이에 연결된 입출력 버퍼(70)가 입출력 패드(30)와 연결되어 인가된 신호를 증폭하고, 증폭된 신호가 입출력 버퍼(70)와 연결된 내부회로(80)로 입력되도록 구성된다.
여기서, 도 4의 파워클램프부(60)는 도 5a의 트리거부(64)가 포함된 낮은 동작 전압을 갖는 소자를 포함하여 구성될 수 있다.
구체적으로, 전원 전압 라인과 접지 전압 라인 사이에 파워클램프 소자인 NMOS 트랜지스터(N2)와 상기 NMOS 트랜지스터(N2)의 게이트에 전압을 강하시키는 트리거부(64)를 살펴볼 수 있다.
트리거부(64)는 전원 전압 라인과 노드(ND1) 사이에 구비된 PNP 바이폴라 트랜지스터(B1)를 통해 NMOS 트랜지스터(N2)의 게이트와 연결되고, 전원 전압 라인과 연결된 다이오드 체인(62)을 통해, 전원 전압 라인을 통해 유입된 정전기 전류를 PNP 바이폴라 트랜지스터(B1)의 베이스로 인가하게 된다.
여기서, 다이오드 체인(62)은 최소한 하나의 다이오드(DI)가 직렬되어 구성될 수 있으며, 다이오드 체인(62)을 이루는 다이오드들의 개수는 최소한 전원 전압(VDD)이상의 동작전압을 갖도록 구성될 수 있다.
예를 들어, 전원 전압(VDD)이 1.2V라면 0.7V의 다이오드 두 개를 사용하여 다이오드 체인을 구성하며, 전원 전압(VDD)이 1.8V하면 0.7V의 다이오드 세 개를 사용하여 다이오드 체인을 구성할 수 있다.
한편, NMOS 트랜지스터(N2)는 노드(ND1)를 통해 트리거부(64)에서 강하된 전압이 게이트와 벌크에 인가하고, 벌크에서 기판 저항(Rsub)에 의해 발생한 전압강하는 다시 NMOS 트랜지스터(N2)의 트리거링 전압을 낮춘다.
도 5b는 이러한 파워클램프부(60)의 단면도로서, 이는 P 형의 기판에 형성된 다이오드 체인(62)과 PNP 바이폴라 트랜지스터(B1)로 형성되는 트리거부(64)와 NMOS 트랜지스터(N2)로 형성되는 파워클램프소자(66)를 포함한다.
다수의 N형 접합영역 내에 각각 P 형의 접합영역이 형성되어 PN 다이오드(DI)를 이루며, 각각의 다이오드(DI)는 소자분리막에 의해 독립된 소자로 형성되고, 컨택을 통해 라인으로서 연결된다.
이와 같이 본 발명은 세 개의 다이오드(DI)가 형성된 다이오드 체인(62)을 구비하며, 내부 회로의 동작 전압에 따라 다이오드(DI)의 수를 조정하여, 턴온되는 전압을 조절할 수 있다.
한편, PNP 바이폴라 트랜지스터(B1)는 P 형의 기판이 컬렉터가 되고 N 형의 접합영역이 베이스를 형성하며 N 형의 접합영역 내에 일정 부분이 P 형의 접합영역 으로서 에미터가 된다.
여기서, 베이스는 다이오드 체인(62)과 연결되고, 에미터는 전원 전압 라인과 연결된다. 또한, 컬렉터는 노드(ND1)를 통해 파워클램프소자(66)인 NMOS 트랜지스터(N2)의 게이트 및 기판과 연결된다.
그리고 NMOS 트랜지스터(N2)는 N형의 접합 영역으로서 형성되는 드레인과 소스를 구비하며, 각각 전원 전압 라인과 접지 전압 라인과 연결된다. 또한, 게이트는 P형의 기판에 형성되는 저항(Rsub)에 의해 전압 강하된다.
한편, 도 5b와 같이 형성되는 도 5a의 파워클램프부는 도 5c와 같이 형성될 수도 있다. 기본적으로 도 5b와 동일한 부분의 설명은 생략하기로 한다.
구체적으로, 도 5c는 P 형 기판에 형성되던 저항을 N 웰 영역에 형성하여 파워크램프부(68)를 구성하는 것이다. 이는 도 5b에서 P 형 기판과 접지 전압 라인으로 흐르는 전류 패스 외에서 발생할 수 있는 누설전류를 감소시킬 수 있다.
따라서, P 형 기판과 N 웰로써 형성되는 전류 패스는 누설전류의 감소로 인한 저항값의 변화가 적어서 보다 안정적으로 동작을 하는 정전기 방전 보호 소자를 제공한다.
도 6은 본 발명에 따른 파워클램프부(60)의 동작 파형도(A)와 종래 기술에 따른 파형도(B)를 나타낸다. 파형도(A)는 다이오드와 바이폴라 트랜지스터로 이루어진 트리거부에 의해 약 7V의 낮은 트리거링 전압을 가지며, 파형도(B)는 약 11V의 높은 트리거링 전압을 나타낸다.
이와 같은 파워클램프부(60)의 동작을 돕는 다이오드 체인은 도 7의 파형을 통해 동작 전압을 확인할 수 있다. 세 개의 다이오드로 이루어진 다이오드 체인은 약 3.8V의 턴온 전압을 가지며, 내부회로의 동작전압이 2V이하의 제품에서 사용될 수 있음을 확인할 수 있다.
도 8은 동작전압이 약 1.5V일 때, 시간에 따라 누설되는 전류의 양을 나타낸다. 이는 Exp.(Exponential)함수의 특성을 보이면서 변화하는 신호가 시간에 따라 약 0.4~0.5nA의 낮은 누설전류 특성을 보여 다이오드 체인과 바이폴라 트랜지스터를 구비하는 본 발명의 파워클램프부가 낮은 동작전압을 가지면서도 안정적인 동작을 하는 소자임을 나타낸다.
따라서, 본 발명에 따른 정전기 방전 보호 장치는 바이폴라 트랜지스터와 다이오드 체인을 통한 전압강하 수단을 구비하여, 낮은 동작전압을 갖는 정전기 방전 보호 장치를 제공한다.
또한, 바이폴라 트랜지스터와 다이오드 체인으로 형성되는 트리거부는 적은 면적으로 정전기 방전 보호 장치를 구성하므로, 정전기 방전 보호 장치의 레이아웃 면적을 감소시킨다.

Claims (12)

  1. 한 쌍의 전원 라인 간의 방전 경로를 제공하는 파워 클램프부를 구비하며,
    상기 파워클램프부는,
    제 1 전원 라인에 축적되는 정전기에 대응되는 트리거 전압을 발생하는 트리거부; 및
    상기 트리거 전압에 의하여 스위칭 되어서 상기 제 1 전원 라인의 정전기를 상기 제 2 전원 라인으로 방전하는 상기 방전 경로를 형성하는 파워 클램프 소자;를 구비함을 특징으로 하는 정전기 방전 보호 장치.
  2. 제 1항에 있어서,
    상기 파워클램프소자는 게이트와 벌크가 연결되는 NMOS 트랜지스터를 포함하여 구성됨을 특징으로 하는 정전기 방전 보호 장치.
  3. 제 2항에 있어서,
    상기 파워클램프소자는 상기 트리거 전압을 강하하여 상기 벌크에 인가하는 저항을 구비함을 특징으로 하는 정전기 방전 보호 장치.
  4. 제 3항에 있어서,
    상기 저항은 상기 NMOS 트랜지스터의 벌크와 상기 제 2 전원 라인 사이에 연결됨을 특징으로 하는 정전기 방전 보호 장치.
  5. 제 2항에 있어서, 상기 트리거부는,
    최소한 상기 정전기를 검출하여 그에 대응되는 구동전류를 제공하는 구동소자; 및
    상기 구동전류에 의해 턴온되어 상기 정전기를 증폭한 상기 트리거 전압을 상기 NMOS 트랜지스터의 벌크와 게이트에 제공하는 전류증폭소자;를 포함하여 구성됨을 특징으로 하는 정전기 방전 보호 장치.
  6. 제 5항에 있어서,
    상기 구동소자는 직렬연결되는 하나 이상의 다이오드 체인으로 구성됨을 포함하는 정전기 방전 보호 장치.
  7. 제 6항에 있어서,
    상기 다이오드 체인은 내부 회로의 동작전압보다 큰 문턱 전압을 갖도록 다이오드의 수가 설정됨을 특징으로 하는 정전기 방전 보호 장치.
  8. 제 5항에 있어서,
    상기 전류증폭소자는 바이폴라 트랜지스터로 구성되며, 에미터는 상기 제 1 전압 라인과 연결되며, 컬렉터는 상기 벌크에 연결됨을 특징으로 하는 정전기 방전 보호 장치.
  9. 제 8항에 있어서,
    상기 전류증폭소자는 PNP 바이폴라 트랜지스터를 포함하는 것을 특징으로 하는 정전기 방전 보호 장치.
  10. 제 1항에 있어서,
    상기 제 1 전원 라인은 전원 전압 라인이며, 상기 제 2 전원 라인은 접지 전압 라인임을 특징으로 하는 정전기 방전 보호 장치.
  11. 제 1 내지 제 4 액티브 영역이 분리 형성되고,
    상기 제 1 액티브 영역에 다수의 N형 서브 웰이 분리형성되고, 그 상부에 P형 접합이 이루어짐으로써 하나 이상의 다이오드가 형성되며,
    상기 제 2 액티브 영역에 N형 서브 웰과 그 상부의 P형 접합이 이루어짐으로써 바이폴라 트랜지스터가 형성되고,
    상기 제 3 액티브 영역에 게이트 채널과 분리된 N형 접합영역들이 형성됨으로써 모스 트랜지스터가 형성되며,
    상기 제 4 액티브 영역은 소자 분리막으로 분리되면서 분리된 양측에 P형 접합 영역이 형성됨으로써 저항이 형성되는 P형 서브 기판;
    상기 제 1 액티브 영역의 다이오드들의 체인과, 상기 바이폴라 트랜지스터의 일단, 및 상기 모스 트랜지스터의 일단과 연결되는 제 1 전압라인; 및
    상기 다이오드들의 체인의 타단과 상기 바이폴라 트랜지스터의 제 2 N웰 영역과 연결되고, 상기 바이폴라 트랜지스터의 타단이 상기 모스 트랜지스터의 메탈과 연결되며, 상기 모스 트랜지스터의 기판과 상기 기판 저항이 연결되는 제 2 전압라인;을 구비함을 특징으로 하는 정전기 방전 보호 장치.
  12. 제 1 내지 제 4 액티브 영역이 분리 형성되고,
    상기 제 1 액티브 영역에 다수의 N형 서브 웰이 분리형성되고, 그 상부에 P형 접합이 이루어짐으로써 하나 이상의 다이오드가 형성되며,
    상기 제 2 액티브 영역에 N형 서브 웰과 그 상부의 P형 접합이 이루어짐으로써 바이폴라 트랜지스터가 형성되고,
    상기 제 3 액티브 영역에 게이트 채널과 분리된 N형 접합영역들이 형성됨으로써 모스 트랜지스터가 형성되며,
    상기 제 4 액티브 영역은 N형 서브 웰로 이루어지며, 분리된 양측에 접합영역간에 저항이 형성되는 P형 서브 기판;
    상기 제 1 액티브 영역의 다이오드들의 체인과, 상기 바이폴라 트랜지스터의 일단, 및 상기 모스 트랜지스터의 일단과 연결되는 제 1 전압라인; 및
    상기 다이오드들의 체인의 타단과 상기 바이폴라 트랜지스터의 제 2 N웰 영역과 연결되고, 상기 바이폴라 트랜지스터의 타단이 상기 모스 트랜지스터의 메탈과 연결되며, 상기 모스 트랜지스터의 기판과 상기 기판 저항이 연결되는 제 2 전압라인;을 구비함을 특징으로 하는 정전기 방전 보호 장치.
KR1020070033902A 2007-04-05 2007-04-05 정전기 방전 보호 장치 KR100996195B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070033902A KR100996195B1 (ko) 2007-04-05 2007-04-05 정전기 방전 보호 장치
US12/062,690 US7929264B2 (en) 2007-04-05 2008-04-04 Electro-static discharge protection device having a low trigger voltage and reduced size

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070033902A KR100996195B1 (ko) 2007-04-05 2007-04-05 정전기 방전 보호 장치

Publications (2)

Publication Number Publication Date
KR20080090724A KR20080090724A (ko) 2008-10-09
KR100996195B1 true KR100996195B1 (ko) 2010-11-24

Family

ID=39826681

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070033902A KR100996195B1 (ko) 2007-04-05 2007-04-05 정전기 방전 보호 장치

Country Status (2)

Country Link
US (1) US7929264B2 (ko)
KR (1) KR100996195B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5285773B2 (ja) * 2009-06-02 2013-09-11 パナソニック株式会社 入出力回路
CN103165594B (zh) * 2011-12-13 2016-08-10 智原科技股份有限公司 静电放电保护装置
KR20210011214A (ko) * 2019-07-22 2021-02-01 삼성전자주식회사 도핑 영역을 갖는 저항 소자 및 이를 포함하는 반도체 소자

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6411480B1 (en) * 1999-03-01 2002-06-25 International Business Machines Corporation Substrate pumped ESD network with trench structure
US6560081B1 (en) * 2000-10-17 2003-05-06 National Semiconductor Corporation Electrostatic discharge (ESD) protection circuit
KR100390155B1 (ko) * 2000-12-30 2003-07-04 주식회사 하이닉스반도체 Ｅｓｄ 보호회로
US7068482B2 (en) * 2003-03-14 2006-06-27 United Microelectronics Corp. BiCMOS electrostatic discharge power clamp
KR100532463B1 (ko) 2003-08-27 2005-12-01 삼성전자주식회사 정전기 보호 소자와 파워 클램프로 구성된 입출력 정전기방전 보호 셀을 구비하는 집적 회로 장치
US6970336B2 (en) 2003-10-10 2005-11-29 Freescale Semiconductor, Inc. Electrostatic discharge protection circuit and method of operation
KR100725361B1 (ko) 2005-02-24 2007-06-07 삼성전자주식회사 이에스디 보호 소자 및 파워 클램프를 구비하는 멀티 파워블록형 집적 회로 장치
KR20060098538A (ko) 2005-03-03 2006-09-19 주식회사 하이닉스반도체 반도체 장치의 정전기 방전 보호 회로
TWI288466B (en) * 2006-02-16 2007-10-11 Novatek Microelectronics Corp Integrated circuit with an electrostatic discharge protection circuit

Also Published As

Publication number Publication date
US7929264B2 (en) 2011-04-19
US20080247103A1 (en) 2008-10-09
KR20080090724A (ko) 2008-10-09

Similar Documents

Publication Publication Date Title
TWI423393B (zh) 半導體積體電路
US8072721B2 (en) ESD protection using a capacitivly-coupled clamp for protecting low-voltage core transistors from high-voltage outputs
US7106562B2 (en) Protection circuit section for semiconductor circuit system
KR100849069B1 (ko) 정전기 방전 보호 장치
KR101034614B1 (ko) 정전기 보호 회로
US7821752B2 (en) Device to protect a semiconductor device from electrostatic discharge by efficiently discharging a micro current
US9190840B2 (en) Electrostatic discharge protection circuit
US20110096446A1 (en) Electrostatic discharge clamp with controlled hysteresis including selectable turn on and turn off threshold voltages
US9076654B2 (en) Semiconductor device
JP2006128696A (ja) 半導体装置の静電気放電保護
KR101016964B1 (ko) 정전기 방전 보호 회로
US7746610B2 (en) Device for discharging static electricity
KR100996195B1 (ko) 정전기 방전 보호 장치
KR20050067508A (ko) 정전기 보호회로
US8743517B2 (en) ESD protection circuit
US8345395B2 (en) Electrostatic discharge protection circuit having a reduced size and enhanced discharge
US20080123231A1 (en) Circuit for discharging static electricity
CN101236965B (zh) 半导体集成电路装置
JP2008172216A (ja) ウェル電位トリガによるｅｓｄ保護
KR100861310B1 (ko) 정전기 방전 장치
KR20090003721A (ko) 정전기 방전 소자
KR20090066490A (ko) 정전기 방전 회로
KR20090123676A (ko) 정전기 방전 회로
KR20090009461A (ko) 정전기 방전 장치
KR20090009462A (ko) 정전기 방전 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee