KR20080061005A - 정전기 방전 보호 소자 및 정전기 방전 보호 소자의레이아웃 방법 - Google Patents

정전기 방전 보호 소자 및 정전기 방전 보호 소자의레이아웃 방법 Download PDF

Info

Publication number
KR20080061005A
KR20080061005A KR1020060135722A KR20060135722A KR20080061005A KR 20080061005 A KR20080061005 A KR 20080061005A KR 1020060135722 A KR1020060135722 A KR 1020060135722A KR 20060135722 A KR20060135722 A KR 20060135722A KR 20080061005 A KR20080061005 A KR 20080061005A
Authority
KR
South Korea
Prior art keywords
metal line
drain
metal
option
finger
Prior art date
Application number
KR1020060135722A
Other languages
English (en)
Inventor
손희정
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060135722A priority Critical patent/KR20080061005A/ko
Publication of KR20080061005A publication Critical patent/KR20080061005A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 소자에 관한 것으로, 더욱 상세하게는 정전기 방전 보호 소자 및 그의 레이아웃 방법에 관하여 개시한다. 개시된 본 발명은 상부의 패드와 콘택에 의해 전기적으로 연결되는 공통 드레인 패턴; 상기 공통 드레인 패턴과 마주보게 배치되는 소스 패턴; 상기 소스 패턴이 위치되는 상기 공통 드레인 패턴의 일면에 평행하게 이격되어 배치되는 다수의 제1 드레인 핑거들; 상기 공통 드레인 패턴과 상기 다수의 제1 드레인 핑거들이 배치된 양측에 서로 평행하게 이격되어 배치되는 다수의 제2 드레인 핑거들; 및 상기 공통 드레인 패턴과 상기 제2 드레인 핑거 사이 그리고 상기 각 제2 드레인 핑거 사이를 연결하는 옵션 메탈들;을 포함하여 구성된다.

Description

정전기 방전 보호 소자 및 정전기 방전 보호 소자의 레이아웃 방법{ Electrostatic discharge protection element and the method of layout thereof}
도 1은 종래 정전기 방전 보호 소자의 레이아웃.
도 2는 본 발명의 실시예에 따른 정전기 방전 보호 소자의 레이아웃.
본 발명은 반도체 소자에 관한 것으로, 더욱 상세하게는 정전기 방전 보호 소자 및 그의 레이아웃 방법에 관한 것이다.
일반적으로, 반도체 소자는 외부 시스템과 인터페이스를 위하여 패드가 구성되며, 정전기 전류로부터 내부회로를 보호하기 위해 패드와 인접되게 정전기 방전 보호 소자를 구비한다.
한편, 반도체 소자는 고속 동작을 위해 핀 캐패시턴스의 규격(specification)을 점점 작게하고 있으며, 패키지와 칩을 연결하는 트레이스(trace)의 길이 차 등으로 인해 각 핀마다 서로 다른 핀 캐패시턴스(pin capacitance)를 줄이기 위한 노력을 지속하고 있다.
도 1을 참조하면, 정전기 방전 보호 소자는 수평 방향으로 제1 메탈라인(1) 이 형성되고, 일측면에 다수의 소스 핑거(SF1)가 직교되게 형성된 소스 영역이 형성된다.
그리고, 상부의 패드(2)와 콘택(C1 내지 C4)에 의해 전기적으로 연결되며, 소스 핑거(SF1)를 사이에 두고 제1 메탈라인(1)과 대응되게 수평으로 배치되는 제2 메탈라인(3)이 형성되고, 제1 메탈라인(1)을 마주보는 제2 메탈라인(2)의 측면에서 이격되어 인접한 소스 핑거(SF1) 사이에 수직 방향으로 소정 길이 D1로 형성된 다수의 드레인 핑거(DF1, DF2)가 형성되며, 제2 메탈라인(2)의 측면과 다수의 드레인 핑거(DF1) 사이에 형성되어 이들을 전기적으로 연결하는 옵션 메탈들(OM1)이 형성되어 드레인 영역이 형성된다.
이와 같이 형성된 종래의 정전기 방전 보호 소자는 제2 메탈라인(3)과 연결되는 드레인 핑거(DF1)의 수를 조절함으로써 핀간 캐패시턴스를 조절한다. 예컨데, 핀 캐패시턴스가 높은 경우 제2 메탈라인(3)과 연결되는 드레인 핑거들(DF1)의 수를 줄이고, 핀 캐패시턴스가 낮은 경우 메탈라인(3)과 연결되는 드레인 핑거들(DF1)의 수를 늘림으로써 각 핀간의 캐패시턴스 차를 감소시킨다.
그러나, 제2 메탈라인(3)에 연결되는 드레인 핑거(DF1)의 수와 관계 없이 제2 메탈라인(3)의 길이가 D2로 고정되어 상부 패드(2)와 전기적인 연결 상태를 이루며, 이에 따라 캐패시턴스가 증가되므로 전체 핀 캐패시턴스를 증가시키며, 핀간 캐패시턴스 차를 증가시키는 문제가 있다.
따라서, 본 발명의 목적은 정전기 방전 보호 소자에서 드레인 핑거의 위치를 가변시켜 패드에 연결되는 메탈의 면적을 감소시킴으로써 전체 캐패시터를 감소하는 데 있다.
또한, 본 발명의 다른 목적은, 상기의 정전기 방전 보호 소자에 의해 각 핀간의 캐패시턴스 차를 감소시키는 데 있다.
상기한 목적을 달성하기 위한 본 발명의 정전기 방전 보호 소자는, 수평 방향으로 제1 메탈라인이 형성되고, 일측면에 다수의 핑거가 직교되게 형성된 소스; 및 상부의 패드와 콘택에 의해 전기적으로 연결되며, 상기 핑거를 사이에 두고 상기 제1 메탈라인과 대응되게 수평으로 배치되는 제2 메탈라인; 상기 제2 메탈라인이 양쪽 수평으로 연장되는 위치에 일단이 형성되고, 인접한 상기 핑거들 사이에 수직 방향으로 제1 길이를 갖도록 형성된 다수의 제1 드레인 핑거; 상기 제1 메탈 라인을 마주보는 상기 제2 메탈라인의 측면에 접하는 다수의 제1 옵션 메탈들; 상기 제2 메탈라인이 양쪽 수평으로 연장되는 위치의 상기 각 제1 드레인 핑거의 단부 사이에 형성되는 다수의 제2 옵션 메탈들; 및 상기 제1 옵션 메탈들과 일단이 접하고 다른 일단은 상기 핑거들 사이에 수직 방향으로 제2 길이를 갖도록 형성된 다수의 제2 드레인 핑거들;을 포함하는 드레인을 갖는 것을 특징으로 한다.
여기서, 상기 제1 드레인 핑거의 상기 제1 길이는 상기 제2 드레인 핑거와 상기 제1 옵션 메탈 및 상기 제2 메탈라인의 폭을 합한 길이에 상응한다.
본 발명의 다른 목적을 달성하기 위한 정전기 방전 보호 소자의 레이아웃 방법은,수평 방향의 제1 메탈라인 패턴; 상기 제1 메탈라인 패턴의 일측면에 직교되 게 다수개 형성된 소스 핑거 패턴들; 상기 다수의 소스 핑거 패턴을 사이에 두고 상기 제1 메탈라인 패턴과 대응되게 수평 방향으로 배치되며, 상부의 패드와 오버랩되는 제2 메탈라인 패턴; 상기 제2 메탈라인 패턴의 수평 연장 위치에 일단이 형성되고, 인접한 상기 소스 핑거 패턴들 사이에 수직 방향으로 제1 길이를 갖도록 형성된 다수에 제1 드레인 핑거 패턴들; 상기 제1 메탈라인 패턴을 마주보는 상기 제2 메탈라인 패턴의 측면에 접하는 다수의 제1 옵션 메탈 패턴들; 상기 제2 메탈라인 패턴의 양쪽 수평 연장 위치의 상기 각 제1 드레인 핑거 패턴의 단부 사이에 형성되는 다수의 제2 옵션 메탈 패턴들; 및 상기 제1 옵션 메탈 패턴들과 일단이 접하고, 다른 일단은 인접한 상기 소스 핑거 패턴들 사이에 수직 방향으로 제2 길이를 갖는 다수의 제2 드레인 핑거 패턴들;을 형성함을 특징으로 한다.
여기서, 상기 제1 드레인 핑거 패턴의 제1 길이는 상기 제2 드레인 핑거 패턴, 상기 제1 옵션 메탈 패턴 및 상기 제2 메탈 라인 패턴의 폭을 합한 길이에 상응한다.
본 발명의 목적을 달성하기 위한 다른 정전기 방전 보호 소자는, 상부의 패드와 오버랩되는 핑거 구조를 갖는 메탈라인이 형성되는 정전기 방전 보호 소자에 있어서, 상기 메탈라인이 대응되는 제1 영역과, 상기 메탈라인의 길이 방향 연장선에 대응되는 제2 영역과 상기 패드가 오버랩되며, 상기 제2 영역은 메탈옵션과 핑거가 교차로 접하게 형성됨을 특징으로 한다.
여기서, 상기 메탈라인은 드레인과 접하는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
본 발명은 정전기 방전 보호 소자를 이루는 핑거 구조의 드레인 패턴과 소스 패턴에 대한 메탈 옵션을 드레인 패턴을 이루는 메탈라인의 길이 방향의 연장선 상에 형성한 것이며, 이로써 상부의 패드와 오버랩되는 메탈라인의 길이를 줄임으로써 캐패시턴스를 감소시킨 것이다.
구체적으로, 상부의 패드 영역 중 메탈라인(드레인용 메탈라인)이 대응되는 영역을 제1 영역으로 정의하고, 메탈라인의 길이 방향 연장선에 대응되는 영역을 제2 영역으로 정의하면, 제2 영역은 메탈옵션과 드레인용 핑거가 교차로 접하게 구성한다. 즉, 본 발명에 의하면 메탈라인은 제1 영역으로 한정될 수 있다.
도 2를 참조하면, 정전기 방전 보호 소자의 소스 영역은 수평 방향으로 제1 메탈라인(10)이 형성되고, 일측면에 다수의 소스 핑거(SF2)가 직교되게 형성된다.
정전기 방전 보호 소자의 드레인 영역은 상부의 패드(20)와 콘택(C5, C6)에 의해 전기적으로 연결되며, 소스 핑거(SF2)를 사이에 두고 제1 메탈라인(10)과 대응되게 수평으로 배치되는 제2 메탈라인(30)이 형성된다.
그리고, 제2 메탈라인(30)이 양쪽 수평으로 연장되는 위치에 일단이 형성되고, 인접한 소스 핑거들(SF2) 사이에 수직 방향으로 제1 길이(D3)를 갖도록 다수의 제1 드레인 핑거(D3)가 형성되며, 제2 메탈라인(30)이 양쪽 수평으로 연장되는 위치의 각 제1 드레인 핑거(D3)의 단부 사이에 제2 옵션 메탈(OM3)이 형성된다.
또한, 제1 메탈라인(10)을 마주보는 제2 메탈라인(30)의 측면에 접하는 다수의 제1 옵션 메탈(OM2)이 형성되고, 제1 옵션 메탈(OM2)와 일단이 접하고 다른 일단은 소스 핑거(SF2) 사이에 수직 방향으로 제2 길이(D4)를 갖도록 다수의 제2 드 레인 핑거(DF4)가 형성된다.
여기서, 제1 드레인 핑거(DF3)의 제1 길이(D3)는 제2 드레인 핑거(DF4)의 제2 길이(D4)와 제1 옵션 메탈(OM2) 및 제2 메탈라인(30)의 폭을 합한 길이에 상응하게 형성됨이 바람직하다.
그리고, 제2 메탈라인(30)의 수평 방향 길이(D5)는 정전기 방전 보호 소자의 방전 성능을 충족시키도록 설정된 수의 제2 드레인 핑거들(DF4)이 소정 간격 이격되어 제1 옵션 메탈(OM2)에 의해 연결되는 최소한의 길이를 갖도록 형성됨이 바람직하다.
본 발명의 정전기 방전 보호 소자는 제2 메탈라인(30)과 연결되는 제1 드레인 핑거들(DF3)의 수를 증가시킴으로써 캐패시턴스를 증가시키고, 제2 메탈라인(30)과 연결되는 제1 드레인 핑거들(DF3)의 수를 감소시킴으로써 캐패시턴스를 감소시킨다. 다시말해, 제2 메탈라인(30)의 길이(D5)를 줄이고, 제2 메탈라인(30)의 측면과 제1 드레인 핑거(DF3) 사이를 제2 옵션 메탈(OM2)로 연결시킴으로써 제2 메탈라인(30)에 의한 캐패시턴스를 줄여 전체 캐패시턴스를 감소하며, 핀간 캐패시턴스 차이를 줄인다.
따라서, 본 발명에 의하면 패드와 하부 메탈라인이 접하는 면적을 줄임으로써 캐패시턴스를 줄인 정전기 방전 보호 소자를 제공하는 효과가 있다.
또한, 본 발명은 상기의 정전기 방전 보호 소자를 구비함으로써 전체 핀 캐패시턴스를 줄이고 핀간 캐패시턴스 차이를 정밀하게 조절하여 고속 신호 전달에 적합한 반도체 소자를 제공하는 효과가 있다.

Claims (6)

  1. 수평 방향으로 제1 메탈라인이 형성되고, 일측면에 다수의 핑거가 직교되게 형성된 소스; 및
    상부의 패드와 콘택에 의해 전기적으로 연결되며, 상기 핑거를 사이에 두고 상기 제1 메탈라인과 대응되게 수평으로 배치되는 제2 메탈라인;
    상기 제2 메탈라인이 양쪽 수평으로 연장되는 위치에 일단이 형성되고, 인접한 상기 핑거들 사이에 수직 방향으로 제1 길이를 갖도록 형성된 다수의 제1 드레인 핑거;
    상기 제1 메탈 라인을 마주보는 상기 제2 메탈라인의 측면에 접하는 다수의 제1 옵션 메탈들;
    상기 제2 메탈라인이 양쪽 수평으로 연장되는 위치의 상기 각 제1 드레인 핑거의 단부 사이에 형성되는 다수의 제2 옵션 메탈들; 및
    상기 제1 옵션 메탈들과 일단이 접하고 다른 일단은 상기 핑거들 사이에 수직 방향으로 제2 길이를 갖도록 형성된 다수의 제2 드레인 핑거들;
    을 포함하는 드레인;
    을 포함하여 구성됨을 특징으로 하는 전기 방전 보호 소자.
  2. 제 1 항에 있어서,
    상기 제1 드레인 핑거의 상기 제1 길이는 상기 제2 드레인 핑거와 상기 제1 옵션 메탈 및 상기 제2 메탈라인의 폭을 합한 길이에 상응함을 특징으로 하는 정전기 방전 보호 소자.
  3. 수평 방향의 제1 메탈라인 패턴;
    상기 제1 메탈라인 패턴의 일측면에 직교되게 다수개 형성된 소스 핑거 패턴들;
    상기 다수의 소스 핑거 패턴을 사이에 두고 상기 제1 메탈라인 패턴과 대응되게 수평 방향으로 배치되며, 상부의 패드와 오버랩되는 제2 메탈라인 패턴;
    상기 제2 메탈라인 패턴의 수평 연장 위치에 일단이 형성되고, 인접한 상기 소스 핑거 패턴들 사이에 수직 방향으로 제1 길이를 갖도록 형성된 다수에 제1 드레인 핑거 패턴들;
    상기 제1 메탈라인 패턴을 마주보는 상기 제2 메탈라인 패턴의 측면에 접하는 다수의 제1 옵션 메탈 패턴들;
    상기 제2 메탈라인 패턴의 양쪽 수평 연장 위치의 상기 각 제1 드레인 핑거 패턴의 단부 사이에 형성되는 다수의 제2 옵션 메탈 패턴들; 및
    상기 제1 옵션 메탈 패턴들과 일단이 접하고, 다른 일단은 인접한 상기 소스 핑거 패턴들 사이에 수직 방향으로 제2 길이를 갖는 다수의 제2 드레인 핑거 패턴들;
    을 형성함을 특징으로 하는 정전기 방전 소자의 레이아웃 방법.
  4. 제 3 항에 있어서,
    상기 제1 드레인 핑거 패턴의 제1 길이는 상기 제2 드레인 핑거 패턴, 상기 제1 옵션 메탈 패턴 및 상기 제2 메탈 라인 패턴의 폭을 합한 길이에 상응함을 특징으로 하는 정전기 방전 소자의 레이아웃 방법.
  5. 상부의 패드와 오버랩되는 핑거 구조를 갖는 메탈라인이 형성되는 정전기 방전 보호 소자에 있어서,
    상기 메탈라인이 대응되는 제1 영역과, 상기 메탈라인의 길이 방향 연장선에 대응되는 제2 영역과 상기 패드가 오버랩되며, 상기 제2 영역은 메탈옵션과 핑거가 교차로 접하게 형성됨을 특징으로 하는 정전기 방전 보호 소자.
  6. 제 5 항에 있어서,
    상기 메탈라인은 드레인과 접하는 것임을 특징으로 하는 정전기 방전 보호 소자.
KR1020060135722A 2006-12-27 2006-12-27 정전기 방전 보호 소자 및 정전기 방전 보호 소자의레이아웃 방법 KR20080061005A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060135722A KR20080061005A (ko) 2006-12-27 2006-12-27 정전기 방전 보호 소자 및 정전기 방전 보호 소자의레이아웃 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060135722A KR20080061005A (ko) 2006-12-27 2006-12-27 정전기 방전 보호 소자 및 정전기 방전 보호 소자의레이아웃 방법

Publications (1)

Publication Number Publication Date
KR20080061005A true KR20080061005A (ko) 2008-07-02

Family

ID=39813459

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060135722A KR20080061005A (ko) 2006-12-27 2006-12-27 정전기 방전 보호 소자 및 정전기 방전 보호 소자의레이아웃 방법

Country Status (1)

Country Link
KR (1) KR20080061005A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8247872B2 (en) 2008-12-15 2012-08-21 Hynix Semiconductor Inc. ESD protection circuit including multi-finger transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8247872B2 (en) 2008-12-15 2012-08-21 Hynix Semiconductor Inc. ESD protection circuit including multi-finger transistor

Similar Documents

Publication Publication Date Title
US7267555B2 (en) Electrical connectors between electronic devices
KR970063710A (ko) 반도체 장치
KR101814656B1 (ko) 전기 장치 및 그에 따른 단일 층 상호 정전용량 터치 스크린
KR101900738B1 (ko) 칩 온 필름
US9705173B2 (en) Waveguide structure and manufacturing method thereof
CN107831940B (zh) 具静电防护能力之触控装置
CN102222652A (zh) 具有接线端元件的功率半导体模块
KR20080061005A (ko) 정전기 방전 보호 소자 및 정전기 방전 보호 소자의레이아웃 방법
CN110506454A (zh) 基板间连接构造
KR100808605B1 (ko) 주변회로지역의 반도체 소자
KR20190139308A (ko) 터치 패널
JP2010093018A (ja) 配線基板
US9059165B2 (en) Semiconductor device having mesh-pattern wirings
US20080142986A1 (en) Semiconductor integrated circuit
JP5522039B2 (ja) 半導体装置
US20150194399A1 (en) Integrated circuit device
EP2458634B1 (en) Power amplifying device and coupled power amplifying device
KR100968976B1 (ko) 프로브 카드
TWI616789B (zh) 具靜電防護之觸控裝置
KR20160110717A (ko) 탄성 시그널 핀
KR101715629B1 (ko) 터치패널
KR20170024703A (ko) 드라이버를 포함하는 반도체 장치
US20090065945A1 (en) Semiconductor device for preventing inflow of high current from an input/output pad and a circuit for preventing inflow of high current thereof
CN108573957B (zh) 半导体封装结构
EP3084894B1 (en) Ground routing device and method

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination