CN108573957B - 半导体封装结构 - Google Patents

Abstract

一种半导体封装结构。此半导体封装结构包含多个层状结构、多条导线以及第一环状结构。多条导线将这些层状结构相连接。第一环状结构耦接于这些层状结构中的至少一个，并位于这些导线之间。

Description

半导体封装结构

技术领域

本发明有关于一种半导体封装结构，且特别是有关于以环状结构降低耦合效应的半导体封装结构。

背景技术

随着技术的进步及消费者对于电子装置轻薄短小的需求，电子组件的体积日渐缩小，然而半导体封装结构中具有复杂的导线布局，导线之间越来越接近，常会有耦合效应，而影响电子组件的效能。诸多方法被提出以降低导线之间的耦合效应，例如增加接地接合导线。但此种方法需要额外的芯片空间或引脚。

因此，如何在不增加额外的芯片空间或引脚的情况下降低导线之间的耦合效应，为本领域待改进的问题之一。

发明内容

本发明之一态样是在提供一种半导体封装结构。该半导体封装结构包含多个层状结构、多条导线以及第一环状结构。多条导线将这些层状结构相连接。第一环状结构耦接于这些层状结构中的至少一个，并位于这些导线之间。

本发明的另一态样是在提供一种半导体封装结构。该半导体封装结构包含芯片、至少一引脚、接地层、多条第一导线、多条第二导线以及第三导线。接地层位于芯片与至少一引脚之间。第一导线耦接于芯片与该至少一引脚。第二导线耦接于芯片与接地层。第三导线包含两端点，两端点分别耦接于接地层以及芯片中的至少一个，以形成第一环状结构。第三导线位于这些第一导线与这些第二导线之间。

因此，根据本发明的技术态样，本发明的实施例藉由提供一种半导体封装结构，且特别是有关于以环状结构降低耦合效应的半导体封装结构，藉以在不增加额外的芯片空间或引脚的情况下降低导线之间的耦合效应。

附图说明

为让本发明的上述和其它目的、特征、优点与实施例更能明显易懂，附图说明如下：

图1A是根据本发明的一些实施例所示的一种半导体封装结构的示意图。

图1B是根据本发明的一些实施例所示的一种半导体封装结构的示意图。

图1C是根据本发明的一些实施例所示的一种半导体封装结构的示意图。

图1D是根据本发明的一些实施例所示的一种半导体封装结构的示意图。

图2A是根据本发明的一些实施例所示的一种半导体封装结构的侧视图。

图2B是根据本发明的一些实施例所示的另一种半导体封装结构的侧视图。

图3是根据本发明的一些实施例所示的一种半导体封装结构的实验数据图。

符号说明

100A：半导体封装结构

110：芯片

120：引脚

130：接地层

140：第一导线

142：接垫

150：第二导线

160A：第三导线

162A：第一端

164A：第二端

100A、100B、100C、100D：半导体封装结构

200A、200B：半导体封装结构

110、210：芯片

120：引脚

130、230：接地层

140、240：第一导线

142、242：接垫

150、252：第二导线

160A、160B、160C、160D、260A、260B：第三导线

260C：第四导线

162A、162B、162C、162D：第一端

262A、262B、262C：第一端

164A、164B、164C、164D：第二端

264A、264B、264C：第二端

具体实施方式

以下揭示提供许多不同实施例或例证用以实施本发明的不同特征。特殊例证中的组件及配置在以下讨论中被用来简化本发明。所讨论的任何例证只用来作解说的用途，并不会以任何方式限制本发明或其例证的范围和意义。此外，本发明在不同例证中可能重复引用数字符号且/或字母，这些重复皆为了简化及阐述，其本身并未指定以下讨论中不同实施例且/或配置之间的关系。

在全篇说明书与申请专利范围所使用的术语(terms)，除有特别注明外，通常具有每个用词使用在此领域中、在此揭露的内容中与特殊内容中的平常意义。某些用以描述本揭露的用词将于下或在此说明书的别处讨论，以提供本领域技术人员在有关本揭露的描述上额外的引导。

关于本文中所使用的『耦接』或『连接』，均可指二或多个组件相互直接作实体或电性接触，或是相互间接作实体或电性接触，而『耦接』或『连接』还可指二或多个组件相互操作或动作。

在本文中，使用第一、第二与第三等等的词汇，是用于描述各种元件、组件、区域、层与/或区块是可以被理解的。但是这些元件、组件、区域、层与/或区块不应该被这些术语所限制。这些词汇只限于用来辨别单一元件、组件、区域、层与/或区块。因此，在下文中的一第一元件、组件、区域、层与/或区块也可被称为第二元件、组件、区域、层与/或区块，而不脱离本发明的本意。如本文所用，词汇“与/或”包含了列出的关联项目中的一个或多个的任何组合。本发明文件中提到的‘及/或’是指表列组件的任一者、全部或至少一者的任意组合。

图1是根据本发明的一些实施例所示的一种半导体封装结构100A的示意图。如图1A所示，半导体封装结构100A包含多个层状结构、多条导线以及第一环状结构。图1A所示的半导体封装结构100A仅作为例示，但本发明不限于此。

参照图1A。层状结构之间以导线相连接。举例来说，层状结构包含芯片110、引脚120以及接地层130。接地层130位于芯片110以及引脚120之间。第一导线140将芯片110与引脚120相连接，而第二导线150将芯片110与接地层130相连接。在一实施例中，上述第一导线140与第二导线150是分别透过接垫142以与芯片110相连接。于半导体组件运作时，第一导线140与第二导线150之间会产生耦合效应。当第一导线140与第二导线150平行时，耦合效应最大。

如图1A所示，第一环状结构耦接于层状结构中的至少一个，并位于导线之间。举例来说，第一环状结构包含第三导线160A以及接地层130。于连接关系上，第三导线160A的第一端162A与第二端164A分别耦接于接地层130。所谓环状结构是由第三导线160A的第一端162A起，经过第三导线160A至其第二端164A，再由第二端164A起，经过接地层130后，回到第一端162A而构成。如图1A所示，第三导线160A位于第一导线140之间或之上。

图1B是根据本发明的一些实施例所示的一种半导体封装结构100B的示意图。图1B与图1A相似，差异仅为第三导线160B的置放位置不同，在图1A中，第三导线160A位于第一导线140之间，而在图1B中中，第三导线160B位于第一导线140与第二导线150之间。如图1B所示，第三导线160B的第一端162B与第二端164B分别耦接于接地层130，且第三导线160B位于第一导线140与第二导线150之间或之上。

图1C是根据本发明的一些实施例所示的一种半导体封装结构100C的示意图。图1C与图1A相似，差异仅为第三导线160C的数量不同，在图1A中，第三导线160A有1条，而在图1C中，第三导线160C有3条，然而本发明不限于此，图1A与图1C仅用以示例性地说明本发明的部分实现方式。如图1C所示，3条第三导线160C分别与接地层130形成环状结构，于连接关系上，3条第三导线160C的第一端162C与第二端164C分别耦接于接地层130，且第三导线160C分别位于第一导线140之间或第一导线140与第二导线150之间及/或之上。在本发明的一些实施例中，第三导线160C互相平行。

图1D是根据本发明的一些实施例所示的一种半导体封装结构100D的示意图。图1D与图1C相似，差异仅为第三导线160D的数量不同，在图1C中，第三导线160C有3条，而在图1D中，第三导线160D有5条，然而本发明不限于此，图1C与图1D仅用以示例性地说明本发明的部分实现方式。如图1D所示，5条第三导线160D分别与接地层130形成环状结构，于连接关系上，5条第三导线160D的第一端162D与第二端164D分别耦接于接地层130，且第三导线160D分别位于第一导线140之间或第一导线140与第二导线150之间及/或之上。在本发明的一些实施例中，第三导线160D互相平行。

在本发明的一些实施例中，第三导线160A～160D与第一导线140及/或第二导线150平行。

图2A是根据本发明的一些实施例所示的一种半导体封装结构200A的侧视图。如图2A所示，半导体封装结构200A包含多个层状结构、多条导线以及第一环状结构。图2A所示的半导体封装结构200A仅作为示例，但本发明不限于此。

参照图2A。层状结构包含芯片210、引脚(未示出)以及接地层230。接地层230位于芯片210以及引脚之间。第一导线240将芯片210与引脚相连接，而第二导线250将芯片210与接地层230相连接。在一实施例中，上述第一导线240与第二导线250是分别透过接垫242以与芯片210相连接。于半导体组件运作时，第一导线240与第二导线250之间会产生耦合效应。当第一导线240与第二导线250平行时，耦合效应最大。

如图2A所示，第一环状结构耦接于层状结构中的至少一个，并位于导线之间。举例来说，第一环状结构包含第三导线260A以及接地层230。于连接结构上，第三导线260A的第一端262A与第二端264A分别耦接于接地层230。在图2A中，第三导线260A位于但不限于第一导线240与第二导线250之间。

图2B是根据本发明的一些实施例所示的另一种半导体封装结构200B的侧视图。图2B与图2A相似，差异仅为第一环状结构的配置方式不同，且图2B的半导体封装结构200B更包含由第四导线260C、接地层230以及芯片210组成的第二环状结构。上述第一环状结构的配置方式不同在于，在图2A中，第一环状结构包含第三导线260A以及接地层230，而在图2B中，第一环状结构包含第三导线260B、接地层230以及芯片210。于连接结构上，第三导线260B的第一端262B与第二端264B分别耦接于接地层230与芯片210，而第四导线260C的第一端262C与第二端264C亦分别耦接于接地层230与芯片210。在本发明的一些实施例中，第三导线260B、第四导线260C、接地层230以及芯片210形成第三环状结构。所谓第三环状结构，是由第三导线260B的第一端262B起，经过第三导线260B至其第二端264B，接着第三导线260B的第二端264B透过芯片210与第四导线260C的第二端264C相耦接，再由第四导线260C的第二端264C起，经过第四导线260C至其第一端262C，接着第四导线260C的第一端262C透过接地层230与第三导线260B的第一端262B相耦接，回到第三导线260B的第一端262B而构成第三环状结构。在一实施例中，上述第三导线260B与第四导线260C均透过接垫242以与芯片210耦接。

图3是根据本发明的一些实施例所示的一种半导体封装结构的实验数据图。此实验数据图说明，于不同频率下，第一导线140与第二导线150之间的耦合效应(S21)的分贝(dB)大小。C1为没有环状结构的半导体封装结构的曲线图，C2为本发明中包含有环状结构的半导体封装结构的曲线图。如图3所示，本发明的半导体封装结构可有效降低耦合效应，因此，可以证明本发明实施例的半导体封装结构确实可在不增加额外的芯片空间或引脚的情况下降低导线之间的耦合效应。

由上述本发明的实施方式可知，本发明的实施例藉由提供一种半导体封装结构，且特别是有关于以环状结构降低耦合效应的半导体封装结构，藉以在不增加额外的芯片空间或引脚的情况下降低导线之间的耦合效应。

虽然本发明已以实施方式揭示如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (5)

1.一种半导体封装结构，包含：

复数个层状结构，包括第一层状结构，第二层状结构以及接地层，其中，该接地层位于该第一层状结构和该第二层状结构之间；

复数条导线，该些复数条导线包括第一导线和第二导线，将该些层状结构相连接；以及

一第一环状结构，位于第一导线和第二导线之间，其中，该第一环状结构包括接地层以及第三导线，该第三导线的第一端和第二端耦接于该接地层；

其中该第一导线的一第一端耦接于该第一层状结构且该第一导线的一第二端耦接于该第二层状结构；该第二导线的一第一端耦接于接地层且该第二导线的一第二端耦接于第二层状结构。

2.根据权利要求1所述的半导体封装结构，其中第二层状结构为芯片。

3.根据权利要求1所述的半导体封装结构，更包含：

一第二环状结构，耦接于该接地层，并位于该些导线之间，且该第二环状结构与该第一环状结构互相平行。

4.一种半导体封装结构，包含：

一芯片；

至少一引脚；

一接地层，位于该芯片与该至少一引脚之间，该接地层位于该引脚和该芯片之间；

复数条第一导线，耦接于该芯片与该至少一引脚；

复数条第二导线，耦接于该芯片与该接地层；以及

一第三导线，包含两端点，该两端点分别耦接于该接地层，以形成一第一环状结构，其中该第三导线位于该些第一导线与该些第二导线之间。

5.根据权利要求4所述的半导体封装结构，更包含：

一第四导线，包含两端点，该两端点分别耦接于该接地层，以形成一第二环状结构，其中该第四导线位于该些第一导线与该些第二导线之间，且该第二环状结构与该第一环状结构互相平行。

Images