JP2008227020A - 電子部品の実装構造 - Google Patents

電子部品の実装構造 Download PDF

Info

Publication number
JP2008227020A
JP2008227020A JP2007061018A JP2007061018A JP2008227020A JP 2008227020 A JP2008227020 A JP 2008227020A JP 2007061018 A JP2007061018 A JP 2007061018A JP 2007061018 A JP2007061018 A JP 2007061018A JP 2008227020 A JP2008227020 A JP 2008227020A
Authority
JP
Japan
Prior art keywords
electronic component
mounting structure
solder bumps
semiconductor chip
mounting surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007061018A
Other languages
English (en)
Other versions
JP5056085B2 (ja
Inventor
Kenji Fukuda
研二 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007061018A priority Critical patent/JP5056085B2/ja
Priority to US12/043,468 priority patent/US8362610B2/en
Publication of JP2008227020A publication Critical patent/JP2008227020A/ja
Application granted granted Critical
Publication of JP5056085B2 publication Critical patent/JP5056085B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141Disposition
    • H01L2224/1412Layout
    • H01L2224/1413Square or rectangular array
    • H01L2224/14132Square or rectangular array being non uniform, i.e. having a non uniform pitch across the array
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81194Lateral distribution of the bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01051Antimony [Sb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/094Array of pads or lands differing from one another, e.g. in size, pitch or thickness; Using different connections on the pads
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】複数の突起状電極が実装面全体に分布するように配置された電子部品チップが、突起状電極を介して基板に実装される電子部品の実装構造において、電子部品動作中の温度上昇により突起状電極に発生する応力を緩和させることにより、電子部品の信頼性を向上させる。
【解決手段】集積回路の実装構造10は、はんだバンプ1(1A〜1D)が実装面の中心部から外側に向かって、隣接するもの同士の間隔が小さくなるように配置され、例えば、中心部のはんだバンプ1Aとこの外側のはんだバンプ1BとはピッチPの間隔で、はんだバンプ1Bとこの外側のはんだバンプ1CとはピッチPの間隔で、はんだバンプ1Cとこの外側のはんだバンプ1DとはピッチP(ここで、P>P>P)の間隔でそれぞれ配置される。
【選択図】図1

Description

この発明は、電子部品の実装構造に係り、複数の突起状電極が実装面全体に分布するように配置された電子部品チップが、突起状電極を介して基板に実装される電子部品の実装構造に関する。
各種電子機器に組み込まれている電子部品の代表である集積回路は、電子機器の高性能化及び小型化等の要求を実現するために、半導体チップを配線基板(以下、単に基板とも称する)に実装する際に、半導体チップの小さな面積の実装面により多くの電極端子を集約させて、基板に電気的に及び機械的に接続することが望ましい。このような要望を実現するために、電極端子としてはんだバンプ等から成る突起状電極を半導体チップの実装面の外周部のみの配置から、実装面全体に分布させるように配置して、半導体チップを基板に実装するようにしたフリップチップ方式による集積回路の実装構造が提供されている。
図5(a)、(b)は、フリップチップ方式を利用した従来の電子部品の実装構造を示し、(a)は半導体チップの裏面の概略構成を示す平面図、(b)は(a)のB−B矢視断面図である。この電子部品の実装構造100は、同図に示すように、複数のはんだバンプ(突起状電極)101が実装面全体に分布するようにX、Y方向の二次元方向にピッチPで等間隔に配置された半導体チップ102が、はんだバンプ101を介して基板103に電気的及び機械的に接続されるように実装されている。
ところで、このような電子部品の実装構造100では、この電子部品が組み込まれた電子機器の動作時に半導体チップ102が発熱して、この熱が半導体チップ102からはんだバンプ101を介して基板103に伝導するので、電子部品の実装構造100の全体が温度上昇する。このように温度上昇が生ずると半導体チップ102と基板103との熱膨張係数の差によって、両者102、103間に挟まれたはんだバンプ101がせん断方向の荷重を受けるため、はんだバンプ101に熱応力(以下、単に応力とも称する)が発生する。そして、上述のようにはんだバンプ101が半導体チップ102の実装面に等間隔で配置されていると、半導体チップ102の中心部から外側に配置されているはんだバンプ101ほど、発生する応力が大きくなるため、応力が最も大きい最外側に配置されているはんだバンプ101から順に熱疲労破壊が起きるようになる。この結果、電子部品の信頼性を低下させるようになる。
このような観点から、半導体チップに配置するはんだバンプの分布を工夫して、はんだバンプに発生する応力を緩和するようにした構成の電子部品の実装構造が提供されている(特許文献1)。この電子部品の実装構造200は、図7(a)、(b)に示すように、半導体チップ202の四隅のコーナ部分に配置するはんだバンプ201Aの相互間隔をピッチP12に設定して、半導体チップ202の中央部分に配置するはんだバンプ201BとのピッチP11よりも小さく(P11>P12)設定している。このような構成により、半導体チップ202の四隅コーナ部分では応力が1箇所のはんだバンプ201に集中することなくなるので、応力を分散、緩和することができるとされている。
また、突起状電極を介して半導体チップを基板に押圧するときに突起状電極に加わる応力を均一にするために、突起状電極の総面積を特定の条件を満たすように半導体チップの実装面に配置するように構成した集積回路の実装構造が提供されている(特許文献2)。また、電気性能劣化や信頼性及び製造歩留りの低下、並びに製造コスト増を防止するために、半導体チップの実装面に配置した突起状電極群の密度を、半導体チップの中央部に近い列が最も高く、それよりも外側の列ほど低くなるように設定した集積回路の実装構造が提供されている(特許文献3)。また、半導体チップの実装面に配置した突起状電極間の電位差を考慮して信頼性の向上を図るように構成した集積回路の実装構造が提供されている(特許文献4)。さらに、半導体チップの実装面に配置した突起状電極間のショートの発生を少なくするために、突起状電極密度を規定値以上の所定の値に設定するようにした集積回路の実装構造が提供されている(特許文献5)。
実開平03−016327号公報 特開2002−246404号公報 特開2002−270723号公報 特開2005−243913号公報 特開平10−004125号公報
なお、特許文献2に示されている集積回路の実装構造は、半導体チップを基板へ実装するため押圧するときに突起状電極に加わる応力を問題にしており、本願発明のように集積回路動作中の温度上昇時に突起状電極に発生する応力は問題にしていない。
特許文献3に示されている集積回路の実装構造では、半導体チップの実装面に配置した突起状電極群の密度を、半導体チップの中央部に近い列が最も高く、それよりも外側の列ほど低くなるように設定されているが、このような突起状電極の配置は、半導体チップの実装面の中心部から外側に向かって分布密度が高くなるように突起状電極が配置される本願発明とは逆の関係になっている。
特許文献4に示されている集積回路の実装構造では、信頼性を向上するために突起状電極間の電位差を考慮して突起状電極が配置されているが、電子部品の温度上昇時に突起状電極に発生する応力を均一化するという本願発明の目的については考慮されていない。
特許文献5に示されている集積回路の実装構造では、突起状電極間のショートの発生を少なくするために突起状電極密度を規定値以上の所定の値に設定されているが、上述のように本願発明とは目的、手段を異にしている。
ところで、特許文献1に示されている集積回路の実装構造には、次のような問題がある。
特許文献1では前述したように実装面の外周部のみに突起状電極であるはんだバンプ201を配置した半導体チップ202を対象にして、そのような配置のはんだバンプ201に発生する応力を緩和することを目的としてなされている。このようにはんだバンプを実装面の外周部のみに配置した半導体チップと、突起状電極を実装面全体に分布させるように配置した半導体チップとでは、集積回路動作中の温度上昇時に突起状電極に発生する応力の状況は異なってくる。したがって、特許文献1における問題解決手段をそのまま実装面全体にはんだバンプを分布させるように配置した本願発明に対して適用することはできない。
この発明は、上述の事情に鑑みてなされたもので、複数の突起状電極が実装面全体に分布するように配置された電子部品チップが、突起状電極を介して基板に実装される電子部品の実装構造において、電子部品動作中の温度上昇により突起状電極に発生する応力を緩和させることにより、電子部品の信頼性を向上させることができる電子部品の実装構造を提供することを目的とする。
上記問題を解決するために、請求項1記載の発明は、複数の突起状電極が実装面全体に分布するように配置された電子部品チップが、上記突起状電極を介して基板に実装される電子部品の実装構造に係り、上記電子部品チップの上記実装面の中心部から外側に向かって、分布密度が高くなるように上記突起状電極が配置されていることを特徴としている。
また、請求項2記載の発明は、請求項1記載の電子部品の実装構造に係り、上記電子部品チップの上記実装面の中心部から外側に向かって、隣接するもの同士の間隔が小さくなるように上記突起状電極が配置されていることを特徴としている。
また、請求項3記載の発明は、請求項1記載の電子部品の実装構造に係り、上記電子部品チップの上記実装面の外周部に、該実装面の中心部に配置される上記突起状電極間の間隔よりも小さくなるように複数の上記突起状電極が配置されていることを特徴としている。
また、請求項4記載の発明は、請求項1、2又は3記載の電子部品の実装構造に係り、上記電子部品チップが半導体チップから成ることを特徴としている。
また、請求項5記載の発明は、請求項4記載の電子部品の実装構造に係り、上記半導体チップは上記突起状電極としてはんだバンプが配置されていることを特徴としている。
この発明の電子部品の実装構造10によれば、複数のはんだバンプ1が半導体チップ2の実装面の中心部から外側に向かって、その分布密度が高くなるように配置されている。
このような構成により、複数のはんだバンプ1に発生する応力の分布を全体のはんだバンプ1にわたって均一化させることができるので、電子部品動作中の温度上昇によりはんだバンプ1に発生する応力を緩和することにより、電子部品の信頼性を向上させることができる。
電子部品の実装構造10は、複数のはんだバンプ1(1A〜1D)が実装面全体に分布するようにX、Yの二次元方向に配置された半導体チップ2が、はんだバンプ1を介して基板3に実装される構成において、半導体チップ2の実装面の中心部から外側に向かって、はんだバンプ1が隣接するもの同士の間隔が小さくなるように配置されている。例えば、中心部のはんだバンプ1Aとこの外側のはんだバンプ1BとはピッチPの間隔で配置され、はんだバンプ1Bとこの外側のはんだバンプ1CとはピッチPの間隔で配置され、はんだバンプ1Cとこの外側のはんだバンプ1DとはピッチP(ここで、P>P>P)の間隔で配置されている。
図1(a)、(b)は、この発明の実施例1である電子部品の実装構造を示し、(a)は電子部品チップの裏面の概略構成を示す平面図、(b)は(a)のA−A矢視断面図である。ここで、電子部品としては集積回路に適用した例を示し、電子部品チップとして半導体チップ、突起状電極としてはんだバンプを用いる例で説明する。
この例の電子部品の実装構造10は、同図に示すように、複数のはんだバンプ1(1A〜1D)が実装面全体に分布するようにX、Yの二次元方向に配置された半導体チップ2が、はんだバンプ1を介して基板3に実装される構成において、半導体チップ2の実装面の中心部から外側に向かって、はんだバンプ1が隣接するもの同士の間隔が小さくなるように配置されている。
この例では二次元方向にそれぞれ7個のはんだバンプ1が配置された例を示し、例えば、X方向の一行に例をあげて示すと、中心部のはんだバンプ1Aとこの外側のはんだバンプ1BとはピッチPの間隔で配置され、はんだバンプ1Bとこの外側のはんだバンプ1CとはピッチPの間隔で配置され、はんだバンプ1Cとこの外側のはんだバンプ1DとはピッチP(ここで、P>P>P)の間隔で配置されている。すなわち、複数のはんだバンプ1が半導体チップ2の中心部から外側に向かって、その分布密度が高くなるように配置されている。
ここで、複数のはんだバンプ1を上述のような関係に配置するには、各ピッチを等差数列あるいは等比数列を利用して決定することができる。等比数列を利用した場合には、等差数列を利用する場合に比較して、はんだバンプの分布密度の高くなる度合いを大きくとることができる。
上述のように、複数のはんだバンプ1を半導体チップ2の中心部から外側に向かって、その分布密度が高くなるように配置することにより、複数のはんだバンプ1に発生する応力の分布を全体のはんだバンプ1にわたって均一化させることができる。すなわち、半導体チップ2の実装面の外側に向かうほど多くのはんだバンプ1が配置されているので、1個のはんだバンプ1で分担する応力は小さくなるので、複数のはんだバンプ1に発生する応力の分布は全体のはんだバンプ1にわたって均一化されるようになる。したがって、従来のように複数のはんだバンプが一定のピッチで等間隔に配置されている構成では、半導体チップの中心部から外側に配置されているはんだバンプほど、発生する応力が大きくなるのが回避できなかったが、この例では応力の分布が全体のはんだバンプ1にわたって均一化されることで、集積回路動作中の温度上昇によりはんだバンプ1に発生する応力を緩和させることにより、集積回路の信頼性を向上させることができるようになる。
図2は、この例の電子部品の実装構造10に対して熱応力シミュレーションを行って得られた結果を示す図で、集積回路の動作温度が150℃から25℃に降下した場合のはんだバンプ1に発生する熱応力を等高線図で示している。同図で、〇印ははんだバンプを概略的に示したものである。この熱応力シミュレーションは、できるだけ実際の半導体チップを用いた実装構造に即応した計算結果が得られるように、図1(a)、(b)のように少数の限定した数のはんだバンプが配置された半導体チップではなく、数百から数千個のはんだバンプを配置した実際の数に近いはんだバンプを用いた実装構造を対象として解析した。さらに、計算の簡略化を図るため、はんだバンプを144個(12×12)に削減し、実装構造の対称性を考慮して、半導体チップの1/4の部分をモデル化して行った。
この熱応力シミュレーションにより得られた熱応力の値は約2,012MPa(メガパスカル)となった。一方、比較のため図5に示した従来例の熱応力シミュレーションを行って得られた熱応力の値は、図6に示すように約3,285MPaとなった。両者を比較すると、従来例の値を1とした場合、この例の電子部品の実装構造10の最大値は約0.61(2,012/3,285)となり、従来例の約40%の熱応力を低減できることを示している。さらに、比較のため、図7に示した従来例の熱応力シミュレーションを行って得られた熱応力の値は、図8に示すように約2、504MPaとなった。ここで、従来例のように外周部のみにはんだバンプが配置されていると、この例の電子部品の実装構造10との効果の比較を正しく行うのが困難になるので、従来例のはんだバンプの数を実装面全体に仮想的に分布させるようにして行った。両者を比較すると、同従来例の値を1とした場合、この例の電子部品の実装構造10の最大値は約0.80(2,012/2,504)となり、同従来例の約20%の熱応力を低減できることを示している。
このように、この例の電子部品の実装構造10によれば、複数のはんだバンプ1(1A〜1D)が実装面全体に分布するようにX、Yの二次元方向に配置された半導体チップ2が、はんだバンプ1を介して基板3に実装される構成において、半導体チップ2の実装面の中心部のはんだバンプ1Aとこの外側のはんだバンプ1BとはピッチPの間隔で配置され、はんだバンプ1Bとこの外側のはんだバンプ1CとはピッチPの間隔で配置され、はんだバンプ1Cとこの外側のはんだバンプ1DとはピッチP(ここで、P>P>P)の間隔で配置されている。よって、半導体チップ2の実装面の中心部から外側に向かって、はんだバンプ1が隣接するもの同士の間隔が小さくなるように配置されているので、はんだバンプ1の分布密度が高くなる。
したがって、複数のはんだバンプに発生する応力の分布を全体のはんだバンプにわたって均一化させることができるので、電子部品動作中の温度上昇によりはんだバンプに発生する応力を緩和させることにより、電子部品の信頼性を向上させることができる。
図3は、この発明の実施例2である電子部品の実装構造に用いられる電子部品チップの裏面の概略構成を示す平面図である。この例の電子部品の実装構造の構成が、上述の実施例1のそれと大きく異なるところは、半導体チップの実装面の外周部に狭いピッチで複数のはんだバンプを配置するようにした点である。
この例の電子部品の実装構造20は、同図に示すように、複数のはんだバンプ11が実装面全体に分布するようにX、Yの二次元方向に配置された半導体チップ12が、はんだバンプ11を介して基板に実装される構成において、実装面の中心部のはんだバンプ11Aとこの外側のはんだバンプ11BとはピッチP5の間隔で配置される一方、実装面の外周部のコーナ領域13A、13B、13Cには、ピッチP(ここで、ピッチP>P)の間隔ではんだバンプ11Cが配置されている。
このような実施例2による電子部品の実装構造20でも、上述のような構成により、複数のはんだバンプ11が半導体チップ12の中心部から外側に向かって、その分布密度が高くなるように配置される。
図4は、この例の電子部品の実装構造20に対して熱応力シミュレーションを行って得られた結果を示す図で、得られた熱応力の値は約2,410MPaとなった。図6の従来例の値を1とした場合、この例の電子部品の実装構造20の最大値は約0.73(2,410/3,285)となり、同従来例の約27%の熱応力を低減できることを示している。また、図8の従来例の値を1とした場合、この例の電子部品の実装構造20の最大値は約0.96(2,410/2,504)となり、同従来例の約4%の熱応力を低減できることを示している。
このように、この例の電子部品の実装構造20によっても、複数のはんだバンプ11が半導体チップ12の中心部から外側に向かって、その分布密度が高くなるように配置されるので、実施例1と略同様な効果を得ることができる。
以上、この発明の実施例を図面により詳述してきたが、具体的な構成はこの実施例に限定されるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。例えば、説明を理解し易くするため、突起状電極としてのはんだバンプは少数の限定した数に例をあげて説明したが、実際の集積回路の半導体チップでは数百から数千個のはんだバンプが配置されることが一般的なので、このような半導体チップに対しても同様に適用することができる。また、はんだバンプに代わり、マイクロピン等の他の電極端子を用いることもできる。また、突起状電極としてははんだバンプを用いる例で説明したが、はんだバンプに限らずにAu(金)、Ag(銀)、Cu(銅)等の導電体、あるいは導電性接着剤等を用いても同様に適用することができる。また、電子部品としては集積回路に限らずにコンデンサ、抵抗等の他のものであっても、複数の突起状電極を用いるものであれば他の電子部品にも同様に適用することができる。また、突起状電極を電子部品チップの中心部から外側に向かって、その分布密度が高くなるように配置する場合には、必ずしも等差数列や等比数列等の数列を利用する必要はない。また、突起状電極は規則的に配置されている必要はなく、電子部品チップの中心部から外側に向かってそのび分布密度が高くなるという条件が満たされていれば、半導体チップの動作に必要な位置にランダムに配置されていてもよい。
この発明の実施例1である電子部品の実装構造を示し、(a)は電子部品チップの裏面の概略構成を示す平面図、(b)は(a)のA−A矢視断面図である。 同電子部品の実装構造に対して熱応力シミュレーションを行って得られた結果を示す図である。 この発明の実施例2である電子部品の実装構造に用いられる電子部品チップの裏面の概略構成を示す平面図である。 同電子部品の実装構造に対して熱応力シミュレーションを行って得られた結果を示す図である。 従来の電子部品の実装構造を示し、(a)は半導体チップの裏面の概略構成を示す平面図、(b)は(a)のB−B矢視断面図である。 同電子部品の実装構造に対して熱応力シミュレーションを行って得られた結果を示す図である。 従来の電子部品の実装構造を示し、(a)は半導体チップの裏面の概略構成を示す平面図、(b)は(a)のC−C矢視断面図である。 同電子部品の実装構造に対して熱応力シミュレーションを行って得られた結果を示す図である。
符号の説明
1(1A〜1D)、11(11A〜11C) はんだバンプ(突起状電極)
2,12 半導体チップ(電子部品チップ)
3 基板(配線基板)
10、20 電子部品の実装構造
13A〜13C 半導体チップの実装面のコーナ領域

Claims (5)

  1. 複数の突起状電極が実装面全体に分布するように配置された電子部品チップが、前記突起状電極を介して基板に実装される電子部品の実装構造であって、
    前記電子部品チップの前記実装面の中心部から外側に向かって、分布密度が高くなるように前記突起状電極が配置されていることを特徴とする電子部品の実装構造。
  2. 前記電子部品チップの前記実装面の中心部から外側に向かって、隣接するもの同士の間隔が小さくなるように前記突起状電極が配置されていることを特徴とする請求項1記載の電子部品の実装構造。
  3. 前記電子部品チップの前記実装面の外周部に、該実装面の中心部に配置される前記突起状電極間の間隔よりも小さくなるように複数の前記突起状電極が配置されていることを特徴とする請求項1記載の電子部品の実装構造。
  4. 前記電子部品チップが半導体チップから成ることを特徴とする請求項1、2又は3記載の電子部品の実装構造。
  5. 前記半導体チップは前記突起状電極としてはんだバンプが配置されていることを特徴とする請求項4記載の電子部品の実装構造。
JP2007061018A 2007-03-09 2007-03-09 電子部品の実装構造 Expired - Fee Related JP5056085B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007061018A JP5056085B2 (ja) 2007-03-09 2007-03-09 電子部品の実装構造
US12/043,468 US8362610B2 (en) 2007-03-09 2008-03-06 Mounting configuration of electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007061018A JP5056085B2 (ja) 2007-03-09 2007-03-09 電子部品の実装構造

Publications (2)

Publication Number Publication Date
JP2008227020A true JP2008227020A (ja) 2008-09-25
JP5056085B2 JP5056085B2 (ja) 2012-10-24

Family

ID=39740824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007061018A Expired - Fee Related JP5056085B2 (ja) 2007-03-09 2007-03-09 電子部品の実装構造

Country Status (2)

Country Link
US (1) US8362610B2 (ja)
JP (1) JP5056085B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010123602A (ja) * 2008-11-17 2010-06-03 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
US9161438B2 (en) 2010-03-31 2015-10-13 Taiyo Yuden Co., Ltd. Stress buffer layer and method for producing same
CN108573885A (zh) * 2017-03-07 2018-09-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010047006A1 (ja) * 2008-10-23 2010-04-29 パナソニック株式会社 半導体装置およびその製造方法
DE112011103782B4 (de) * 2010-11-16 2019-05-09 Mitsubishi Electric Corporation Halbleiterelement, Halbleitervorrichtung und Verfahren zum Herstellen eines Halbleiterelements
CN103311200B (zh) * 2012-03-06 2016-05-18 北京君正集成电路股份有限公司 芯片封装
KR20180008379A (ko) * 2015-03-11 2018-01-24 인텔 코포레이션 스트레인 재분배 층을 갖는 신장가능 전자 장치 제조 방법
US10622326B2 (en) * 2017-08-18 2020-04-14 Industrial Technology Research Institute Chip package structure

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124259A (ja) * 1998-10-12 2000-04-28 Sony Corp Icチップ、半導体装置、及び、半導体装置の製造方法
JP2001176928A (ja) * 1999-12-20 2001-06-29 Nec Corp 半導体装置
JP2004047758A (ja) * 2002-07-12 2004-02-12 Canon Inc 半導体装置
JP2005012065A (ja) * 2003-06-20 2005-01-13 Renesas Technology Corp 半導体装置およびその製造方法
JP2006216942A (ja) * 2006-01-20 2006-08-17 Seiko Epson Corp 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2611480B2 (ja) 1989-03-08 1997-05-21 日本電気株式会社 無線電話装置
JP3367826B2 (ja) 1996-06-14 2003-01-20 東芝マイクロエレクトロニクス株式会社 半導体メモリ装置及びその製造方法
JP2002246404A (ja) 2001-02-16 2002-08-30 Matsushita Electric Ind Co Ltd バンプ付き半導体素子
JP2002270723A (ja) 2001-03-12 2002-09-20 Hitachi Ltd 半導体装置、半導体チップおよび実装基板
US7667236B2 (en) * 2003-12-24 2010-02-23 Lumination Llc Optimized contact design for thermosonic bonding of flip-chip devices
JP4913991B2 (ja) 2004-02-26 2012-04-11 セイコーエプソン株式会社 実装構造体、電気光学装置、および電子機器
JP4601365B2 (ja) * 2004-09-21 2010-12-22 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124259A (ja) * 1998-10-12 2000-04-28 Sony Corp Icチップ、半導体装置、及び、半導体装置の製造方法
JP2001176928A (ja) * 1999-12-20 2001-06-29 Nec Corp 半導体装置
JP2004047758A (ja) * 2002-07-12 2004-02-12 Canon Inc 半導体装置
JP2005012065A (ja) * 2003-06-20 2005-01-13 Renesas Technology Corp 半導体装置およびその製造方法
JP2006216942A (ja) * 2006-01-20 2006-08-17 Seiko Epson Corp 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010123602A (ja) * 2008-11-17 2010-06-03 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
US8405209B2 (en) 2008-11-17 2013-03-26 Renesas Electronics Corporation Semiconductor device with varying bump density regions and method of manufacturing the same
US9161438B2 (en) 2010-03-31 2015-10-13 Taiyo Yuden Co., Ltd. Stress buffer layer and method for producing same
CN108573885A (zh) * 2017-03-07 2018-09-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
CN108573885B (zh) * 2017-03-07 2021-03-23 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置

Also Published As

Publication number Publication date
JP5056085B2 (ja) 2012-10-24
US20080217770A1 (en) 2008-09-11
US8362610B2 (en) 2013-01-29

Similar Documents

Publication Publication Date Title
JP5056085B2 (ja) 電子部品の実装構造
JP5222509B2 (ja) 半導体装置
KR100632807B1 (ko) 반도체 칩 및 그를 포함하는 탭 패키지
US10897820B2 (en) Printed wiring board, printed circuit board, and electronic device
JP6110734B2 (ja) 半導体装置
KR20130076899A (ko) 상부 ic 패키지와 결합하여 패키지-온-패키지 (pop) 어셈블리를 형성하는 하부 ic 패키지 구조체 및 그러한 하부 ic 패키지 구조체를 포함하는 pop 어셈블리
US8456025B2 (en) Semiconductor chip having staggered arrangement of bonding pads
US9818709B2 (en) Semiconductor device and manufacturing method thereof
TW201409659A (zh) 具有可變晶片間距之斜坡堆疊晶片封裝
KR100834441B1 (ko) 반도체 소자 및 이를 포함하는 패키지
US7602058B2 (en) Flip-chip semiconductor device with improved power pad arrangement
KR20150126133A (ko) 반도체 패키지
US20090108446A1 (en) Electrode structure for semiconductor chip
US8587117B2 (en) Stacked semiconductor chips having circuit element provided with each of the semiconductor chips
US20200168540A1 (en) Semiconductor device and electronic device
US10211135B2 (en) Semiconductor device
US20100283145A1 (en) Stack structure with copper bumps
KR20130101192A (ko) 다수의 단차가 있는 인쇄회로 기판 (pcb)을 갖는 반도체 패키지 및 반도체 패키지 제조 방법
TWI748668B (zh) 軟性電路板之佈線結構
JP2007173388A (ja) 半導体集積回路装置
US11189597B2 (en) Chip on film package
KR100612783B1 (ko) 반도체 장치
KR20130033150A (ko) 기판 스트립
JP2008085262A (ja) 積層型半導体パッケージ
US20110074042A1 (en) Electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120716

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5056085

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees