TWI748668B - 軟性電路板之佈線結構 - Google Patents

軟性電路板之佈線結構 Download PDF

Info

Publication number
TWI748668B
TWI748668B TW109133774A TW109133774A TWI748668B TW I748668 B TWI748668 B TW I748668B TW 109133774 A TW109133774 A TW 109133774A TW 109133774 A TW109133774 A TW 109133774A TW I748668 B TWI748668 B TW I748668B
Authority
TW
Taiwan
Prior art keywords
wire bonding
inner wire
bump
bonding section
line segment
Prior art date
Application number
TW109133774A
Other languages
English (en)
Other versions
TW202214053A (zh
Inventor
馬宇珍
黃信豪
周文復
許國賢
Original Assignee
頎邦科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 頎邦科技股份有限公司 filed Critical 頎邦科技股份有限公司
Priority to TW109133774A priority Critical patent/TWI748668B/zh
Priority to CN202110163699.3A priority patent/CN114340148A/zh
Priority to JP2021033709A priority patent/JP7116209B2/ja
Priority to KR1020210028733A priority patent/KR102480094B1/ko
Priority to US17/227,458 priority patent/US11812554B2/en
Application granted granted Critical
Publication of TWI748668B publication Critical patent/TWI748668B/zh
Publication of TW202214053A publication Critical patent/TW202214053A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09445—Pads for connections not located at the edge of the PCB, e.g. for flexible circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

一種軟性電路板之佈線結構包含一軟性基板、一晶片及一線路層，該軟性基板之一上表面具有一晶片設置區及一線路設置區，該晶片設置於該晶片設置區，該晶片之一第一凸塊及一第二凸塊之間具有一間隔，且該第一凸塊及該第二凸塊之間不具有另一凸塊，該線路層之一第一內引線接合段、一第二內引線接合段、一第一冗餘線路及一第二冗餘線路位於該晶片設置區中，該第一內引線接合段電性連接該第一凸塊，該第一冗餘線路連接該第一內引線接合段並鄰近該第一凸塊，該第二內引線接合段電性連接該第二凸塊，該第二冗餘線路連接該第二內引線接合段並鄰近該第二凸塊。

Description

軟性電路板之佈線結構
本發明是關於一種軟性電路板，特別是關於一種軟性電路板之佈線結構。
請參閱第1圖，為習知之一軟性電路板200的俯視圖，該軟性電路板200具有一軟性基板210、一晶片220及一線路層230，該軟性基板210具有一上表面211，該晶片220及該線路層230位於該上表面211，該線路層230是由多條細微之線路組成，用以提供該晶片220與外部之電子元件電性連接。請參閱第2圖，為該軟性電路板200的局部放大圖，圖中標示220之橫線為該晶片220之邊緣，該晶片220具有一第一凸塊221及一第二凸塊222，該線路層230具有一第一內引線接合段231及一第二內引線接合段232，該第一內引線接合段231及該第二內引線接合段232分別與該第一凸塊221及該第二凸塊222電性連接。其中，當該第一凸塊221及該第二凸塊222之間的間距較大且不具有另一凸塊時，兩個凸塊221、222之間會像圖中所示為一片空白區域而缺乏支撐，這將導致該晶片220覆晶於該軟性基板210時，該第一內引線接合段231及該第二內引線接合段232會因為溫度變化過大受到拉扯而產生摺痕或是斷裂。
本發明的主要目的在於藉由連接第一內引線接合段及第二內引線接合段之第一冗餘線路及第二冗餘線路提供支撐，以避免第一內引線接合段及第二內引線接合段在晶片覆晶時產生摺痕或斷裂之問題。
本發明之一種軟性電路板之佈線結構包含一軟性基板、一晶片及一線路層，該軟性基板具有一上表面，該上表面具有一晶片設置區及一線路設置區，該線路設置區圍繞該晶片設置區，該晶片設置於該晶片設置區，該晶片具有一第一凸塊及一第二凸塊，該第一凸塊及該第二凸塊之間具有一間隔(space)，該間隔大於200 um，且該第一凸塊及該第二凸塊之間不具有另一凸塊，該線路層具有一第一內引線接合段、一第二內引線接合段、一第一冗餘線路、一第二冗餘線路、一傳輸部及一應力釋放部，該第一內引線接合段、該第二內引線接合段、該第一冗餘線路及該第二冗餘線路位於該晶片設置區中，該第一內引線接合段電性連接該第一凸塊，該第一冗餘線路連接該第一內引線接合段並鄰近該第一凸塊，該第二內引線接合段電性連接該第二凸塊，該第二冗餘線路連接該第二內引線接合段並鄰近該第二凸塊，該傳輸部及該應力釋放部位於該線路設置區，該傳輸部電性連接該第一內引線接合段及該第二內引線接合段，該應力釋放部連接該傳輸部，且該應力釋放部位於該傳輸部及該晶片之一邊緣之間，其中該應力釋放部為一梳狀結構。
本發明藉由該第一冗餘線路及該第二冗餘線路提供該第一內引線接合段及該第二內引線接合段支撐，並透過該應力釋放部減少該傳輸部的影響，以避免該第一內引線接合段及該第二內引線接合段於覆晶製程中產生摺痕或斷裂，而可提高該軟性電路板的製程良率。
請參閱第3圖，其為本發明之一實施例，一軟性電路板100的俯視圖，該軟性電路板100具有一軟性基板110、一晶片120及一線路層130，該晶片120及該線路層130設置於該晶片120之一上表面111，該上表面111設置該晶片120的區域定義為一晶片設置區111a，其餘之區域則定義為一線路設置區111b，該線路設置區111b圍繞該晶片設置區111a。
請參閱第4圖，該晶片120以一熱壓合之覆晶製程設置於該軟性基板110上而與該線路層130共晶接合，該晶片120具有一第一凸塊121及一第二凸塊122，該第一凸塊121及該第二凸塊122之間具有一間隔(space)S，該間隔S大於200 um，且該第一凸塊121及該第二凸塊122之間不具有另一凸塊。
該線路層130是由壓合或電鍍於該軟性基板110上之銅層經由圖案化蝕刻而成，在本實施例中，該線路層130具有一第一內引線接合段131、一第二內引線接合段132、一第一冗餘線路133及一第二冗餘線路134。該第一內引線接合段131、該第二內引線接合段132、該第一冗餘線路133及該第二冗餘線路134位於該晶片設置區111a中，該第一內引線接合段131電性連接該第一凸塊121，該第一冗餘線路133連接該第一內引線接合段131並鄰近該第一凸塊121，該第二內引線接合段132電性連接該第二凸塊122，該第二冗餘線路134連接該第二內引線接合段132並鄰近該第二凸塊122。較佳的，該第一冗餘線路133及該第二冗餘線路134位於該第一內引線接合段131及該第二內引線接合段132之間，以填補該第一內引線接合段131及該第二內引線接合段132之間的空白。
請參閱第4圖，由於該第一冗餘線路133及該第二冗餘線路134並未連接凸塊，而比較不會受到覆晶之熱壓合製程的影響，降低該第一內引線接合段131及該第二內引線接合段132附近之該軟性基板110形變，而可避免該第一內引線接合段131及該第二內引線接合段132在覆晶製程中產生摺痕或斷裂。
在本實施例中，該第一冗餘線路133具有一第一線段133a及一第二線段133b，該第一線段133a及該第二線段133b連接該第一內引線接合段131，該第一線段133a位於該第一內引線接合段131及該第二線段133b之間，且該第一內引線接合段131、該第一線段133a及該第二線段133b為平行排列，該第一內引線接合段131具有一第一側邊S1，該第一冗餘線路133之該第二線段133b具有一第二側邊S2，較佳的，該第一側邊S1及該第二側邊S2之間的一距離D小於0.1 mm使該第一冗餘線路133鄰近該第一內引線接合段131而具有較佳之支撐效果。該第二冗餘線路134具有一第三線段134a及一第四線段134b，該第三線段134a及該第四線段134b連接該第二內引線接合段132，該第三線段134a位於該第二內引線接合段132及該第四線段134b之間，其中該第二內引線接合段132、該第三線段134a及該第四線段134b為平行排列，該第二內引線接合段132之側邊與該第四線段134b之側邊的距離亦小於0.1 mm，使該第二冗餘線路134鄰近該第二內引線接合段132而具有較佳之支撐效果。
此外，該第一冗餘線路133及該第二冗餘線路134具有一第一寬度W1，該第一內引線接合段131及該第二內引線接合段132具有一第二寬度W2，該第一寬度W1為該第二寬度W2的0.5至3倍，可再進一步地增加該第一冗餘線路133及該第二冗餘線路134的支撐力。
請參閱第4圖，本實施例分別藉由該第一冗餘線路133及該第二冗餘線路134提供該第一內引線接合段131及該第二內引線接合段132支撐，可抵抗該晶片120覆晶於該軟性基板110上時對該第一內引線接合131段及該第二內引線接合段132的拉扯，而防止該第一內引線接合段131及該第二內引線接合段132產生摺痕或斷裂。
請參閱第4圖，本實施例之該軟性電路板100具有一傳輸部135及一應力釋放部136，該傳輸部135及該應力釋放部136位於該線路設置區111b，該傳輸部135電性連接該第一內引線接合段131及該第二內引線接合段132，該應力釋放部136連接該傳輸部135，且該應力釋放部136位於該傳輸部135及該晶片120之一邊緣E之間，其中該應力釋放部136為一梳狀結構。本實施例藉由該應力釋放部136再進一步地釋放累積於該第一內引線接合段131及該第二內引線接合段132的應力，以避免應力集中於該第一內引線接合段131及該第二內引線接合段132而導致其斷裂。
在本實施例中，該應力釋放部136具有複數個指狀線路136a，各該指狀線路136a之間具有一間距(pitch)P，該間距P不小於16 um，該間距P能夠減少鄰近該晶片120之該邊緣E的銅層面積，而可用以釋放應力。較佳的，該些指狀線路136a並未延伸至該晶片設置區111a中，以避免影響底部填充膠(Underfill)於該晶片120與該上表面111之間之空間的流動。
本發明藉由該第一冗餘線路133及該第二冗餘線路134提供該第一內引線接合段131及該第二內引線接合段132支撐，並透過該應力釋放部136減少該傳輸部135的影響，以避免該第一內引線接合段131及該第二內引線接合段132於覆晶製程中產生摺痕或斷裂，而可提高該軟性電路板100的製程良率。
本發明之保護範圍當視後附之申請專利範圍所界定者為準，任何熟知此項技藝者，在不脫離本發明之精神和範圍內所作之任何變化與修改，均屬於本發明之保護範圍。
100:軟性電路板 110:軟性基板 111:上表面 111a:晶片設置區 111b:線路設置區 120:晶片 121:第一凸塊 122:第二凸塊 130:線路層 131:第一內引線接合段 132:第二內引線接合段 133:第一冗餘線路 133a:第一線段 133b:第二線段 134:第二冗餘線路 134a:第三線段 134b:第四線段 135:傳輸部 136:應力釋放部 136a:指狀線路 S:間隔 P:間距 S1:第一側邊 S2:第二側邊 D:距離 E:邊緣 200:軟性電路板 210:軟性基板 220:晶片 221:第一凸塊 222:第二凸塊 230:線路層 231:第一內引線接合段 232:第二內引線接合段
第1圖：習知之一軟性電路板的俯視圖。 第2圖：習知之該軟性電路板的局部放大圖。 第3圖：依據本發明之一實施例，一軟性電路板的輔助圖。 第4圖：依據本發明之一實施例，該軟性電路板的局部放大圖。
110:軟性基板
111:上表面
111a:晶片設置區
111b:線路設置區
120:晶片
121:第一凸塊
122:第二凸塊
131:第一內引線接合段
132:第二內引線接合段
133:第一冗餘線路
133a:第一線段
133b:第二線段
134:第二冗餘線路
134a:第三線段
134b:第四線段
135:傳輸部
136:應力釋放部
136a:指狀線路
S1:第一側邊
S2:第二側邊
S:間隔
P:間距
D:距離
E:邊緣

Claims (9)

  1. 一種軟性電路板之佈線結構，其包含： 一軟性基板，具有一上表面，該上表面具有一晶片設置區及一線路設置區，該線路設置區圍繞該晶片設置區； 一晶片，設置於該晶片設置區，該晶片具有一第一凸塊及一第二凸塊，該第一凸塊及該第二凸塊之間具有一間隔(space)，該間隔大於200 um，且該第一凸塊及該第二凸塊之間不具有另一凸塊；以及 一線路層，具有一第一內引線接合段、一第二內引線接合段、一第一冗餘線路、一第二冗餘線路、一傳輸部及一應力釋放部，該第一內引線接合段、該第二內引線接合段、該第一冗餘線路及一第二冗餘線路位於該晶片設置區中，該第一內引線接合段電性連接該第一凸塊，該第一冗餘線路連接該第一內引線接合段並鄰近該第一凸塊，該第二內引線接合段電性連接該第二凸塊，該第二冗餘線路連接該第二內引線接合段並鄰近該第二凸塊，該傳輸部及該應力釋放部位於該線路設置區，該傳輸部電性連接該第一內引線接合段及該第二內引線接合段，該應力釋放部連接該傳輸部，且該應力釋放部位於該傳輸部及該晶片之一邊緣之間，其中該應力釋放部為一梳狀結構。
  2. 如請求項1之軟性電路板之佈線結構，其中該第一冗餘線路及該第二冗餘線路並未連接任一凸塊。
  3. 如請求項1之軟性電路板之佈線結構，其中該第一冗餘線路及該第二冗餘線路位於該第一內引線接合段及該第二內引線接合段之間。
  4. 如請求項1之軟性電路板之佈線結構，其中該第一冗餘線路具有一第一線段及一第二線段，該第一線段及該第二線段連接該第一內引線接合段，該第一線段位於該第一內引線接合段及該第二線段之間，其中該第一內引線接合段、該第一線段及該第二線段為平行排列。
  5. 如請求項4之軟性電路板之佈線結構，其中該第一內引線接合段具有一第一側邊，該第一冗餘線路之該第二線段具有一第二側邊，該第一側邊及該第二側邊之間的一距離小於0.1 mm
  6. 如請求項4或5之軟性電路板之佈線結構，其中該第二冗餘線路具有一第三線段及一第四線段，該第三線段及該第四線段連接該第二內引線接合段，該第三線段位於該第二內引線接合段及該第四線段之間，其中該第二內引線接合段、該第三線段及該第四線段為平行排列。
  7. 如請求項1之軟性電路板之佈線結構，其中該應力釋放部具有複數個指狀線路，各該指狀線路之間具有一間距(pitch)，該間距不小於16 um。
  8. 如請求項7之軟性電路板之佈線結構，其中該些指狀線路並未延伸至該晶片設置區中。
  9. 如請求項1之軟性電路板之佈線結構，其中該第一冗餘線路及該第二冗餘線路具有一第一寬度，該第一內引線接合段及該第二內引線接合段具有一第二寬度，該第一寬度為該第二寬度的0.5至3倍。
TW109133774A 2020-09-29 2020-09-29 軟性電路板之佈線結構 TWI748668B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW109133774A TWI748668B (zh) 2020-09-29 2020-09-29 軟性電路板之佈線結構
CN202110163699.3A CN114340148A (zh) 2020-09-29 2021-02-05 软性电路板的布线结构
JP2021033709A JP7116209B2 (ja) 2020-09-29 2021-03-03 フレキシブル回路基板の配線構造
KR1020210028733A KR102480094B1 (ko) 2020-09-29 2021-03-04 연성 회로 기판의 배선 구조
US17/227,458 US11812554B2 (en) 2020-09-29 2021-04-12 Layout structure of a flexible circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109133774A TWI748668B (zh) 2020-09-29 2020-09-29 軟性電路板之佈線結構

Publications (2)

Publication Number Publication Date
TWI748668B true TWI748668B (zh) 2021-12-01
TW202214053A TW202214053A (zh) 2022-04-01

Family

ID=80680875

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109133774A TWI748668B (zh) 2020-09-29 2020-09-29 軟性電路板之佈線結構

Country Status (5)

Country Link
US (1) US11812554B2 (zh)
JP (1) JP7116209B2 (zh)
KR (1) KR102480094B1 (zh)
CN (1) CN114340148A (zh)
TW (1) TWI748668B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI845296B (zh) * 2023-05-04 2024-06-11 頎邦科技股份有限公司 軟性電路板之佈線結構

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW444521B (en) * 1998-08-19 2001-07-01 Kulicke & Amp Soffa Holdings I Isolated flip chip or BGA to minimize interconnect stress due to thermal mismatch
CN100440471C (zh) * 2002-03-08 2008-12-03 株式会社日立制作所 一种制造电子装置的方法
TWM457965U (zh) * 2013-03-18 2013-07-21 Unidisplay Inc 軟性電路板及覆晶薄膜
TW201928482A (zh) * 2017-12-26 2019-07-16 聯詠科技股份有限公司 顯示面板以及電子裝置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135896A (ja) 1999-11-02 2001-05-18 Sanyo Electric Co Ltd Ｃｏｆ基板
KR101002346B1 (ko) 2003-12-30 2010-12-20 엘지디스플레이 주식회사 칩 실장형 필름 패키지
JP4024773B2 (ja) * 2004-03-30 2007-12-19 シャープ株式会社 配線基板、半導体装置およびその製造方法並びに半導体モジュール装置
KR101070897B1 (ko) * 2004-07-22 2011-10-06 삼성테크윈 주식회사 응력 집중을 완화하는 구조를 가지는 회로기판 및 이를구비한 반도체 소자 패키지
KR101292569B1 (ko) * 2006-06-29 2013-08-12 엘지디스플레이 주식회사 액정표시소자
TW201007912A (en) 2008-08-01 2010-02-16 Himax Tech Ltd Chip on film trace routing method for electrical magnetic interference reduction and structure thereof
KR102455258B1 (ko) * 2017-11-20 2022-10-14 엘지디스플레이 주식회사 유연성 인쇄 기판 및 이를 포함하는 디스플레이 장치
TWI705748B (zh) * 2019-11-21 2020-09-21 頎邦科技股份有限公司 雙面銅之軟性電路板及其佈線結構

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW444521B (en) * 1998-08-19 2001-07-01 Kulicke & Amp Soffa Holdings I Isolated flip chip or BGA to minimize interconnect stress due to thermal mismatch
CN100440471C (zh) * 2002-03-08 2008-12-03 株式会社日立制作所 一种制造电子装置的方法
TWM457965U (zh) * 2013-03-18 2013-07-21 Unidisplay Inc 軟性電路板及覆晶薄膜
TW201928482A (zh) * 2017-12-26 2019-07-16 聯詠科技股份有限公司 顯示面板以及電子裝置

Also Published As

Publication number Publication date
CN114340148A (zh) 2022-04-12
TW202214053A (zh) 2022-04-01
KR20220043823A (ko) 2022-04-05
US20220104354A1 (en) 2022-03-31
KR102480094B1 (ko) 2022-12-21
JP7116209B2 (ja) 2022-08-09
US11812554B2 (en) 2023-11-07
JP2022056314A (ja) 2022-04-08

Similar Documents

Publication Publication Date Title
US6587353B2 (en) Semiconductor device
KR100834441B1 (ko) 반도체 소자 및 이를 포함하는 패키지
KR20100054979A (ko) 패키지 온 패키지 기판
TW201913907A (zh) 薄膜覆晶封裝結構
JP5056085B2 (ja) 電子部品の実装構造
TW201806109A (zh) 半導體裝置、顯示面板總成、半導體結構
TWI748668B (zh) 軟性電路板之佈線結構
KR102051533B1 (ko) 연성회로기판의 레이아웃 구조
US7994631B1 (en) Substrate for an integrated circuit package and a method of forming a substrate
JP2000068328A (ja) フリップチップ実装用配線基板
TWI705748B (zh) 雙面銅之軟性電路板及其佈線結構
TWI226691B (en) Selective C4 connection in IC packaging
TWI662672B (zh) 薄膜覆晶封裝結構
TWI750755B (zh) 軟性電路板之佈線結構
TWI601255B (zh) 薄膜覆晶封裝結構
JP4521415B2 (ja) 半導体装置
US6853080B2 (en) Electronic device and method of manufacturing the same, and electronic instrument
JP2007173388A (ja) 半導体集積回路装置
US11189597B2 (en) Chip on film package
JP4488073B2 (ja) 電気接続装置
JP2004134471A (ja) 半導体装置及びその製造方法
JP2018098463A (ja) 半導体装置及びインターポーザ
TWI784661B (zh) 軟性電路板之佈線結構
TWI418276B (zh) 導電凸塊無翼部的封裝基板之製法
JPH0685010A (ja) マルチチップモジュール