JP2022056314A - フレキシブル回路基板の配線構造 - Google Patents
フレキシブル回路基板の配線構造 Download PDFInfo
- Publication number
- JP2022056314A JP2022056314A JP2021033709A JP2021033709A JP2022056314A JP 2022056314 A JP2022056314 A JP 2022056314A JP 2021033709 A JP2021033709 A JP 2021033709A JP 2021033709 A JP2021033709 A JP 2021033709A JP 2022056314 A JP2022056314 A JP 2022056314A
- Authority
- JP
- Japan
- Prior art keywords
- inner lead
- bump
- lead joint
- line segment
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09445—Pads for connections not located at the edge of the PCB, e.g. for flexible circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Abstract
Description
本発明の第一実施形態について図3から図4に基づいて説明する。
本実施形態では、応力解放部136が第一インナーリード接合部131及び第二インナーリード接合部132に蓄積している応力をさらに解放し、第一インナーリード接合部131及び第二インナーリード接合部132に応力が集中して断裂する事象を回避している。
110 フレキシブル基板、
111 上面、
111a ウェハー設定エリア、
111b 回路設定エリア、
120 チップ、
121 第一バンプ、
122 第二バンプ、
130 回路層、
131 第一インナーリード接合部、
132 第二インナーリード接合部、
133 第一ダミー回線、
133a 第一線分、
133b 第二線分、
134 第二ダミー回線、
134a 第三線分、
134b 第四線分、
135 伝送部、
136 応力解放部、
136a フィンガーライン、
S 間隔、
P ピッチ、
S1 第一側辺、
S2 第二側辺、
D 距離、
E 端部、
200 フレキシブル回路基板、
210 フレキシブル基板、
220 チップ、
221 第一バンプ、
222 第二バンプ、
230 回路層、
231 第一インナーリード接合部、
232 第二インナーリード接合部。
Claims (9)
- ウェハー設定エリア(111a)及び前記ウェハー設定エリアを包囲している回路設定エリア(111b)を有している上面(111)を含むフレキシブル基板(110)と、
前記ウェハー設定エリアに設置し、第一バンプ(121)及び第二バンプ(122)を有し、前記第一バンプと前記第二バンプとの間には200μm超である間隔(space)(S)を有し、前記第一バンプと前記第二バンプとの間には他のバンプを有していないチップ(120)と、
第一インナーリード接合部(131)と、第二インナーリード接合部(132)と、第一ダミー回線(133)と、第二ダミー回線(134)と、伝送部(135)と、応力解放部(136)とを有し、前記第一インナーリード接合部、前記第二インナーリード接合部、前記第一ダミー回線、及び前記第二ダミー回線は前記ウェハー設定エリア中に位置し、前記第一インナーリード接合部は前記第一バンプに電気的に接続し、前記第一ダミー回線は前記第一インナーリード接合部に接続していると共に前記第一バンプに隣接し、前記第二インナーリード接合部は前記第二バンプに電気的に接続し、前記第二ダミー回線は前記第二インナーリード接合部に接続していると共に前記第二バンプに隣接し、前記伝送部及び前記応力解放部は前記回路設定エリアに位置し、前記伝送部は前記第一インナーリード接合部及び前記第二インナーリード接合部に電気的に接続し、前記応力解放部は前記伝送部に接続していると共に前記伝送部と前記チップの端部(E)との間に位置し、前記応力解放部は櫛状構造である回路層(130)と、を備えていることを特徴とするフレキシブル回路基板の配線構造。 - 前記第一ダミー回線及び前記第二ダミー回線は何れか1つのバンプに未接続であることを特徴とする請求項1に記載のフレキシブル回路基板の配線構造。
- 前記第一ダミー回線及び前記第二ダミー回線は前記第一インナーリード接合部と前記第二インナーリード接合部との間に位置していることを特徴とする請求項1に記載のフレキシブル回路基板の配線構造。
- 前記第一ダミー回線は第一線分(133a)及び第二線分(133b)を有し、前記第一線分及び前記第二線分は前記第一インナーリード接合部に接続し、前記第一線分は前記第一インナーリード接合部と前記第二線分との間に位置し、前記第一インナーリード接合部、前記第一線分、及び前記第二線分は平行に配列していることを特徴とする請求項1に記載のフレキシブル回路基板の配線構造。
- 前記第一インナーリード接合部は第一側辺(S1)を有し、前記第一ダミー回線の前記第二線分は第二側辺(S2)を有し、前記第一側辺と前記第二側辺との間の距離(D)は0.1mm未満であることを特徴とする請求項4に記載のフレキシブル回路基板の配線構造。
- 前記第二ダミー回線は第三線分(134a)及び第四線分(134b)を有し、前記第三線分及び前記第四線分は前記第二インナーリード接合部に接続し、前記第三線分は前記第二インナーリード接合部と前記第四線分との間に位置し、前記第二インナーリード接合部、前記第三線分及び前記第四線分は平行に配列していることを特徴とする請求項4または請求項5に記載のフレキシブル回路基板の配線構造。
- 前記応力解放部は複数のフィンガーライン(136a)を有し、各前記フィンガーラインの間には16μm未満ではないピッチ(pitch)(P)を有していることを特徴とする請求項1に記載のフレキシブル回路基板の配線構造。
- これら前記フィンガーラインは前記ウェハー設定エリア中に未延伸であることを特徴とする請求項7に記載のフレキシブル回路基板の配線構造。
- 前記第一ダミー回線及び前記第二ダミー回線は第一幅を有し、前記第一インナーリード接合部及び前記第二インナーリード接合部は第二幅を有し、前記第一幅は前記第二幅の0.5倍から3倍であることを特徴とする請求項1に記載のフレキシブル回路基板の配線構造。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109133774A TWI748668B (zh) | 2020-09-29 | 2020-09-29 | 軟性電路板之佈線結構 |
TW109133774 | 2020-09-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022056314A true JP2022056314A (ja) | 2022-04-08 |
JP7116209B2 JP7116209B2 (ja) | 2022-08-09 |
Family
ID=80680875
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021033709A Active JP7116209B2 (ja) | 2020-09-29 | 2021-03-03 | フレキシブル回路基板の配線構造 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11812554B2 (ja) |
JP (1) | JP7116209B2 (ja) |
KR (1) | KR102480094B1 (ja) |
CN (1) | CN114340148A (ja) |
TW (1) | TWI748668B (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001135896A (ja) * | 1999-11-02 | 2001-05-18 | Sanyo Electric Co Ltd | Cof基板 |
US20050139963A1 (en) * | 2003-12-30 | 2005-06-30 | Lg.Philips Lcd Co., Ltd. | Chip-mounted film package |
KR20080001512A (ko) * | 2006-06-29 | 2008-01-03 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 |
TW201007912A (en) * | 2008-08-01 | 2010-02-16 | Himax Tech Ltd | Chip on film trace routing method for electrical magnetic interference reduction and structure thereof |
TWI705748B (zh) * | 2019-11-21 | 2020-09-21 | 頎邦科技股份有限公司 | 雙面銅之軟性電路板及其佈線結構 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW437019B (en) * | 1998-08-19 | 2001-05-28 | Kulicke & Amp Soffa Holdings I | Improved wiring substrate with thermal insert |
JP4416373B2 (ja) * | 2002-03-08 | 2010-02-17 | 株式会社日立製作所 | 電子機器 |
JP4024773B2 (ja) * | 2004-03-30 | 2007-12-19 | シャープ株式会社 | 配線基板、半導体装置およびその製造方法並びに半導体モジュール装置 |
KR101070897B1 (ko) * | 2004-07-22 | 2011-10-06 | 삼성테크윈 주식회사 | 응력 집중을 완화하는 구조를 가지는 회로기판 및 이를구비한 반도체 소자 패키지 |
TWM457965U (zh) * | 2013-03-18 | 2013-07-21 | Unidisplay Inc | 軟性電路板及覆晶薄膜 |
KR102455258B1 (ko) * | 2017-11-20 | 2022-10-14 | 엘지디스플레이 주식회사 | 유연성 인쇄 기판 및 이를 포함하는 디스플레이 장치 |
US20190197936A1 (en) * | 2017-12-26 | 2019-06-27 | Novatek Microelectronics Corp. | Display panel |
-
2020
- 2020-09-29 TW TW109133774A patent/TWI748668B/zh active
-
2021
- 2021-02-05 CN CN202110163699.3A patent/CN114340148A/zh active Pending
- 2021-03-03 JP JP2021033709A patent/JP7116209B2/ja active Active
- 2021-03-04 KR KR1020210028733A patent/KR102480094B1/ko active IP Right Grant
- 2021-04-12 US US17/227,458 patent/US11812554B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001135896A (ja) * | 1999-11-02 | 2001-05-18 | Sanyo Electric Co Ltd | Cof基板 |
US20050139963A1 (en) * | 2003-12-30 | 2005-06-30 | Lg.Philips Lcd Co., Ltd. | Chip-mounted film package |
KR20080001512A (ko) * | 2006-06-29 | 2008-01-03 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 |
TW201007912A (en) * | 2008-08-01 | 2010-02-16 | Himax Tech Ltd | Chip on film trace routing method for electrical magnetic interference reduction and structure thereof |
TWI705748B (zh) * | 2019-11-21 | 2020-09-21 | 頎邦科技股份有限公司 | 雙面銅之軟性電路板及其佈線結構 |
Also Published As
Publication number | Publication date |
---|---|
TWI748668B (zh) | 2021-12-01 |
US20220104354A1 (en) | 2022-03-31 |
KR102480094B1 (ko) | 2022-12-21 |
US11812554B2 (en) | 2023-11-07 |
KR20220043823A (ko) | 2022-04-05 |
TW202214053A (zh) | 2022-04-01 |
JP7116209B2 (ja) | 2022-08-09 |
CN114340148A (zh) | 2022-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8123965B2 (en) | Interconnect structure with stress buffering ability and the manufacturing method thereof | |
US9666450B2 (en) | Substrate and assembly thereof with dielectric removal for increased post height | |
US7214604B2 (en) | Method of fabricating ultra thin flip-chip package | |
TWI670824B (zh) | 封裝結構 | |
TWI615934B (zh) | 半導體裝置、顯示面板總成、半導體結構 | |
TW201312710A (zh) | 用於晶片封裝的環狀結構及積體電路結構 | |
KR102051533B1 (ko) | 연성회로기판의 레이아웃 구조 | |
JP7116209B2 (ja) | フレキシブル回路基板の配線構造 | |
TWI673845B (zh) | 薄膜覆晶封裝結構 | |
TWI635782B (zh) | 線路板堆疊結構及其製作方法 | |
JP2007067129A (ja) | 半導体装置の実装構造 | |
TWI612632B (zh) | 封裝結構、晶片結構及其製法 | |
CN108633175B (zh) | 线路板堆叠结构及其制作方法 | |
US11309238B2 (en) | Layout structure of a flexible circuit board | |
US11373968B2 (en) | Via structure for semiconductor dies | |
JP2011091091A (ja) | 電子部品の実装構造及び実装方法 | |
KR20040089399A (ko) | 볼 그리드 어레이 스택 패키지 | |
KR20030064998A (ko) | 칩 스케일 패키지 | |
KR20070118941A (ko) | 반도체 패키지 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210428 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20211210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220531 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20220601 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220728 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7116209 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |