TWI635782B - 線路板堆疊結構及其製作方法 - Google Patents

線路板堆疊結構及其製作方法 Download PDF

Info

Publication number
TWI635782B
TWI635782B TW106109395A TW106109395A TWI635782B TW I635782 B TWI635782 B TW I635782B TW 106109395 A TW106109395 A TW 106109395A TW 106109395 A TW106109395 A TW 106109395A TW I635782 B TWI635782 B TW I635782B
Authority
TW
Taiwan
Prior art keywords
layer
disposed
circuit
dielectric layer
patterned seed
Prior art date
Application number
TW106109395A
Other languages
English (en)
Other versions
TW201836448A (zh
Inventor
楊凱銘
李建財
柯正達
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to TW106109395A priority Critical patent/TWI635782B/zh
Application granted granted Critical
Publication of TWI635782B publication Critical patent/TWI635782B/zh
Publication of TW201836448A publication Critical patent/TW201836448A/zh

Links

Abstract

一種線路板包含第一介電層、第一線路層、第二線路層、複數個導通孔、第二介電層以及圖案化種子層。第一線路層設置於第一介電層中。第二線路層設置於第一介電層上,其中第二線路層之材質為銅。導通孔設置於第一介電層中,其中導通孔連接第一線路層與第二線路層。第二介電層設置於第一介電層上與第二線路層上,其中第二介電層具有複數個開口、複數個凸起部分以及平坦部分,開口裸露部分第二線路層,凸起部分連接平坦部分且分別圍繞開口。圖案化種子層設置於凸起部分上,其中圖案化種子層之材質為銅。

Description

線路板堆疊結構及其製作方法
本發明是有關於線路板堆疊結構以及其製作方法。
隨著電子產業的蓬勃發展,電子產品亦逐漸進入多功能、高性能的研發方向。為滿足半導體元件高積集度(Integration)以及微型化(Miniaturization)的要求,線路板的各項要求亦越來越高。舉例來說,線路板上的導線(Trace)間距(Pitch)要求越來越小、線路板的厚度要求越來越薄。在線路板的導線間距與厚度越來越小的同時,製程良率亦較容易受到各種外在因素的干擾。舉例來說,若線路板在製程中經歷高溫,可能會因為各層的熱膨脹係數不同而影響結構穩定性。
為了進一步改善線路板的各項特性,相關領域莫不費盡心思開發。如何能提供一種具有較佳特性的線路板,實屬當前重要研發課題之一,亦成為當前相關領域亟需改進的目標。
本發明之一技術態樣是在提供一種堆疊結構與其製作方法,以增加其整體結構穩定度。
根據本發明一實施方式,一種線路板包含第一介電層、第一線路層、第二線路層、複數個導通孔、第二介電層以及圖案化種子層。第一線路層設置於第一介電層中。第二線路層設置於第一介電層上,其中第二線路層之材質為銅。導通孔設置於第一介電層中,其中導通孔連接第一線路層與第二線路層。第二介電層設置於第一介電層上與第二線路層上,其中第二介電層具有複數個開口、複數個凸起部分以及平坦部分,開口裸露部分第二線路層,凸起部分連接平坦部分且分別圍繞開口。圖案化種子層設置於凸起部分上,其中圖案化種子層之材質為銅。
於本發明之一或複數個實施方式中,圖案化種子層更設置於開口的側壁上。
於本發明之一或複數個實施方式中,線路板更包含輔助接合層。輔助接合層設置於圖案化種子層上,其中輔助接合層之材質為銅。
於本發明之一或複數個實施方式中,第二介電層之材質為聚醯亞胺,不以此為限。
於本發明之一或複數個實施方式中,凸起部分分別具有弧狀頂面。
根據本發明另一實施方式,一種堆疊結構包含前述之線路板與晶片模組。晶片模組包含本體與複數個凸塊。凸塊設置於本體上,其中凸塊之材質為銅,且凸塊、第二線路層以及圖案化種子層互相接合而形成複數個整體結構。
於本發明之一或複數個實施方式中,凸塊的高度大於或等於凸起部分的最大高度。
於本發明之一或複數個實施方式中,整體結構設置於開口中的部分的寬度小於整體結構設置於開口外的部分的寬度。
根據本發明又一實施方式,一種線路板的製作方法包含以下步驟。首先,分別形成第一線路層、第二線路層、複數個導通孔以及第一介電層,其中第一線路層設置於第一介電層中,第二線路層設置於第一介電層上,導通孔設置於第一介電層中,其中導通孔連接第一線路層與第二線路層,第二線路層之材質為銅。然後,於第一介電層上與第二線路層上形成第二介電層。接著,於第二介電層中形成複數個開口,以裸露部分第二線路層。之後,烘烤第二介電層,以使第二介電層形成複數個凸起部分以及平坦部分,凸起部分連接平坦部分且分別圍繞開口。最後,於凸起部分上形成圖案化種子層,其中圖案化種子層之材質為銅。
於本發明之一或複數個實施方式中,製作方法更包含於圖案化種子層上形成輔助接合層,其中輔助接合層之材質為銅。
藉由接合材料同為銅的凸塊、圖案化種子層和第二線路層,於是因為凸塊、圖案化種子層和第二線路層的熱膨脹係數並沒有差異,因此凸塊、圖案化種子層和第二線路層之間並不會因為熱膨脹的程度有所差異而發生斷裂的現象。進一步來說,在接合凸塊與圖案化種子層時,凸塊將會擠壓圖案化種子層,因而產生一驅動力,使得凸塊與圖案化種子層中的銅原子的擴散速度可以有效提升。
另外,在凸塊進入開口的時候,因為凸塊的最大寬度小於開口的最大寬度,所以在接合處將會產生高應力,因而使得接合處的凸塊、圖案化種子層和線路層因為升溫而軟化,進而使晶格重新擴散而排列接合。於是,進行接合製程時所需外加的溫度與壓力將能有效降低。在此同時,因為堆疊結構不需承受較高的溫度與壓力,因此堆疊結構的整體結構穩定度將能有效提升。
最後,利用前述方式接合,將不需要進行表面平坦化與複雜表面處理,因此將能降低接觸電阻與阻抗,同時增加接點可靠度及接合強度。
100‧‧‧線路板
101‧‧‧承載板
102‧‧‧接合金屬層
103‧‧‧接墊層
104‧‧‧接墊
111、112、113、114、115‧‧‧介電層
115f‧‧‧平坦部分
115ft‧‧‧頂面
115o‧‧‧開口
115r‧‧‧凸起部分
115rt‧‧‧弧狀頂面
121、122、123、124‧‧‧線路層
131、132、133‧‧‧導通孔
141‧‧‧種子層
142‧‧‧圖案化種子層
151‧‧‧輔助接合層
191‧‧‧整體結構
200‧‧‧晶片模組
201‧‧‧凸塊
202‧‧‧本體
300‧‧‧堆疊結構
901‧‧‧光阻
第1A圖至第1H圖繪示依照本發明一實施方式之線路板的製程各步驟的剖面示意圖。
第1I圖與第1J圖繪示依照本發明一實施方式之堆疊結構的製程各步驟的剖面示意圖。
第2A圖至第2C圖繪示依照本發明另一實施方式之線路板的製程其中一步驟的剖面示意圖。
以下將以圖式揭露本發明之複數個實施方式,為明確說明起見,許多實務上的細節將在以下敘述中一併說明。然而,應瞭解到,這些實務上的細節不應用以限制本發明。也就是說,在本發明部分實施方式中,這些實務上的細節是非必要的。此外,為簡化圖式起見,一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
此外,相對詞彙,如『下』或『底部』與『上』或『頂部』,用來描述文中在附圖中所示的一元件與另一元件之關係。相對詞彙是用來描述裝置在附圖中所描述之外的不同方位是可以被理解的。例如,如果一附圖中的裝置被翻轉,元件將會被描述原為位於其它元件之『下』側將被定向為位於其他元件之『上』側。例示性的詞彙『下』,根據附圖的特定方位可以包含『下』和『上』兩種方位。同樣地,如果一附圖中的裝置被翻轉,元件將會被描述原為位於其它元件之『下方』或『之下』將被定向為位於其他元件上之『上 方』。例示性的詞彙『下方』或『之下』,可以包含『上方』和『上方』兩種方位。
第1A圖至第1H圖繪示依照本發明一實施方式之線路板100的製程各步驟的剖面示意圖。首先,如第1A圖所繪示,提供承載板101。
如第1B圖所繪示,於承載板101上形成接合金屬層102。然後,於接合金屬層102上形成接墊層103。最後,圖案化接墊層103而形成複數個接墊104。具體而言,接合金屬層102之材質可為鈦,接墊層103之材質可為銅。接合金屬層102與接墊層103的形成方法可為濺鍍。
如第1C圖所繪示,分別形成介電層111、112、113、線路層121、122、123以及複數個導通孔131、132。介電層111設置於接合金屬層102上。接墊104設置於介電層111中。線路層121設置於介電層111上與介電層112中,且線路層121連接接墊104。介電層112設置於介電層111上與線路層121上。線路層122設置於介電層112上與介電層113中。導通孔131設置於介電層112中,且導通孔131連接線路層121、122。介電層113設置於介電層112上與線路層122上。線路層123設置於介電層113上。導通孔132設置於介電層113中,且導通孔132連接線路層122、123。具體而言,線路層121、122、123與導通孔131、132之材質可為銅。
如第1D圖所繪示,分別形成介電層114、線路層124以及複數個導通孔133。介電層114設置於介電層 113上與線路層123上。線路層124設置於介電層114上,導通孔133設置於介電層114中,且導通孔133連接線路層123與線路層124。具體而言,線路層124與導通孔133之材質可為銅。
如第1E圖所繪示,於介電層114上與線路層124上形成介電層115。然後,於介電層115形成複數個開口115o,以裸露部分線路層124。開口115o的形成方法可為雷射鑽孔。
然後,烘烤介電層115,以使介電層115形成複數個凸起部分115r以及平坦部分115f,凸起部分115r連接平坦部分115f且分別圍繞開口115o。具體而言,凸起部分115r分別具有弧狀頂面115rt。
如第1F圖所繪示,於裸露之線路層124、開口115o的側壁上以及介電層115的頂面上(亦即裸露之線路層124與介電層115的平坦部分115f和凸起部分115r上)形成種子層141。具體而言,種子層141至少部分形成於弧狀頂面115rt上。另外,種子層141之材質可為銅。
如第1G圖所繪示,於開口115o上方與凸起部分115r上方(種子層141上)形成光阻901。具體而言,光阻901覆蓋開口115o與設置於凸起部分115r上的種子層141,且光阻901裸露設置於平坦部分115f上的種子層141。
如第1G圖與第1H圖所繪示,移除沒有被光阻901覆蓋的種子層141,因而形成圖案化種子層142。然後,移除光阻901。
第11圖與第1J圖繪示依照本發明一實施方式之堆疊結構300的製程各步驟的剖面示意圖。如第II圖所繪示,提供前述的線路板100與晶片模組200,其中晶片模組200的複數個凸塊201之材質可為銅。
如第1I圖與第1J圖所繪示,接合凸塊201與圖案化種子層142和線路層124,以使凸塊201、線路層124以及圖案化種子層142互相接合而形成整體結構191。
藉由接合材料同為銅的凸塊201、圖案化種子層142和線路層124,因而接合線路板100與晶片模組200並形成堆疊結構300。於是,因為凸塊201、圖案化種子層142和線路層124的熱膨脹係數並沒有差異,因此在堆疊結構300具有不同溫度的時候,凸塊201、圖案化種子層142和線路層124之間並不會因為熱膨脹的程度有所差異而發生斷裂的現象,於是堆疊結構300的結構穩定度將能有效增加。
進一步來說,在接合凸塊201與圖案化種子層142時,凸塊201將會擠壓圖案化種子層142,因而產生一驅動力,使得凸塊201與圖案化種子層142中的銅原子的擴散速度可以有效提升,因而使凸塊201與圖案化種子層142在接觸並互相交換銅原子後形成整體結構。更進一步 來說,凸塊201、線路層124以及圖案化種子層142將會互相接合而形成整體結構191。
具體而言,凸塊201的最大寬度小於開口115o的最大寬度。如此一來,將可以確保在接合的時候凸塊201可以擠壓到圖案化種子層142的斜面,以有效提升銅原子的擴散速度。進一步來說,在凸塊201進入開口115o的時候,因為凸塊201的最大寬度小於開口115o的最大寬度,所以在接合處將會產生高應力,因而使得接合處的凸塊201、圖案化種子層142和線路層124因為升溫而軟化,進而使晶格重新擴散而排列接合。於是,進行接合製程時所需外加的溫度與壓力將能有效降低。在此同時,因為堆疊結構300不需承受較高的溫度與壓力,因此堆疊結構300的整體結構穩定度將能有效提升。
另外,利用前述方式接合,將不需要進行表面平坦化與複雜表面處理,因此將能降低接觸電阻與阻抗,同時增加接點可靠度及接合強度。
具體而言,接合製程時所需的溫度可為攝氏120度至250度,接合製程時所需的壓力可為3Mpa至9Mpa。在一些實施方式中,接合製程時所需的溫度可為攝氏160度至200度,接合製程時所需的壓力可為約6Mpa。
第2A圖至第2C圖繪示依照本發明另一實施方式之線路板100的製程其中一步驟的剖面示意圖。如第2 圖所繪示,本實施方式基本上與前一實施方式大致相同,以下主要描述其差異處。
如第2A圖所繪示,改為於平坦部分115f上方(種子層141上)形成光阻901。於是,光阻901裸露開口115o與設置於凸起部分115r上的種子層141,且光阻901覆蓋設置於平坦部分115f上的種子層141。
如第2B圖所繪示,於裸露的種子層141上形成輔助接合層151,其中輔助接合層151之材質為銅。
如第2B圖與第2C圖所繪示,移除光阻901。然後,移除沒有被輔助接合層151覆蓋的種子層141,因而形成圖案化種子層142(圖案化種子層142為設置於凸起部分115r的弧狀頂面115rt上)。於是,輔助接合層151為形成於圖案化種子層142上。
在接合凸塊201(見第1I圖)與圖案化種子層142時,因為凸塊201將會擠壓圖案化種子層142,所以會在接合處產生高應力。藉由形成輔助接合層151於圖案化種子層142上,將能強化接合處的結構,因而避免高應力破壞接合處結構與其周邊結構(例如相鄰的介電層115)的情況發生。
具體而言,介電層111、112、113、114、115可以藉由壓合的方式形成。另外,在一些實施方式中,介電層111、112、113、114、115之材質為聚醯亞胺,不以此為限。
具體而言,形成線路層121、122、123、124的方法可為首先在介電層111、112、113、114形成例如是乾膜的光阻層(未繪示),光阻層再經由微影製程而圖案化露出部分介電層111、112、113、114,之後再進行電鍍製程與光阻層的移除製程而形成。形成導通孔131、132、133可為在形成線路層122、123、124之前先在介電層112、113、114中形成盲孔(其可以藉由雷射鑽孔形成),然後在形成線路層122、123、124的同時電鍍形成導通孔131、132、133。
此處需要注意的是,介電層與線路層的數量可以依照線路板100的實際需求而改變,並不一定侷限於前述實施方式的描述。
本發明另一實施方式提供一種線路板100。如第1H圖所繪示,線路板100包含承載板101、接合金屬層102、複數個接墊104、介電層111、112、113、114、115、線路層121、122、123、124、複數個導通孔131、複數個導通孔132、複數個導通孔133、圖案化種子層142。
接合金屬層102設置於承載板101上。介電層111設置於接合金屬層102上。接墊104設置於接合金屬層102上與介電層111中。介電層112設置於介電層111上與線路層121上。線路層121設置於介電層112中與介電層111上。介電層113設置於介電層112上與線路層122上。線路層122設置於介電層113中與介電層112上。導通孔131設置於介電層112中,其中導通孔131連接線路層121與線路 層122。介電層114設置於介電層113上與線路層123上。線路層123設置於介電層114中與介電層113上。導通孔132設置於介電層113中,其中導通孔132連接線路層122與線路層123。介電層115設置於介電層114上與線路層124上。線路層124設置於介電層115中與介電層114上,其中線路層124之材質為銅。導通孔133設置於介電層114中,其中導通孔133連接線路層123與線路層124。介電層115具有複數個開口115o、複數個凸起部分115r以及平坦部分115f。開口115o裸露部分線路層124。凸起部分115r連接平坦部分115f且分別圍繞開口115o。圖案化種子層142設置於凸起部分115r上,其中圖案化種子層142之材質為銅。
具體而言,圖案化種子層142更設置於開口115o的側壁上。應了解到,以上所舉圖案化種子層142的具體實施方式僅為例示,並非用以限制本發明,本發明所屬技術領域中具有通常知識者,應視實際需要,彈性選擇圖案化種子層142的具體實施方式。
具體而言,凸起部分115r分別具有弧狀頂面115rt,且弧狀頂面115rt與平坦部分115f的頂面115ft不共平面。進一步來說,頂面115ft與弧狀頂面115rt之間具有一夾角,此夾角的角度大於90度。另外,弧狀頂面115rt的設置高度基本上大於頂面115ft的設置高度。
圖案化種子層142為設置於凸起部分115r上。應了解到,以上所舉凸起部分115r與圖案化種子層142 的具體實施方式僅為例示,並非用以限制本發明,本發明所屬技術領域中具有通常知識者,應視實際需要,彈性選擇凸起部分115r與圖案化種子層142的具體實施方式。
本發明又一實施方式提供一種堆疊結構300。如第1I圖與第1J圖所繪示,堆疊結構300包含線路板100與晶片模組200。晶片模組200包含本體202與複數個凸塊201。凸塊201設置於本體202上,其中凸塊201之材質為銅。凸塊201、線路層124以及圖案化種子層142互相接合而形成複數個整體結構191。
具體而言,凸塊201的高度大於或等於凸起部分115r的最大高度。在一些實施方式中,凸塊201的高度為約6微米。
具體而言,整體結構191設置於開口115o中的部分的寬度小於整體結構191設置於開口115o外的部分的寬度。
本發明再一實施方式提供一種線路板100。如第2C圖所繪示,本實施方式的線路板100與第1H圖的線路板100大致相同,主要差異在於,線路板100更包含輔助接合層151。輔助接合層151設置於圖案化種子層142上,其中輔助接合層151之材質為銅。
藉由接合材料同為銅的凸塊201、圖案化種子層142和線路層124,於是因為凸塊201、圖案化種子層142和線路層124的熱膨脹係數並沒有差異,因此凸塊201、圖案化種子層142和線路層124之間並不會因為熱膨脹的 程度有所差異而發生斷裂的現象。進一步來說,在接合凸塊201與圖案化種子層142時,凸塊201將會擠壓圖案化種子層142,因而產生一驅動力,使得凸塊201與圖案化種子層142中的銅原子的擴散速度可以有效提升。
另外,在凸塊201進入開口115o的時候,因為凸塊201的最大寬度小於開口1150的最大寬度,所以在接合處將會產生高應力,因而使得接合處的凸塊201、圖案化種子層142和線路層124因為升溫而軟化,進而使晶格重新擴散而排列接合。於是,進行接合製程時所需外加的溫度與壓力將能有效降低。在此同時,因為堆疊結構300不需承受較高的溫度與壓力,因此堆疊結構300的整體結構穩定度將能有效提升。
最後,利用前述方式接合,將不需要進行表面平坦化與複雜表面處理,因此將能降低接觸電阻與阻抗,同時增加接點可靠度及接合強度。
雖然本發明已以實施方式揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (9)

  1. 一種線路板,包含:一第一介電層;一第一線路層,設置於該第一介電層中;一第二線路層,設置於該第一介電層上,其中該第二線路層之材質為銅;複數個導通孔,設置於該第一介電層中,其中該些導通孔連接該第一線路層與該第二線路層;一第二介電層,設置於該第一介電層上與該第二線路層上,其中該第二介電層具有複數個開口、複數個凸起部分以及一平坦部分,該些開口裸露部分該第二線路層,該些凸起部分連接該平坦部分且分別圍繞該些開口,該些凸起部分各具有一弧狀頂面,且該弧狀頂面朝遠離該平坦部分的方向凸出;以及一圖案化種子層,設置於該些凸起部分上,其中該圖案化種子層之材質為銅。
  2. 如請求項1所述之線路板,其中該圖案化種子層更設置於該些開口的側壁上。
  3. 如請求項1所述之線路板,更包含:一輔助接合層,設置於該圖案化種子層上,其中該輔助接合層之材質為銅。
  4. 如請求項1所述之線路板,其中該第二介電層之材質為聚醯亞胺。
  5. 一種堆疊結構,包含:如請求項1所述之線路板;以及一晶片模組,包含:一本體;以及複數個凸塊,設置於該本體上,其中該些凸塊之材質為銅,且該些凸塊、該第二線路層以及該圖案化種子層互相接合而形成複數個整體結構。
  6. 如請求項5所述之堆疊結構,其中該些凸塊的高度大於或等於該些凸起部分的最大高度。
  7. 如請求項5所述之堆疊結構,其中該些整體結構設置於該些開口中的部分的寬度小於該些整體結構設置於該些開口外的部分的寬度。
  8. 一種線路板的製作方法,包含:分別形成一第一線路層、一第二線路層、複數個導通孔以及一第一介電層,其中該第一線路層設置於該第一介電層中,該第二線路層設置於該第一介電層上,該些導通孔設置於該第一介電層中,其中該些導通孔連接該第一線路層與該第二線路層,該第二線路層之材質為銅; 於該第一介電層上與該第二線路層上形成一第二介電層;於該第二介電層中形成複數個開口,以裸露部分該第二線路層;烘烤該第二介電層,以使該第二介電層形成複數個凸起部分以及一平坦部分,該些凸起部分連接該平坦部分且分別圍繞該些開口,該些凸起部分各具有一弧狀頂面,且該弧狀頂面朝遠離該平坦部分的方向凸出;以及於該些凸起部分上形成一圖案化種子層,其中該圖案化種子層之材質為銅。
  9. 如請求項8所述之製作方法,更包含:於該圖案化種子層上形成一輔助接合層,其中該輔助接合層之材質為銅。
TW106109395A 2017-03-21 2017-03-21 線路板堆疊結構及其製作方法 TWI635782B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW106109395A TWI635782B (zh) 2017-03-21 2017-03-21 線路板堆疊結構及其製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106109395A TWI635782B (zh) 2017-03-21 2017-03-21 線路板堆疊結構及其製作方法

Publications (2)

Publication Number Publication Date
TWI635782B true TWI635782B (zh) 2018-09-11
TW201836448A TW201836448A (zh) 2018-10-01

Family

ID=64452844

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106109395A TWI635782B (zh) 2017-03-21 2017-03-21 線路板堆疊結構及其製作方法

Country Status (1)

Country Link
TW (1) TWI635782B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10736215B1 (en) 2019-04-22 2020-08-04 Unimicron Technology Corp. Multilayer circuit board structure and manufacturing method thereof
US11424216B2 (en) 2020-08-31 2022-08-23 Unimicron Technology Corp. Electronic device bonding structure and fabrication method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM418508U (en) * 2011-08-15 2011-12-11 Chipbond Technology Corp Substrate structure having flexible bump
CN102695376A (zh) * 2011-03-25 2012-09-26 欣兴电子股份有限公司 线路结构的制作方法
TW201436678A (zh) * 2012-11-07 2014-09-16 Ngk Spark Plug Co 配線基板及其製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102695376A (zh) * 2011-03-25 2012-09-26 欣兴电子股份有限公司 线路结构的制作方法
TWM418508U (en) * 2011-08-15 2011-12-11 Chipbond Technology Corp Substrate structure having flexible bump
TW201436678A (zh) * 2012-11-07 2014-09-16 Ngk Spark Plug Co 配線基板及其製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10736215B1 (en) 2019-04-22 2020-08-04 Unimicron Technology Corp. Multilayer circuit board structure and manufacturing method thereof
US11424216B2 (en) 2020-08-31 2022-08-23 Unimicron Technology Corp. Electronic device bonding structure and fabrication method thereof

Also Published As

Publication number Publication date
TW201836448A (zh) 2018-10-01

Similar Documents

Publication Publication Date Title
TWI399153B (zh) 配線基板的製造方法及電子組件安裝結構的製造方法(一)
US8123965B2 (en) Interconnect structure with stress buffering ability and the manufacturing method thereof
US11013103B2 (en) Method for forming circuit board stacked structure
US7071569B2 (en) Electrical package capable of increasing the density of bonding pads and fine circuit lines inside a interconnection
JP2006049819A (ja) 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
US7952199B2 (en) Circuit board including solder ball land having hole and semiconductor package having the circuit board
TWI550737B (zh) 晶片封裝體及其製造方法
JP2009117767A (ja) 半導体装置の製造方法及びそれにより製造した半導体装置
JP2008160019A (ja) 電子部品
TWI736100B (zh) 具高密度線路的基板結構及其製法
US7459796B2 (en) BGA-type multilayer circuit wiring board
TWI635782B (zh) 線路板堆疊結構及其製作方法
US7541217B1 (en) Stacked chip structure and fabrication method thereof
TWI451548B (zh) 佈線基板及其製造方法,暨半導體裝置
TWI575686B (zh) 半導體結構
TWI636710B (zh) 線路板堆疊結構及其製作方法
JP2004335660A (ja) 半導体装置及びその製造方法、並びに配線基板及びその製造方法
TWI692802B (zh) 線路載板結構及其製作方法與晶片封裝結構
JP2001196498A (ja) ピン付きモジュール及びピン付きモジュールの製造方法
US10714448B2 (en) Chip module with porous bonding layer and stacked structure with porous bonding layer
CN108633174B (zh) 线路板堆叠结构及其制作方法
TWI613777B (zh) 電子結構與堆疊結構
CN108633175B (zh) 线路板堆叠结构及其制作方法
TWI685284B (zh) 封裝結構及其製造方法
US10818584B2 (en) Package substrate and package structure