CN108633174B - 线路板堆叠结构及其制作方法 - Google Patents
线路板堆叠结构及其制作方法 Download PDFInfo
- Publication number
- CN108633174B CN108633174B CN201710177172.XA CN201710177172A CN108633174B CN 108633174 B CN108633174 B CN 108633174B CN 201710177172 A CN201710177172 A CN 201710177172A CN 108633174 B CN108633174 B CN 108633174B
- Authority
- CN
- China
- Prior art keywords
- layer
- circuit
- dielectric layer
- circuit layer
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/06—Thermal details
- H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
Abstract
本发明公开了一种线路板堆叠结构及其制作方法,线路板包含第一介电层、第一线路层、第二线路层、多个导通孔、第二介电层、图案化种子层以及多个接合层。第一线路层设置于第一介电层中。第二线路层设置于第一介电层上,其中第二线路层的材质为铜。导通孔设置于第一介电层中,其中导通孔连接第一线路层与第二线路层。第二介电层设置于第一介电层上与第二线路层上,其中第二介电层具有多个开口,以裸露部分第二线路层。图案化种子层设置于裸露的第二线路层与开口的侧壁上。接合层分别设置于图案化种子层上,其中接合层的材质为多孔铜。本发明的凸块与接合层的接合工艺所需的温度与压力能有效降低,从而使整体结构稳定度将能有效提升。
Description
技术领域
本发明是有关于线路板堆叠结构及其制作方法。
背景技术
随着电子产业的蓬勃发展,电子产品也逐渐进入多功能、高性能的研发方向。为满足半导体元件高积集度(Integration)以及微型化(Miniaturization)的要求,线路板的各项要求也越来越高。举例来说,线路板上的导线(Trace)间距(Pitch)要求越来越小、线路板的厚度要求越来越薄。在线路板的导线间距与厚度越来越小的同时,工艺合格率也较容易受到各种外在因素的干扰。举例来说,若线路板在工艺中经历高温,可能会因为各层的热膨胀系数不同而影响结构稳定性。
为了进一步改善线路板的各项特性,相关领域莫不费尽心思开发。如何能提供一种具有较佳特性的线路板,实属当前重要研发课题之一,也成为当前相关领域亟需改进的目标。
发明内容
本发明的一目的是在提供一种堆叠结构与其制作方法,以增加其整体结构稳定度。
根据本发明一实施方式,一种线路板包含第一介电层、第一线路层、第二线路层、多个导通孔、第二介电层、图案化种子层以及多个接合层。第一线路层设置于第一介电层中。第二线路层设置于第一介电层上,其中第二线路层的材质为铜。导通孔设置于第一介电层中,其中导通孔连接第一线路层与第二线路层。第二介电层设置于第一介电层上与第二线路层上,其中第二介电层具有多个开口,以裸露部分第二线路层。图案化种子层设置于裸露的第二线路层与开口的侧壁上,其中该图案化种子层的材质为铜。接合层分别设置于图案化种子层上,其中接合层的材质为多孔铜(Porous Copper)。
在本发明的一个或多个实施方式中,开口的侧壁为倾斜设置。
在本发明的一个或多个实施方式中,接合层与图案化种子层共形地设置于裸露的第二线路层与开口的侧壁上。
在本发明的一个或多个实施方式中,接合层分别填满开口。
在本发明的一个或多个实施方式中,接合层分别具有凹陷曲面。
根据本发明另一实施方式,一种堆叠结构包含前述的线路板与晶片模块。晶片模块包含本体与多个凸块。凸块设置在本体上,其中凸块的材质为铜。接合层分别包含第一部分,第一部分分别设置于开口中,凸块及第一部分互相接合而形成整体实心结构,整体实心结构的材质实质上为铜,该整体实心结构与图案化种子层及第二线路层连接。
在本发明的一个或多个实施方式中,凸块的最大宽度小于开口的最大宽度。
在本发明的一个或多个实施方式中,接合层还分别包含第二部分,第二部分设置于开口外,第二部分的材质为多孔铜。
根据本发明又一实施方式,一种线路板的制作方法包含以下步骤。首先,分别形成第一线路层、第二线路层、多个导通孔以及第一介电层,其中第一线路层设置于第一介电层中,第二线路层设置于第一介电层上,导通孔设置于第一介电层中,其中导通孔连接第一线路层与第二线路层,第二线路层的材质为铜。然后,在第一介电层上与第二线路层上形成第二介电层。再来,在第二介电层形成多个开口,以裸露部分第二线路层。然后,在裸露的第二线路层与开口的侧壁上形成种子层。最后,在种子层上形成多个接合层,其中接合层的材质为多孔铜。
根据本发明再一实施方式,一种堆叠结构的制作方法包含以下步骤。首先,提供前述的线路板与晶片模块,其中晶片模块的多个凸块的材质为铜。然后,接合凸块与接合层,以使凸块及接合层互相接合而形成整体实心结构,整体实心结构的材质实质上为铜,该整体实心结构与图案化种子层及第二线路层连接。
通过接合材料同为铜的凸块与接合层,于是因为凸块与接合层的热膨胀系数并没有差异,因此凸块与接合层之间并不会因为热膨胀的程度有所差异而发生断裂的现象。进一步来说,在接合凸块与接合层时,凸块的尖角将会挤压接合层的斜面,因而产生驱动力,使得凸块与接合层中的铜原子的扩散速度可以有效提升。
另外,由于接合层的材质为多孔铜,因此将能更进一步提升凸块与接合层在接触时互相交换铜原子的速率。于是,进行凸块与接合层的接合工艺时所需的温度与压力将能有效降低。在此同时,因为堆叠结构不需承受较高的温度与压力,因此堆叠结构的整体结构稳定度将能有效提升。
附图说明
图1A至图1I绘示依照本发明一实施方式的线路板的工艺各步骤的剖面示意图。
图1J与图1K绘示依照本发明一实施方式的堆叠结构的工艺各步骤的剖面示意图。
图2绘示依照本发明另一实施方式的线路板的工艺其中一个步骤的剖面示意图。
具体实施方式
以下将以附图公开本发明的多个实施方式,为明确说明起见,许多实务上的细节将在以下叙述中一并说明。然而,应了解到,这些实务上的细节不应用以限制本发明。也就是说,在本发明部分实施方式中,这些实务上的细节是非必要的。此外,为简化附图起见,一些公知惯用的结构与元件在附图中将以简单示意的方式绘示。
此外,相对词汇,如“下”或“底部”与“上”或“顶部”,用来描述文中在附图中所示的一个元件与另一个元件的关系。相对词汇是用来描述装置在附图中所描述之外的不同方位是可以被理解的。例如,如果一附图中的装置被翻转,元件将会被描述原为位于其它元件之“下”侧将被定向为位于其他元件之“上”侧。例示性的词汇“下”,根据附图的特定方位可以包含“下”和“上”两种方位。同样地,如果一个附图中的装置被翻转,元件将会被描述原为位于其它元件的“下方”或“之下”将被定向为位于其他元件上的“上方”。例示性的词汇“下方”或“之下”,可以包含“上方”和“下方”两种方位。
图1A至图1I绘示依照本发明一实施方式的线路板100的工艺各步骤的剖面示意图。首先,如图1A所绘示,提供承载板101。
如图1B所绘示,在承载板101上形成接合金属层102。然后,在接合金属层102上形成接垫层103。最后,图案化接垫层103而形成多个接垫104。具体而言,接合金属层102的材质可为钛,接垫层103的材质可为铜。接合金属层102与接垫层103的形成方法可为溅镀。
如图1C所绘示,分别形成介电层111、112、113、线路层121、122、123以及多个导通孔131、132。介电层111设置于接合金属层102上。接垫104设置于介电层111中。线路层121设置于介电层111上与介电层112中,且线路层121连接接垫104。介电层112设置于介电层111上与线路层121上。线路层122设置于介电层112上与介电层113中。导通孔131设置于介电层112中,且导通孔131连接线路层121、122。介电层113设置于介电层112上与线路层122上。线路层123设置于介电层113上。导通孔132设置于介电层113中,且导通孔132连接线路层122、123。具体而言,线路层121、122、123与导通孔131、132的材质可为铜。
如图1D所绘示,分别形成介电层114、线路层124以及多个导通孔133。介电层114设置于介电层113上与线路层123上。线路层124设置于介电层114上,导通孔133设置于该介电层114中,且导通孔133连接线路层123与线路层124。具体而言,线路层124与导通孔133的材质可为铜。
如图1E所绘示,在介电层114上与线路层124上形成介电层115。然后,在介电层115形成多个开口115o,以裸露部分线路层124。开口115o的形成方法可为激光钻孔,开口115o的侧壁为倾斜设置。
如图1F所绘示,于裸露的线路层124、开口115o的侧壁上以及介电层115的顶面上(亦即裸露的线路层124与介电层115上)形成种子层141。具体而言,种子层141的材质可为铜。
如图1G所绘示,在介电层115的顶面上方(种子层141上)形成光阻901,其中光阻901裸露设置于开口115o中的种子层141(其设置于线路层124与开口115o的侧壁上)与相邻于开口115o的种子层141(其设置于介电层115的顶面上)。
如图1H所绘示,在裸露的种子层141上形成多个接合层151,其中接合层151的材质为多孔铜(Porous Copper)。在一些实施方式中,首先在裸露的种子层141上形成铜合金层,然后再通过酸浸工艺移除铜合金层中的非铜元素,因而形成接合层151。
如图1H与图1I所绘示,移除光阻901,并移除没有被接合层151覆盖的种子层141,因而形成图案化种子层142。
图1J与图1K绘示依照本发明一实施方式的堆叠结构300的工艺各步骤的剖面示意图。如图1J所绘示,提供前述的线路板100与晶片模块200,其中晶片模块200的多个凸块201的材质可为铜。
如图1J与图1K所绘示,接合凸块201与接合层151,以使凸块201、及接合层151互相接合而形成整体实心结构191,整体实心结构191的材质实质上为铜,该实心结构191与线路层124、图案化种子层142(种子层141)连接。
通过接合材料同为铜的凸块201与接合层151,因而接合线路板100与晶片模块200并形成堆叠结构300。于是,因为凸块201与接合层151的热膨胀系数并没有差异,因此在堆叠结构300具有不同温度的时候,凸块201与接合层151之间并不会因为热膨胀的程度有所差异而发生断裂的现象,于是堆叠结构300的结构稳定度将能有效增加。
进一步来说,在接合凸块201与接合层151时,凸块201的尖角将会挤压接合层151的斜面,因而产生驱动力,使得凸块201与接合层151中的铜原子的扩散速度可以有效提升,因而使凸块201与接合层151在接触并互相交换铜原子后形成整体实心结构,而由于压合力的关系,此整体实心结构的材质将会变成铜。更进一步来说,凸块201、线路层124、图案化种子层142以及接合层151将会互相接合而形成导通结构。
另外,由于接合层151的材质为多孔铜,因此将能更进一步提升凸块201与接合层151在接触时互相交换铜原子的速率。于是,进行凸块201与接合层151的接合工艺时所需的温度与压力将能有效降低。在此同时,因为堆叠结构300不需承受较高的温度与压力,因此堆叠结构300的整体结构稳定度将能有效提升。
具体而言,接合工艺时所需的温度可为摄氏120度至250度,接合工艺时所需的压力可为3Mpa至9Mpa。在一些实施方式中,接合工艺时所需的温度可为摄氏160度至200度,接合工艺时所需的压力可为约6Mpa。
图2绘示依照本发明另一实施方式的线路板100的工艺其中一步骤的剖面示意图。如图2所绘示,本实施方式基本上与前一实施方式大致相同,主要差异在于,在形成接合层时,并非仅在种子层141上形成薄膜,而是形成填满整个开口115o的接合层152。在此同时,接合层152分别具有多个凹陷曲面152t。
具体而言,介电层111、112、113、114、115可以通过压合的方式形成。应了解到,以上所举的介电层111、112、113、114、115的具体实施方式仅为例示,并非用以限制本发明,本发明所属技术领域中的技术人员,应视实际需要,弹性选择介电层111、112、113、114、115的具体实施方式。
具体而言,形成线路层121、122、123、124的方法可为首先在介电层111、112、113、114形成例如是干膜的光阻层(未绘示),光阻层再经由微影工艺而图案化露出部分介电层111、112、113、114,之后再进行电镀工艺与光阻层的移除工艺而形成。形成导通孔131、132、133可为在形成线路层122、123、124之前先在介电层112、113、114中形成盲孔(其可以通过激光钻孔形成),然后在形成线路层122、123、124的同时电镀形成导通孔131、132、133。
此处需要注意的是,介电层与线路层的数量可以依照线路板100的实际需求而改变,并不一定局限于前述实施方式的描述。
本发明另一实施方式提供一种线路板100。如图1I所绘示,线路板100包含承载板101、接合金属层102、多个接垫104、介电层111、112、113、114、115、线路层121、122、123、124、多个导通孔131、多个导通孔132、多个导通孔133、图案化种子层142以及多个接合层151。接合金属层102设置于承载板101上。介电层111设置于接合金属层102上。接垫104设置于接合金属层102上与介电层111中。介电层112设置于介电层111上与线路层121上。线路层121设置于介电层112中与介电层111上。介电层113设置于介电层112上与线路层122上。线路层122设置于介电层113中与介电层112上。导通孔131设置于介电层112中,其中导通孔131连接线路层121与线路层122。介电层114设置于介电层113上与线路层123上。线路层123设置于介电层114中与介电层113上。导通孔132设置于介电层113中,其中导通孔132连接线路层122与线路层123。介电层115设置于介电层114上与线路层124上。线路层124设置于介电层115中与介电层114上,其中线路层124的材质为铜。导通孔133设置于介电层114中,其中导通孔133连接线路层123与线路层124。介电层115具有多个开口115o,以裸露部分线路层124。图案化种子层142设置于裸露的线路层124与开口115o的侧壁上,其中图案化种子层142的材质为铜。接合层151分别设置于图案化种子层142上,其中接合层151的材质为多孔铜(Porous Copper)。
具体而言,开口115o的侧壁为倾斜设置,且接合层151与图案化种子层142共形地设置于裸露的线路层124与开口115o的侧壁上,但并不限于此。在其他实施方式中,举例来说,如图2所绘示,接合层152分别填满开口115o,且接合层152分别具有凹陷曲面152t。
本发明又一实施方式提供一种堆叠结构300。如图1J与图1K所绘示,堆叠结构300包含线路板100与晶片模块200。晶片模块200包含本体202与多个凸块201。凸块201设置在本体202上,其中凸块201的材质为铜。接合层151分别包含第一部分151a,第一部分151a分别设置于开口115o中,凸块201及第一部分151a互相接合而形成整体实心结构191,整体实心结构191的材质实质上为铜,该实心结构191与线路层124、图案化种子层142(种子层141)连接。
具体而言,凸块201的最大宽度小于开口115o的最大宽度。如此一来,将可以确保在接合的时候凸块201的尖角可以挤压到接合层151的斜面。
在一些实施方式中,接合层151还可以分别包含第二部分151b,第二部分151b设置于开口115o外,第二部分151b的材质为多孔铜。由于在接合的时候凸块201仅会挤压到位于开口115o中的接合层151a,因此位于开口115o外的第二部分151b将不会受到凸块201的挤压,也因此第二部分151b的材质不会发生改变而维持为多孔铜。
通过接合材料同为铜的凸块201与接合层151,于是因为凸块201与接合层151的热膨胀系数并没有差异,因此凸块201与接合层151之间并不会因为热膨胀的程度有所差异而发生断裂的现象。进一步来说,在接合凸块201与接合层151时,凸块201的尖角将会挤压接合层151的斜面,因而产生驱动力,使得凸块201与接合层151中的铜原子的扩散速度可以有效提升。
另外,由于接合层151的材质为多孔铜,因此将能更进一步提升凸块201与接合层151在接触时互相交换铜原子的速率。于是,进行凸块201与接合层151的接合工艺时所需的温度与压力将能有效降低。在此同时,因为堆叠结构300不需承受较高的温度与压力,因此堆叠结构300的整体结构稳定度将能有效提升。
虽然本发明已以实施方式公开如上,然其并非用以限定本发明,任何所属领域的一般技术人员,在不脱离本发明的精神和范围内,当可作各种的更动与润饰,因此本发明的保护范围当视权利要求所界定的为准。
Claims (10)
1.一种线路板,其特征在于,包含:
第一介电层;
第一线路层,设置于所述第一介电层中;
第二线路层,设置于所述第一介电层上;
多个导通孔,设置于所述第一介电层中,其中所述多个导通孔连接所述第一线路层与所述第二线路层;
第二介电层,设置于所述第一介电层上与所述第二线路层上,其中所述第二介电层具有多个开口,以裸露部分所述第二线路层;
图案化种子层,设置于裸露的所述第二线路层与所述多个开口的侧壁上,其中所述图案化种子层的材质为铜;以及
多个接合层,分别设置于所述图案化种子层上,其中所述多个接合层的材质为多孔铜。
2.如权利要求1所述的线路板,其特征在于,所述多个开口的侧壁为倾斜设置。
3.如权利要求1所述的线路板,其特征在于,所述多个接合层与所述图案化种子层共形地设置于裸露的所述第二线路层与所述多个开口的侧壁上。
4.如权利要求1所述的线路板,其特征在于,所述多个接合层分别填满所述多个开口。
5.如权利要求4所述的线路板,其特征在于,所述多个接合层分别具有凹陷曲面。
6.一种堆叠结构,其特征在于,包含:
如权利要求1所述的线路板;以及
晶片模块,包含:
本体;以及
多个凸块,设置于所述本体上,其中所述多个凸块的材质为铜,所述多个接合层分别包含第一部分,所述多个第一部分分别设置于所述多个开口中,所述多个凸块、所述第二线路层、所述图案化种子层以及所述多个第一部分互相接合而形成整体实心结构,所述整体实心结构的材质实质上为铜。
7.如权利要求6所述的堆叠结构,其特征在于,所述多个凸块的最大宽度小于所述多个开口的最大宽度。
8.如权利要求6所述的堆叠结构,其特征在于,所述多个接合层还分别包含第二部分,所述多个第二部分设置于所述多个开口外,所述多个第二部分的材质为多孔铜。
9.一种线路板的制作方法,其特征在于,包含:
分别形成第一线路层、第二线路层、多个导通孔以及第一介电层,其中所述第一线路层设置于所述第一介电层中,所述第二线路层设置于所述第一介电层上,所述多个导通孔设置于所述第一介电层中,其中所述多个导通孔连接所述第一线路层与所述第二线路层;
在所述第一介电层上与所述第二线路层上形成第二介电层;
在所述第二介电层形成多个开口,以裸露部分所述第二线路层;
在裸露的所述第二线路层与所述多个开口的侧壁上形成种子层,其中所述种子层的材质为铜;以及
在所述种子层上形成多个接合层,其中所述多个接合层的材质为多孔铜。
10.一种堆叠结构的制作方法,其特征在于,包含:
提供如权利要求9所述的线路板与晶片模块,其中所述晶片模块的多个凸块的材质为铜;以及
接合所述多个凸块与所述多个接合层,以使所述多个凸块、所述第二线路层、所述种子层以及所述多个接合层互相接合而形成整体实心结构,所述整体实心结构的材质实质上为铜。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710177172.XA CN108633174B (zh) | 2017-03-23 | 2017-03-23 | 线路板堆叠结构及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710177172.XA CN108633174B (zh) | 2017-03-23 | 2017-03-23 | 线路板堆叠结构及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108633174A CN108633174A (zh) | 2018-10-09 |
CN108633174B true CN108633174B (zh) | 2020-08-18 |
Family
ID=63707367
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710177172.XA Active CN108633174B (zh) | 2017-03-23 | 2017-03-23 | 线路板堆叠结构及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108633174B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112153799A (zh) * | 2019-06-27 | 2020-12-29 | 欣兴电子股份有限公司 | 堆叠结构及其制造方法 |
CN116153860B (zh) * | 2023-04-10 | 2023-07-18 | 之江实验室 | 晶圆级铜铜凸点互连结构及其键合方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200807661A (en) * | 2006-07-28 | 2008-02-01 | Phoenix Prec Technology Corp | Circuit board structure having passive component and stack structure thereof |
US8492893B1 (en) * | 2011-03-16 | 2013-07-23 | Amkor Technology, Inc. | Semiconductor device capable of preventing dielectric layer from cracking |
JP2016029697A (ja) * | 2014-07-16 | 2016-03-03 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6572673B2 (ja) * | 2015-08-13 | 2019-09-11 | 富士通株式会社 | 電子装置及び電子装置の製造方法 |
-
2017
- 2017-03-23 CN CN201710177172.XA patent/CN108633174B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200807661A (en) * | 2006-07-28 | 2008-02-01 | Phoenix Prec Technology Corp | Circuit board structure having passive component and stack structure thereof |
US8492893B1 (en) * | 2011-03-16 | 2013-07-23 | Amkor Technology, Inc. | Semiconductor device capable of preventing dielectric layer from cracking |
JP2016029697A (ja) * | 2014-07-16 | 2016-03-03 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN108633174A (zh) | 2018-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8502370B2 (en) | Stack package structure and fabrication method thereof | |
US20080315398A1 (en) | Packaging substrate with embedded chip and buried heatsink | |
US20130243941A1 (en) | Method of manufacturing coreless substrate having filled via pad | |
US20100147574A1 (en) | Wiring board and method of manufacturing the same | |
US11013103B2 (en) | Method for forming circuit board stacked structure | |
US20120146216A1 (en) | Semiconductor package and fabrication method thereof | |
US9899235B2 (en) | Fabrication method of packaging substrate | |
US9859130B2 (en) | Manufacturing method of interposed substrate | |
KR20120053284A (ko) | 범프 구조물, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법 | |
US20170223841A1 (en) | Carrier substrate | |
TWI484605B (zh) | 封裝基板及其製造方法 | |
US7541217B1 (en) | Stacked chip structure and fabrication method thereof | |
CN108633174B (zh) | 线路板堆叠结构及其制作方法 | |
US20130326873A1 (en) | Method of fabricating multi-chip stack package structure having inner layer heat-dissipating board | |
US9775246B2 (en) | Circuit board and manufacturing method thereof | |
US10575397B1 (en) | Circuit carrier structure, manufacturing method thereof and chip package structure | |
US10714448B2 (en) | Chip module with porous bonding layer and stacked structure with porous bonding layer | |
TWI636710B (zh) | 線路板堆疊結構及其製作方法 | |
CN110896066B (zh) | 具有内埋基板的线路载板及其制作方法与芯片封装结构 | |
US9196553B2 (en) | Semiconductor package structure and manufacturing method thereof | |
US8628636B2 (en) | Method of manufacturing a package substrate | |
TWI635782B (zh) | 線路板堆疊結構及其製作方法 | |
US10269692B1 (en) | Package structure and method of forming the same | |
CN108633175B (zh) | 线路板堆叠结构及其制作方法 | |
US9955578B2 (en) | Circuit structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |