JP2016029697A - 配線基板、半導体装置及び配線基板の製造方法 - Google Patents

配線基板、半導体装置及び配線基板の製造方法 Download PDF

Info

Publication number
JP2016029697A
JP2016029697A JP2014228803A JP2014228803A JP2016029697A JP 2016029697 A JP2016029697 A JP 2016029697A JP 2014228803 A JP2014228803 A JP 2014228803A JP 2014228803 A JP2014228803 A JP 2014228803A JP 2016029697 A JP2016029697 A JP 2016029697A
Authority
JP
Japan
Prior art keywords
wiring
layer
insulating layer
metal
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014228803A
Other languages
English (en)
Other versions
JP2016029697A5 (ja
JP6324876B2 (ja
Inventor
清水　規良
Noriyoshi Shimizu
規良 清水
雄資 郷津
Yusuke Gozu
雄資 郷津
潤 古市
Jun Furuichi
古市　　潤
六川　昭雄
Akio Mutsukawa
昭雄 六川
伊藤　隆司
Takashi Ito
隆司 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2014228803A priority Critical patent/JP6324876B2/ja
Priority to US14/791,670 priority patent/US9875957B2/en
Publication of JP2016029697A publication Critical patent/JP2016029697A/ja
Publication of JP2016029697A5 publication Critical patent/JP2016029697A5/ja
Priority to US15/866,686 priority patent/US10366949B2/en
Application granted granted Critical
Publication of JP6324876B2 publication Critical patent/JP6324876B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32237—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/8149—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0392—Pretreatment of metal, e.g. before finish plating, etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/383—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by microetching

Abstract

【課題】配線層と絶縁層との密着性を向上しつつも、配線層の抵抗上昇を抑制できる配線基板を提供する。
【解決手段】配線基板１０は、配線層２２と、配線層２２を被覆する絶縁層３１と、絶縁層３１を厚さ方向に貫通する貫通孔３１Ｘを充填し、絶縁層３１から露出された上端面３２Ａを有し、配線層２２と電気的に接続されたビア配線３２と、を有する配線構造１１を有する。配線基板１０は、絶縁層３１の上面３１Ａ及びビア配線３２の上端面３２Ａに形成され、表面の一部が粗化面５３Ｒ，５４Ｒに形成された配線層５０と、絶縁層３１上に積層され、配線層５０を被覆する絶縁層６１と、を有する配線構造１２を有する。配線構造１２の配線密度は、配線構造１１の配線密度よりも高い。また、粗化面５３Ｒ，５４Ｒの表面粗度は、配線層２２の表面粗度よりも小さい。
【選択図】図２

Description

本発明は、配線基板、半導体装置及び配線基板の製造方法に関するものである。
従来、半導体素子等の電子部品が搭載される配線基板として、配線パターンを高密度化するため、ビルドアップ法によりコア基板の上下両面に複数の配線層及び絶縁層を積層した配線基板が知られている（例えば、特許文献１，２参照）。この種の配線基板では、配線層とその配線層を被覆する絶縁層との間の密着力を向上させるために、配線層に対して粗化処理が施されている。
特開２００３−０２３２５２号公報 特開２００３−０２３２５３号公報
ところが、配線層の微細化が進むと、上述した粗化処理によって配線層の形状が大きく変化し、配線層が所望の平面形状を維持できないという問題がある。さらに、微細化された配線層、つまり配線幅が短く、且つ薄い配線層に粗化処理が施されると、配線層に多数の空洞が形成されるため、配線層の抵抗が上昇し、電気特性の信頼性が低下するという問題もある。
本発明の一観点によれば、第１配線層と、前記第１配線層を被覆する第１絶縁層と、前記第１絶縁層を厚さ方向に貫通して前記第１配線層の上面を露出する第１貫通孔を充填し、前記第１絶縁層から露出された上端面を有するビア配線と、を含む第１配線構造と、前記第１絶縁層の上面及び前記ビア配線の上端面に形成され、表面の一部が粗化面に形成された第２配線層と、前記第１絶縁層上に積層され、前記第２配線層を被覆する第２絶縁層と、を含む第２配線構造と、を有し、前記第２配線構造の配線密度は、前記第１配線構造の配線密度よりも高く、前記粗化面の表面粗度は、前記第１配線層の表面粗度よりも小さい。
本発明の一観点によれば、配線層と絶縁層との密着性を向上しつつも、配線層の抵抗上昇を抑制できるという効果を奏する。
第１実施形態の配線基板を示す概略断面図。 配線基板の一部を拡大した断面図。 第１実施形態の半導体装置を示す概略断面図。 （ａ）〜（ｃ）は、第１実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、第１実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、第１実施形態の配線基板の製造方法を示す概略断面図。 （ａ）は、第１実施形態の配線基板の製造方法を示す概略断面図、（ｂ）は、（ａ）に示した構造体の一部を拡大した拡大断面図。 （ａ）は、第１実施形態の配線基板の製造方法を示す拡大断面図、（ｂ）は、第１実施形態の配線基板の製造方法を示す概略断面図。 （ａ）は、図８（ｂ）に示した構造体の一部を拡大した拡大断面図（図９（ｂ）における９ａ−９ａ断面図）、（ｂ）は、（ａ）に示した構造体を示す拡大平面図。 （ａ），（ｂ）は、第１実施形態の配線基板の製造方法を示す拡大断面図。 （ａ）は、第１実施形態の配線基板の製造方法を示す概略断面図、（ｂ）は、（ａ）に示した構造体の一部を拡大した拡大断面図。 （ａ）は、第１実施形態の配線基板の製造方法を示す概略断面図、（ｂ）は、（ａ）に示した構造体の一部を拡大した拡大断面図。 第１実施形態の配線基板の製造方法を示す拡大断面図。 第１実施形態の配線基板の製造方法を示す拡大断面図。 第１実施形態の配線基板の製造方法を示す概略断面図。 第１実施形態の半導体装置の製造方法を示す概略断面図。 （ａ），（ｂ）は、第２実施形態の配線基板の製造方法を示す拡大断面図。 （ａ），（ｂ）は、第２実施形態の配線基板の製造方法を示す拡大断面図。 第２実施形態の配線基板の製造方法を示す拡大断面図。 （ａ），（ｂ）は、変形例の配線基板の製造方法を示す拡大断面図。 （ａ），（ｂ）は、第３実施形態の配線基板の製造方法を示す拡大断面図。 （ａ），（ｂ）は、第３実施形態の配線基板の製造方法を示す拡大断面図。 第３実施形態の配線基板の製造方法を示す拡大断面図。 （ａ），（ｂ）は、ＨＡＳＴ試験後の配線間の絶縁抵抗を測定した評価結果を示すグラフ。 （ａ），（ｂ）は、第４実施形態の配線基板の製造方法を示す拡大断面図。 （ａ），（ｂ）は、第４実施形態の配線基板の製造方法を示す拡大断面図。 （ａ），（ｂ）は、第４実施形態の配線基板の製造方法を示す拡大断面図。 第４実施形態の配線基板の製造方法を示す拡大断面図。 変形例の配線層を示す拡大断面図。 変形例の配線基板の一部を示す拡大断面図。 （ａ）〜（ｃ）は、変形例の配線基板の製造方法を示す拡大断面図。 変形例の半導体装置を示す概略断面図（図３３における３２−３２断面図）。 変形例の半導体装置を示す概略平面図。 第５実施形態の配線基板を示す概略断面図。 第６実施形態の配線基板を示す概略断面図。 第７実施形態の配線基板を示す概略断面図。 第７実施形態の配線基板の適用例を示す概略断面図。 第７実施形態の配線基板の適用例を示す概略断面図。 第７実施形態の配線基板の適用例を示す概略断面図。
以下、添付図面を参照して各実施形態を説明する。なお、添付図面は、特徴を分かりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。
（第１実施形態）
以下、図１〜図１６に従って第１実施形態を説明する。
図１に示すように、配線基板１０は、配線構造１１と、配線構造１１の一方の側（ここでは、上側）に積層された配線構造１２と、配線構造１１の他方の側（ここでは、下側）に積層されたソルダレジスト層１３とを有している。配線基板１０の平面形状は、任意の形状及び任意の大きさとすることができる。例えば、配線基板１０の平面形状は、２０ｍｍ×２０ｍｍ〜４０ｍｍ×４０ｍｍ程度の正方形状とすることができる。
まず、配線構造１１の構造について説明する。
配線構造１１は、配線構造１２よりも配線密度の低い配線層が形成された低密度配線層である。この配線構造１１は、コア基板２０と、コア基板２０の上面２０Ａに積層された絶縁層３１と、コア基板２０の下面２０Ｂに積層された絶縁層４１とを有している。
ここで、コア基板２０及び絶縁層３１，４１の材料としては、例えば、熱硬化性樹脂を主成分とする非感光性の絶縁性樹脂を用いることができる。コア基板２０及び絶縁層３１，４１の材料としては、例えば、熱硬化性樹脂に対し、補強材を入れた絶縁性樹脂を用いることができる。例えば、コア基板２０及び絶縁層３１，４１の材料としては、補強材であるガラスクロス（ガラス織布）にエポキシ樹脂を主成分とする熱硬化性の絶縁性樹脂を含浸させ硬化させた、いわゆるガラスエポキシ樹脂を用いることができる。補強材としてはガラスクロスに限らず、例えば、ガラス不織布、アラミド織布、アラミド不織布、液晶ポリマ（Liquid Crystal Polymer：ＬＣＰ）織布やＬＣＰ不織布を用いることができる。熱硬化性の絶縁性樹脂としてはエポキシ樹脂に限らず、例えば、ポリイミド樹脂やシアネート樹脂などの絶縁性樹脂を用いることができる。なお、コア基板２０及び絶縁層３１，４１は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。
コア基板２０は、配線構造１１の厚さ方向の中心付近に設けられている。コア基板２０の厚さは、例えば６０〜１０００μｍ程度とすることができる。コア基板２０には、所要の箇所（図１では４箇所）に貫通孔２０Ｘが設けられている。貫通孔２０Ｘは、コア基板２０の上面２０Ａから下面２０Ｂまでを貫通するように形成されている。貫通孔２０Ｘ内には、コア基板２０を厚さ方向に貫通する貫通電極２１が形成されている。貫通電極２１は、例えば、貫通孔２０Ｘ内に充填されている。貫通孔２０Ｘ及び貫通電極２１は、図示は省略するが、例えば平面視略円形状に形成されている。これら貫通孔２０Ｘ及び貫通電極２１の直径は、例えば、５０〜２００μｍ程度とすることができる。貫通孔２０Ｘ及び貫通電極２１のピッチは、例えば、１００〜５００μｍ程度とすることができる。また、貫通電極２１の材料としては、例えば、銅（Ｃｕ）や銅合金を用いることができる。
コア基板２０の上面２０Ａには配線層２２が形成され、コア基板２０の下面２０Ｂには配線層２３が形成されている。これら配線層２２，２３は貫通電極２１を介して相互に電気的に接続されている。なお、配線層２２，２３の材料としては、例えば、銅や銅合金を用いることができる。配線層２２，２３の厚さは、例えば、１５〜３５μｍ程度とすることができる。配線層２２，２３のラインアンドスペース（Ｌ／Ｓ）は、例えば、２０μｍ／２０μｍ程度とすることができる。ここで、ラインアンドスペース（Ｌ／Ｓ）は、配線の幅と、隣り合う配線同士の間隔とを示す。
図２に示すように、配線層２２の表面（上面及び側面）は、粗化面である。配線層２２の表面粗度は、例えば、表面粗さＲａ値で２００ｎｍ以上とすることができる。ここで、表面粗さＲａ値とは、表面粗さを表わす数値の一種であり、算術平均粗さと呼ばれるものであって、具体的には測定領域内で変化する高さの絶対値を平均ラインである表面から測定して算術平均したものである。なお、配線層２２と同様に、図１に示した配線層２３の表面（下面及び側面）も粗化面である。
コア基板２０の上面２０Ａには、絶縁層３１と、絶縁層３１に形成されたビア配線３２とが積層されている。
絶縁層３１は、配線層２２を被覆するように、コア基板２０の上面２０Ａに積層されている。絶縁層３１の厚さは、例えば、コア基板２０よりも薄く設定されている。例えば、絶縁層３１の厚さは４０〜７５μｍ程度とすることができる。絶縁層３１は、例えば、補強材入りの絶縁層であって、機械的強度（剛性や硬度等）の高い絶縁層である。また、絶縁層３１の材料としては、例えば、補強材が含有されていない熱硬化性樹脂を主成分とする非感光性の絶縁性樹脂を用いることもできる。
絶縁層３１には、上面３１Ａの所要の箇所に開口し、当該絶縁層３１を厚さ方向に貫通して配線層２２の上面の一部を露出する貫通孔３１Ｘが形成されている。貫通孔３１Ｘは、図１において下側（コア基板２０側）から上側（配線構造１２側）に向かうに連れて径が大きくなるテーパ状に形成されている。例えば、貫通孔３１Ｘは、下側の開口端の開口径が上側の開口端の開口径よりも小さい。また、貫通孔３１Ｘは、例えば、逆円錐台形状に形成されている。なお、貫通孔３１Ｘの上側の開口端の開口径は、貫通電極２１の直径よりも小さい。例えば、貫通孔３１Ｘの上側の開口端の開口径は５０〜７０μｍ程度とすることができる。
絶縁層３１の上面３１Ａは、凹凸が少ない平滑面（低粗度面）である。例えば、絶縁層３１の上面３１Ａは研磨面である。絶縁層３１の上面３１Ａは、例えば、貫通孔３１Ｘの内側面よりも表面粗度が小さく、絶縁層４１の下面４１Ｂよりも表面粗度が小さくなっている。絶縁層３１の上面３１Ａの粗度は、表面粗さＲａ値で例えば１５〜４０ｎｍ程度となるように設定されている。また、貫通孔３１Ｘの内側面の粗度及び絶縁層４１の下面４１Ｂの粗度は、表面粗さＲａ値で例えば３００〜４００ｎｍ程度となるように設定されている。
貫通孔３１Ｘ内には、配線層２２と電気的に接続されるビア配線３２が形成されている。このビア配線３２は、絶縁層３１を厚さ方向に貫通するように形成されている。本例のビア配線３２は、貫通孔３１Ｘ内に充填されている。ビア配線３２は、貫通孔３１Ｘと同様に、図１において下側（コア基板２０側）から上側（配線構造１２側）に向かうに連れて径が大きくなるテーパ状に形成されている。例えば、ビア配線３２は、上端面３２Ａが下端面よりも大きくなる略逆円錐台形状に形成されている。ビア配線３２の上端面３２Ａの直径は例えば５０〜７０μｍ程度とすることができる。
ビア配線３２の上端面３２Ａは、絶縁層３１の上面３１Ａから露出されている。例えば、ビア配線３２の上端面３２Ａは、絶縁層３１の上面３１Ａと略面一に形成されている。ビア配線３２の上端面３２Ａは、絶縁層３１の上面３１Ａと同様に、凹凸が少ない平滑面（低粗度面）である。例えば、ビア配線３２の上端面３２Ａは研磨面である。ビア配線３２の上端面３２Ａの粗度は、表面粗さＲａ値で例えば１５〜４０ｎｍ程度となるように設定されている。なお、ビア配線３２の材料としては、例えば、銅や銅合金を用いることができる。
コア基板２０の下面２０Ｂには、絶縁層４１と、配線層４２とが順に積層されている。絶縁層４１は、配線層２３を被覆するように、コア基板２０の下面２０Ｂに積層されている。絶縁層４１の厚さは、例えば、コア基板２０よりも薄く設定されている。例えば、絶縁層４１の厚さは４０〜７５μｍ程度とすることができる。絶縁層４１は、例えば、補強材入りの絶縁層であって、機械的強度の高い絶縁層である。また、絶縁層４１の材料としては、例えば、補強材が含有されていない熱硬化性樹脂を主成分とする非感光性の絶縁性樹脂を用いることもできる。
配線層４２は、絶縁層４１の下面４１Ｂに積層されている。配線層４２は、配線層２３と電気的に接続されている。この配線層４２は、貫通孔４１Ｘ内に充填されたビア配線と、絶縁層４１の下面４１Ｂに形成された配線パターンとを有している。配線層４２の厚さは、例えば、１５〜３５μｍ程度とすることができる。配線層４２のラインアンドスペース（Ｌ／Ｓ）は、例えば、２０μｍ／２０μｍ程度とすることができる。なお、配線層４２の材料としては、例えば、銅や銅合金を用いることができる。
次に、配線構造１２の構造について説明する。
配線構造１２は、配線構造１１の最上層に形成された絶縁層３１の上面３１Ａに積層された配線構造である。配線構造１２は、配線構造１１よりも配線密度の高い配線層が形成された高密度配線層である。
配線構造１２は、絶縁層３１上に積層された配線層５０と、絶縁層６１と、配線層７０と、絶縁層６３と、配線層８０と、絶縁層６５と、配線層９０とが順に積層された構造を有している。配線構造１２の厚さ、具体的には配線構造１２内の全ての絶縁層６１，６３，６５の厚さ（つまり、絶縁層３１の上面３１Ａから絶縁層６５の上面までの厚さ）は、例えば、２０〜４０μｍ程度とすることができる。
ここで、絶縁層６１，６３，６５の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂等を主成分とする感光性の絶縁性樹脂を用いることができる。また、絶縁層６１，６３，６５の材料としては、例えば、シリコーン系樹脂やエポキシ系樹脂、シクロオレフィン系樹脂、ベンゾシクロブテン系樹脂等を主成分とする感光性の絶縁性樹脂を用いることもできる。これら絶縁層６１，６３，６５は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。
配線層５０，７０，８０，９０は、配線構造１１の配線層よりも微細に形成された配線層である。例えば、配線層５０，７０，８０，９０のラインアンドスペース（Ｌ／Ｓ）は、例えば、１０μｍ／１０μｍ未満とすることができる。また、配線層５０，７０，８０，９０は、配線構造１１の配線層よりも薄い配線層である。配線層５０，７０，８０の厚さは、例えば、１〜３μｍ程度とすることができる。配線層９０の厚さは、例えば、１０〜１５μｍ程度とすることができる。また、絶縁層６１，６３，６５は、配線構造１１の絶縁層よりも薄い絶縁層である。絶縁層６１，６３，６５の厚さは、例えば、３〜１０μｍ程度とすることができる。
また、配線層５０，７０，８０，９０の表面粗度は、配線構造１１の配線層２２，２３，４２の表面粗度よりも小さくなっている。例えば、配線層５０，７０，８０，９０の表面粗度は、表面粗さＲａ値で例えば１〜３０ｎｍ程度とすることができ、配線構造１１の配線層２２，２３，４２の表面粗度は、表面粗さＲａ値で例えば２００〜１０００ｎｍ程度とすることができる。
図２に示すように、配線層５０は、ビア配線３２の上端面３２Ａと接続するように、絶縁層３１の上面３１Ａ上に積層されている。すなわち、配線層５０の下面の一部がビア配線３２の上端面３２Ａと接しており、配線層５０とビア配線３２とが電気的に接続されている。換言すると、配線層５０とビア配線３２とは電気的に接続されているが、一体的ではない。
配線層５０は、ビア配線３２の上端面３２Ａ上に形成されたシード層５１と、そのシード層５１上に形成された金属層５４とを有している。すなわち、金属層５４は、シード層５１を介してビア配線３２に接続されている。
シード層５１は、ビア配線３２の上端面３２Ａと絶縁層３１の上面３１Ａを被覆する金属膜５２と、その金属膜５２の上面を被覆する金属膜５３とが順に積層された２層構造のシード層である。金属膜５２及び金属膜５３としては、例えば、スパッタ法により形成された金属膜（スパッタ膜）を用いることができる。金属膜５２は、例えば、金属膜５３や金属層５４（例えば、Ｃｕ層）から絶縁層３１に銅が拡散することを抑制する金属バリア膜として機能する。金属膜５２の材料としては、金属膜５３を構成する金属（例えば、銅）よりも絶縁層３１との密着性が高い金属であることが好ましい。また、金属膜５２の材料としては、金属膜５３を構成する金属（例えば、銅）よりも耐腐食性の高い金属であることが好ましい。このような金属膜５２の材料としては、例えば、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、タンタル（Ｔａ）、クロム（Ｃｒ）、ニッケル銅合金（ＮｉＣｕ）を用いることができる。また、金属膜５３の材料としては、例えば、銅や銅合金を用いることができる。なお、金属膜５２の厚さは例えば２０〜５０ｎｍ程度とすることができ、金属膜５３の厚さは例えば１００〜３００ｎｍ程度とすることができる。
金属層５４は、金属膜５３の上面全面を被覆するように形成されている。なお、金属層５４の材料としては、例えば、銅や銅合金を用いることができる。
配線層５０は、例えば、同一平面上に、配線パターン５０Ａ〜５０Ｃを有している。配線パターン５０Ａでは、金属層５４の表面（上面及び側面）全面が粗化面５４Ｒに形成され、金属膜５３の側面全面が粗化面５３Ｒに形成されている。これら粗化面５３Ｒ，５４Ｒの直下に形成された金属膜５２は、その外縁部が粗化面５３Ｒ，５４Ｒよりも外側に突出するように形成されている。すなわち、配線パターン５０Ａの金属膜５２は、粗化面５３Ｒ，５４Ｒよりも外側に突出して形成された突出部５２Ｔを有している。この突出部５２Ｔの上面は、粗化面５３Ｒ，５４Ｒから露出されている。なお、突出部５２Ｔの幅（つまり、金属膜５２の外縁部における突出量）は、例えば、０．１〜０．５μｍ程度とすることができる。
配線パターン５０Ｂでは、金属層５４の表面（上面及び側面）の一部が粗化面５４Ｒに形成され、その粗化面５４Ｒ以外の金属層５４の表面が粗化面５４Ｒよりも粗度の小さい平滑面５４Ｓに形成されている。また、配線パターン５０Ｂでは、粗化面５４Ｒと接する金属膜５３の側面が粗化面５３Ｒに形成され、平滑面５４Ｓと接する金属膜５３の側面が平滑面５３Ｓに形成されている。配線パターン５０Ｂでは、粗化面５３Ｒ，５４Ｒの直下に形成された金属膜５２に突出部５２Ｔが形成されている。また、配線パターン５０Ｂでは、平滑面５３Ｓ，５４Ｓの直下に形成された金属膜５２の側面が、金属膜５３及び金属層５４の側面である平滑面５３Ｓ，５４Ｓと略面一に形成されている。なお、本例の配線パターン５０Ｂでは、ランドにおける金属層５４の表面が粗化面５４Ｒに形成されている。
配線パターン５０Ｃでは、金属層５４の表面全面が平滑面５４Ｓに形成され、金属膜５３の側面全面が平滑面５３Ｓに形成されている。この配線パターン５０Ｃでは、金属膜５２の側面が、金属膜５３及び金属層５４の側面と略面一に形成されている。
このように、配線層５０では、金属膜５３及び金属層５４の側面が粗化面５３Ｒ，５４Ｒである場合に、それら粗化面５３Ｒ，５４Ｒよりも外側に突出する突出部５２Ｔが金属膜５２の外縁部に形成されている。その一方で、配線層５０では、金属膜５３及び金属層５４の側面が平滑面５３Ｓ，５４Ｓである場合には、それら平滑面５３Ｓ，５４Ｓと略面一になるように金属膜５２の側面が形成されている。
ここで、粗化面５３Ｒ，５４Ｒは、例えば、配線層５０のうち、プレーン層（例えば、電源プレーンやＧＮＤプレーン）などのベタパターンやランド等のように金属層５４の表面積（例えば、上面の面積）が大きい箇所に形成されている。一方、平滑面５３Ｓ，５４Ｓは、配線層５０のうち、ラインアンドスペース（Ｌ／Ｓ）の小さい（例えば、Ｌ／Ｓ＝２μｍ／２μｍ程度）微細な配線パターン等のように金属層５４の表面積が小さい箇所に形成されている。粗化面５３Ｒ，５４Ｒは、平滑面５３Ｓ，５４Ｓよりも表面粗度が大きく、配線構造１１の配線層２２，２３，４２の表面粗度よりも小さくなっている。例えば、粗化面５３Ｒ，５４Ｒの表面粗度は、表面粗さＲａ値で例えば１００〜１５０ｎｍ程度とすることができ、平滑面５３Ｓ，５４Ｓの表面粗度は、表面粗さＲａ値で１〜５０ｎｍ程度とすることができる。なお、上述したように、配線層２２，２３，４２の表面粗度は、表面粗さＲａ値で例えば２００〜１０００ｎｍ程度とすることができる。
絶縁層３１の上面３１Ａ上には、配線層５０（配線パターン５０Ａ〜５０Ｃ）を被覆するように絶縁層６１が形成されている。絶縁層６１には、所要の箇所に、当該絶縁層６１を厚さ方向に貫通して配線層５０の上面の一部を露出する貫通孔６１Ｘが形成されている。
配線層７０は、絶縁層６１の上面に積層されている。配線層７０は、配線層５０と電気的に接続されている。この配線層７０は、貫通孔６１Ｘ内に充填されたビア配線と、絶縁層６１の上面に形成された配線パターンとを有している。
配線層７０は、貫通孔６１Ｘの内面及び絶縁層６１の上面を連続的に被覆する金属膜７２と、その金属膜７２の上面を被覆する金属膜７３とが順に積層された２層構造のシード層７１と、そのシード層７１（金属膜７３）の上面を被覆する金属層７４とを有している。金属膜７２，７３及び金属層７４の材料としては、例えば、金属膜５２，５３及び金属層５４とそれぞれ同様の材料を用いることができる。
配線層７０は、配線パターン５０Ａ〜５０Ｃと同様の配線パターン７０Ａ〜７０Ｃを有している。配線パターン７０Ａでは、金属層７４及び金属膜７３の表面が粗化面７４Ｒ，７３Ｒに形成され、金属膜７２の外縁部に粗化面７３Ｒ，７４Ｒよりも外側に突出する突出部７２Ｔが形成されている。配線パターン７０Ｂでは、金属層７４の表面に粗化面７４Ｒ及び平滑面７４Ｓが形成され、金属膜７３の側面に粗化面７３Ｒ及び平滑面７３Ｓが形成されている。配線パターン７０Ｂでは、粗化面７３Ｒ，７４Ｒの直下に形成された金属膜７２に突出部７２Ｔが形成されている。また、配線パターン７０Ｂでは、平滑面７３Ｓ，７４Ｓの直下に形成された金属膜７２の側面が、金属膜７３及び金属層７４の側面である平滑面７３Ｓ，７４Ｓと略面一に形成されている。配線パターン７０Ｃでは、金属層７４及び金属膜７３の表面全面が平滑面７４Ｓ，７３Ｓに形成されている。なお、粗化面７３Ｒ，７４Ｒは、平滑面７３Ｓ，７４Ｓよりも表面粗度が大きく、配線構造１１の配線層２２，２３，４２の表面粗度よりも小さくなっている。
絶縁層６１の上面には、配線層７０（配線パターン７０Ａ〜７０Ｃ）を被覆するように絶縁層６３が形成されている。絶縁層６３には、所要の箇所に、当該絶縁層６３を厚さ方向に貫通して配線層７０の上面の一部を露出する貫通孔６３Ｘが形成されている。
配線層８０は、絶縁層６３の上面に積層されている。配線層８０は、配線層７０と電気的に接続されている。この配線層８０は、貫通孔６３Ｘ内に充填されたビア配線と、絶縁層６３の上面に形成された配線パターンとを有している。
配線層８０は、貫通孔６３Ｘの内面及び絶縁層６３の上面を連続的に被覆する金属膜８２と、その金属膜８２の上面を被覆する金属膜８３とが順に積層された２層構造のシード層８１と、そのシード層８１（金属膜８３）の上面を被覆する金属層８４とを有している。金属膜８２，８３及び金属層８４の材料としては、例えば、金属膜５２，５３及び金属層５４とそれぞれ同様の材料を用いることができる。
配線層８０は、配線パターン５０Ａ〜５０Ｃと同様の配線パターン８０Ａ〜８０Ｃを有している。配線パターン８０Ａでは、金属層８４及び金属膜８３の表面が粗化面８４Ｒ，８３Ｒに形成され、金属膜８２の外縁部に粗化面８３Ｒ，８４Ｒよりも外側に突出する突出部８２Ｔが形成されている。配線パターン８０Ｂでは、金属層８４の表面に粗化面８４Ｒ及び平滑面８４Ｓが形成され、金属膜８３の側面に粗化面８３Ｒ及び平滑面８３Ｓが形成されている。配線パターン８０Ｂでは、粗化面８３Ｒ，８４Ｒの直下に形成された金属膜８２に突出部８２Ｔが形成されている。また、配線パターン８０Ｂでは、平滑面８３Ｓ，８４Ｓの直下に形成された金属膜８２の側面が、金属膜８３及び金属層８４の側面である平滑面８３Ｓ，８４Ｓと略面一に形成されている。配線パターン８０Ｃでは、金属層８４及び金属膜８３の表面全面が平滑面８４Ｓ，８３Ｓに形成されている。なお、粗化面８３Ｒ，８４Ｒは、平滑面８３Ｓ，８４Ｓよりも表面粗度が大きく、配線構造１１の配線層２２，２３，４２の表面粗度よりも小さくなっている。
絶縁層６３の上面には、配線層８０（配線パターン８０Ａ〜８０Ｃ）を被覆するように絶縁層６５が形成されている。絶縁層６５には、所要の箇所に、当該絶縁層６５を厚さ方向に貫通して配線層８０の上面の一部を露出する貫通孔６５Ｘが形成されている。
ここで、貫通孔６１Ｘ，６３Ｘ，６５Ｘは、図２において下側（絶縁層３１側）から上側に向かうに連れて径が大きくなるテーパ状に形成されている。例えば、貫通孔６１Ｘ，６３Ｘ，６５Ｘは、上側の開口端の開口径が下側の開口端の開口径よりも大きい逆円錐台形状に形成されている。貫通孔６１Ｘ，６３Ｘ，６５Ｘの上側の開口端の開口径は、例えば、１０〜２０μｍ程度とすることができる。
配線層９０は、絶縁層６５の上面に積層されている。配線層９０は、配線層８０と電気的に接続されている。この配線層９０は、貫通孔６５Ｘ内に充填されたビア配線と、絶縁層６５の上面から突出するパッドＰ１とを有している。
配線層９０は、貫通孔６５Ｘの内面及び貫通孔６５Ｘ周辺の絶縁層６５の上面を連続的に被覆する金属膜９２と、その金属膜９２の上面を被覆する金属膜９３とが順に積層されたシード層９１と、そのシード層９１（金属膜９３）の上面を被覆する金属層９４とを有している。金属膜９２，９３及び金属層９４の材料としては、例えば、金属膜５２，５３及び金属層５４とそれぞれ同様の材料を用いることができる。
パッドＰ１の平面形状は、任意の形状及び任意の大きさとすることができる。例えば、パッドＰ１の平面形状は、直径が２０〜３０μｍ程度の円形状とすることができる。パッドＰ１のピッチは、例えば、４０〜６０μｍ程度とすることができる。このパッドＰ１は、半導体チップ等の電子部品と電気的に接続するための電子部品搭載用のパッドとして機能する。
なお、必要に応じて、パッドＰ１の表面（上面及び側面、又は上面のみ）に表面処理層を形成するようにしてもよい。表面処理層の例としては、金（Ａｕ）層、ニッケル（Ｎｉ）層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。これらＮｉ層、Ａｕ層、Ｐｄ層としては、例えば、無電解めっき法により形成された金属層（無電解めっき金属層）を用いることができる。また、Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、Ａｕ層はＡｕ又はＡｕ合金からなる金属層、Ｐｄ層はＰｄ又はＰｄ合金からなる金属層である。また、パッドＰ１の表面（上面及び側面、又は上面のみ）に、ＯＳＰ（Organic Solderability Preservative）処理などの酸化防止処理を施して表面処理層を形成するようにしてもよい。
図１に示すように、ソルダレジスト層１３は、配線基板１０の最外層（ここでは、最下層）の最外絶縁層である。ソルダレジスト層１３は、配線構造１１の下面（具体的には、配線構造１１の最下層に形成された絶縁層４１の下面４１Ｂ）に、最下層の配線層４２を被覆するように形成されている。
ソルダレジスト層１３には、最下層の配線層４２の一部を外部接続用パッドＰ２として露出させるための開口部１３Ｘが形成されている。この外部接続用パッドＰ２には、配線基板１０をマザーボード等の実装基板に実装する際に使用されるはんだボールやリードピン等の外部接続端子が接続されるようになっている。なお、必要に応じて、開口部１３Ｘから露出する配線層４２上に表面処理層を形成するようにしてもよい。表面処理層の例としては、Ａｕ層、Ｎｉ／Ａｕ層や、Ｎｉ層／Ｐｄ層／Ａｕ層などを挙げることができる。また、外部接続用パッドＰ２の下面に、ＯＳＰ処理などの酸化防止処理を施して表面処理層を形成するようにしてもよい。なお、開口部１３Ｘから露出する配線層４２（あるいは、配線層４２上に表面処理層が形成されている場合には、その表面処理層）自体を、外部接続端子としてもよい。
外部接続用パッドＰ２及び開口部１３Ｘの平面形状は、任意の形状及び任意の大きさとすることができる。例えば、外部接続用パッドＰ２及び開口部１３Ｘの平面形状は、直径が２００〜３００μｍ程度の円形状とすることができる。なお、ソルダレジスト層１３の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂などを主成分とする感光性の絶縁性樹脂を用いることができる。また、ソルダレジスト層１３の材料としては、例えば、シリコーン系樹脂やエポキシ系樹脂、シクロオレフィン系樹脂、ベンゾシクロブテン系樹脂等を主成分とする感光性の絶縁性樹脂を用いることもできる。ソルダレジスト層１３は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。
ソルダレジスト層１３の厚さ、つまり絶縁層４１の下面４１Ｂからソルダレジスト層１３の下面までの厚さは、配線構造１２の厚さと等しい、又は、配線構造１２の厚さよりも厚く設定されている。このようにソルダレジスト層１３の厚さを設定することにより、配線基板１０の反り量を低減することができる。なお、ソルダレジスト層１３の厚さは、例えば、２０〜４０μｍ程度とすることができる。
次に、図３に従って、半導体装置１００の構造について説明する。
半導体装置１００は、配線基板１０と、一つ又は複数の半導体チップ１０１と、アンダーフィル樹脂１０５と、外部接続端子１０６とを有している。
半導体チップ１０１は、配線基板１０にフリップチップ実装されている。すなわち、半導体チップ１０１の回路形成面（ここでは、下面）に配設されたバンプ１０２を、配線基板１０のパッドＰ１に接合することにより、半導体チップ１０１は、バンプ１０２を介して配線層９０と電気的に接続されている。
半導体チップ１０１としては、例えば、ＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体チップ１０１としては、例えば、ＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることもできる。なお、配線基板１０に複数の半導体チップ１０１を搭載する場合には、ロジックチップとメモリチップとを組み合わせて配線基板１０に搭載するようにしてもよい。
半導体チップ１０１の大きさは、例えば、平面視で３ｍｍ×３ｍｍ〜１２ｍｍ×１２ｍｍ程度とすることができる。また、半導体チップ１０１の厚さは、例えば、５０〜１００μｍ程度とすることができる。
バンプ１０２としては、例えば、金バンプやはんだバンプを用いることができる。はんだバンプの材料としては、例えば、鉛（Ｐｂ）を含む合金、錫（Ｓｎ）とＡｕの合金、ＳｎとＣｕの合金、Ｓｎと銀（Ａｇ）の合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
アンダーフィル樹脂１０５は、配線基板１０と半導体チップ１０１との隙間を充填するように設けられている。アンダーフィル樹脂１０５の材料としては、例えば、エポキシ系樹脂などの絶縁性樹脂を用いることができる。
外部接続端子１０６は、配線基板１０の外部接続用パッドＰ２上に形成されている。この外部接続端子１０６は、例えば、図示しないマザーボード等の実装基板に設けられたパッドと電気的に接続される接続端子である。外部接続端子１０６としては、例えば、はんだボールやリードピンを用いることができる。なお、本例では、外部接続端子１０６として、はんだボールを用いている。
本実施形態において、配線構造１１は第１配線構造の一例、配線構造１２は第２配線構造の一例、配線層２２は第１配線層の一例、絶縁層３１は第１絶縁層の一例、貫通孔３１Ｘは第１貫通孔の一例である。また、配線層５０は第２配線層の一例、配線パターン５０Ｃは第１配線パターンの一例、配線パターン５０Ａは第２配線パターンの一例、配線パターン５０Ｂは第３配線パターンの一例、絶縁層６１は第２絶縁層の一例である。
次に、配線基板１０の製造方法について説明する。なお、以下の説明では、配線基板１０となる複数の部分を一括して製作した後に、個片化して多数の配線基板１０を製造する、いわゆる多数個取りの製造方法について説明する。
まず、図４（ａ）に示す工程では、例えばコア基板２０となる銅張積層板（Copper Clad Laminate：ＣＣＬ）に貫通孔２０Ｘを形成し、電解めっきやペースト充填等の方法により貫通孔２０Ｘ内に貫通電極２１を形成する。その後、サブトラクティブ法により、コア基板２０の上面２０Ａに配線層２２を形成するとともに、コア基板２０の下面２０Ｂに配線層２３を形成する。このとき、コア基板２０としては、配線基板１０が多数個取れる大判の基板が使用される。詳述すると、コア基板２０は、配線基板１０に対応する構造体が形成される領域Ａ１を複数個有している。このコア基板２０は、領域Ａ１に配線基板１０に対応する構造体が形成された後、切断線Ａ２に沿ってスライサー等によって切断される。これにより、配線基板１０に対応する構造体が個片化され、複数の配線基板１０が製造されることになる。
次に、配線層２２，２３に対して粗化処理を施す。この粗化処理により配線層２２，２３の表面を粗化することによって、後工程で形成される絶縁層３１，４１と配線層２２，２３との密着性を高めることができる。なお、粗化処理としては、例えば、黒化処理、エッチング処理、めっき、ブラスト等によって行うことができる。
続いて、図４（ｂ）に示す工程では、コア基板２０の上面２０Ａ及び配線層２２を被覆する絶縁層３１を形成するとともに、コア基板２０の下面２０Ｂ及び配線層２３を被覆する絶縁層４１を形成する。絶縁層３１，４１として樹脂フィルムを用いる場合には、例えば、コア基板２０の上面２０Ａ及び下面２０Ｂに樹脂フィルムをラミネートする。そして、樹脂フィルムを押圧しながら硬化温度以上の温度（例えば、１３０〜２００℃程度）で熱処理して硬化させることにより、絶縁層３１，４１を形成することができる。このとき、樹脂フィルムを真空雰囲気中でラミネートすることにより、ボイドの巻き込みを防止することができる。なお、樹脂フィルムとしては、例えば、エポキシ系樹脂を主成分とする熱硬化性樹脂のフィルムを用いることができる。また、絶縁層３１，４１として液状又はペースト状の絶縁性樹脂を用いる場合には、コア基板２０の上面２０Ａ及び下面２０Ｂに液状又はペースト状の絶縁性樹脂をスピンコート法などにより塗布する。そして、塗布した絶縁性樹脂を硬化温度以上の温度で熱処理して硬化させることにより、絶縁層３１，４１を形成することができる。なお、液状又はペースト状の絶縁性樹脂としては、例えば、エポキシ系樹脂を主成分とする熱硬化性樹脂を用いることができる。
次いで、図４（ｃ）に示す工程では、配線層２２の上面の一部が露出されるように絶縁層３１の所定箇所に貫通孔３１Ｘを形成するとともに、配線層２３の下面の一部が露出されるように絶縁層４１の所定箇所に貫通孔４１Ｘを形成する。これら貫通孔３１Ｘ，４１Ｘは、例えば、ＣＯ２レーザやＵＶ−ＹＡＧレーザ等によるレーザ加工法によって形成することができる。次いで、貫通孔３１Ｘ，４１Ｘをレーザ加工法によって形成した場合には、デスミア処理を行って、貫通孔３１Ｘ，４１Ｘの底部に露出する配線層２２，２３の露出面に付着した樹脂スミアを除去する。このデスミア処理により、貫通孔３１Ｘの内側面及び絶縁層３１の上面３１Ａが粗化されるとともに、貫通孔４１Ｘの内側面及び絶縁層４１の下面４１Ｂが粗化される。
次に、図５（ａ）に示す工程では、絶縁層４１の貫通孔４１Ｘに充填されたビア配線と、そのビア配線を介して配線層２３と電気的に接続され、絶縁層４１の下面４１Ｂに積層された配線パターンとを有する配線層４２を形成する。配線層４２は、例えば、セミアディティブ法やサブトラクティブ法などの各種の配線形成方法を用いて形成することができる。また、配線層４２は、例えば、後述する導電層１１０と同様の方法を用いてパターニングしてもよい。
また、図５（ａ）に示す工程では、貫通孔３１Ｘの内面を含む絶縁層３１の表面全面及び貫通孔３１Ｘから露出する配線層２２の上面全面を被覆するシード層（図示略）を形成し、そのシード層を給電層とする電解めっきを施す。例えば、シード層を無電解銅めっき法により形成し、そのシード層を給電層とする電解銅めっき法を施す。これにより、貫通孔３１Ｘを充填するとともに、絶縁層３１の上面３１Ａ全面を被覆する導電層１１０が形成される。
続いて、例えばＣＭＰ法（Chemical Mechanical Polishing）等により、絶縁層３１の上面３１Ａから突出する導電層１１０を研磨するとともに、粗化面である絶縁層３１の上面３１Ａの一部を研磨する。これにより、図５（ｂ）に示すように、貫通孔３１Ｘ内に充填されたビア配線３２が形成され、そのビア配線３２の上端面３２Ａが絶縁層３１の上面３１Ａと略面一になるように形成される。また、絶縁層３１の上面３１Ａの一部を研磨することにより、絶縁層３１の上面３１Ａが平滑化される。例えば、研磨前における絶縁層３１の上面３１Ａの粗度が表面粗さＲａ値で３００〜４００ｎｍ程度であるのに対し、研磨により絶縁層３１の上面３１Ａの粗度を表面粗さＲａ値で１５〜４０ｎｍ程度とすることができる。換言すると、本工程では、絶縁層３１の上面３１Ａが平滑化される（例えば、表面粗さＲａ値で１５〜４０ｎｍ程度となる）ように、絶縁層３１の上面３１Ａが研磨される。なお、貫通孔３１Ｘの内側面及び絶縁層４１の下面４１Ｂは粗面化された状態のままであるため、絶縁層３１の上面３１Ａは貫通孔３１Ｘの内側面及び絶縁層４１の下面４１Ｂよりも表面粗度が小さくなる。また、絶縁層３１の上面３１Ａは、例えば、配線層２２とコア基板２０の上面２０Ａとの段差に起因する凹凸（うねり）がなく、平坦な面である。本工程の研磨により、絶縁層３１の上面３１Ａ及びビア配線３２の上端面３２Ａは研磨面となる。
以上の製造工程により、各領域Ａ１に配線構造１１に対応する構造体が製造される。
次に、図６（ａ）に示す工程では、絶縁層３１の上面３１Ａ全面及びビア配線３２の上端面３２Ａ全面を被覆するようにシード層５１を形成する。このシード層５１は、例えば、スパッタ法により形成することができる。例えば、本工程では、絶縁層３１の上面３１Ａが平滑面であるため、その上面３１Ａに対してスパッタ法によりシード層５１を均一に形成することができ、シード層５１の上面を平滑に形成することができる。このため、粗化面に対してスパッタ法によりシード層５１を形成する場合に比べて、シード層５１を薄く形成することができる。また、絶縁層３１の上面３１Ａが平坦な面であるため、その上面３１Ａ上に微細な（高配線密度な）配線層を容易に形成することができる。
具体的には、図６（ｂ）に示すように、まず、絶縁層３１の上面３１Ａ及びビア配線３２の上端面３２Ａを被覆するように、それら上面３１Ａ及び上端面３２Ａ上にチタンをスパッタリングにより堆積させて金属膜５２を形成する。その後、金属膜５２上に銅をスパッタリングにより堆積させて金属膜５３を形成する。これにより、２層構造（金属膜５２／金属膜５３）のシード層５１を形成することができる。
なお、シード層５１を形成する前に、絶縁層３１の上面３１Ａに、Ｏ２プラズマアッシング等のプラズマ処理を施すようにしてもよい。プラズマ処理を施すことにより、絶縁層３１の上面３１Ａを粗化できる。絶縁層３１の上面３１Ａを粗化することにより、シード層５１と絶縁層３１との密着性を高めることができる。但し、絶縁層３１の上面３１Ａの粗度を小さくして平滑度を向上することにより上面３１Ａ上に微細配線の形成が可能となるため、プラズマ処理では、後工程での微細配線の形成に支障のない程度に絶縁層３１の上面３１Ａを粗化する。
次いで、図７（ａ）に示す工程では、シード層５１上に、所定の箇所に開口パターン１１１Ｘを有するレジスト層１１１を形成する。開口パターン１１１Ｘは、配線層５０（図１参照）の形成領域に対応する部分のシード層５１を露出するように形成される。レジスト層１１１の材料としては、例えば、次工程のめっき処理に対して耐めっき性がある材料を用いることができる。例えば、レジスト層１１１の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えば、ノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば、感光性のドライフィルムレジストを用いる場合には、シード層５１の上面にドライフィルムを熱圧着によりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングして開口パターン１１１Ｘを有するレジスト層１１１を形成する。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層１１１を形成することができる。本工程において、シード層５１の上面が平滑面になっているため、そのシード層５１上に形成されるレジスト層１１１にパターニング欠陥が生じることを抑制することができる。すなわち、レジスト層１１１に開口パターン１１１Ｘを高精度に形成することができる。
続いて、レジスト層１１１をめっきマスクとして、シード層５１の上面に、そのシード層５１をめっき給電層に利用する電解めっき法を施す。具体的には、レジスト層１１１の開口パターン１１１Ｘから露出されたシード層５１の上面に電解めっき法（ここでは、電解銅めっき法）を施すことにより、そのシード層５１の上面に金属層５４（電解めっき金属層）を形成する。これにより、図７（ｂ）に示すように、レジスト層１１１の開口パターン１１１Ｘの直下の絶縁層３１の上面３１Ａ上には、金属膜５２と金属膜５３とからなる２層構造のシード層５１と、金属層５４とが順に積層される。
続いて、レジスト層１１１を例えばアルカリ性の剥離液により除去する。次いで、金属層５４をエッチングマスクとして、不要な金属膜５３をエッチングにより除去する。このエッチング処理におけるエッチング液としては、例えば、過硫酸アンモニウム水溶液や、過酸化水素水と硫酸との混合液を用いることができる。その後、金属層５４及びエッチング後の金属膜５３（ここでは、Ｃｕ膜）をエッチングマスクとして、不要な金属膜５２（ここでは、Ｔｉ膜）をエッチングにより除去する。この工程におけるエッチング処理としては、例えば、ＣＦ４にＯ２やＮ２などが添加された混合ガスを使用するドライエッチングや、過酸化水素水とリン酸との混合液等をエッチング液として使用するウェットエッチングが挙げられる。これらの除去処理により、図８（ａ）に示すように、ビア配線３２の上端面３２Ａ及び絶縁層３１の上面３１Ａ上に配線層５０が形成される。このように、配線層５０は、セミアディティブ法によって形成される。このとき、配線層５０は、ビア配線３２の上端面３２Ａ上及び絶縁層３１の上面３１Ａ上に積層された金属膜５２と、金属膜５２上に積層された金属膜５３とからなるシード層５１と、そのシード層５１上に形成された金属層５４とから構成されている。本例の配線層５０には、ベタパターンを有する配線パターン５０Ａと、ランドを有する配線パターン５０Ｂと、配線パターン５０Ｃとが含まれる。なお、このときの配線層５０（配線パターン５０Ａ〜５０Ｃ）では、金属膜５２の側面と、金属膜５３の側面と、金属層５４の側面とが略面一に形成されている。
次いで、図８（ｂ）に示す工程では、絶縁層３１の上面３１Ａ上に、所定の箇所に開口パターン１１２Ｘを有するレジスト層１１２を形成する。開口パターン１１２Ｘは、配線層５０のうち当該配線層５０の上面の面積が大きい箇所を露出するように形成される。例えば、図９（ａ）及び図９（ｂ）に示すように、開口パターン１１２Ｘは、ベタパターンである配線パターン５０Ａの表面全面を露出するとともに、配線パターン５０Ｂが有するランドを露出するように形成される。その一方で、レジスト層１１２は、配線パターン５０Ｂのランド以外の微細なパターンを被覆するとともに、配線パターン５０Ｃの表面全面を被覆するように形成される。なお、図９（ｂ）に示すように、レジスト層１１２は、配線パターン５０Ｃの端部に形成されたランドの外周縁を被覆するように形成される。このため、配線パターン５０Ｃの端部に形成されたランドの側面全面はレジスト層１１２により被覆される。なお、配線パターン５０Ｃの端部に形成されたランドの表面全面をレジスト層１１２により被覆するようにしてもよい。
レジスト層１１２の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えば、ノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。レジスト層１１２は、例えば、レジスト層１１１と同様の方法により形成することができる。
次に、図１０（ａ）に示す工程では、レジスト層１１２をマスクとして、配線層５０（配線パターン５０Ａ，５０Ｂ）のうちＣｕ層（金属層５４及び金属膜５３）に対して選択的に粗化処理を施す（粗化工程）。この粗化処理により、レジスト層１１２の開口パターン１１２Ｘから露出された金属層５４の上面及び側面に微細な凹凸が形成され、その金属層５４の上面及び側面が粗化面５４Ｒに形成される。また、粗化処理により、開口パターン１１２Ｘから露出された金属膜５３の側面に微細な凹凸が形成され、その金属膜５３の側面が粗化面５３Ｒに形成される。例えば、粗化前の（または、レジスト層１１２に被覆された）金属層５４及び金属膜５３の表面の粗度が表面粗さＲａ値で１〜５０ｎｍ程度であるのに対し、粗化処理により金属層５４及び金属膜５３の表面の粗度を表面粗さＲａ値で１００〜１５０ｎｍ程度とすることができる。換言すると、本工程では、開口パターン１１２Ｘから露出された金属層５４及び金属膜５３の表面の粗度が、表面粗さＲａ値で１００〜１５０ｎｍとなるように粗化が行われる。但し、粗化面５３Ｒ，５４Ｒの粗度は、配線層２２の粗度より小さい。すなわち、本工程の粗化処理は、開口パターン１１２Ｘから露出された金属層５４及び金属膜５３の表面の粗度が、配線層２２の粗度よりも小さく、且つレジスト層１１２によって被覆された金属層５４の表面（つまり、平滑面５４Ｓ）及び金属膜５３の側面（つまり、平滑面５３Ｓ）の粗度よりも大きくなるように行われる。
本工程の粗化処理は、例えば、エッチング処理や黒化処理により行うことができる。この粗化処理をエッチング処理で行う場合には、例えば、金属膜５２（例えば、Ｔｉ膜）の表面が粗化されないように、金属膜５２に対して金属膜５３及び金属層５４（例えば、Ｃｕ層）が選択的にエッチングされるようにエッチング液等の条件が設定されている。このため、金属膜５２は、粗化処理の影響を受けず、金属膜５２の表面は粗面化されない。したがって、粗化処理により金属膜５３及び金属層５４の表面の一部がエッチング除去されて金属膜５３及び金属層５４の平面形状が小さくなると、金属膜５２の外縁部が金属膜５３及び金属層５４から露出される。換言すると、本工程の粗化処理は、金属膜５２の外縁部に金属膜５３及び金属層５４よりも外側に突出する突出部５２Ｔが形成されるように、金属膜５３及び金属層５４に対して粗化が行われる。なお、本工程の粗化処理（エッチング処理）に用いられるエッチング液としては、例えば、塩化第二鉄水溶液、塩化第二銅水溶液、過硫酸アンモニウム水溶液、塩化アンモニウム銅水溶液などのエッチング液を用いることができる。
続いて、図１０（ｂ）に示す工程では、図１０（ａ）に示したレジスト層１１２を例えばアルカリ性の剥離液により除去する。
次いで、図１１（ａ）及び図１１（ｂ）に示す工程では、絶縁層３１の上面３１Ａ上に、配線層５０の上面の一部を露出する貫通孔６１Ｘを有する絶縁層６１を形成する。このとき、図１１（ｂ）に示すように、配線層５０の表面の一部に粗化面５４Ｒ，５３Ｒが形成されているため、配線層５０の表面全面が平滑面である場合に比べて、絶縁層６１と配線層５０との密着性を向上させることができる。
例えば、絶縁層６１として樹脂フィルムを用いる場合には、絶縁層３１の上面３１Ａに樹脂フィルムを熱圧着によりラミネートし、その樹脂フィルムをフォトリソグラフィ法によりパターニングして絶縁層６１を形成する。このとき、樹脂フィルムを真空雰囲気中でラミネートすることにより、ボイドの巻き込みを防止することができる。なお、樹脂フィルムとしては、例えば、フェノール系樹脂やポリイミド系樹脂等の感光性樹脂のフィルムを用いることができる。また、絶縁層６１として液状又はペースト状の絶縁性樹脂を用いる場合には、例えば、絶縁層３１の上面３１Ａに液状又はペースト状の絶縁性樹脂をスピンコート法などにより塗布し、その絶縁性樹脂をフォトリソグラフィ法によりパターニングして絶縁層６１を形成する。なお、液状又はペースト状の絶縁性樹脂としては、例えば、フェノール系樹脂やポリイミド系樹脂等の感光性樹脂を用いることができる。
なお、このような感光性樹脂からなる絶縁層６１の上面の粗度は、例えば、表面粗さＲａ値で２〜１０ｎｍ程度とすることができる。すなわち、絶縁層６１の上面は、貫通孔３１Ｘの内側面よりも表面粗度が小さく、且つ絶縁層３１の上面３１Ａ（研磨面）よりも表面粗度が小さい。
続いて、図１２（ａ）及び図１２（ｂ）に示す工程では、図６（ａ）〜図８（ｂ）に示した工程と同様に、例えばセミアディティブ法により、貫通孔６１Ｘに充填されたビア配線と、そのビア配線を介して配線層５０と電気的に接続され、絶縁層６１の上面に積層された配線パターンとを有する配線層７０を形成する。このとき、配線層７０は、図１２（ｂ）に示すように、金属膜７２と金属膜７３とが順に積層された２層構造のシード層７１と、そのシード層７１上に形成された金属層７４（電解銅めっき層）とから構成されている。なお、このときの配線層７０（配線パターン７０Ａ〜７０Ｃ）では、金属膜７２の側面と、金属膜７３の側面と、金属層７４の側面とが略面一に形成されている。
次いで、図１３に示す工程では、図９（ａ）〜図１０（ｂ）に示した工程と同様に、配線層７０（配線パターン７０Ａ，７０Ｂ）のうち所要箇所（表面積が大きい箇所）の金属膜７３及び金属層７４に対して選択的に粗化処理を施す。この粗化処理により、所要箇所の金属膜７３及び金属層７４の表面がそれぞれ粗化面７３Ｒ，７４Ｒに形成される。本工程の粗化処理は、粗化面７３Ｒ，７４Ｒの粗度が、配線層２２の粗度よりも小さく、且つ、未粗化の金属膜７３及び金属層７４の表面（つまり、平滑面７３Ｓ，７４Ｓ）の粗度よりも大きくなるように行われる。また、本工程の粗化処理は、金属膜７２の外縁部に金属膜７３及び金属層７４の側面（粗化面７３Ｒ，７４Ｒ）よりも外側に突出する突出部７２Ｔが形成されるように、金属膜７３及び金属層７４に対して粗化が行われる。
次に、図１４に示す工程では、図１１に示した工程と同様に、絶縁層６１上に、配線層７０の上面の一部を露出する貫通孔６３Ｘを有する絶縁層６３を形成する。続いて、図６（ａ）〜図８（ｂ）に示した工程と同様に、例えばセミアディティブ法により、貫通孔６３Ｘに充填されたビア配線と、そのビア配線を介して配線層７０と電気的に接続され、絶縁層６３の上面に積層された配線パターンとを有する配線層８０を形成する。このとき、配線層８０は、金属膜８２と金属膜８３とが順に積層された２層構造のシード層８１と、そのシード層８１上に形成された金属層８４（電解銅めっき層）とから構成されている。次いで、図９（ａ）〜図１０（ｂ）に示した工程と同様に、配線層８０（配線パターン８０Ａ，８０Ｂ）のうち所要箇所（表面積が大きい箇所）の金属膜８３及び金属層８４に対して選択的に粗化処理を施す。この粗化処理により、所要箇所の金属膜８３及び金属層８４の表面がそれぞれ粗化面８３Ｒ，８４Ｒに形成される。本工程の粗化処理は、粗化面８３Ｒ，８４Ｒの粗度が、配線層２２の粗度よりも小さく、且つ、未粗化の金属膜８３及び金属層８４の表面（つまり、平滑面８３Ｓ，８４Ｓ）の粗度よりも大きくなるように行われる。また、本工程の粗化処理は、金属膜８２の外縁部に、金属膜８３及び金属層８４よりも外側に突出する突出部８２Ｔが形成されるように、金属膜８３及び金属層８４に対して粗化が行われる。
次に、図１１に示した工程と同様に、絶縁層６３上に、配線層８０の上面の一部を露出する貫通孔６５Ｘを有する絶縁層６５を形成する。続いて、図６（ａ）〜図８（ｂ）に示した工程と同様に、例えばセミアディティブ法により、貫通孔６５Ｘに充填されたビア配線と、そのビア配線を介して配線層８０と電気的に接続され、絶縁層６５の上面に積層されたパッドＰ１とを有する配線層９０を形成する。このとき、配線層９０は、金属膜９２と金属膜９３とが順に積層された２層構造のシード層９１と、そのシード層９１上に形成された金属層９４（電解銅めっき層）とから構成されている。なお、必要に応じて、配線層９０のパッドＰ１の表面に表面処理層を形成するようにしてもよい。
以上の製造工程により、配線構造１１の最上層に形成された絶縁層３１の上面３１Ａ上に配線構造１２を積層することができる。
次に、図１５に示す工程では、配線構造１１の最下層の配線層４２の所要箇所に画定される外部接続用パッドＰ２を露出させるための開口部１３Ｘを有するソルダレジスト層１３を、絶縁層４１の下面４１Ｂに積層する。このとき、ソルダレジスト層１３の厚さ（絶縁層４１の下面４１Ｂからソルダレジスト層１３の下面までの厚さ）は、配線構造１２の厚さ（絶縁層３１の上面３１Ａから絶縁層６５の上面までの厚さ）と等しい、又は配線構造１２の厚さよりも厚く設定されている。ソルダレジスト層１３は、感光性のフェノール系樹脂やポリイミド系樹脂からなる。このソルダレジスト層１３は、例えば、感光性のソルダレジストフィルムをラミネートし、又は液状のソルダレジストを塗布し、当該レジストを所要の形状にパターニングすることにより形成することができる。これにより、ソルダレジスト層１３の開口部１３Ｘから配線層４２の一部が外部接続用パッドＰ２として露出される。
なお、必要に応じて、外部接続用パッドＰ２上に表面処理層を形成するようにしてもよい。また、ソルダレジスト層１３は、最下層の配線層４２を形成した後であればいつ形成してもよい。例えば、図５（ａ）に示した工程の後にソルダレジスト層１３を形成するようにしてもよい。
以上の製造工程により、各領域Ａ１に配線基板１０に対応する構造体が製造される。
次に、図１５に示した構造体を、スライサー等を用いて切断線Ａ２に沿って切断することにより、個片化された複数の配線基板１０を得る。
次に、半導体装置１００の製造方法について説明する。
図１６に示す工程では、外部接続用パッドＰ２上に外部接続端子１０６を形成する。例えば、外部接続用パッドＰ２上に、適宜フラックスを塗布した後、外部接続端子１０６（ここでは、はんだボール）を搭載し、２４０〜２６０℃程度の温度でリフローして固定する。その後、表面を洗浄してフラックスを除去する。
また、図１６に示す工程では、配線基板１０に半導体チップ１０１を実装する。具体的には、配線基板１０のパッドＰ１上に、半導体チップ１０１のバンプ１０２をフリップチップ接合する。続いて、フリップチップ接合された半導体チップ１０１と配線基板１０との間に、アンダーフィル樹脂１０５（図３参照）を充填し、そのアンダーフィル樹脂１０５を硬化する。以上の製造工程により、図３に示した半導体装置１００を製造することができる。
以上説明した本実施形態によれば、以下の作用効果を奏することができる。
（１）高密度配線構造である配線構造１２内の配線層５０，７０，８０の表面の一部を粗化面に形成した。これにより、配線層５０，７０，８０の表面全面が平滑面である場合に比べて、配線層５０，７０，８０と絶縁層６１，６３，６５との密着性を向上させることができる。その一方で、粗化面を含む配線層５０，７０，８０の表面の粗度を、低密度配線構造である配線構造１１内の配線層２２，２３，４２の表面の粗度よりも小さく設定した。これにより、粗化処理に起因して配線層５０，７０，８０の抵抗が上昇することを好適に抑制できる。さらに、粗化処理を行った場合であっても、配線層５０，７０，８０の平面形状を所望の形状に維持することができる。
（２）配線層５０，７０，８０のうち、ベタパターンやランド等の表面積が大きい領域の配線層５０，７０，８０（金属膜５３，７３，８３及び金属層５４，７４，８４）の表面を粗化面に形成した。換言すると、配線層５０，７０，８０のうち、表面積の小さい微細配線部分に対しては粗化処理を施さないようにした。これにより、配線層５０，７０，８０と絶縁層６１，６３，６５との密着性を向上させつつも、配線層５０，７０，８０の微細配線部分の抵抗値が上昇するという問題の発生を好適に抑制できる。
（３）絶縁層３１の上面３１Ａを、その絶縁層３１の貫通孔３１Ｘの内側面及び絶縁層４１の下面４１Ｂよりも平滑な面とした。このため、例えばスパッタ法により、絶縁層３１の上面３１Ａに金属膜５２（シード層５１）を均一に形成することができる。したがって、粗化面にシード層５１を形成する場合に比べて、シード層５１を薄く形成することができる。さらに、絶縁層３１の上面３１Ａは凹凸の少ない平滑面であるため、絶縁層３１の上面３１Ａが凹凸の大きい粗化面である場合に比べて、シード層５１をエッチング除去する際の残渣の発生を抑制することができる。これらにより、絶縁層３１の上面３１Ａに積層される配線層５０の微細化が進んだ場合であっても、その配線層５０の微細化に容易に対応することができる。
（４）ソルダレジスト層１３の厚さを、配線構造１２内の全ての絶縁層を合わせた厚さと等しい、又は配線構造１２の厚さよりも厚く形成するようにした。これにより、配線基板１０を上下方向（厚さ方向）に見たときの物性値の分布を、コア基板２０を中心にして上下対称に近づけることができる。したがって、コア基板２０を中心とした上下の物性値のバランスが良好となり、熱収縮などに伴って配線基板１０に反りやうねりが発生することを好適に抑制することができる。
（５）ところで、配線基板１０に反りやうねりが発生した場合には、熱硬化性樹脂を主成分とする絶縁層３１と、感光性樹脂を主成分とする絶縁層６１との界面に応力が生じる。このとき、絶縁層３１の上面３１Ａが平滑面である場合には、絶縁層３１と絶縁層６１との密着性が弱いため、応力に起因して絶縁層６１が絶縁層３１から剥離しやすくなるという問題がある。これに対し、本例では、配線基板１０に反りやうねりが発生することを抑制できるため、絶縁層６１が絶縁層３１から剥離することを好適に抑制することができる。
（６）コア基板２０の上下両面に、補強材入りの絶縁性樹脂からなる絶縁層３１，４１を形成するようにした。これにより、コア基板２０を薄型化した場合であっても、絶縁層３１，４１によって配線基板１０の剛性を十分に確保することができる。このため、配線基板１０全体を薄型化することができ、且つ、配線基板１０に反りやうねりが発生することを好適に抑制することができる。
（第２実施形態）
以下、図１７〜図１９に従って第２実施形態について説明する。この実施形態では、配線構造１２の製造方法が上記第１実施形態と異なっている。以下、第１実施形態との相違点を中心に説明する。先の図１〜図１６に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
図１７（ａ）に示す工程では、まず、図４〜図８に示した工程と同様に、配線構造１１に相当する構造体を形成し、その配線構造１１の最上層に形成された絶縁層３１の上面３１Ａ上及びビア配線３２の上端面３２Ａ上に配線層５０を形成する。続いて、絶縁層３１の上面３１Ａ上に、所定の箇所に貫通孔６０Ｘ（第２貫通孔）を有する絶縁層６０（第３絶縁層）を形成する。貫通孔６０Ｘは、配線層５０のうち当該配線層５０の上面の面積が大きい箇所を露出するように形成される。換言すると、絶縁層６０は、配線層５０のうちの微細配線部分を被覆するように形成されている。例えば、図１７（ａ）に示すように、貫通孔６０Ｘは、配線パターン５０Ａの表面全面を露出するとともに、配線パターン５０Ｂの上面の一部を露出するように形成される。その一方で、絶縁層６０は、配線パターン５０Ｂの一部を被覆するとともに、配線パターン５０Ｃの表面全面を被覆するように形成される。例えば、絶縁層６０の材料としては、フェノール系樹脂やポリイミド系樹脂等を主成分とする感光性の絶縁性樹脂を用いることができる。この絶縁層６０は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。なお、貫通孔６０Ｘを有する絶縁層６０は、図１１に示した絶縁層６１と同様の方法により形成することができる。
次に、図１７（ｂ）に示す工程では、図１０（ａ）に示した工程と同様に、絶縁層６０をマスクとして、配線パターン５０Ａ，５０ＢのＣｕ層（金属膜５３及び金属層５４）に対して選択的に粗化処理を施す（粗化工程）。この粗化処理により、絶縁層６０の貫通孔６０Ｘから露出された金属膜５３の側面が粗化面５３Ｒに形成され、貫通孔６０Ｘから露出された金属層５４の表面が粗化面５４Ｒに形成される。本工程の粗化処理は、粗化面５３Ｒ，５４Ｒの粗度が、配線層２２の粗度よりも小さく、且つ、絶縁層６０によって被覆された金属膜５３及び金属層５４の表面（つまり、平滑面５３Ｓ，５４Ｓ）の粗度よりも大きくなるように行われる。
続いて、図１８（ａ）に示す工程では、図１１に示した工程と同様に、絶縁層３１の上面３１Ａ上に、配線層５０及び絶縁層６０を被覆する絶縁層６１を形成する。この絶縁層６１には、配線層５０の上面の一部を露出する貫通孔６１Ｘ（第３貫通孔）が形成される。貫通孔６１Ｘは、貫通孔６０Ｘの底部に露出され、配線パターン５０Ｂのランドに形成された粗化面５４Ｒを露出するように形成される。貫通孔６１Ｘは、貫通孔６０Ｘと平面視で重なる位置に形成され、且つ貫通孔６０Ｘよりも平面形状が大きく形成される。すなわち、貫通孔６１Ｘの開口径は、貫通孔６０Ｘの開口径よりも大きく設定されている。このため、貫通孔６１Ｘからは、貫通孔６０Ｘ周辺に位置する絶縁層６０の上面が露出される。そして、貫通孔６０Ｘ，６１Ｘ内には、貫通孔６１Ｘの内側面と、貫通孔６１Ｘから露出された絶縁層６０の上面と、貫通孔６０Ｘの内側面とによって階段状の段差が形成される。ここで、貫通孔６０Ｘ，６１Ｘは、図１８（ａ）において下側（絶縁層３１側）から上側に向かうに連れて径が大きくなるテーパ状に形成されている。例えば、貫通孔６０Ｘ，６１Ｘは、下側の開口端の開口径が上側の開口端の開口径よりも小さくなる逆円錐台形状に形成されている。なお、絶縁層６０の材料と絶縁層６１の材料とは、異なる材料を用いてもよいし、同じ材料を用いてもよい。
このように、本実施形態では、粗化処理においてマスクとして使用した絶縁層６０を除去せずにそのまま残し、絶縁層３１の上面３１Ａ上に、絶縁層６０と絶縁層６１とからなる２段構造の絶縁層を形成する。このとき、配線層５０の表面の一部に粗化面５４Ｒ，５３Ｒが形成され、その粗化面５４Ｒ，５３Ｒが絶縁層６１によって被覆されるため、配線層５０の表面全面が平滑面である場合に比べて、絶縁層６１と配線層５０との密着性を向上させることができる。また、絶縁層３１の上面３１Ａ上に直接積層された絶縁層６０は、配線層５０の粗化面５４Ｒ，５３Ｒを被覆していないため、配線層５０と絶縁層６１との密着性に比べて、配線層５０と絶縁層６０との密着性は低い。但し、絶縁層６０は、粗化面５４Ｒ，５３Ｒを被覆する絶縁層６１によって被覆されるため、配線層５０に対して良好に密着させることができる。
続いて、図１８（ｂ）に示す工程では、図６（ａ）〜図８（ｂ）に示した工程と同様に、例えばセミアディティブ法により、貫通孔６０Ｘ，６１Ｘに充填されたビア配線と、そのビア配線を介して配線層５０と電気的に接続され、絶縁層６１の上面に積層された配線パターンとを有する配線層７０を形成する。このとき、階段状の段差を有する貫通孔６０Ｘ，６１Ｘに充填されたビア配線は、階段状の段差を有する。例えば、配線パターン７０Ｂのビア配線は、貫通孔６１Ｘの内側面と、貫通孔６１Ｘから露出された絶縁層６０の上面と、貫通孔６０Ｘの内側面と、貫通孔６０Ｘ，６１Ｘから露出された配線パターン５０Ｂの上面（粗化面５４Ｒ）とを連続的に被覆する金属膜７２と、金属膜７２の上面全面を被覆する金属膜７３とを有する。さらに、配線パターン７０Ｂのビア配線は、金属膜７３よりも内側の貫通孔６０Ｘ，６１Ｘを充填する金属層７４を有する。
次に、図１９に示す工程では、図１７に示した工程と同様に、絶縁層６１の上面に貫通孔６２Ｘを有する絶縁層６２を形成し、その絶縁層６２をマスクとして金属膜７３及び金属層７４に対して粗化処理を施す。なお、絶縁層６２の材料としては、絶縁層６０と同様の材料を用いることができる。また、絶縁層６２は、絶縁層６０と同様の方法により形成することができる。続いて、図１８（ａ）に示した工程と同様に、絶縁層６１の上面に、絶縁層６２及び配線層７０を被覆し、配線パターン７０Ｂの上面の一部（粗化面７４Ｒ）を露出する貫通孔６３Ｘを有する絶縁層６３を形成する。次いで、図１８（ｂ）に示した工程と同様に、貫通孔６２Ｘ，６３Ｘに充填され、階段状の段差を有するビア配線と、そのビア配線を介して配線層７０と電気的に接続され、絶縁層６３の上面に積層された配線パターンとを有する配線層８０を形成する。
次に、図１７に示した工程と同様に、絶縁層６３の上面に貫通孔６４Ｘを有する絶縁層６４を形成し、その絶縁層６４をマスクとして金属膜８３及び金属層８４に対して粗化処理を施す。なお、絶縁層６４の材料としては、絶縁層６０と同様の材料を用いることができる。また、絶縁層６４は、絶縁層６０と同様の方法により形成することができる。続いて、図１８（ａ）に示した工程と同様に、絶縁層６３の上面に、絶縁層６４及び配線層８０を被覆し、配線パターン８０Ｂの上面の一部（粗化面８４Ｒ）を露出する貫通孔６５Ｘを有する絶縁層６５を形成する。次いで、図１８（ｂ）に示した工程と同様に、貫通孔６４Ｘ，６５Ｘに充填され、階段状の段差を有するビア配線と、そのビア配線を介して配線層８０と電気的に接続され、絶縁層６５の上面に積層された配線パターンとを有する配線層９０を形成する。
以上の製造工程により、絶縁層３１の上面３１Ａ上に配線構造１２を積層することができる。このとき、配線構造１２では、配線層５０と配線層７０との間に、絶縁層６０，６１からなる２段構造の層間絶縁層が形成され、配線層７０と配線層８０との間に、絶縁層６２，６３からなる２段構造の層間絶縁層が形成されている。また、配線構造１２では、配線層８０と配線層９０との間に、絶縁層６４，６５からなる２段構造の層間絶縁層が形成されている。さらに、配線層５０，７０，８０が有するビア配線はいずれも階段状の段差を有するように形成されている。
以上説明した実施形態によれば、第１実施形態の（１）〜（６）の効果に加えて以下の効果を奏することができる。
（７）貫通孔６０Ｘ，６１Ｘを充填して階段状の段差が形成されたビア配線を有する配線層７０を形成するようにした。これにより、配線層７０（ビア配線）と絶縁層６０，６１との接触面積を増加させることができるため、配線層７０（ビア配線）と絶縁層６０，６１との密着性を向上させることができる。
なお、上記第２実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記第２実施形態における２段構造の絶縁層６０，６１では、貫通孔６１Ｘを貫通孔６０Ｘの平面形状よりも大きく形成することにより、貫通孔６０Ｘ，６１Ｘ内に階段状の段差を形成するようにしたが、絶縁層６０，６１による２段構造はこれに限定されない。
例えば図２０（ａ）に示すように、絶縁層６１の貫通孔６１Ｘを、貫通孔６０Ｘの平面形状よりも小さく形成し、貫通孔６０Ｘの内側面を被覆するように絶縁層６１を形成するようにしてもよい。この場合には、絶縁層６１の一部が、貫通孔６０Ｘ内に形成される。このため、貫通孔６１Ｘの底部には、貫通孔６０Ｘの底部に露出する粗化面５４Ｒの一部が露出される。さらに、２段構造の絶縁層６０，６１を形成した後には、図２０（ｂ）に示すように、貫通孔６１Ｘに充填されたビア配線と、そのビア配線を介して配線層５０と電気的に接続され、絶縁層６１の上面に積層された配線パターンとを有する配線層７０が形成される。このとき、配線パターン７０Ｂのビア配線は、貫通孔６１Ｘの内側面と、貫通孔６１Ｘから露出された配線パターン５０Ｂの上面（粗化面５４Ｒ）とを連続的に被覆する金属膜７２と、金属膜７２の上面全面を被覆する金属膜７３と、金属膜７３よりも内側の貫通孔６１Ｘを充填する金属層７４とを有する。
このような構造であっても、上記第１実施形態と同様の効果を奏することができる。
（第３実施形態）
以下、図２１〜図２３に従って第３実施形態について説明する。この実施形態では、配線構造１２の製造方法が上記第１実施形態と異なっている。以下、第１実施形態との相違点を中心に説明する。先の図１〜図２０に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
図２１（ａ）に示す工程では、まず、図４〜図８に示した工程と同様に、配線構造１１に相当する構造体を形成し、その配線構造１１の最上層に形成された絶縁層３１の上面３１Ａ上及びビア配線３２の上端面３２Ａ上に配線層５０を形成する。
次に、図２１（ｂ）に示す工程では、配線層５０のうち金属膜５３及び金属層５４（例えば、Ｃｕ層）に対して選択的に粗化処理を施す（粗化工程）。この粗化処理により、金属膜５３の側面全面が粗化面５３Ｒに形成され、金属層５４の上面全面及び側面全面が粗化面５４Ｒに形成される。このとき、金属膜５２に対して金属膜５３及び金属層５４が選択的に粗化されるため、粗化処理により金属膜５３及び金属層５４の表面の一部がエッチング除去されると、金属膜５２の外縁部に突出部５２Ｔが形成される。例えば、粗化前の金属膜５３及び金属層５４の表面の粗度が表面粗さＲａ値で１〜５０ｎｍ程度であるのに対し、粗化処理により金属膜５３及び金属層５４の表面（つまり、粗化面５３Ｒ，５４Ｒ）の粗度を表面粗さＲａ値で１００〜１５０ｎｍ程度とすることができる。換言すると、本工程では、金属膜５３及び金属層５４の表面の粗度が、表面粗さＲａ値で１００〜１５０ｎｍとなるように粗化が行われる。但し、粗化面５３Ｒ，５４Ｒの粗度は、配線層２２の表面の粗度より小さい。すなわち、本工程の粗化処理は、金属層５４及び金属膜５３の表面の粗度が、配線層２２の表面の粗度よりも小さくなる範囲内で行われる。
続いて、図２２（ａ）に示す工程では、絶縁層３１の上面３１Ａ上に、配線層５０の上面の一部を露出する貫通孔６１Ｘを有する絶縁層６１を形成する。このとき、配線層５０の金属膜５３及び金属層５４の表面全面に粗化面５３Ｒ，５４Ｒが形成されているため、配線層５０の表面全面が平滑面である場合に比べて、絶縁層６１と配線層５０との密着性を向上させることができる。
次いで、図２２（ｂ）に示す工程では、図６（ａ）〜図８（ｂ）に示した工程と同様に、例えばセミアディティブ法により、貫通孔６１Ｘに充填されたビア配線と、そのビア配線を介して配線層５０と電気的に接続され、絶縁層６１の上面に積層された配線パターンとを有する配線層７０（第３配線層）を形成する。その後、図２１（ｂ）に示した工程と同様に、配線層７０のうち金属膜７３及び金属層７４（例えば、Ｃｕ層）に対して選択的に粗化処理を施す。これにより、金属膜７３の側面全面が粗化面７３Ｒに形成され、金属層７４の上面全面及び側面全面が粗化面７４Ｒに形成され、金属膜７２の外縁部に突出部７２Ｔが形成される。
図２３に示す工程では、図２２に示した工程を繰り返し実行することにより、絶縁層６１上に、絶縁層６３と、配線層８０と、絶縁層６５と、配線層９０とを順に積層する。このとき、配線層８０では、金属膜８３の側面全面が粗化面８３Ｒに形成され、金属層８４の表面全面が粗化面８４Ｒに形成され、金属膜８２の外縁部に突出部８２Ｔが形成されている。
以上の製造工程により、絶縁層３１の上面３１Ａ上に配線構造１２を積層することができる。本例の配線構造１２内の配線層５０，７０，８０は、金属膜５３，７３，８３の側面全面が粗化面５３Ｒ，７３Ｒ，８３Ｒに形成され、金属層５４，７４，８４の表面全面が粗化面５４Ｒ，７４Ｒ，８４Ｒに形成され、金属膜５２，７２，８２の外縁部に突出部５２Ｔ，７２Ｔ，８２Ｔが形成された配線パターンのみを有している。ここで、金属膜５２，７２，８２の材料としては、例えば、金属膜５３，７３，８３及び金属層５４，７４，８４を構成する金属（例えば、Ｃｕ）よりもエレクトロマイグレーション耐性の高い金属を用いることが好ましい。このような金属膜５２，７２，８２の材料としては、例えば、チタン（Ｔｉ）やＴｉ合金を好適に用いることができる。
ところで、配線構造１２内において配線層５０，７０，８０の微細化が進むと、隣り合う配線間でエレクトロマイグレーションが発生し易く、配線間でショート（短絡）を引き起こし、絶縁信頼性が損なわれるという問題がある。また、エレクトロマイグレーションに起因して配線の一部が破断（断線）するという問題もある。このエレクトロマイグレーションは、配線層５０，７０，８０（特に、Ｃｕからなる金属膜５３，７３，８３）と絶縁層３１，６１，６３との界面で生じる。そこで、本実施形態の配線層５０では、エレクトロマイグレーション耐性の高いＴｉからなる金属膜５２の外縁部をＣｕ層（金属膜５３及び金属層５４）よりも外側に突出させるように形成した。これにより、金属膜５３と絶縁層３１との間に金属膜５２を介在させることができるため、金属膜５３と絶縁層３１との間でエレクトロマイグレーションが発生することを好適に抑制できる。さらに、金属膜５２を構成するチタンは、銅よりも不動態になりやすいため、金属膜５３（Ｃｕ）と絶縁層３１との界面に比べて、金属膜５２と絶縁層３１との界面ではエレクトロマイグレーションの発生を抑制できる。なお、配線層７０，８０についても配線層５０と同様の構造を採用した。したがって、配線層５０，７０，８０の微細化が進んだ場合であっても、エレクトロマイグレーションに起因した問題が発生することを好適に抑制できる。このことを示す評価結果例を図２４に示している。
図２４（ａ）は、突出部５２Ｔを有する金属膜５２（Ｔｉ）と金属膜５３（Ｃｕ）と金属層５４（Ｃｕ）とを有する配線層５０（実施例サンプル）に対して環境負荷試験としてＨＡＳＴ試験（不飽和加圧蒸気試験）を実施した後、隣り合う配線層５０間の絶縁抵抗を測定した評価結果を示している。これに対し、図２４（ｂ）は、突出部５２Ｔを有さず、金属膜５２（Ｔｉ）と金属膜５３（Ｃｉ）と金属層５４（Ｃｕ）との側面が面一に形成された配線層５０（比較例サンプル）に対してＨＡＳＴ試験を実施した後、隣り合う配線層５０間の絶縁抵抗を測定した評価結果を示している。
評価方法としては、実施例サンプル及び比較例サンプルについて、初期時と、ＨＡＳＴ試験を所定時間（２４時間、４８時間、９６時間）行った後に、隣り合う配線層５０間の絶縁抵抗を絶縁抵抗計により測定した。ＨＡＳＴ試験の条件は、炉内の温度を１３０℃、湿度を８５％、印加電圧を３．５Ｖとした。
図２４の結果から明らかなように、実施例サンプル（図２４（ａ）参照）では、ＨＡＳＴ試験を行った場合であっても、比較例サンプル（図２４（ｂ）参照）に比べて、配線層５０間の絶縁抵抗を高く維持することができる。この結果から、金属膜５２の外縁部に突出部５２Ｔを設けることにより、配線層５０にエレクトロマイグレーションが発生することを好適に抑制できることが分かる。
以上説明した実施形態によれば、第１実施形態の（１）、（３）〜（６）の効果に加えて以下の効果を奏することができる。
（８）配線層５０，７０，８０を、金属膜５２，７２，８２の外縁部に突出部５２Ｔ，７２Ｔ，８２Ｔが形成された配線パターンのみから構成するようにした。これにより、配線層５０，７０，８０にエレクトロマイグレーションが発生することを好適に抑制することができる。
なお、上記第１及び第２実施形態においても、第３実施形態の（８）の効果と同様の効果を奏することができる。
（第４実施形態）
以下、図２５〜図２８に従って第４実施形態について説明する。この実施形態では、配線構造１２の製造方法が上記第１実施形態と異なっている。以下、第１実施形態との相違点を中心に説明する。先の図１〜図２４に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
図２５（ａ）に示す工程では、まず、図４〜図８に示した工程と同様に、配線構造１１に相当する構造体を形成し、その配線構造１１の最上層に形成された絶縁層３１の上面３１Ａ上及びビア配線３２の上端面３２Ａ上に配線層５０を形成する。
次に、図２５（ｂ）に示す工程では、配線層５０の表面（上面及び側面）全面と配線層５０から露出する絶縁層３１の上面３１Ａ全面を被覆する保護膜５５を形成する。このとき、配線層５０の表面は、粗化処理が施されておらず、表面粗度の小さい平滑面になっている。このため、保護膜５５は、表面粗度の小さい平滑面である配線層５０の表面（上面及び側面）上に形成される。この保護膜５５は、例えば、配線層５０と絶縁層３１との間でエレクトロマイグレーションが発生することを抑制する機能を有している。このような保護膜５５の材料としては、例えば、金属膜５３及び金属層５４を構成する金属（例えば、Ｃｕ）よりもエレクトロマイグレーション耐性の高い材料を用いることが好ましい。例えば、保護膜５５としては、ＳｉＮ膜、ＮｉＰめっき膜やアルミナ（Ａｌ２Ｏ３）膜を用いることができる。保護膜５５は、例えば、分子レベルでの均一な薄膜形成が可能なＡＬＤ（Atomic Layer Deposition）を用いて形成することができる。また、保護膜５５は、例えば、ＣＶＤ（chemical vapor deposition）を用いて形成することもできる。
続いて、図２６（ａ）に示す工程では、図８（ｂ）に示した工程と同様に、絶縁層３１の上面３１Ａ上に、所定の箇所に開口パターン１１２Ｘを有するレジスト層１１２を形成する。開口パターン１１２Ｘは、配線層５０のうち当該配線層５０の上面の面積が大きい配線層５０の表面上に形成された保護膜５５を露出するように形成される。例えば、ベタパターンである配線パターン５０Ａの表面上に形成された保護膜５５を露出するとともに、配線パターン５０Ｂが有するランドを被覆するように形成された保護膜５５を露出するように形成される。その一方で、レジスト層１１２は、配線パターン５０Ｂのランド以外の微細なパターンの表面上に形成された保護膜５５を被覆するとともに、配線パターン５０Ｃの表面上に形成された保護膜５５を被覆するように形成される。また、レジスト層１１２は、微細配線部分である配線パターン５０Ｂ，５０Ｃの周辺に位置する絶縁層３１の上面３１Ａを被覆するように形成される。
次いで、図２６（ｂ）に示す工程では、レジスト層１１２をマスクとして、そのレジスト層１１２から露出された保護膜５５を除去する。保護膜５５は、例えば、ドライエッチングやウェットエッチングにより除去することができる。例えば、保護膜５５をエッチング除去する場合には、金属膜５２，５３及び金属層５４に対して保護膜５５が選択的にエッチングされるようにエッチング液等の条件が設定されている。このように、レジスト層１１２は、保護膜５５が必要な部分（ここでは、微細配線部分）を被覆するようにパターニングされている。
次に、図２７（ａ）に示す工程では、図１０（ａ）に示した工程と同様に、レジスト層１１２をマスクとして、配線層５０（配線パターン５０Ａ，５０Ｂ）のうちＣｕ層（金属層５４及び金属膜５３）に対して粗化処理を施す。この粗化処理により、レジスト層１１２から露出された配線層５０の金属膜５３の側面全面が粗化面５３Ｒに形成され、金属層５４の上面全面及び側面全面が粗化面５４Ｒに形成される。また、粗化処理により金属膜５３及び金属層５４の表面の一部がエッチング除去されると、金属膜５２の外縁部に突出部５２Ｔが形成される。このとき、レジスト層１１２及び保護膜５５に被覆された配線層５０（配線パターン５０Ｂの一部及び配線パターン５０Ｃ）の表面は粗化されずに平滑面に維持される。例えば、配線パターン５０Ｃの金属膜５３の側面全面が平滑面５３Ｓに維持され、配線パターン５０Ｃの金属層５４の表面全面が平滑面５４Ｓに維持される。そして、このような平滑面である配線パターン５０Ｃの表面上に保護膜５５が形成された状態となる。この保護膜５５は、微細配線部分である配線パターン５０Ｂの一部と配線パターン５０Ｃとの周辺に位置する絶縁層３１の上面３１Ａを被覆するように形成されている。
なお、本例では、レジスト層１１２を除去せずにそのままマスクとして利用したが、レジスト層１１２を除去した後に粗化処理を施すようにしてもよい。この場合には、保護膜５５がマスクとして利用される。
その後、レジスト層１１２を例えばアルカリ性の剥離液により除去する。
続いて、図２７（ｂ）に示す工程では、絶縁層３１の上面３１Ａ上に、配線層５０の上面の一部を露出する貫通孔６１Ｘを有する絶縁層６１を形成する。このとき、配線層５０の表面の一部に粗化面５４Ｒ，５３Ｒが形成されているため、配線層５０の表面全面が平滑面である場合に比べて、絶縁層６１と配線層５０との密着性を向上させることができる。
次に、図２８に示す工程では、図６（ａ）〜図８（ｂ）に示した工程と同様に、例えばセミアディティブ法により、貫通孔６１Ｘに充填されたビア配線と、そのビア配線を介して配線層５０と電気的に接続され、絶縁層６１の上面に積層された配線パターンとを有する配線層７０を形成する。続いて、図２５（ｂ）〜図２７（ｂ）に示した工程と同様に、微細配線部分である配線パターン７０Ｂの一部と配線パターン７０Ｃの表面（例えば、平滑面７４Ｓ，７３Ｓ）上に保護膜７５を形成し、保護膜７５から露出された配線層７０に対して粗化処理を施す。
次に、絶縁層６１の上面に、配線層７０の上面の一部を露出する貫通孔６３Ｘを有する絶縁層６３を形成する。続いて、例えばセミアディティブ法により、貫通孔６３Ｘに充填されたビア配線と、そのビア配線を介して配線層７０と電気的に接続され、絶縁層６３の上面に積層された配線パターンとを有する配線層８０を形成する。次いで、微細配線部分である配線パターン８０Ｂの一部と配線パターン８０Ｃの表面（例えば、平滑面８４Ｓ，８３Ｓ）上に保護膜８５を形成し、保護膜８５から露出された配線層８０に対して粗化処理を施す。
次に、絶縁層６３の上面に、配線層８０の上面の一部を露出する貫通孔６５Ｘを有する絶縁層６５を形成する。続いて、貫通孔６５Ｘに充填されたビア配線と、そのビア配線を介して配線層８０と電気的に接続され、絶縁層６５の上面に積層されたパッドＰ１とを有する配線層９０を形成する。
以上の製造工程により、絶縁層３１の上面３１Ａ上に配線構造１２を積層することができる。
以上説明した実施形態によれば、第１実施形態の（１）〜（６）の効果に加えて以下の効果を奏することができる。
（９）配線層５０のうち表面積の小さい微細配線部分の配線パターン（例えば、配線パターン５０Ｃ）の表面を平滑面に形成し、その平滑面上に保護膜５５を形成するようにした。これにより、金属膜５３と絶縁層３１との間に保護膜５５をそれぞれ介在させることができるため、金属膜５３と絶縁層３１との間でエレクトロマイグレーションが発生することを好適に抑制できる。なお、配線層７０，８０についても配線層５０と同様の構造を採用した。したがって、配線層５０，７０，８０の微細化が進んだ場合であっても、エレクトロマイグレーションに起因した問題が発生することを好適に抑制できる。
また、微細配線部分の配線パターン５０Ｃ，７０Ｃ，８０Ｃの表面が粗化されずに平滑面に形成されている。その一方で、配線層５０，７０，８０のうち、ベタパターン（電源プレーンやＧＮＤプレーン等）やランド等の表面積が大きい領域の配線層５０，７０，８０の表面が粗化面に形成されている。これらにより、配線層５０，７０，８０と絶縁層６１，６３，６５との密着性を向上させつつも、配線層５０，７０，８０の微細配線部分の抵抗値が上昇するという問題の発生を好適に抑制できる。
（第１〜第４実施形態の変形例）
なお、上記第１〜第４実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・図２９に示すように、上記各実施形態における配線層５０（金属層５４）の上面（粗化面５４Ｒ）を山なりに形成するようにしてもよい。すなわち、本例の配線層５０の上面（粗化面５４Ｒ）は、周縁部から中央部に向かうに連れて上方に盛り上がるように湾曲して形成されている。なお、配線層７０，８０についても同様に変更することができる。
・上記第１実施形態では、平滑面５３Ｓ，５４Ｓの直下に形成された金属膜５２の側面を、金属膜５３の側面（平滑面５３Ｓ）と金属層５４の側面（平滑面５４Ｓ）と略面一になるように形成したが、これに限定されない。
例えば図３０に示すように、平滑面５３Ｓ，５４Ｓの直下に形成された金属膜５２の側面を、金属膜５３及び金属層５４の側面（平滑面５３Ｓ，５４Ｓ）から内側に後退するように形成してもよい。このように金属膜５３及び金属層５４の側面よりも内側に凹む金属膜５２は、例えば、金属膜５３及び金属層５４をエッチングマスクとして、金属膜５２をエッチング除去する際の処理時間等を調整することにより形成することができる。例えば、過酸化水素水とリン酸との混合液等をエッチング液として使用するウェットエッチングによって不要な金属膜５２を除去すると、金属膜５３及び金属層５４のマスク効果によるサイドエッチング及びアンダーカットにより、金属膜５２の外縁部を金属膜５３の側面から内側に後退するように形成することができる。この場合には、金属膜５３の外縁部が下層の金属膜５２から外側にはみ出した構造、いわゆるオーバーハング構造が形成される。さらに、オーバーハング構造の下に絶縁層６１が入り込むように形成されるため、絶縁層６１が配線層５０から剥離されることを好適に抑制できる。なお、図３０に示すように、配線層７０，８０についても同様に変更することができる。また、上記第２及び第４実施形態の配線基板１２における配線層５０，７０，８０についても同様に変更することができる。
・上記第４実施形態では、配線層５０の表面のうち粗化処理の施されていない平滑面上に保護膜５５を形成するようにしたが、保護膜５５の形成位置は特に限定されない。
例えば図３１（ａ）に示すように、配線層５０が有する粗化面５４Ｒ，５３Ｒを被覆するように保護膜５５を形成してもよい。この場合の保護膜５５の表面（上面及び側面）は、粗化面５４Ｒ，５３Ｒの凹凸に倣って粗化面５５Ｒに形成されている。このため、粗化面５５Ｒの粗度は、例えば粗化面５４Ｒ，５３Ｒの粗度と同様に、１００〜１５０ｎｍ程度となる。このような保護膜５５を形成することにより、絶縁層６１と配線層５０との密着性を向上させることができる。以下に、粗化面５４Ｒ，５３Ｒ上に保護膜５５としてＡｌ２Ｏ３膜を形成した場合の製造方法について説明する。
まず、図３１（ａ）に示す工程では、先の図１０（ａ）に示した工程において配線層５０の所要箇所に対して粗化処理を施して粗化面５４Ｒ，５３Ｒを形成した後に、それら粗化面５４Ｒ，５３Ｒを被覆する保護膜５５を形成する。この保護膜５５は、例えば、ＡＬＤを用いて形成することができる。その後、レジスト層１１２を例えばアルカリ性の剥離液により除去する。
続いて、図３１（ｂ）に示す工程では、絶縁層３１の上面３１Ａ上に、保護膜５５を有する配線層５０の上面の一部を露出する貫通孔６１Ｘを有する絶縁層６１を形成する。ここでは、配線パターン５０Ｂのランドに形成された保護膜５５の上面の一部が貫通孔６１Ｘから露出される。このとき、配線層５０の表面の一部に粗化面５５Ｒが形成されているため、配線層５０の表面全面が平滑面である場合に比べて、絶縁層６１と配線層５０との密着性を向上させることができる。
次いで、図３１（ｃ）に示す工程では、貫通孔６１Ｘから露出する保護膜５５を除去し、貫通孔６１Ｘの底部に金属層５４の上面（粗化面５４Ｒ）の一部を露出させる。この保護膜５５の除去は、例えば、プラズマ処理により行うことができる。その後、例えば図１２に示した工程と同様に、セミアディティブ法により、貫通孔６１Ｘに充填されたビア配線と、そのビア配線を介して配線層５０と電気的に接続され、絶縁層６１の上面に積層された配線パターンとを有する配線層７０が形成される。なお、配線層７０，８０についても同様に、配線層７０における粗化面７４Ｒ，７３Ｒ上に保護膜７５を形成し、配線層８０における粗化面８４Ｒ，８３Ｒ上に保護膜８５を形成するようにしてもよい。
・あるいは、平滑面５３Ｓ，５４Ｓ上及び粗化面５３Ｒ，５４Ｒ上の双方に保護膜５５を形成するようにしてもよい。同様に、平滑面７３Ｓ，７４Ｓ上及び粗化面７３Ｒ，７４Ｒ上に保護膜７５を形成し、平滑面８３Ｓ，８４Ｓ上及び粗化面８３Ｒ，８４Ｒ上に保護膜８５を形成するようにしてもよい。
・図３２に示すように、配線基板１０の最上層に形成された絶縁層６５の上面に、ソルダレジスト層１４を形成するようにしてもよい。すなわち、半導体チップ１０１が搭載されるチップ搭載面側の絶縁層６５上にもソルダレジスト層１４を形成するようにしてもよい。
図３３に示すように、ソルダレジスト層１４は、例えば、１個又は複数（図３３では、２個）の半導体チップ１０１が搭載されたチップ搭載領域を囲むように枠状に形成されている。
・上記第１〜第４実施形態の配線層５０では、例えば、同一平面上に、配線パターン５０Ａと配線パターン５０Ｂと配線パターン５０Ｃとを形成するようにした。これに限らず、例えば、配線層５０は、配線パターン５０Ｃと配線パターン５０Ａのみを有するようにしてもよいし、配線パターン５０Ｃと配線パターン５０Ｂのみを有するようにしてもよい。すなわち、配線パターン５０Ａ及び配線パターン５０Ｂのいずれか一方を省略するようにしてもよい。
（第５実施形態）
以下、図３４に従って第５実施形態について説明する。この実施形態の配線基板１０Ａは、配線構造１１が配線構造１１Ａに置換された点が上記第１実施形態と異なっている。以下、第１実施形態との相違点を中心に説明する。先の図１〜図３２に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
図３４に示すように、配線基板１０Ａは、配線構造１１Ａ（第１配線構造）と、配線構造１１Ａの上側に積層された配線構造１２と、配線構造１１Ａの下側に積層されたソルダレジスト層１３とを有している。
配線構造１１Ａは、配線構造１２よりも配線密度の低い配線層が形成された低密度配線層である。コア基板２０の上面２０Ａ上には、配線層２２を被覆する絶縁層３３と、配線層３４と、絶縁層３５と、配線層３６と、絶縁層３１と、ビア配線３２とが順に積層されている。コア基板２０の下面２０Ｂ上には、配線層２３を被覆する絶縁層４３と、配線層４４と、絶縁層４５と、配線層４６と、絶縁層４１と、配線層４２とが順に積層されている。
絶縁層３３，３５，３１，４３，４５，４１の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂などの熱硬化性樹脂を主成分とする非感光性の絶縁性樹脂を用いることができる。これら絶縁層３３，３５，３１，４３，４５，４１は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。配線層３４，３６，４４，４６，４２及びビア配線３２の材料としては、例えば、銅や銅合金を用いることができる。また、絶縁層３３，３５，３１，４３，４５，４１の厚さは、例えば、２０〜４５μｍ程度とすることができる。配線層３４，３６，４４，４６，４２の厚さは、例えば、１５〜３５μｍ程度とすることができる。配線層３４，３６，４４，４６，４２のラインアンドスペース（Ｌ／Ｓ）は、例えば、２０μｍ／２０μｍ程度とすることができる。配線層３４，３６，４４，４６，４２の表面の粗度は、例えば、表面粗さＲａ値で２００ｎｍ以上とすることができる。
絶縁層３３には、所要の箇所に、当該絶縁層３３を厚さ方向に貫通して配線層２２の上面の一部を露出する貫通孔３３Ｘが形成されている。絶縁層３５には、所要の箇所に、当該絶縁層３５を厚さ方向に貫通して配線層３４の上面の一部を露出する貫通孔３５Ｘが形成されている。絶縁層３１には、所要の箇所に、当該絶縁層３１を厚さ方向に貫通して配線層３６の上面の一部を露出する貫通孔３１Ｘが形成されている。これら貫通孔３３Ｘ，３５Ｘ，３１Ｘは、図３４において下側（コア基板２０側）から上側（配線構造１２側）に向かうに連れて径が大きくなるテーパ状に形成されている。配線層３４は、貫通孔３３Ｘに充填され、配線層２２と電気的に接続されたビア配線を有している。配線層３６（第１配線層）は、貫通孔３５Ｘに充填され、配線層３４と電気的に接続されたビア配線を有している。ビア配線３２は、貫通孔３１Ｘに充填され、配線層３６と電気的に接続されている。
そして、絶縁層３１の上面３１Ａ上及びビア配線３２の上端面３２Ａ上には、配線構造１２が積層されている。このとき、上記第１実施形態と同様に、上面３１Ａ及び上端面３２Ａは研磨面である。
一方、絶縁層４３には、所要の箇所に、当該絶縁層４３を厚さ方向に貫通して配線層２３の下面の一部を露出する貫通孔４３Ｘが形成されている。絶縁層４５には、所要の箇所に、当該絶縁層４５を厚さ方向に貫通して配線層４４の下面の一部を露出する貫通孔４５Ｘが形成されている。絶縁層４１には、所要の箇所に、当該絶縁層４１を厚さ方向に貫通して配線層４６の下面の一部を露出する貫通孔４１Ｘが形成されている。これら貫通孔４３Ｘ，４５Ｘ，４１Ｘは、図３４において上側（コア基板２０側）から下側（ソルダレジスト層１３側）に向かうに連れて径が大きくなるテーパ状に形成されている。配線層４４は、貫通孔４３Ｘに充填され、配線層２３と電気的に接続されたビア配線を有している。配線層４６は、貫通孔４５Ｘに充填され、配線層４４と電気的に接続されたビア配線を有している。配線層４２は、貫通孔４１Ｘに充填され、配線層４６と電気的に接続されたビア配線を有している。
このようにコア基板２０の上下両面に絶縁層と配線層とが複数層積層された場合であっても、上記第１実施形態の（１）〜（５）の効果と同様の効果を奏することができる。
（第６実施形態）
以下、図３５に従って第６実施形態を説明する。この実施形態の配線基板１０Ｂは、配線構造１１が配線構造１１Ｂに置換され、配線構造１２が配線構造１２Ｂに置換された点が上記第１実施形態と異なっている。以下、第１実施形態との相違点を中心に説明する。なお、先の図１〜図３４に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
図３５に示すように、配線基板１０Ｂは、配線構造１１Ｂ（第１配線構造）と、配線構造１１Ｂの上側に積層された配線構造１２Ｂ（第２配線構造）と、配線構造１１Ｂの下側に積層されたソルダレジスト層１３とを有している。
配線構造１１Ｂは、絶縁層と配線層とが多層に積層された積層構造を有しない配線構造であり、配線構造１２Ｂよりも配線密度の低い配線層が形成された低密度配線層である。この配線構造１１Ｂでは、コア基板２０の上面２０Ａに絶縁層３７のみが積層され、コア基板２０の下面２０Ｂに絶縁層４７及び配線層４８が積層されている。絶縁層３７，４７の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂などの熱硬化性樹脂を主成分とする非感光性の絶縁性樹脂を用いることができる。これら絶縁層３７，４７は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。配線層４８の材料としては、例えば、銅や銅合金を用いることができる。また、絶縁層３７と絶縁層４７とは、例えば、同一の厚さとすることができる。例えば、絶縁層３７，４７の厚さは、２０〜４５μｍ程度とすることができる。配線層４８の厚さは、例えば、１５〜３５μｍ程度とすることができる。
コア基板２０、絶縁層３７及び絶縁層４７には、それらコア基板２０及び絶縁層３７，４７を厚さ方向に貫通する貫通孔２０Ｙが形成されている。この貫通孔２０Ｙには、貫通電極２１が形成されている。貫通電極２１は、例えば、貫通孔２０Ｙを充填するように形成されている。貫通電極２１の上端面は絶縁層３７の上面から露出され、貫通電極２１の下端面は絶縁層４７の下面から露出されている。例えば、貫通電極２１の上端面は絶縁層３７の上面と略面一になるように形成され、貫通電極２１の下端面は絶縁層４７の下面と略面一になるように形成されている。そして、貫通電極２１の上端面は、配線構造１２Ｂ内の配線層７０が有するビア配線Ｖ１と直接接合されている。貫通電極２１の下端面は、配線層４８と直接接合されている。
配線構造１２Ｂは、配線層５０を有さず、ビア配線Ｖ１の下端面が貫通電極２１の上端面と直接接合されている。絶縁層６１は、絶縁層３７の上面全面を被覆するように形成されている。絶縁層６１の上面には、ビア配線Ｖ１を有する配線層７０が積層されている。
ソルダレジスト層１３は、絶縁層４７の下面に、最下層の配線層４８を被覆するように形成されている。ソルダレジスト層１３には、最下層の配線層４８の一部を外部接続用パッドＰ２として露出させるための開口部１３Ｘが形成されている。ソルダレジスト層１３の厚さ（絶縁層４７の下面からソルダレジスト層１３の下面までの厚さ）は、配線構造１２Ｂの厚さ（絶縁層３７の上面から絶縁層６５の上面までの厚さ）と等しい、又は配線構造１２Ｂの厚さよりも厚く設定されている。
このように配線構造１１Ｂが絶縁層と配線層とが多層に積層された積層構造を有しない場合であっても、上記第１実施形態の（１）〜（５）の効果と同様の効果を奏することができる。
（第７実施形態）
以下、図３６に従って第７実施形態を説明する。この実施形態の配線基板１０Ｃは、最上層の配線層の構造が上記第５実施形態と異なっている。以下、第５実施形態との相違点を中心に説明する。なお、先の図１〜図３５に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
図３６に示すように、配線基板１０Ｃでは、図３４に示した配線基板１０Ａにおける最上層に、パッドＰ１を有する配線層９０と併せて、他の配線基板や他の半導体装置と電気的に接続される接続パッドＰ３を有する配線層９５を設けるようにした。
配線層９５は、貫通孔６５Ｙ内に形成されている。ここで、貫通孔６５Ｙは、絶縁層６５を厚さ方向に貫通して配線層８０の上面の一部を露出するように形成されている。貫通孔６５Ｙは、貫通孔６５Ｘよりも外側の領域に形成されている。各貫通孔６５Ｙは、例えば、上側の開口端の開口径が下側の開口端の開口径よりも大きくなる逆円錐台形状に形成されている。また、貫通孔６５Ｙは、貫通孔６５Ｘよりもアスペクト比が小さい値に設定されている。貫通孔６５Ｘのアスペクト比は、例えば０．０５〜０．１程度とすることができ、貫通孔６５Ｙのアスペクト比は、例えば０．０１〜０．０２程度とすることができる。
配線層９５は、アスペクト比の小さい貫通孔６５Ｙの内側面及び底面に沿って形成されるとともに、貫通孔６５Ｙ内から絶縁層６５の上面に延出するように形成されている。すなわち、配線層９５は、貫通孔６５Ｙ内に形成された凹状の接続パッドＰ３を有している。
接続パッドＰ３は、例えば、パッドＰ１よりも外側の領域に形成されている。複数の接続パッドＰ３は、例えば、最上層の絶縁層６５の上面に平面視でペリフェラル状に配置されている。各接続パッドＰ３の平面形状は、任意の形状及び任意の大きさとすることができる。各接続パッドＰ３の平面形状は、例えば、パッドＰ１の平面形状よりも大きく形成されている。例えば、各接続パッドＰ３の平面形状は、直径が１２０〜１７０μｍ程度の円形状とすることができる。
このように最上層の配線層に接続パッドＰ３を設けた場合であっても、上記第１実施形態の（１）〜（５）の効果と同様の効果を奏することができる。
次に、図３７〜図３９に従って、配線基板１０Ｃの適用例について説明する。
（適用例１）
まず、図３７に従って、配線基板１０Ｃに他の半導体パッケージ２００を搭載した半導体装置１２０について説明する。
半導体装置１２０は、配線基板１０Ｃと、配線基板１０Ｃに実装された一つ又は複数（図３７では、２つ）の半導体チップ１０１と、配線基板１０Ｃに積層接合された半導体パッケージ２００と、外部接続端子１０６とを有している。
次に、半導体パッケージ２００の構造について簡単に説明する。
半導体パッケージ２００は、配線基板２１０と、その配線基板２１０に実装された一つ又は複数の半導体チップ２２０と、配線基板２１０と半導体チップ２２０との間に形成されたアンダーフィル樹脂２２５とを有している。
配線基板２１０は、コア基板２１１と、コア基板２１１に設けられた貫通電極２１２と、コア基板２１１の下面に形成された最下層の配線層２１３と、コア基板２１１の上面に形成された最上層の配線層２１４と、ソルダレジスト層２１５，２１６とを有している。配線層２１３，２１４は、貫通電極２１２を介して相互に電気的に接続されている。
ソルダレジスト層２１５は、配線層２１３の一部を覆うようにコア基板２１１の下面に積層されている。ソルダレジスト層２１５には、配線層２１３の一部を接続パッドＰ４として露出させるための開口部２１５Ｘが形成されている。この接続パッドＰ４は、配線基板１０Ｃの接続パッドＰ３と電気的に接続されるパッドであり、接続パッドＰ３の各々に対向するように設けられている。
ソルダレジスト層２１６は、配線層２１４の一部を覆うようにコア基板２１１の上面に積層されている。ソルダレジスト層２１６には、配線層２１４の一部をパッドＰ５として露出させるための開口部２１６Ｘが形成されている。このパッドＰ５は、半導体チップや受動素子等の電子部品と電気的に接続するための電子部品搭載用のパッドとして機能する。
なお、配線基板２１０は、コア基板２１１を有する配線基板に限らず、コア基板２１１を含まないコアレス基板を用いてもよい。
半導体チップ２２０は、以上説明した配線基板２１０にフリップチップ実装されている。すなわち、半導体チップ２２０の回路形成面（図３７では、下面）に配設されたバンプ２２１をパッドＰ５に接合することにより、半導体チップ２２０は、バンプ２２１を介して配線層２１４と電気的に接続されている。このようにフリップチップ接合された配線基板２１０と半導体チップ２２０との隙間には、アンダーフィル樹脂２２５が形成されている。
配線基板１０Ｃの接続パッドＰ３上には、はんだボール２３０が接合されている。はんだボール２３０は、配線基板１０Ｃと半導体パッケージ２００との間に介在して設けられ、その一端が接続パッドＰ３に接合され、他端が接続パッドＰ４に接合されている。はんだボール２３０としては、例えば、導電性コアボール（銅コアボールなど）や樹脂コアボールの周囲をはんだで覆った構造を有するはんだボールを用いることができる。なお、はんだボール２３０としては、導電性コアボールや樹脂コアボールを省略したはんだボールを用いることもできる。
このように、配線基板１０Ｃと半導体パッケージ２００とがはんだボール２３０を介して積層接合され、ＰＯＰ（Package on Package）構造の半導体装置１２０が形成されている。
（適用例２）
次に、図３８に従って、配線基板１０Ｃを電子部品内蔵基板１２１に適用した場合について説明する。
電子部品内蔵基板１２１は、配線基板１０Ｃと、配線基板１０Ｃに実装された一つ又は複数（図３８では、２つ）の半導体チップ１０１と、配線基板１０Ｃに搭載された他の配線基板２１０と、配線基板１０Ｃと配線基板２１０との間の空間に形成された封止樹脂２４０とを有している。
電子部品内蔵基板１２１では、配線基板１０Ｃと配線基板２１０とがはんだボール２３０を介して積層接合されている。配線基板１０Ｃと配線基板２１０との間の空間には、封止樹脂２４０が充填されている。この封止樹脂２４０によって、配線基板２１０が配線基板１０Ｃに対して固定されるとともに、配線基板１０Ｃに実装された半導体チップ１０１が封止される。すなわち、封止樹脂２４０は、配線基板１０Ｃと配線基板２１０とを接着する接着剤として機能するとともに、半導体チップ１０１を保護する保護層として機能する。
このように、電子部品内蔵基板１２１は、配線基板１０Ｃと配線基板２１０との間の空間に電子部品である半導体チップ１０１が内蔵された構造を有している。
（適用例３）
次に、図３９に従って、電子部品内蔵基板１２１に、他の半導体パッケージ３００を搭載した半導体装置１２２について説明する。
半導体装置１２２は、配線基板１０Ｃを有する電子部品内蔵基板１２１と、その電子部品内蔵基板１２１に積層接合された半導体パッケージ３００と、外部接続端子１０６とを有している。電子部品内蔵基板１２１の配線基板２１０に形成されたパッドＰ５は、他の配線基板や他の半導体装置と電気的に接続されるパッドとして機能する。
次に、半導体パッケージ３００の構造について簡単に説明する。
半導体パッケージ３００は、配線基板３１０と、その配線基板３１０に実装された一つ又は複数の半導体チップ３２０と、配線基板３１０と半導体チップ３２０との間に形成されたアンダーフィル樹脂３２５とを有している。
配線基板３１０は、コア基板３１１と、コア基板３１１に設けられた貫通電極３１２と、コア基板３１１の下面に形成された最下層の配線層３１３と、コア基板３１１の上面に形成された最上層の配線層３１４と、ソルダレジスト層３１５，３１６とを有している。配線層３１３，３１４は、貫通電極３１２を介して相互に電気的に接続されている。
ソルダレジスト層３１５は、配線層３１３の一部を覆うようにコア基板３１１の下面に積層されている。ソルダレジスト層３１５には、配線層３１３の一部を接続パッドＰ６として露出させるための開口部３１５Ｘが形成されている。この接続パッドＰ６は、電子部品内蔵基板１２１のパッドＰ５と電気的に接続されるパッドであり、パッドＰ５の各々に対向するように設けられている。
ソルダレジスト層３１６は、配線層３１４の一部を覆うようにコア基板３１１の上面に積層されている。ソルダレジスト層３１６には、配線層３１４の一部をパッドＰ７として露出させるための開口部３１６Ｘが形成されている。このパッドＰ７は、半導体チップや受動素子等の電子部品と電気的に接続するための電子部品搭載用のパッドとして機能する。
なお、配線基板３１０は、コア基板３１１を有する配線基板に限らず、コア基板３１１を含まないコアレス基板を用いてもよい。
半導体チップ３２０は、以上説明した配線基板３１０にフリップチップ実装されている。すなわち、半導体チップ３２０の回路形成面（図３９では、下面）に配設されたバンプ３２１をパッドＰ７に接合することにより、半導体チップ３２０は、バンプ３２１を介して配線層３１４と電気的に接続されている。このようにフリップチップ接合された配線基板３１０と半導体チップ３２０との隙間には、アンダーフィル樹脂３２５が形成されている。
半導体パッケージ３００は、はんだボール３３０を介して電子部品内蔵基板１２１上に積層接合されている。はんだボール３３０は、電子部品内蔵基板１２１と半導体パッケージ３００との間に介在して設けられ、その一端が電子部品内蔵基板１２１のパッドＰ５に接合され、他端が接続パッドＰ６に接合されている。
（他の実施形態）
なお、上記各実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記各実施形態及び上記各変形例を適宜組み合わせるようにしてもよい。例えば、第５実施形態の配線構造１１Ａ上に、第２〜第４実施形態の製造方法で製造された配線構造１２を積層するようにしてもよい。また、上記第１〜第４実施形態及びそれら変形例の配線基板１０、又は第６実施形態の配線基板１０Ｂにおける最上層の配線層に、第７実施形態の配線基板１０Ｃと同様に、接続パッドＰ３を設けるようにしてもよい。
・上記各実施形態では、ソルダレジスト層１３の厚さを、配線構造１２の厚さと等しい、又は配線構造１２の厚さよりも厚く設定するようにした。これに限らず、例えば、ソルダレジスト層１３の厚さを、配線構造１２の厚さよりも薄く設定するようにしてもよい。
・上記各実施形態では、ビア配線３２の上端面３２Ａを絶縁層３１の上面３１Ａと面一になるように形成した。これに限らず、例えば、ビア配線３２の上端面３２Ａを、絶縁層３１の上面３１Ａよりも下方に凹むように形成してもよい。また、ビア配線３２の上端面３２Ａを、絶縁層３１の上面３１Ａよりも上方に突出するように形成してもよい。
・上記各実施形態及び上記各変形例の配線基板１０，１０Ａ〜１０Ｃに形成された貫通孔の断面形状は特に限定されない。例えば、配線基板１０，１０Ａ〜１０Ｃに形成された貫通孔をストレート形状（断面視略矩形状）に形成するようにしてもよい。
・上記各実施形態及び上記各変形例における配線構造１１，１１Ａ，１１Ｂにおける配線層及び絶縁層の層数や配線の取り回しなどは様々に変形・変更することが可能である。
・上記各実施形態及び上記各変形例における配線構造１２，１２Ｂにおける配線層５０，７０，８０，９０及び絶縁層６０〜６５の層数や配線の取り回しなどは様々に変形・変更することが可能である。
・上記第１実施形態と上記第７実施形態の適用例とでは、配線基板１０，１０Ｃに半導体チップ１０１を実装するようにした。これに限らず、例えば、半導体チップ１０１の代わりに、チップコンデンサ、チップ抵抗やチップインダクタ等のチップ部品や水晶振動子などの半導体チップ以外の電子部品を配線基板１０，１０Ｃに実装するようにしてもよい。また、上記第２〜第６実施形態の配線基板１０，１０Ａ，１０Ｂに半導体チップ１０１等の電子部品を実装するようにしてもよい。
・また、半導体チップ１０１、チップ部品及び水晶振動子などの電子部品の実装の形態（例えば、フリップチップ実装、ワイヤボンディング実装、はんだ実装又はこれらの組み合わせ）などは様々に変形・変更することが可能である。
・上記各実施形態では、コア基板２０の貫通孔２０Ｘ，２０Ｙを充填する貫通電極２１を介してコア基板２０の上下の配線層を相互に電気的に接続するようにした。これに限らず、例えば、貫通孔２０Ｘ，２０Ｙの内壁に設けられたスルーホールめっき層（貫通電極）を介してコア基板２０の上下の配線層を相互に電気的に接続するようにしてもよい。この場合、スルーホールめっき層よりも内側に形成された貫通孔２０Ｘ，２０Ｙの孔を樹脂で充填するようにしてもよい。
１０，１０Ａ〜１０Ｃ 配線基板
１１，１１Ａ，１１Ｂ 配線構造
１２，１２Ｂ 配線構造
１３ ソルダレジスト層
２０ コア基板
２２，２３，３４，３６，４２，４４，４６，４８ 配線層
３１，３３，３５，３７，４１，４３，４５，４７ 絶縁層
３１Ａ 上面
３１Ｘ 貫通孔
３２ ビア配線
３２Ａ 上端面
５０，７０，８０，９０，９５ 配線層
５０Ａ〜５０Ｃ，７０Ａ〜７０Ｃ，８０Ａ〜８０Ｃ 配線パターン
５１，７１，８１，９１ シード層
５２，７２，８２，９２ 金属膜（金属バリア膜）
５３，７３，８３，９３ 金属膜
５４，７４，８４，９４ 金属層
５３Ｒ，５４Ｒ，７３Ｒ，７４Ｒ，８３Ｒ，８４Ｒ 粗化面
５３Ｓ，５４Ｓ，７３Ｓ，７４Ｓ，８３Ｓ，８４Ｓ 平滑面
５５，７５，８５ 保護膜
６１，６３，６５ 絶縁層
６０，６２，６４ 絶縁層
６１Ｘ，６３Ｘ，６５Ｘ 貫通孔
６０Ｘ，６２Ｘ，６４Ｘ 貫通孔
１００，１２０，１２２ 半導体装置
１０１ 半導体チップ
１１０ 導電層
１１２ レジスト層
１１２Ｘ 開口パターン

Claims (12)

  1. 第１配線層と、前記第１配線層を被覆する第１絶縁層と、前記第１絶縁層を厚さ方向に貫通して前記第１配線層の上面を露出する第１貫通孔を充填し、前記第１絶縁層から露出された上端面を有するビア配線と、を含む第１配線構造と、
    前記第１絶縁層の上面及び前記ビア配線の上端面に形成され、表面の一部が粗化面に形成された第２配線層と、前記第１絶縁層上に積層され、前記第２配線層を被覆する第２絶縁層と、を含む第２配線構造と、を有し、
    前記第２配線構造の配線密度は、前記第１配線構造の配線密度よりも高く、
    前記粗化面の表面粗度は、前記第１配線層の表面粗度よりも小さいことを特徴とする配線基板。
  2. 前記第２配線層は、前記第１絶縁層の上面に形成された金属バリア膜と前記金属バリア膜上に形成された金属膜と含むシード層と、前記シード層上に形成された金属層とを有し、
    前記第２配線層は、
    前記金属膜及び前記金属層の側面が、前記粗化面よりも表面粗度の小さい平滑面に形成され、前記金属バリア膜の側面が、前記平滑面と面一となるように、又は前記平滑面よりも内側に後退するように形成された第１配線パターンを有することを特徴とする請求項１に記載の配線基板。
  3. 前記第１配線パターンの平滑面上に保護膜が形成されていることを特徴とする請求項２に記載の配線基板。
  4. 前記第２配線層は、
    前記金属膜及び前記金属層の側面が前記粗化面に形成され、前記金属バリア膜の外縁部が前記金属膜及び前記金属層の側面よりも外側に突出された第２配線パターンを有することを特徴とする請求項２又は３に記載の配線基板。
  5. 前記第２配線層は、
    前記金属膜の側面及び前記金属層の表面が前記粗化面と前記平滑面との双方を有する第３配線パターンを有することを特徴とする請求項２〜４のいずれか一項に記載の配線基板。
  6. 前記第２配線層は、前記第１絶縁層の上面に形成された金属バリア膜と前記金属バリア膜上に形成された金属膜と含むシード層と、前記シード層上に形成された金属層とを有し、
    前記第２配線層は、前記金属膜の側面全面及び前記金属層の表面全面が前記粗化面に形成され、前記金属バリア膜の外縁部が前記金属膜及び前記金属層の側面よりも外側に突出された配線パターンのみを有することを特徴とする請求項１に記載の配線基板。
  7. 前記第２配線構造は、
    前記第１絶縁層上に前記第２配線層を被覆するように積層され、前記第２配線層の一部を露出する第２貫通孔を有する第３絶縁層と、
    前記第１絶縁層上に前記第３絶縁層及び前記第２配線層を被覆するように積層され、前記第２貫通孔と平面視で重なる位置に前記第２貫通孔よりも平面形状の大きい第３貫通孔が形成された前記第２絶縁層と、
    前記第２貫通孔及び前記第３貫通孔を充填するビア配線を有し、前記第２配線層と電気的に接続され、前記第２絶縁層上に積層された第３配線層と、を有することを特徴とする請求項１〜６のいずれか一項に記載の配線基板。
  8. 前記第１絶縁層は、熱硬化性樹脂を主成分とする非感光性の絶縁性樹脂からなる絶縁層であり、
    前記第２絶縁層は、感光性樹脂を主成分とする絶縁層であって、前記第１絶縁層よりも薄い絶縁層であることを特徴とする請求項１〜７の何れか一項に記載の配線基板。
  9. 請求項１〜８の何れか一項に記載の配線基板と、
    前記第２配線構造の最上層の配線層にフリップチップ実装された半導体チップと、
    を有することを特徴とする半導体装置。
  10. 第１配線構造を形成する工程と、
    前記第１配線構造の上面に、前記第１配線構造よりも配線密度の高い第２配線構造を積層する工程と、を有し、
    前記第１配線構造を形成する工程は、
    第１配線層を被覆する第１絶縁層を形成する工程と、
    前記第１絶縁層を厚さ方向に貫通し、前記第１配線層の上面を露出する第１貫通孔を形成する工程と、
    前記第１貫通孔を充填するとともに、前記第１絶縁層の上面を被覆する導電層を形成する工程と、
    前記導電層と前記第１絶縁層の上面とを研磨することにより、前記第１絶縁層の上面を平滑化するとともに、前記第１絶縁層から露出する上端面を有するビア配線を形成する工程と、を有し、
    前記第２配線構造を積層する工程は、
    前記第１絶縁層の上面及び前記ビア配線の上端面に、金属バリア膜と、金属膜と、金属層とが順に積層された第２配線層を形成する工程と、
    前記金属バリア膜に対して前記金属膜及び前記金属層の表面を選択的に粗化する粗化工程と、
    前記第１絶縁層の上面に、前記第２配線層を被覆する第２絶縁層を形成する工程と、を有し、
    前記粗化工程では、前記金属膜及び前記金属層の表面の粗度が、前記第１配線層の表面の粗度よりも小さくなる範囲内で粗化が行われることを特徴とする配線基板の製造方法。
  11. 前記粗化工程は、
    前記第２配線層のうち、ランド及びベタパターンを含む領域における第２配線層を露出する開口パターンを有するレジスト層を前記第１絶縁層上に形成する工程と、
    前記開口パターンから露出された前記金属膜及び前記金属層の表面を粗化する工程と、
    前記レジスト層を除去する工程と、を有することを特徴とする請求項１０に記載の配線基板の製造方法。
  12. 前記粗化工程は、
    前記第２配線層のうち、ランド及びベタパターンを含む領域における第２配線層を露出する第２貫通孔を有する第３絶縁層を前記第１絶縁層上に形成する工程と、
    前記第２貫通孔から露出された前記金属膜及び前記金属層の表面を粗化する工程と、を有し、
    前記第２絶縁層を形成する工程では、前記第３絶縁層及び前記第２配線層を被覆し、前記第２貫通孔と平面視で重なる位置に前記第２貫通孔よりも平面形状の大きい第３貫通孔を有する前記第２絶縁層を前記第１絶縁層上に形成し、
    前記第２絶縁層を形成する工程の後に、前記第２貫通孔及び前記第３貫通孔を充填するビア配線を有し、前記第２配線層と電気的に接続される第３配線層を形成する工程を有することを特徴とする請求項１０に記載の配線基板の製造方法。
JP2014228803A 2014-07-16 2014-11-11 配線基板、半導体装置及び配線基板の製造方法 Active JP6324876B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014228803A JP6324876B2 (ja) 2014-07-16 2014-11-11 配線基板、半導体装置及び配線基板の製造方法
US14/791,670 US9875957B2 (en) 2014-07-16 2015-07-06 Wiring substrate and semiconductor device
US15/866,686 US10366949B2 (en) 2014-07-16 2018-01-10 Wiring substrate and semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014146231 2014-07-16
JP2014146231 2014-07-16
JP2014228803A JP6324876B2 (ja) 2014-07-16 2014-11-11 配線基板、半導体装置及び配線基板の製造方法

Publications (3)

Publication Number Publication Date
JP2016029697A true JP2016029697A (ja) 2016-03-03
JP2016029697A5 JP2016029697A5 (ja) 2017-08-03
JP6324876B2 JP6324876B2 (ja) 2018-05-16

Family

ID=55075195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014228803A Active JP6324876B2 (ja) 2014-07-16 2014-11-11 配線基板、半導体装置及び配線基板の製造方法

Country Status (2)

Country Link
US (2) US9875957B2 (ja)
JP (1) JP6324876B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017163027A (ja) * 2016-03-10 2017-09-14 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2018037461A (ja) * 2016-08-29 2018-03-08 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
CN108633174A (zh) * 2017-03-23 2018-10-09 欣兴电子股份有限公司 线路板堆叠结构及其制作方法
CN108633175A (zh) * 2017-03-23 2018-10-09 欣兴电子股份有限公司 线路板堆叠结构及其制作方法
JP2019212693A (ja) * 2018-05-31 2019-12-12 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US10685922B2 (en) 2017-05-09 2020-06-16 Unimicron Technology Corp. Package structure with structure reinforcing element and manufacturing method thereof
US10714448B2 (en) 2017-05-09 2020-07-14 Unimicron Technology Corp. Chip module with porous bonding layer and stacked structure with porous bonding layer
US11013103B2 (en) 2017-05-09 2021-05-18 Unimicron Technology Corp. Method for forming circuit board stacked structure
WO2021140971A1 (ja) * 2020-01-08 2021-07-15 パナソニックＩｐマネジメント株式会社 配線体の製造方法、パターン版、及び配線体
KR102460218B1 (ko) * 2021-08-30 2022-10-27 신웅철 인쇄회로기판 제조방법
JP7382170B2 (ja) 2019-08-02 2023-11-16 ローム株式会社 半導体装置

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6341714B2 (ja) 2014-03-25 2018-06-13 新光電気工業株式会社 配線基板及びその製造方法
JP6661232B2 (ja) * 2016-03-01 2020-03-11 新光電気工業株式会社 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
JP6594264B2 (ja) * 2016-06-07 2019-10-23 新光電気工業株式会社 配線基板及び半導体装置、並びにそれらの製造方法
CN114945242A (zh) * 2016-10-12 2022-08-26 住友电工印刷电路株式会社 印刷电路板及其制造方法
TWI685284B (zh) * 2018-12-11 2020-02-11 欣興電子股份有限公司 封裝結構及其製造方法
US10950535B2 (en) 2017-05-09 2021-03-16 Unimicron Technology Corp. Package structure and method of manufacturing the same
US10643936B2 (en) * 2017-05-31 2020-05-05 Dyi-chung Hu Package substrate and package structure
JP6989603B2 (ja) * 2017-06-07 2022-01-05 日本特殊陶業株式会社 配線基板、及び配線基板の製造方法
TWI640068B (zh) * 2017-11-30 2018-11-01 矽品精密工業股份有限公司 電子封裝件及其製法
US11508648B2 (en) * 2018-06-29 2022-11-22 Intel Corporation Coupling mechanisms for substrates, semiconductor packages, and/or printed circuit boards
US10622292B2 (en) * 2018-07-06 2020-04-14 Qualcomm Incorporated High density interconnects in an embedded trace substrate (ETS) comprising a core layer
KR102543186B1 (ko) * 2018-11-23 2023-06-14 삼성전자주식회사 반도체 패키지
KR20200067453A (ko) * 2018-12-04 2020-06-12 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP7145068B2 (ja) * 2018-12-28 2022-09-30 新光電気工業株式会社 配線基板及びその製造方法
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
JP2020161727A (ja) * 2019-03-27 2020-10-01 イビデン株式会社 配線基板
US10978417B2 (en) * 2019-04-29 2021-04-13 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
US11069605B2 (en) * 2019-04-30 2021-07-20 Advanced Semiconductor Engineering, Inc. Wiring structure having low and high density stacked structures
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
JPWO2020241645A1 (ja) * 2019-05-31 2020-12-03
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
KR20210008266A (ko) * 2019-07-12 2021-01-21 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지
JP2021027167A (ja) * 2019-08-05 2021-02-22 イビデン株式会社 配線基板
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
EP4099377A4 (en) * 2020-01-30 2024-04-03 Kyocera Corp PRINTED CIRCUIT BOARD
JP2021129048A (ja) * 2020-02-14 2021-09-02 イビデン株式会社 配線基板の製造方法及び配線基板
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
TWI720847B (zh) * 2020-03-17 2021-03-01 欣興電子股份有限公司 晶片封裝結構及其製作方法
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11257742B2 (en) * 2020-07-02 2022-02-22 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11355426B2 (en) * 2020-07-31 2022-06-07 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
KR20220040732A (ko) * 2020-09-24 2022-03-31 삼성전기주식회사 인쇄회로기판
US20220102259A1 (en) * 2020-09-25 2022-03-31 Intel Corporation Selectively roughened copper architectures for low insertion loss conductive features
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
JP2022175730A (ja) * 2021-05-14 2022-11-25 イビデン株式会社 配線基板及び配線基板の製造方法
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging
JP2022187865A (ja) * 2021-06-08 2022-12-20 新光電気工業株式会社 配線基板及びその製造方法
US20230073823A1 (en) * 2021-09-09 2023-03-09 Qualcomm Incorporated Package comprising a substrate with high-density interconnects
TWI824303B (zh) * 2021-09-23 2023-12-01 欣興電子股份有限公司 電路板線路結構改良方法及電路板線路改良結構
TWI781049B (zh) 2022-01-24 2022-10-11 欣興電子股份有限公司 電路板結構及其製作方法
TWI825648B (zh) * 2022-03-31 2023-12-11 欣興電子股份有限公司 電路板及其製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007317900A (ja) * 2006-05-26 2007-12-06 Nitto Denko Corp 配線回路基板およびその製造方法
JP2012094734A (ja) * 2010-10-28 2012-05-17 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2014096581A (ja) * 2012-11-12 2014-05-22 Samsung Electro-Mechanics Co Ltd 回路基板およびその製造方法
JP2014225631A (ja) * 2013-04-17 2014-12-04 新光電気工業株式会社 配線基板及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1802186B1 (en) * 1996-11-20 2011-05-11 Ibiden Co., Ltd. Printed circuit board
JP2003023252A (ja) 2001-07-10 2003-01-24 Ibiden Co Ltd 多層プリント配線板
JP5191074B2 (ja) 2001-07-10 2013-04-24 イビデン株式会社 多層プリント配線板
US6596384B1 (en) * 2002-04-09 2003-07-22 International Business Machines Corporation Selectively roughening conductors for high frequency printed wiring boards
JP2004342988A (ja) * 2003-05-19 2004-12-02 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法、及び半導体装置の製造方法
JP4341588B2 (ja) * 2005-06-09 2009-10-07 株式会社デンソー 多層基板及びその製造方法
US8929090B2 (en) * 2010-01-22 2015-01-06 Nec Corporation Functional element built-in substrate and wiring substrate
JP5566720B2 (ja) * 2010-02-16 2014-08-06 日本特殊陶業株式会社 多層配線基板及びその製造方法
US8863377B2 (en) * 2010-04-27 2014-10-21 Kyocera Corporation Method for manufacturing circuit board and method for manufacturing structure using the same
JP2012216773A (ja) * 2011-03-29 2012-11-08 Shinko Electric Ind Co Ltd 配線基板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007317900A (ja) * 2006-05-26 2007-12-06 Nitto Denko Corp 配線回路基板およびその製造方法
JP2012094734A (ja) * 2010-10-28 2012-05-17 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2014096581A (ja) * 2012-11-12 2014-05-22 Samsung Electro-Mechanics Co Ltd 回路基板およびその製造方法
JP2014225631A (ja) * 2013-04-17 2014-12-04 新光電気工業株式会社 配線基板及びその製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017163027A (ja) * 2016-03-10 2017-09-14 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US10262946B2 (en) 2016-08-29 2019-04-16 Shinko Electric Industries Co., Ltd. Wiring substrate and semiconductor device
JP2018037461A (ja) * 2016-08-29 2018-03-08 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
CN108633174B (zh) * 2017-03-23 2020-08-18 欣兴电子股份有限公司 线路板堆叠结构及其制作方法
CN108633174A (zh) * 2017-03-23 2018-10-09 欣兴电子股份有限公司 线路板堆叠结构及其制作方法
CN108633175A (zh) * 2017-03-23 2018-10-09 欣兴电子股份有限公司 线路板堆叠结构及其制作方法
US11013103B2 (en) 2017-05-09 2021-05-18 Unimicron Technology Corp. Method for forming circuit board stacked structure
US10714448B2 (en) 2017-05-09 2020-07-14 Unimicron Technology Corp. Chip module with porous bonding layer and stacked structure with porous bonding layer
US10685922B2 (en) 2017-05-09 2020-06-16 Unimicron Technology Corp. Package structure with structure reinforcing element and manufacturing method thereof
US10957658B2 (en) 2017-05-09 2021-03-23 Unimicron Technology Corp. Package structure with structure reinforcing element and manufacturing method thereof
US11410940B2 (en) 2017-05-09 2022-08-09 Unimicron Technology Corp. Package structure with structure reinforcing element and manufacturing method thereof
JP2019212693A (ja) * 2018-05-31 2019-12-12 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US11404362B2 (en) 2018-05-31 2022-08-02 Shinko Electric Industries Co., Ltd. Wiring substrate and semiconductor device
JP7430481B2 (ja) 2018-05-31 2024-02-13 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP7382170B2 (ja) 2019-08-02 2023-11-16 ローム株式会社 半導体装置
WO2021140971A1 (ja) * 2020-01-08 2021-07-15 パナソニックＩｐマネジメント株式会社 配線体の製造方法、パターン版、及び配線体
KR102460218B1 (ko) * 2021-08-30 2022-10-27 신웅철 인쇄회로기판 제조방법

Also Published As

Publication number Publication date
US20180166372A1 (en) 2018-06-14
US9875957B2 (en) 2018-01-23
JP6324876B2 (ja) 2018-05-16
US10366949B2 (en) 2019-07-30
US20160020163A1 (en) 2016-01-21

Similar Documents

Publication Publication Date Title
JP6324876B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6298722B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6375121B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6158676B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US9257386B2 (en) Wiring substrate and semiconductor device
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
US9313904B2 (en) Wiring board and method of manufacturing wiring board
JP6375159B2 (ja) 配線基板、半導体パッケージ
JP6661232B2 (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
JP6247032B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP7202784B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5547615B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US9565775B2 (en) Wiring board, semiconductor device, and method of manufacturing wiring board
US10340238B2 (en) Wiring substrate and semiconductor device
US9392684B2 (en) Wiring substrate and method for manufacturing wiring substrate
JP2018037461A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6341714B2 (ja) 配線基板及びその製造方法
JP6368635B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US10074601B2 (en) Wiring substrate and semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170619

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180320

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180411

R150 Certificate of patent or registration of utility model

Ref document number: 6324876

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150