CN110391206B - 封装结构及其形成方法 - Google Patents
封装结构及其形成方法 Download PDFInfo
- Publication number
- CN110391206B CN110391206B CN201810737809.0A CN201810737809A CN110391206B CN 110391206 B CN110391206 B CN 110391206B CN 201810737809 A CN201810737809 A CN 201810737809A CN 110391206 B CN110391206 B CN 110391206B
- Authority
- CN
- China
- Prior art keywords
- redistribution
- dielectric layer
- circuit
- forming
- disposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 239000003351 stiffener Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims description 19
- 230000003014 reinforcing effect Effects 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 11
- 230000002787 reinforcement Effects 0.000 claims description 11
- 239000000919 ceramic Substances 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 2
- 238000003825 pressing Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 94
- 238000003475 lamination Methods 0.000 description 8
- 238000004806 packaging method and process Methods 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 8
- 238000000576 coating method Methods 0.000 description 6
- -1 combinations thereof Substances 0.000 description 6
- 238000011161 development Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 4
- 239000004721 Polyphenylene oxide Substances 0.000 description 4
- 239000004743 Polypropylene Substances 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000004926 polymethyl methacrylate Substances 0.000 description 4
- 229920006380 polyphenylene oxide Polymers 0.000 description 4
- 229920001155 polypropylene Polymers 0.000 description 4
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 4
- 239000004810 polytetrafluoroethylene Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000003973 paint Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000011133 lead Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 239000011135 tin Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
- H01L21/481—Insulating layers on insulating parts, with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本公开的实施例提供一种封装结构，包括：第一重布线结构，包括第一介电层及设置于第一介电层中的第一重布线电路；第二重布线结构，包括第一部分及第二部分，其中第一部分设置于第一重布线结构上并电性连接第一重布线结构，且第二部分设置于第一部分上并电性连接第一部分，其中第二部分的电路密度小于第一部分的电路密度；其中第一部分包括：第二介电层、及设置于第二介电层中的第二重布线电路；第二部分包括：第三介电层、设置于第三介电层中的第三重布线电路、及设置于第三介电层中的加强层，其中加强层与第三重布线电路之间被第三介电层隔开。本公开的实施例亦提供一种封装结构的形成方法。
Description
技术领域
本发明涉及一种封装结构及其形成方法。
背景技术
随着电子产业的蓬勃发展，电子产品也迈向多功能及高性能的趋势。目前半导体封装结构已开发出不同的封装形态，为了满足半导体封装件高整合度及微型化的封装需求，封装基板也由双层电路板演变成多层电路板，以于有限的空间中运用层间连接技术扩大封装基板上可供利用的布线面积，并能配合高线路密度的集成电路的使用需求，且降低封装基板的厚度，以达到封装结构轻薄短小及提高电性功能的目的。
在现有技术中，使用传统机钻式逐次压合法(drilled sequential lamination)将分别完成的重布线结构进行压合，由于该方法需通过中介层使重布线结构彼此结合，导致整体厚度无法轻薄化及制造成本高等问题。再者，为了因应微小化及高密度化的趋势，目前已发展出无核心(coreless)封装基板，然而，由于无核心基板厚度变小，故无法提供足够的支撑性，以达到平坦化的要求，特别是在高温植球时，超薄化的基板受热而造成翘曲变形的情形更加严重，对后段的封装制程带来不良的影响。
因此，目前亟需一种新的封装结构及其形成方法，使封装结构能够达到高密度化及轻薄化，并能够加强无核心基板的支撑性以降低基板翘曲的发生，进而增进后段封装制程的品质。
发明内容
根据一些实施例，本发明提供一种封装结构，包括：第一重布线结构，包括第一介电层，及设置于第一介电层中的第一重布线电路；第二重布线结构，包括第一部分以及第二部分，其中第一部分设置于第一重布线结构上并电性连接第一重布线结构，且第二部分设置于第一部分上并电性连接第一部分，其中第二部分的电路密度小于第一部分的电路密度；第一部分包括：第二介电层，及设置于第二介电层中的第二重布线电路；第二部分包括：第三介电层、设置于第三介电层中的第三重布线电路、及设置于第三介电层中的加强层，其中加强层与第三重布线电路之间被第三介电层隔开。
根据一些实施例，本发明提供一种封装结构，包括：第一重布线结构，包括：第一介电层，及设置于该第一介电层中的第一重布线电路；第二重布线结构，包括第一部分、第二部分及第三部分，其中第一部分设置于第一重布线结构上并电性连接第一重布线结构，第二部分设置于第一部分上并电性连接第一部分，且第三部分设置于第一重布线结构的侧壁上，其中第二部分的电路密度小于第一部分的电路密度；其中第一部分包括：第二介电层，及设置于第二介电层中的第二重布线电路；第二部分包括：第三介电层、设置于第三介电层中的第三重布线电路、及设置于第三介电层中的加强层，其中加强层与第三重布线电路之间被第三介电层隔开。
根据一些实施例，本发明提供一种封装结构的形成方法，包括：形成第一重布线结构，包括：形成第一介电层，及形成第一重布线电路于第一介电层之中；形成第二重布线结构的第一部分于第一重布线结构上，包括：形成第二介电层，及形成第二重布线电路于第二介电层中；形成第二重布线结构的第二部分于第一部分上，其中第二部分的电路密度小于第一部分的电路密度，包括：形成第三介电层，形成第三重布线电路于该第三介电层中；及形成加强层于第三介电层中，其中加强层与第三重布线电路之间被第三介电层隔开。
附图说明
以下将配合说明书附图详述本公开的实施例，应注意的是，依照工业上的标准实施，以下图示并未按照比例绘制，事实上，可能任意的放大或缩小元件的尺寸以便清楚表现出本公开的特征。而在说明书及附图中，除了特别说明外，同样或类似的元件将以类似的符号表示。
图1A至图1H显示根据本发明一些实施例，封装结构于不同制程阶段的剖面图。
图2是根据本发明另一些实施例，封装结构的剖面图。
附图标记说明：
100 封装结构
200 封装结构
10 第一重布线结构
12 重布线电路
14 介电层
15 载板
20 第二重布线结构
20a 第一部分
20b 第二部分
20c 第三部分
22 重布线电路
24 介电层
26 重布线电路
27 重布线电路
27a 垫层
27b 导孔
28a 介电层
28b 介电层
28 介电层
30 加强层
30a 加强件
30b 加强件
32 干膜
34 开口
36 开口
38 防焊层
具体实施方式
以下公开许多不同的实施方法或是例子来实行本发明的不同特征，以下描述具体的元件及其排列的例子以阐述本发明。当然这些仅是例子且不该以此限定本发明的范围。此外，在不同实施例中可能使用重复的标号或标示，这些重复仅为了简单清楚地叙述本公开，不代表所讨论的不同实施例及/或结构之间有特定的关系。为简化及清楚起见，各种特征可任意绘制成不同尺寸。
此外，其中可能用到与空间相关的用词，像是“在……下方”、“下方”、“较低的”、“上方”、“较高的”及类似的用词，这些关系词是为了便于描述图示中一个(些)元件或特征与另一个(些)元件或特征之间的关是。这些空间关系词包括使用中或操作中的装置的不同方位，以及图示中所描述的方位。装置可能被转向不同方位(旋转90度或其他方位)，则其中使用的空间相关形容词也可相同地照着解释。
本发明实施例提供一种封装结构及其形成方法，通过直接增层的方式使重布线结构彼此结合，并于重布线结构密度较小的区域设置加强层，以使封装结构高密度化及轻薄化，并提高无核心基板的支撑性及平整性，进而增进后段封装制程的品质。
图1A至图1H是根据本发明一些实施例，封装结构100于不同制程阶段的的剖面图。
请先参照图1H，封装结构100包括第一重布线结构10及第二重布线结构20。第一重布线结构10包括重布线电路12及介电层14。第二重布线结构20包括第一部分20a及第二部分20b。第一部分20a包括重布线电路22及介电层24；第二部分20b包括重布线电路26、27、介电层28、加强层30及防焊层38。以下将详细描述形成封装结构100的步骤。
首先，请参照图1A，提供第一重布线结构10，并将其设置于载板15上。第一重布线结构10包括介电层14以及设置于介电层14中的重布线电路12。在一些实施例中，第一重布线结构10可为无核心基板；重布线电路12可为单层或多层，且其材料可包括镍、金、锡、铅、铜、铝、银、铬、钨、上述的组合或上述的合金。重布线电路12的形成方法可包括影像转移制程、激光制程、沉积制程、电镀制程、压合制程、涂布制程或上述的组合。在一些实施例中，介电层14的材料可包括环氧树脂(epoxy resin)、双马来酰亚胺-三氮杂苯(bismaleimietriacine,BT)、聚酰亚胺(polyimide,PI)、增层绝缘膜(ajinomoto build-up film)、聚苯醚(poly phenylene oxide,PPO)、聚丙烯(polypropylene,PP)、聚丙烯酸甲酯(polymethylmethacrylate,PMMA)、聚四氟乙烯(polytetrafluorethylene,PTFE)、上述的组合或其他合适的绝缘材料。介电层14的形成方法可包括压合制程、涂布制程或上述的组合。
请参照图1B，于第一重布线结构10上形成介电层24并于介电层24中形成重布线电路22，且重布线电路22电性连接重布线电路12。接着，于介电层24上形成介电层28a并于介电层28a中形成重布线电路26，且重布线电路26电性连接重布线电路22。在一些实施例中，重布线电路22及26可为单层或多层，且其材料可包括镍、金、锡、铅、铜、铝、银、铬、钨、上述的组合或上述的合金。重布线电路22及26的形成方法可包括影像转移制程、激光制程、沉积制程、电镀制程、压合制程、涂布制程或上述的组合。在一些实施例中，介电层24及28a的材料可包括环氧树脂(epoxy resin)、双马来酰亚胺-三氮杂苯(bismaleimie triacine,BT)、聚酰亚胺(polyimide,PI)、增层绝缘膜(ajinomoto build-up film)、聚苯醚(polyphenylene oxide,PPO)、聚丙烯(polypropylene,PP)、聚丙烯酸甲酯(polymethylmethacrylate,PMMA)、聚四氟乙烯(polytetrafluorethylene,PTFE)、上述的组合或其他合适的绝缘材料。介电层24及28a的形成方法可包括压合制程、涂布制程或上述的组合。
接着，请参照图1C，于介电层28a上设置加强层30，并于加强层30上设置干膜32。在一些实施例中，可通过压合制程将加强层30设置于介电层28a上。在一些实施例中，加强层30可为刚性强的材料，举例而言，加强层30的材料可包括金属(例如：铜、铝)、金属合金(例如：不锈钢)、陶瓷基板、有机基板或上述的组合。
请参照图1D，移除部分的干膜32及加强层30以形成开口34。在一些实施例中，移除部分干膜32、加强层30及介电层28a的方法可包括曝光制程、显影制程、蚀刻制程或上述的组合。
请参照图1E，将干膜32移除，并形成介电层28b于加强层30及介电层28a上。接着，移除部分的介电层28a及介电层28b，以形成开口36并暴露部分的重布线电路26。在一些实施例中，可通过剥膜制程将干膜32移除。在一些实施例中，介电层28b的形成方法可包括压合制程、涂布制程或上述的组合，且介电层28b的材料可与介电层28a相同，在此便不再赘述。在一些实施例中，移除部分介电层28a及介电层28b的方法可包括曝光制程、显影制程、蚀刻制程或上述的组合。
请参照图1F，形成重布线电路27于介电层28上及开口36之中，使重布线电路27电性连接重布线电路26。接着，请参照图1G，移除部分的重布线电路27以形成多个垫层(例如垫层27a)。在一些实施例中，移除部分重布线电路27的方法可包括曝光制程、显影制程、蚀刻制程或上述的组合。在一些实施例中，重布线电路27可为单层或多层，且其材料与形成方法可与重布线电路26相同，在此便不再赘述。
如图1G所示，加强层30埋设于介电层28之中，且加强层30与重布线电路26、27之间被介电层28隔开，换言之，加强层30与重布线电路26、27之间无电性连接。加强层30具有多个加强件，例如：加强件30a及加强件30b。重布线电路27具有多个垫层及多个导孔，例如：垫层27a及导孔27b。在一些实施例中，导孔27b位于加强件30a与加强件30b之间，且导孔27b具有渐细的宽度。
请参照图1H，于重布线电路27上设置防焊层38，且防焊层38暴露部分的垫层27a。接着，移除载板15，从而完成包含第一重布线结构10及第二重布线结构的封装结构100。在一些实施例中，第一重布线结构10的侧壁齐平于第二重布线结构20的侧壁。在一些实施例中，防焊层38可为感光、感热或其组合的材料。举例来说，防焊层38可为绿漆，例如紫外线型绿漆或热硬化型绿漆。防焊层38的形成方法可为涂布制程或干膜(dry film)压合制程，且可通过曝光及显影制程使防焊层38暴露部分的垫层27a。
值得注意的是，第二重布线结构20以增层的方式直接逐层形成于第一重布线结构10上，而不须通过中介层即可使重布线结构彼此高密度结合，因此，可有效降低整体结构厚度，且可简化制程并降低生产成本。
再者，第一重布线结构10以具有相对较细的电路且较高密度的技术所建构而成，例如依照集成电路的设计准则所制成。第二重布线结构20以具有相对较宽的电路且较低密度的技术所建构而成，例如依照印刷电路板的设计准则所制成。换言之，第一重布线结构10的电路密度大于第二重布线结构20的电路密度。
进一步地，如图1H所示，第一重布线结构10底部所暴露的部分的重布线电路12在后续步骤是用以与半导体芯片电性连接，因此，在第一重布线结构10中，愈靠近底部的区域具有愈大的电路密度，反之，愈靠近第二重布线结构20的区域具有愈小的电路密度。再者，第二重布线结构20顶部所暴露的部分的垫层27a在后续步骤用以与锡球电性连接，因此，在第二重布线结构20中，愈靠近顶部的区域(即第二部分20b)具有愈小的电路密度，而愈靠近第一重布线结构10的区域(即第一部分20a)具有愈大的电路密度。换言之，在第二重布线结构20中，第二部分20b的电路密度小于第一部分20a的电路密度。
此外，如图1H所示，第二重布线结构20为无核心基板，且加强层30设置于第二重布线结构20的密度较小的第二部分20b中。值得注意的是，由于加强层30具有钢性较强的特性，故可提高无核心基板的支撑性并降低基板翘曲的发生，进而增进后段封装制程的品质。
图2是根据本发明另一些实施例，封装结构200于不同制程阶段的的剖面图。请参照图2，封装结构200与上述实施例的封装结构100大致相似，而两者之间的差异在于：在封装结构200中，第二重布线结构20除了第一部分20a及第二部分20b之外，还包括位于第一重布线结构10侧壁上的第三部分20c。
详细而言，如图2所示，在形成第一重布线结构10之后，于第一重布线结构10的侧壁上形成重布线结构20的第三部分20c，且第三部分20c中无导电结构。在一些实施例中，第三部分20c由介电材料所形成，且其材料及形成方法可与前述的介电层24及28相同，在此便不再赘述。
接着，如同前述图1B至图1H所描述的方法，于第一重布线结构10及第三部分20c上，按序形成第二重布线结构20的第一部分20a及第二部分20b。如图2所示，第二重布线结构20覆盖第一重布线结构10的顶面及至少两个侧壁。在第二重布线结构20中，第三部分20c的侧壁齐平于第一部分20a及第二部分20b的侧壁。
综上所述，本发明实施例提供一种封装结构及其形成方法，通过直接增层的方式使重布线结构彼此结合，并于重布线结构中密度较小的区域设置加强层，以使封装结构高密度化及轻薄化，并提高无核心基板的支撑性及平整性，进而增进后段封装制程的品质。
前述内文概述了许多实施例的特征，使本技术领域中技术人员可以更佳的了解本公开的各个方面。本技术领域中技术人员应该可理解，他们可以很容易的以本公开为基础来设计或修饰其它制程及结构，并以此达到相同的目的及/或达到与本公开介绍的实施例相同的优点。本技术领域中技术人员也应该了解这些相等的结构并不会背离本公开的发明构思与范围。本公开可以作各种改变、置换、修改而不会背离本公开的发明构思与范围。
Claims (14)
1.一种封装结构，包括：
一第一重布线结构，包括：
一第一介电层，及
一第一重布线电路，设置于该第一介电层之中；
一第二重布线结构，包括一第一部分及一第二部分，其中该第一部分设置于该第一重布线结构上并电性连接该第一重布线结构，且该第二部分设置于该第一部分上并电性连接该第一部分，其中该第二部分的电路密度小于该第一部分的电路密度；
其中该第一部分包括：
一第二介电层，及
一第二重布线电路，设置于该第二介电层之中；
该第二部分包括：
一第三介电层，
一第三重布线电路，设置于该第三介电层之中；及
一加强层，设置于该第三介电层之中，且该加强层与该第三重布线电路之间被该第三介电层隔开，且该加强层与该第三重布线电路之间无电性连接，且该加强层被该第三介电层完整地包覆。
2.如权利要求1所述的封装结构，其中该加强层的材料包括金属、金属合金、陶瓷基板、有机基板或上述材料的组合。
3.如权利要求1所述的封装结构，其中该第一重布线结构的电路密度大于该第二重布线结构的电路密度。
4.如权利要求1所述的封装结构，其中该第一重布线结构的侧壁齐平于该第二重布线结构的侧壁。
5.如权利要求1所述的封装结构，其中在该第一重布线结构中，越靠近该第二重布线电路的区域具有越小的电路密度。
6.如权利要求1所述的封装结构，其中该加强层包括一第一加强件及一第二加强件，且该第三重布线电路具有一导孔，位于该第一加强件与该第二加强件之间，其中该导孔具有一渐细的宽度。
7.一种封装结构，包括：
一第一重布线结构，包括：
一第一介电层，及
一第一重布线电路，设置于该第一介电层之中；
一第二重布线结构，包括一第一部分、一第二部分及一第三部分，其中该第一部分设置于该第一重布线结构上并电性连接该第一重布线结构，该第二部分设置于该第一部分上并电性连接该第一部分，且该第三部分设置于该第一重布线结构的侧壁上，其中该第二部分的电路密度小于该第一部分的电路密度；
其中该第一部分包括：
一第二介电层，及
一第二重布线电路，设置于该第二介电层之中；
该第二部分包括：
一第三介电层，
一第三重布线电路，设置于该第三介电层之中；及
一加强层，设置于该第三介电层之中，且该加强层与该第三重布线电路之间被该第三介电层隔开。
8.如权利要求7所述的封装结构，其中该第二重布线结构的该第三部分中无导电结构。
9.如权利要求7所述的封装结构，其中该第二重布线结构覆盖该第一重布线结构的顶面及至少两个侧壁。
10.如权利要求7所述的封装结构，其中在该第二重布线结构中，该第三部分的侧壁齐平于该第一部分及该第二部分的侧壁。
11.一种封装结构的形成方法，包括：
形成一第一重布线结构，包括：
形成一第一介电层，及
形成一第一重布线电路于该第一介电层之中；
形成一第二重布线结构的一第一部分于该第一重布线结构上，包括：
形成一第二介电层，及
形成一第二重布线电路于该第二介电层中；
形成该第二重布线结构的一第二部分于该第一部分上，其中该第二部分的电路密度小于该第一部分的电路密度，包括：
形成一第三介电层，
形成一第三重布线电路于该第三介电层中；及
形成一加强层于该第三介电层中，其中该加强层与该第三重布线电路之间被该第三介电层隔开，且该加强层与该第三重布线电路之间无电性连接，且该加强层被该第三介电层完整地包覆。
12.如权利要求11所述的封装结构的形成方法，其中通过一压合制程将该加强层形成于该第三介电层中。
13.如权利要求11所述的封装结构的形成方法，还包括：形成该第二重布线结构的一第三部分于该第一重布线结构的侧壁上。
14.如权利要求13所述的封装结构的形成方法，其中在形成该第一重布线结构之后，依序形成该第二重布线结构的该第三部分、该第一部分及该第二部分。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW107113334 | 2018-04-19 | ||
| TW107113334A TWI655739B (zh) | 2018-04-19 | 2018-04-19 | 封裝結構及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110391206A CN110391206A (zh) | 2019-10-29 |
| CN110391206B true CN110391206B (zh) | 2021-06-11 |
Family
ID=66174874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810737809.0A Active CN110391206B (zh) | 2018-04-19 | 2018-07-06 | 封装结构及其形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10269692B1 (zh) |
| CN (1) | CN110391206B (zh) |
| TW (1) | TWI655739B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220223456A1 (en) * | 2019-05-20 | 2022-07-14 | Mitsui Mining & Smelting Co., Ltd. | Metal foil with carrier and use method and manufacturing method therefor |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6317331B1 (en) * | 1998-08-19 | 2001-11-13 | Kulicke & Soffa Holdings, Inc. | Wiring substrate with thermal insert |
| CN1691314A (zh) * | 2004-04-21 | 2005-11-02 | 美龙翔微电子科技（深圳）有限公司 | 倒装球栅阵列封装基板及其制作工艺 |
| CN105679740A (zh) * | 2014-10-29 | 2016-06-15 | 矽品精密工业股份有限公司 | 基板结构及其制法 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW512653B (en) * | 1999-11-26 | 2002-12-01 | Ibiden Co Ltd | Multilayer circuit board and semiconductor device |
| US6423570B1 (en) * | 2000-10-18 | 2002-07-23 | Intel Corporation | Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby |
| US20040150097A1 (en) * | 2003-01-30 | 2004-08-05 | International Business Machines Corporation | Optimized conductive lid mounting for integrated circuit chip carriers |
| US7989707B2 (en) * | 2005-12-14 | 2011-08-02 | Shinko Electric Industries Co., Ltd. | Chip embedded substrate and method of producing the same |
| US9999129B2 (en) * | 2009-11-12 | 2018-06-12 | Intel Corporation | Microelectronic device and method of manufacturing same |
| US8368185B2 (en) * | 2009-11-19 | 2013-02-05 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages with electromagnetic interference shielding |
| US8569894B2 (en) * | 2010-01-13 | 2013-10-29 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with single sided substrate design and manufacturing methods thereof |
| JP5514560B2 (ja) * | 2010-01-14 | 2014-06-04 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8372689B2 (en) * | 2010-01-21 | 2013-02-12 | Advanced Semiconductor Engineering, Inc. | Wafer-level semiconductor device packages with three-dimensional fan-out and manufacturing methods thereof |
| TWI538137B (zh) * | 2010-03-04 | 2016-06-11 | 日月光半導體製造股份有限公司 | 具有單側基板設計的半導體封裝及其製造方法 |
| JP5363384B2 (ja) * | 2010-03-11 | 2013-12-11 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| US8624374B2 (en) * | 2010-04-02 | 2014-01-07 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof |
| US8618652B2 (en) * | 2010-04-16 | 2013-12-31 | Intel Corporation | Forming functionalized carrier structures with coreless packages |
| US8598698B1 (en) * | 2010-07-21 | 2013-12-03 | Altera Corporation | Package substrate with an embedded stiffener |
| JP5079059B2 (ja) * | 2010-08-02 | 2012-11-21 | 日本特殊陶業株式会社 | 多層配線基板 |
| JP2013214568A (ja) * | 2012-03-30 | 2013-10-17 | Fujitsu Ltd | 配線基板及び配線基板の製造方法 |
| US20130337648A1 (en) * | 2012-06-14 | 2013-12-19 | Bridge Semiconductor Corporation | Method of making cavity substrate with built-in stiffener and cavity |
| US10217724B2 (en) * | 2015-03-30 | 2019-02-26 | Mediatek Inc. | Semiconductor package assembly with embedded IPD |
| US10177130B2 (en) * | 2015-04-01 | 2019-01-08 | Bridge Semiconductor Corporation | Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener |
| US9520333B1 (en) * | 2015-06-22 | 2016-12-13 | Inotera Memories, Inc. | Wafer level package and fabrication method thereof |
| US9735131B2 (en) * | 2015-11-10 | 2017-08-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-stack package-on-package structures |
| JP2017123459A (ja) * | 2016-01-08 | 2017-07-13 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | プリント回路基板 |
| KR102045235B1 (ko) * | 2016-03-31 | 2019-11-15 | 삼성전자주식회사 | 전자부품 패키지 및 그 제조방법 |
| US9966345B1 (en) * | 2017-03-20 | 2018-05-08 | Google Llc | Protective barrier for integrated circuit packages housing a voltage regulator and a load |
-
2018
- 2018-04-19 TW TW107113334A patent/TWI655739B/zh active
- 2018-07-06 CN CN201810737809.0A patent/CN110391206B/zh active Active
- 2018-07-13 US US16/035,565 patent/US10269692B1/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6317331B1 (en) * | 1998-08-19 | 2001-11-13 | Kulicke & Soffa Holdings, Inc. | Wiring substrate with thermal insert |
| CN1691314A (zh) * | 2004-04-21 | 2005-11-02 | 美龙翔微电子科技（深圳）有限公司 | 倒装球栅阵列封装基板及其制作工艺 |
| CN105679740A (zh) * | 2014-10-29 | 2016-06-15 | 矽品精密工业股份有限公司 | 基板结构及其制法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110391206A (zh) | 2019-10-29 |
| US10269692B1 (en) | 2019-04-23 |
| TW201944569A (zh) | 2019-11-16 |
| TWI655739B (zh) | 2019-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7875805B2 (en) | Warpage-proof circuit board structure | |
| US9570367B2 (en) | Ultra fine pitch PoP coreless package | |
| US7041534B2 (en) | Semiconductor chip package and method for making the same | |
| US8132320B2 (en) | Circuit board process | |
| US20060087037A1 (en) | Substrate structure with embedded chip of semiconductor package and method for fabricating the same | |
| US20080315398A1 (en) | Packaging substrate with embedded chip and buried heatsink | |
| US9089041B2 (en) | Method of fabricating a wiring board | |
| US9899235B2 (en) | Fabrication method of packaging substrate | |
| US9338900B2 (en) | Interposer substrate and method of fabricating the same | |
| US8158891B2 (en) | Circuit board structure and method for manufacturing the same | |
| US20220173051A1 (en) | Package structure and manufacturing method thereof | |
| US11569158B2 (en) | Semiconductor package | |
| KR101959864B1 (ko) | 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 및 그 제조 방법 | |
| TWI419630B (zh) | 嵌入式印刷電路板及其製造方法 | |
| CN110391206B (zh) | 封装结构及其形成方法 | |
| CN111867232B (zh) | 线路载板结构及其制作方法与芯片封装结构 | |
| US9066458B2 (en) | Fabricating method of circuit board and circuit board | |
| US20070186413A1 (en) | Circuit board structure and method for fabricating the same | |
| CN108633174B (zh) | 线路板堆叠结构及其制作方法 | |
| US9955578B2 (en) | Circuit structure | |
| US8084349B2 (en) | Method for forming post bump | |
| TWI720735B (zh) | 封裝結構及其製造方法 | |
| KR20210070439A (ko) | 딥 캐비티 구조의 다층 인쇄회로기판 및 그 제조 방법과, 그 반도체 패키지 | |
| US10950535B2 (en) | Package structure and method of manufacturing the same | |
| KR20160149984A (ko) | 회로 기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |