KR20160149984A - 회로 기판 및 그 제조방법 - Google Patents

회로 기판 및 그 제조방법 Download PDF

Info

Publication number
KR20160149984A
KR20160149984A KR1020160007722A KR20160007722A KR20160149984A KR 20160149984 A KR20160149984 A KR 20160149984A KR 1020160007722 A KR1020160007722 A KR 1020160007722A KR 20160007722 A KR20160007722 A KR 20160007722A KR 20160149984 A KR20160149984 A KR 20160149984A
Authority
KR
South Korea
Prior art keywords
heat
cavity
layer
build
outer layer
Prior art date
Application number
KR1020160007722A
Other languages
English (en)
Other versions
KR102642917B1 (ko
Inventor
이재석
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to US15/070,294 priority Critical patent/US9706639B2/en
Priority to CN201610318629.XA priority patent/CN106257966B/zh
Publication of KR20160149984A publication Critical patent/KR20160149984A/ko
Application granted granted Critical
Publication of KR102642917B1 publication Critical patent/KR102642917B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명의 일 실시예는, 서로 반대에 위치한 제1 면 및 제2 면을 갖는 코어층과, 상기 코어층의 제1 및 제2 면에 각각 배치되며, 각각 도전성 패턴과 도전성 비아를 구비한 적어도 하나의 제1 및 제2 빌드업층 - 상기 코어층과 상기 제1 및 제2 빌드업층을 관통하는 캐비티가 마련됨 -과, 상기 캐비티 내에 배치된 방열체와, 상기 제1 및 제2 빌드업층의 표면에 배치되며 상기 방열체에 연결된 외부층을 포함하는 회로 기판을 제공할 수 있다.

Description

회로 기판 및 그 제조방법{CIRCUIT BOARD AND METHOD OF MANUFACTURING THE SAME}
본 발명은 회로 기판에 관한 것이다.
회로 기판은 복수 개의 칩(multi chip)이 부착되는 SiP(system in package)나 모듈 패키지(module package)와 같이, 다양한 형태의 전자소자 패키지를 위한 회로 기판으로 사용될 수 있다. 이러한 전자소자 패키지용 회로기판은 전자소자에서 방출되는 열을 효과적으로 해소하기 위해서 높은 방열 특성(thermal dissipation)이 요구된다. 이러한 방열특성은 전자소자 패키지의 동작 신뢰성과 같은 제품특성에 크게 영향을 미칠 수 있다.
본 발명의 일 실시예는, 서로 반대에 위치한 제1 면 및 제2 면을 갖는 코어층과, 상기 코어층의 제1 및 제2 면에 각각 배치되며, 각각 도전성 패턴과 도전성 비아를 구비한 적어도 하나의 제1 및 제2 빌드업층 - 상기 코어층과 상기 제1 및 제2 빌드업층을 관통하는 캐비티가 마련됨 -과, 상기 캐비티 내에 배치된 방열체와, 상기 제1 및 제2 빌드업층의 표면에 배치되며 상기 방열체에 연결된 외부층을 포함하는 회로 기판을 제공할 수 있다.
일 실시예는, 각각 도전성 패턴과 도전성 비아를 구비한 복수의 빌드업층을 포함하며, 상기 복수의 빌드업층을 관통하는 캐비티를 갖는 빌드업 적층체와, 상기 빌드업 적층체의 캐비티 내에 배치된 방열체와, 상기 빌드업 적층체의 표면에 배치되며 상기 방열체에 연결된 외부층을 포함하는 회로 기판를 제공할 수 있다.
본 발명의 다른 측면은 회로 기판의 제조방법을 제공할 수 있다. 본 개시에서의 일 실시예에 따른 제조방법은, 서로 반대에 위치한 제1 면 및 제2 면을 갖는 코어층을 마련하는 단계와, 상기 코어층의 제1 및 제2 면에 각각 도전성 패턴과 도전성 비아를 구비한 적어도 하나의 제1 및 제2 빌드업층을 형성함으로써 기판 적층체를 마련하는 단계와, 상기 기판 적층체를 관통하는 캐비티를 형성하는 단계와, 상기 캐비티 내에 방열체를 배치하는 단계와, 상기 방열체에 연결되도록 상기 제1 및 제2 빌드업층의 표면에 외부층을 형성하는 단계를 포함할 수 있다.
본 발명의 여러 효과 중 하나는 방열체의 체적을 증가시키거나 방열체를 전자소자 또는 외부 방출영역에 더욱 인접하게 제공함으로써 회로 기판의 방열 특성을 향상시킬 수 있다.
도1은 본 발명의 일 실시예에 따른 회로 기판이 적용된 전자 기기의 일례를 개략적으로 나타내는 사시도이다.
도2a 및 도2b는 본 발명의 일 실시예에 따른 회로 기판을 나타내는 단면도 및 사시도이다.
도3a 내지 도3g는 도2a에 도시된 회로 기판의 제조방법의 일 예를 설명하기 위한 주요 공정별 단면도이다.
도4는 본 발명의 일 실시예에 따른 회로 기판을 나타내는 단면도이다.
도5a 및 도5b는 본 발명의 일 실시예에 따른 회로 기판을 나타내는 단면도 및 사시도이다.
도6은 도5a에 도시된 회로 기판을 채용한 모듈을 나타내는 단면도이다.
도7은 본 발명의 일 실시예에 따른 회로 기판을 나타내는 단면도이다.
도8은 본 발명의 일 실시예에 따른 회로 기판을 나타내는 단면도이다.
도9는 본 발명의 일 실시예에 따른 회로 기판을 나타내는 단면도이다.
도10a 내지 도10g는 도9에 도시된 회로 기판의 제조방법의 일 예를 설명하기 위한 주요 공정별 단면도이다.
도 11은 본 발명의 일 실시예에 따른 회로 기판을 나타내는 단면도이다.
도 12는 도 11의 회로 기판 내부를 나타내는 도면이다.
도 13은 본 발명의 일 실시예에 따른 회로 기판을 나타내는 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예를 상세히 설명한다.
본 실시예들은 다른 형태로 변형되거나 여러 실시예의 특징이 서로 조합될 수 있다. 일 실시예에서 설명된 사항이 다른 실시예에서 설명되어 있지 않더라도, 다른 실시예에서 반대되거나 모순되는 설명이 없는 한, 다른 실시예의 설명으로 결합될 수 있다.
첨부된 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일하거나 유사한 요소로 이해될 수 있다. 또한, 본 명세서에서, '상부', '상면', '하부', '하면', '측면' 등의 용어는 첨부된 도면의 방향을 기준으로 표현되고 있으며, 실제로, 소자가 배치되는 방향에 따라 달라질 수 있을 것이다.
본 발명의 여러 실시예에 따른 회로 기판은 다양한 전자 기기들에 적용될 수 있다. 예를 들면, 모바일 폰(mobile phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 및 이들 외에도 통상의 기술자에게 잘 알려진 다양한 전자 기기 등에 적용될 수 있다.
전자 기기
도1은 본 발명의 일 실시예에 따른 회로 기판이 적용된 전자 기기의 일례를 개략적으로 나타내는 사시도이다.
도1을 참조하면, 본 개시의 회로 기판은 전자 기기(1) 내의 다양한 전자 부품(20)을 실장 또는 내장하기 위한 메인 회로 기판(10)으로 사용될 수 있다. 이와 달리, 상기 회로 기판은 이보다 작은 사이즈를 갖는 반도체 패키지와 같은 전자 부품(20)의 베이스 기판(미도시)으로도 사용될 수도 있다. 이에 한정되지 않으며, 모바일 기기뿐만 아니라 다른 전자 기기에서 본 개시의 회로 기판은 다양한 형태로 적용될 수 있다.
회로 기판
도2a는 본 발명의 일 실시예에 따른 회로 기판을 나타내는 단면도이다.
도2a를 참조하면, 본 실시예에 따른 회로 기판(100)은, 코어층(110)과, 상기 코어층(110)의 상면 및 하면에 각각 배치된 제1 빌드업층(121a) 및 제2 빌드업층(121b)을 포함한다. 본 명세서에서, 회로 기판(100)에 사용되는 코어층(110)과 제1 및 제2 빌드업층(112a,112b)을 포함한 구조를 편의상 "기판 적층체"라고 할 수 있다.
상기 코어층(110)은 상면 및 하면에 배치된 도전성 패턴(p0)과 그 상하면을 관통하는 도전성 비아(v0)를 포함한 내층 회로를 가질 수 있다. 상기 코어층(110)은 상기 회로 기판(100)의 휨을 방지하기 위해 강성이 높은 재료를 사용할 수 있다. 예를 들어, 상기 코어층(110)은 프리 프레그(prepreg)와 같이, 보강재가 함침된 절연성 수지이거나, 글래스 또는 금속(예, 인바(Invar))일 수 있다. 상기 보강재로는 글래스 파이버 또는 금속 물질일 수 있으며, 절연성 수지로는 BT(Bismaleimide Triazine) 또는 에폭시와 같은 수지일 수 있다. 한편, 상기 코어층(110)이 금속과 같은 도전체일 경우에 내층 회로가 형성될 표면은 절연성 물질로 도포될 수 있다.
상기 제1 및 제2 빌드업층(121a,121b)은 도전성 패턴(p1)과 도전성 비아(v1)를 포함한 외층 회로를 포함할 수 있다. 상기 제1 및 제2 빌드업층(121a,121b)은 회로들 간의 전기적 절연을 위해서 절연 물질로 이루어질 수 있다. 예를 들어, 상기 절연 물질로는 에폭시 수지와 같은 열경화성 수지, 또는 폴리이미드와 같은 열가소성 수지를 포함할 수 있다. 특정 예에서, 상기 제1 및 제2 빌드업층(121a,121b)은 감광성 절연필름과 같은 광경화성 절연 수지가 사용될 수도 있다.
상기 도전성 패턴(p0,p1) 및/또는 도전성 비아(v0,v1)의 경우에, 예를 들어, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd) 또는 그 합금을 포함할 수 있다. 특정 예에서, 상기 도전성 패턴(P0,P1)은 동박(copper foil)으로부터 형성될 수 있다.
본 실시예에 채용된 캐비티(C)는 기판 적층체를 관통하며, 상기 캐비티(C) 내부에는 방열체(130)가 배치될 수 있다. 상기 방열체(130)는 열전도율이 우수한 재료로 이루어질 수 있다. 예를 들어, 상기 방열체(130)는 구리(Cu), 알루미늄(Al) 및 인바(Invar)일 수 있으며, 직육면체 블럭으로 도시되어 있으나 다양한 형상으로 변형될 수 있다.
본 실시예에서, 상기 방열체(130)를 배치하기 위한 캐비티(C)는 상기 코어층(110) 뿐만 아니라 상기 제1 및 제2 빌드업층(121a,121b)을 관통하도록 형성되므로, 상기 방열체(130)는 적어도 상기 코어층(110)의 두께보다 큰 두께(t1)를 가질 수 있다. 도2a에 도시된 바와 같이, 상기 방열체(130)의 두께(t1)는 실질적으로 상기 캐비티(C)의 깊이에 대응될 수 있다. 이로써, 상기 방열체(130)는 충분한 부피로 확보되어 방열특성을 향상시킬 수 있다.
또한, 상기 방열체(130)는 방열에 유리한 위치에 배치될 수 있다. 예를 들어, 상기 방열체(130)의 상면은 발열원인 전자소자(미도시)가 실장된 위치에 인접하도록 배치될 수 있다. 특정 예에서, 상기 방열체(130)의 상면은 전자 소자와 직접 또는 다른 수단(예, 솔더범프)을 통해서 접촉될 수 있다(도6 참조). 한편, 상기 방열체(130)의 하면은 외부로 열 방출이 용이하도록 상기 제2 빌드업층(121b) 하면의 레벨에 인접하여 배치될 수 있다.
이와 같이, 본 실시예에 채용된 캐비티(C)는 방열체(130)를 적층방향으로 확장시킴으로써 방열특성을 크게 개선할 수 있다. 특정 예에서, 충분한 개선효과를 얻기 위해서, 상기 방열체(130)의 두께(t1)는 상기 기판 적층체(예, 코어층(110)과 제1 및 제2 빌드업층(121a,121b))의 두께의 80% 이상일 수 있다.
상기 회로 기판(100)은 외부층(140)을 포함한다. 상기 외부층(140)은 상기 제1 및 제2 빌드업층(121a,121b)의 표면에 각각 배치된 제1 및 제2 외부층(140a,140b)을 포함할 수 있다. 상기 외부층(140)은 솔더 레지스트(solder resist)층일 수 있다. 상기 외부층(140)은 각각 최외곽에 위치한 도전성 패턴(p1) 중 외부 회로 또는 전자 소자(미도시)와 연결될 영역을 노출하는 복수의 개구(o)를 갖는다.
상기 외부층(140)은 상기 방열체(130)에 연결되도록 형성될 수 있다. 상기 외부층(140)과 연결된 부분(A1,A2)에 의해 상기 방열체(130)는 상기 캐비티(C) 내부에 지지될 수 있다. 본 실시예에서, 상기 외부층(140) 중 상기 방열체(130) 상하면의 모서리 일부 영역까지 연장된 영역(A1)에 의해 상기 방열체(130)를 지지하되, 상기 방열체(130)는 그 상하면의 그 주된 영역(E1)이 노출될 수 있다. 추가적으로, 상기 방열체(130)의 폭(w1)은 캐비티(C)의 폭보다 작게 설계되어, 상기 캐비티(C)의 내부 측벽과 일정한 간격(d1)을 갖도록 배치될 수 있다. 따라서, 상기 외부층(140) 중 상기 캐비티(C)의 내부 측벽과 상기 방열체(130)의 사이에 충전된 영역(A2)에 의해 상기 방열체(130)를 더욱 견고하게 고정시킬 수 있다.
도2a는 도2b에 도시된 회로 기판의 일부(A1-A1')의 단면을 나타내는 것으로 이해될 수 있다.
도2b에 도시된 바와 같이, 본 실시예에 따른 회로 기판(100) 상면에 점선으로 표시된 형태의 전자소자(150)가 탑재되어 복수의 개구(o)를 통해 외층 회로와 전기적으로 연결될 수 있다. 탑재된 전자 소자(150)는 방열체(130)의 노출된 영역(E1)과 직접 접촉되거나 인접하게 위치하여 상기 방열체(130)를 통해서 효과적으로 열방출이 이루어질 수 있다.
도3a 내지 도3g는 도2a에 도시된 회로 기판의 제조방법의 일 예를 설명하기 위한 주요 공정별 단면도이다.
도3a을 참조하면, 코어층(110)은 제1 면(110A) 및 제2 면(110B)을 갖는다. 본 공정에서, 제1 및 제2 면(110A,110B)을 관통하는 도전성 비아(v0)를 형성하고 상기 제1 및 제2 면(110A,110B)에 도전성 패턴(p0)을 형성함으로써 원하는 내층 회로를 제공할 수 있다. 상기 도전성 비아(v0)는 다른 면(110A,110B)에 배치된 도전성 패턴(p0)을 서로 전기적으로 연결시킬 수 있다.
구체적으로, 상기 도전성 비아(v0)는 상기 코어층(110)의 원하는 위치에 관통홀을 형성하고 도금공정을 적용함으로써 형성될 수 있다. 상기 관통홀은 기계적 드릴 및/또는 레이저 드릴을 사용하여 형성할 수 있으며, 여기서 상기 레이저 드릴은 CO2 레이저 또는 YAG 레이저 일 수 있으나, 이에 한정되는 것은 아니다.
상기 코어층(110)의 도전성 패턴(p0)은 다양한 공정을 통해 형성될 수 있다. 예를 들어, 제1 및 제2 면(110A,110B)에 동박을 제공하고, 에칭 레지스트 패턴을 이용하여 동박을 선택적으로 제거함으로써 원하는 도전성 패턴(p0)을 형성할 수 있다. 이와 달리, 드라이 필름 패턴을 이용한 성막공정을 통해 형성될 수 있다. 성막공정으로는 CVD(chemical vapor deposition), 스퍼터링(sputtering)과 같은 PVD(Physical Vapor Deposition), 서브트랙티브(Subtractive)법, 무전해 동도금 또는 전해 동도금을 이용하는 애디티브(Additive)법, SAP(Semi-Additive Process) 및 MSAP(Modified Semi-Additive Process)와 같은 공정을 이용할 수 있으나, 이에 한정되는 것은 아니다.
도3b를 참조하면, 상기 코어층의 제1 및 제2 면(110A,110B)에 각각 제1 및 제2 빌드업층(121a,121b)을 형성할 수 있다.
상기 제1 및 제2 빌드업층(121a,121b)은 다양한 공정으로 형성될 수 있다. 예를 들어, 상기 제1 및 제2 빌드업층(121a,121b)은 라미네이터(laminator)를 이용하여 절연 수지를 미경화(또는 반경화) 필름 형태로 압착한 후에 이를 경화시킴으로써 형성될 수 있다. 이와 달리, 빌드업층용 액상 절연물질을 상기 제1 및 제2 면(110A,110B)에 도포한 후 경화하는 방법이 사용될 수도 있다.
본 공정에서, 도전성 비아(v1)는 앞선 공정(도3a)와 유사하게, 제1 및 제2 빌드업층(121a,121b)을 기계적 드릴 및/또는 레이저 드릴을 사용하여 형성될 수 있으나, 특정 예에서는, 빌드업용 절연물질로 감광성 절연수지를 사용할 수 있다. 이 경우에는, 포토 리소그래피 공정을 이용하여 도전성 비아(v1)를 위한 홀을 형성할 수 있다.
본 실시예에서, 상기 코어층(110)의 제1 및 제2 면(110A,110A)에 하나의 빌드업층(121a,121b)을 배치하는 형태로 예시하였으나, 이에 한정되지 않으며, 각 면(110A,110A)에 복수의 빌드업층을 제공할 수도 있다(도7 및 도8 참조).
도3c를 참조하면, 기판 적층체, 즉 코어층(110)과 제1 및 제2 빌드업층(121a,121b)을 관통하는 캐비티(C)를 형성할 수 있다.
본 공정은, 이에 한정되지 않으나 펀칭(punching) 또는 블레이드(blade)를 이용하는 기계적 공정으로 수행될 수 있다. 상기 캐비티(C)는 삽입될 방열체(도3d의 130)의 형상에 대응되는 형상을 갖도록 형성될 수 있다.
상기 캐비티(C)의 깊이(DL)는 상기 기판 적층체의 두께에 대응될 수 있다. 상기 캐비티(C)의 폭(Wc)은 내부 측벽은 삽입될 방열체가 상기 캐비티(C) 내부측벽과 이격될 수 있도록 설계될 수 있다.
도3d에 도시된 바와 같이, 지지 필름(160) 상에 캐비티(C)가 형성된 기판 적층체를 배치하고, 상기 캐비티(C) 내에 방열체(130)를 삽입하여 배치시킬 수 있다.
상기 기판 적층체는 상기 제2 빌드업층(121b)의 표면과 지지 필름(160)이 접하도록 배치될 수 있다. 상기 지지 필름(160)은 접합력을 갖는 테이프일 수 있다. 상기 지지 필름(160)은 상기 캐비티(C)의 일 개방면을 일시적으로 막아 방열체(130)가 배치될 영역을 제공할 수 있다. 상기 캐비티(C)에 삽입되는 방열체(130)는 캐비티(C)의 깊이, 즉 기판 적층체의 두께에 대응되는 두께(t1)를 가질 수 있다. 여기서, 기판 적층체의 두께는 상기 제1 및 제2 빌드업층(121a,121b)의 도전성 패턴(p1)의 두께를 포함할 수 있다. 상기 방열체(130)의 폭(w1)은 상기 캐비티(C)의 폭(Wc)보다 작으므로, 상기 방열체(130)는 상기 캐비티(C)의 내부 측벽과 일정한 공간(S)을 갖도록 배치될 수 있다.
이어, 상기 제1 및 제2 빌드업층(121a,121b)의 표면에 외부층을 형성하는 단계를 수행할 수 있다. 상기 외부층의 형성공정은 도3e 및 도3f에 도시된 바와 같이, 제1 및 제2 외부층(140a,140b)의 형성공정을 포함할 수 있다.
도3e에 도시된 바와 같이, 상기 제1 빌드업층(121a)의 표면에 상기 제1 외부층(140a)을 형성할 수 있다.
상기 제1 외부층(140a)은 상기 방열체(130)의 상면을 덮도록 형성될 수 있다. 상기 제1 외부층(140a)은 상기 방열체(130)와 상기 캐비티(C) 내부 측벽 간의 공간까지 충전되도록 적용될 수 있다. 예를 들어, 상기 제1 외부층(140a) 형성공정은 미경화(예, 액상)된 솔더 레지스트용 절연수지를 상기 방열체(130)와 상기 캐비티(C) 내부 측벽 간의 공간까지 충전되도록 상기 제1 빌드업층(121a)의 표면 및 상기 방열체(C) 상면에 도포하고, 평탄화시킨 후에 경화시키는 공정으로 수행될 수 있다. 상기 솔더 레지스트용 절연수지로 감광성 절연수지를 사용할 수 있다.
도3f에 도시된 바와 같이, 상기 지지 필름(160)을 상기 제2 빌드업층(121b)의 표면으로부터 제거한 후에 제2 빌드업층(121b) 표면에 제2 외부층(140b)을 적용할 수 있다.
상기 제2 외부층(140b)은 제1 외부층(140a)과 동일한 솔더 레지스트 물질을 사용할 수 있으며, 미경화된 솔더 레지스트용 절연수지를 평탄하게 도포한 후에 경화시킴으로써 형성될 수 있다. 본 단계에서 감광성 절연수지를 사용할 수 있으며, 이 경우에 후속 공정(도3g)에서 노광 및 현상공정을 통해서 원하는 개구를 형성할 수도 있다.
도3g에 도시된 바와 같이, 상기 외부층(140)에 복수의 개구(o)를 형성하는 공정을 수행할 수 있다.
상기 개구(o)에 의해 상기 도전성 패턴(p1) 중 솔더 범프가 형성될 영역은 개방될 수 있다. 본 개구 공정에서, 상기 제1 및 제2 외부층(140a,140b) 중 상기 방열체(130)의 상면 및 하면을 덮는 영역을 함께 제거할 수 있다. 상기 방열체(130)의 상하면의 주된 영역(E1)을 외부로 노출시킴으로써 방열특성을 향상시킬 수 있다. 다만, 적어도 상기 방열체(130)의 상면 및 하면의 모서리영역을 덮는 외부층 영역(A1)은 잔류시킬 수 있다. 모서리에 인접한 영역(A1)은 방열체 측면의 공간(S)에 위치한 외부층 영역(A2)과 함께 상기 방열체(130)를 캐비티(C) 내부에 안정적으로 고정시킬 수 있다.
본 공정은, 에칭 레지스트 패턴을 이용하여 상기 외부층(140)을 선택적으로 제거하는 과정으로 수행될 수 있다. 상기 외부층으로 감광성 절연수지를 사용하는 경우에는, 본 공정에서 제1 및 제2 외부층(140a,140b)의 노광 및 현상을 적용하여 개구(o)를 형성할 수도 있다. 상기 현상 후에는 건조공정을 추가적으로 수행할 수 있다.
본 발명에 따른 회로 기판은 다양한 예로 변경되어 구현될 수 있다. 예를 들어, 상기 방열체의 노출영역을 형성하거나 다른 형태로 형성할 수도 있다.
도4를 참조하면, 본 실시예에 따른 회로 기판(100')은 도2a에 도시된 회로 기판(100)과 유사하나, 방열체(130)의 상하면에 위치한 영역이 개방되지 않은 외부층(140')을 갖는다.
본 실시예와 같이, 상기 방열체(130)의 상하면을 개방시키지 않더라도 비교적 얇은 외부층(140)에서만 의해 덮여지므로, 방열성능을 크게 저하시키지 않을 수 있다. 오히려, 탑재될 전자소자와 방열체(130)의 원하지 않는 전기적인 접촉을 방지할 수 있다.
상기 회로 기판(100')은 도3a 내지 도3f의 공정을 유사하게 적용하고, 도3g의 개구(o) 형성공정에서 상기 방열체(130)의 상하면을 개방시키지 않음으로써 제조될 수 있다.
도5a 및 도5b는 본 발명의 일 실시예(부분개방)에 따른 회로 기판을 나타내며, 도5a는 도5b에 도시된 회로 기판의 일부(A2-A2')의 단면을 나타낸다.
도5a를 참조하면, 본 실시예에 따른 회로 기판(100")은 도2a에 도시된 회로 기판(100)과 유사하나, 복수의 방열 개구(E2)가 형성된 외부층(140")을 갖는다. 상기 방열 개구(E2)를 통해서 방열체(130)의 상하면의 일부를 외부로 노출될 수 있다.
상기 외부층(140")의 방열 개구(E2)는 다양한 형상과 배열을 가질 수 있다. 상기 외부층(140)의 방열 개구(E2)는 솔더 범프가 연결되기 위한 개구(o)과 유사하게 형성될 수 있다.
도5b에 도시된 바와 같이, 발열원인 전자 소자의 탑재영역(M)에는, 도전성 패턴이 노출될 개구(o)와 함께 방열체에 대응되는 영역에 위치한 방열 개구(E2)가 배치될 수 있다. 상기 방열 개구(E2)는 다양하게 활용될 수 있다. 일 예로, 도6에 도시된 바와 같이, 추가적인 연결수단을 이용하여 전자소자(150)와 방열체(130)의 접촉통로로 사용될 수 있다.
도6에 도시된 모듈(180)은 상기 회로 기판(100")과 상기 회로 기판(100")에 탑재된 애플리케이션 프로세서(AP) 칩과 같은 전자소자(150)를 포함할 수 있다.
상기 전자소자(150)는 상기 개구(o)에 노출된 도전성 패턴(p1) 영역과 제1 솔더프(b1)에 의해 연결될 수 있으며, 이러한 연결을 통해서 상기 전자소자(150)는 상기 회로 기판(100")의 회로와 전기적 신호를 전달할 수 있다. 추가적으로, 상기 방열 개구(E2)에 제2 솔더 범프(b2)를 형성하여 상기 전자소자를 상기 방열체(130)와 직접 접촉될 수 있다. 상기 제2 솔더 범프(b2)는 상기 제1 솔더 범프(b1)와 동일한 물질일 수 있으며, 상기 제1 솔더 범프(b1) 형성시에 함께 형성될 수 있다. 하지만, 상기 제2 솔더 범프(b2)는 상기 제1 솔더 범프(b1)와 같이 회로 연결 요소가 아니라 상기 전자소자(150)의 회로에 접속되지 않는 영역에 제공되어 열방출 경로만 사용될 수 있다.
앞서 설명한 바와 같이, 상기 방열체의 상면 및 하면에 위치한 외부층은 다양한 형태로 변경될 수 있다. 앞선 실시예들에서는 방열체의 상하면에 위치한 외부층 영역이 동일한 구조를 갖는 것을 예시하였으나, 필요에 따라 다른 형태를 취할 수도 있다. 예를 들어, 상기 방열체 하면의 모서리에 인접한 일부 영역이 상기 외부층에 의해 덮이고 나머지 영역은 노출되며, 상기 방열체의 상면은 상기 외부층에 의해 완전히 덮이거나 복수의 방열 개구를 갖는 형태로 구현될 수도 있다.
또한, 상술된 실시예에서는 빌드업층의 개수를 상기 코어층의 각 면에 1개만으로 예시하였으나, 도7 및 도8에 도시된 바와 같이, 복수의 빌드업층으로 구현될 수 있으며, 이에 따라 캐비티 구조를 다양하게 변경할 수 있다.
도7을 참조하면, 본 실시예에 따른 회로 기판(200)은, 코어층(210)과, 상기 코어층(210)의 상면 및 하면에 각각 배치된 2개의 제1 빌드업층(221a,222a) 및 제2 빌드업층(221b,222b)을 포함한다.
상기 코어층(210)은 상면 및 하면에 배치된 도전성 패턴(p0)과 그 상하면을 관통하는 도전성 비아(v0)를 포함한 내층 회로를 가질 수 있다. 상기 코어층(210)의 상하면에 배치된 제1 및 제2 빌드업층(221a,221b)은 각각 도전성 패턴(p1)과 도전성 비아(v1)를 포함한 제1 외층 회로를 포함하며, 각각의 두번째 층에 위치한 제1 및 제2 빌드업층(222a,222b)은 각각 도전성 패턴(p2)과 도전성 비아(v2)를 포함한 제2 외층 회로를 포함한다.
본 실시예에 채용된 캐비티(C)는 기판 적층체를 관통하며, 상기 캐비티(C) 내부에는 방열체(230)가 배치될 수 있다. 상기 캐비티(C)는 상기 코어층(210) 뿐만 아니라 복수의 제1 및 제2 빌드업층(221a,222a,221b,222b)을 모두 관통하도록 형성될 수 있다. 그 결과, 상기 방열체(230)의 두께(t2)는 기판 적층체의 두께, 즉 상기 캐비티(C)의 깊이에 대응될 수 있다. 또한, 상기 방열체(230)는 방열에 유리하도록 최외곽의 제1 및 제2 빌드업층(222a,222b)의 표면에 인접하여 배치될 수 있다.
본 실시예에서도, 도2a에 도시된 실시예와 유사하게, 외부층(240)은 상기 방열체(230)에 연결되고, 상기 외부층(240)과 연결된 부분(A1,A2)에 의해 상기 방열체(230)는 상기 캐비티(C) 내부에 지지될 수 있다. 상기 방열체(230)의 폭(w2)은 캐비티(C)의 폭보다 작게 설계되어, 상기 캐비티(C)의 내부 측벽과 일정한 간격(d2)을 갖도록 배치될 수 있다. 따라서, 상기 외부층(240) 중 상기 캐비티(C)의 내부 측벽과 상기 방열체(230)의 사이에 충전된 영역(A2)에 의해 상기 방열체(230)를 더욱 견고하게 고정시킬 수 있다. 또한, 상기 외부층(240) 중 상기 방열체(230) 상하면의 모서리 일부 영역까지 연장된 영역(A1)에 의해 상기 방열체(230)를 지지하되, 상기 방열체(230)는 그 상하면의 그 주된 영역(E)이 노출될 수 있다.
이와 같이, 본 실시예와 같이, 빌드업층의 개수가 증가하여 적층방향에 따른 열방출 경로가 길어짐에도 불구하고, 캐비티(C)를 기판 적층체를 관통하도록 형성하고, 그 공간을 활용하여 충분한 부피의 방열체(230)를 제공함으로써 방열특성을 크게 개선할 수 있다.
필요에 따라, 각 코어층(210)의 양면에 빌드업층이 복수개인 형태에서도, 도8에 도시된 바와 같이, 코어층(210)과 그 인접한 일부의 빌드업층(221a,221b)에만 캐비티(C')를 형성할 수 있다.
도8을 참조하면, 본 실시예에 따른 회로 기판(200')은, 도7에 도시된 실시예와 유사하게, 코어층(210)과, 상기 코어층(210)의 상면 및 하면에 각각 배치된 2개의 제1 빌드업층(221a,222a') 및 제2 빌드업층(221b,222b')을 포함한다.
다만, 앞선 실시예와 달리, 상기 캐비티(C')는 상기 코어층(210)과 그 인접한 제1 및 제2 빌드업층(221a,221b)만을 관통하도록 형성될 수 있다. 상기 캐비티(C')에 배치된 방열체(230')는 상기 외부층(240)이 아니라, 최외곽에 위치한 제1 및 제2 빌드업층(222a',222b')의 형성물질에 의해 상기 캐비티(C')에 지지될 수 있다. 본 실시예에서, 상기 빌드업층(222a',222b')은 상기 방열체(230')를 캐비티(C') 내부에 견고하게 고정하기 위해서 캐비티(C') 내부 측벽과 방열체(230') 사이 공간에 충전되도록 연장될 수 있다.
상기 최외곽의 제1 및 제2 빌드업층(222a',222b')은 방열용 비아(VH)를 포함할 수 있다. 상기 방열용 비아(VH)는 방열체(230')와 직접 연결되며, 상기 회로 기판(200')의 표면에 노출될 수 있다. 본 실시예와 같이, 코어층(210)과 인접한 빌드업층(221a,221b)을 관통하는 캐비티(C')에 충분히 큰 부피의 방열체(230')가 삽입되므로, 하나의 빌드업층(222a',222b')에 형성된 방열용 비아(VH)만으로 상기 방열체(230')와의 직접 연결을 실현할 수 있다.
도9는 본 발명의 일 실시예로서, 코어층을 생략한 코어리스(coreless) 회로 기판에 적용된 예를 나타낸다.
도9를 참조하면, 본 실시예에 따른 회로 기판(300)은, 순차적으로 적층된 제1 및 제2 빌드업층(321,322)을 포함한다. 본 실시예에서, 코어층 없이 빌드업층의 적층체를 편의상 "빌드업 적층체"라고도 할 수 있다.
상기 제1 빌드업층(321)은 상면 및 하면에 각각 배치된 도전성 패턴(p0,p1)과 그 상하면을 관통하는 도전성 비아(v1)를 포함할 수 있다. 상기 제2 빌드업층(322)은 상기 제1 빌드업층(321)에 배치되며, 도전성 패턴(p2)과 도전성 비아(v2)를 포함할 수 있다.
본 실시예에 채용된 캐비티(C)는 빌드업 적층체를 관통하며, 상기 캐비티(C) 내부에는 방열체(330)가 배치될 수 있다. 상기 캐비티(C)는 제1 및 제2 빌드업층(321,322)을 모두 관통하도록 형성될 수 있다. 그 결과, 상기 방열체(330)의 두께(t3)를 빌드업 적층체의 두께, 즉 상기 캐비티(C)의 깊이에 대응될 수 있다. 또한, 상기 방열체(330)는 방열에 유리하도록 회로 기판(300)의 표면에 인접하여 배치될 수 있다.
본 실시예에서도, 앞선 실시예와 유사하게, 상기 회로 기판(300)은 외부층(340)을 포함하며, 상기 방열체(330)에 연결되도록 상기 제1 및 제2 빌드업층(321,322)의 표면에 형성될 수 있다. 상기 외부층(340)과 연결된 부분(A1,A2)에 의해 상기 방열체(330)는 상기 캐비티(C) 내부에 지지될 수 있다. 상기 방열체(330)의 폭(w2)은 캐비티(C)의 폭보다 작게 설계되어, 상기 캐비티(C)의 내부 측벽과 일정한 간격(d3)을 갖도록 배치될 수 있다. 따라서, 상기 외부층(340) 중 상기 캐비티(C)의 내부 측벽과 상기 방열체(330)의 사이에 충전된 영역(A2)에 의해 상기 방열체(330)를 더욱 견고하게 고정시킬 수 있다. 또한, 상기 외부층(340) 중 상기 방열체(330) 상하면의 모서리 일부 영역까지 연장된 영역(A1)에 의해 상기 방열체(330)를 지지하되, 상기 방열체(330)는 그 상하면의 그 주된 영역(E)이 노출될 수 있다.
이와 같이, 코어리스 회로 기판에서도 캐비티(C)를 빌드업 적층체를 관통하도록 형성하고, 그 공간을 활용하여 충분한 부피의 방열체(330)를 제공함으로써 방열특성을 크게 개선할 수 있다.
도10a 내지 도10g는 도9에 도시된 코어리스 회로 기판의 제조방법의 일 예를 설명하기 위한 주요 공정별 단면도이다.
도10a을 참조하면, 양면에 이형층(312)을 갖는 캐리어 기판(310)을 마련한다.
상기 이형층(312)에 의해 후속 공정에서 상기 캐리어 기판(310)과 그 양면에 제조된 코어리스 기판의 분리를 용이하게 수행할 수도 있다. 특정 실시형태에서, 상기 캐리어 기판(310)은 절연판 및 상기 절연판의 일면 또는 양면에 배치된 적어도 하나의 금속박을 포함할 수 있다. 상기 금속 박은 내층 금속박과 외층 금속박을 포함할 수 있으며, 이 경우에, 이형층(312)은 내층 금속박과 외층 금속박 사이에 위치할 수 있다. 상기 내층 및 외층 금속박은 각각 동박(Cu foil)일 수 있으나, 이에 제한되는 것은 아니다.
도10b를 참조하면, 상기 캐리어 기판(310)의 양면에 상기 제1 및 제2 빌드업층(321,322)을 순차적으로 형성할 수 있다.
본 공정에서, 상기 캐리어 기판(310)의 표면에 도전성 패턴(p0)을 형성하고, 상기 제1 및 제2 빌드업층(321,322) 각각에는 도전성 패턴(p1,p2)과 함께 도전성 비아(v1,v2)를 형성할 수 있다. 이와 같이, 원하는 층간 회로를 구성할 수 있다. 본 공정을 통해서, 상기 캐리어 기판(310)의 양면에 코어리스 기판을 위한 2개의 빌드업 적층체를 형성할 수 있다.
상기 도전성 패턴(p0,p1,p2)은 다양한 공정으로 형성될 수 있다. 예를 들면, CVD나 PVD과 같은 증착공정 또는 다양한 선택적 도금방법을 이용하여 형성할 수 있으나, 이에 한정되는 것은 아니다. 상기 제1 및 제2 빌드업층(321,322)도 다양한 방법으로 형성될 수 있다. 예를 들면, 절연 수지를 미경화(또는 반경화) 필름 형태로 압착한 후 이를 경화시키거나 액상 절연 수지를 스핀 코팅 등의 방법으로 평탄하게 적용하여 경화시켜 형성될 수도 있다.
상기 도전성 비아(v1,v2)는 상기 제1 또는 제2 빌드업층(321,322)을 관통하는 홀을 형성한 후에 상기 홀에 다양한 도금 공정을 적용함으로써 형성될 수 있다. 상기 도전성 비아(v1,v2)를 위한 홀은 기계적 드릴 및/또는 레이저 드릴을 사용하여 형성할 수 있다. 특정 예에서, 상기 제1 및 제2 빌드업층(321,322)을 감광성 절연수지로 형성할 경우에, 노광 및 현상 공정을 이용하여 원하는 홀을 형성할 수 있다.
도10c를 참조하면, 제1 및 제2 빌드업층(321,322)을 관통하는 캐비티(C)를 형성할 수 있다.
본 공정에서는, 캐리어 기판(310)을 함께 관통하여 상기 캐리어 기판(310)의 양면에 배치된 2개의 빌드업 적층체에 동시에 캐비티(C)를 형성할 수 있다. 본 공정은 이에 한정되지 않으나 펀칭 또는 블레이드를 이용하는 기계적 공정으로 수행될 수 있다. 상기 캐비티(C)는 삽입될 방열체의 형상에 대응되는 형상을 갖도록 형성될 수 있다.
상기 캐비티(C)의 깊이(DL)는 상기 기판 적층체의 두께에 대응될 수 있다. 상기 캐비티(C)의 폭(Wc)은 내부 측벽은 삽입될 방열체가 상기 캐비티(C) 내부측벽과 이격되도록 형성될 수 있다.
도10d를 참조하면, 빌드업 적층체를 지지 필름(360)에 부착시킨 후에 상기 캐리어 기판(310)을 제거하고, 방열체(330)를 캐비티(C)에 삽입할 수 있다.
상기 빌드업 적층체의 제2 빌드업층(322)의 표면을 지지 필름(360)에 부착시키고, 이형층(312)을 이용하여 상기 빌드업 적층체를 캐리어 기판(310)으로부터 용이하게 분리할 수 있다. 상기 지지 필름(360)은 접합력을 갖는 테이프일 수 있다.
상기 방열체(330)는 캐비티(C)의 깊이, 즉 빌드업 적층체의 두께에 대응되는 두께(t3)를 가질 수 있다. 여기서, 빌드업 적층체의 두께는 상기 제1 및 제2 빌드업층(321,322)의 도전성 패턴(p2)의 두께를 포함할 수 있다. 상기 방열체(330)의 폭(w3)은 상기 캐비티(C)의 폭(W)보다 작으므로, 상기 방열체(330)는 상기 캐비티(C)의 내부 측벽과 일정한 공간(S)을 갖도록 배치될 수 있다.
이어, 10e에 도시된 바와 같이, 상기 제1 빌드업층(321)의 표면에 상기 제1 외부층(340a)을 형성할 수 있다.
상기 제1 외부층(340a)은 상기 방열체(330)의 상면을 덮도록 형성될 수 있다. 상기 제1 외부층(340a)은 상기 방열체(330)와 상기 캐비티(C) 내부 측벽 간의 공간(S)까지 충전되도록 적용될 수 있다. 예를 들어, 상기 제1 외부층(340a) 형성공정은 미경화(예, 액상)된 솔더 레지스트용 절연수지를 상기 방열체(330)와 상기 캐비티(C) 내부 측벽 간의 공간까지 충전되도록 상기 제1 빌드업층(321)의 표면 및 상기 방열체(C) 상면에 도포하고, 평탄화시킨 후에 경화시키는 공정으로 수행될 수 있다. 상기 솔더 레지스트용 절연수지로 감광성 절연수지를 사용할 수 있다.
도10f에 도시된 바와 같이, 상기 지지 필름(360)을 상기 제2 빌드업층(322)의 표면으로부터 제거한 후에 제2 빌드업층(322) 표면에 제2 외부층(340b)을 적용할 수 있다.
상기 제2 외부층(340b)은 제1 외부층(340a)과 동일한 솔더 레지스트 물질을 사용할 수 있으며, 미경화된 솔더 레지스트용 절연수지를 평탄하게 도포한 후에 경화시킴으로써 형성될 수 있다. 본 단계에서 감광성 절연수지를 사용할 수 있으며, 이 경우에 후속 공정(도10g)에서 노광 및 현상공정을 통해서 원하는 개구를 형성할 수도 있다.
도10g에 도시된 바와 같이, 상기 외부층(340)에 복수의 개구(o)를 형성하는 공정을 수행할 수 있다.
상기 개구(o)에 의해 상기 도전성 패턴(p1) 중 솔더 범프가 형성될 영역은 개방될 수 있다. 본 개구 형성 공정에서, 상기 제1 및 제2 외부층(340a,340b) 중 상기 방열체(330)의 상면 및 하면을 덮는 영역이 함께 제거될 수 있다. 상기 방열체(330)의 상하면의 주된 영역(E)을 외부로 노출시킴으로써 방열특성을 향상시킬 수 있다. 다만, 적어도 상기 방열체(330)의 상면 및 하면의 모서리영역을 덮는 외부층 영역(A1)은 잔류시킬 수 있다. 모서리에 인접한 영역(A1)은 방열체 측면의 공간(S)에 위치한 외부층 영역(A2)과 함께 상기 방열체(330)를 캐비티(C) 내부에 안정적으로 고정시킬 수 있다.
본 공정은, 에칭 레지스트 패턴을 이용하여 상기 외부층(340)을 선택적으로 제거하는 과정으로 수행될 수 있다. 상기 외부층으로 감광성 절연수지를 사용하는 경우에는, 본 공정에서 제1 및 제2 외부층(340a,340b)의 노광 및 현상을 적용하여 개구(o)를 형성할 수도 있다.
도 11은 본 발명의 일 실시예에 따른 회로 기판을 나타내는 단면도이다. 또한, 도 12는 도 11의 회로 기판 내부를 나타내는 도면이다.
도 11을 참조하면, 코어층(410)과, 상기 코어층(410)의 상면 및 하면에 각각 배치된 제1 빌드업층(421a) 및 제2 빌드업층(421b), 방열체(430) 및 방열금속층(435)을 포함한다.
방열금속층(435)은 방열체(430)의 상면 또는 하면 중 적어도 어느 하나에 형성되어 방열 기능을 극대화 시키는 부분이다. 방열금속층(435)의 횡단면적은 방열층(430)의 횡단면적보다 클 수 있다. 즉, 방열금속층(345)은 방열층(430) 상면 및/또는 하면의 전면을 커버할 수 있다.
방열체(430)의 두께는 기판 적층체의 두께 이하일 수 있고, 이 경우, 방열금속층(435)의 두께는 제1 빌드업층(421a)의 표면 그리고 제2 빌드업층(421b)의 표면에 형성된 도전성 패턴의 두께와 동일할 수 있다.
방열체(430)와 캐비티(C) 내부 측벽 사이에는 공간이 형성될 수 있다. 즉, 방열체(430)의 횡단면적은 캐비티(C)의 횡단면적보다 작을 수 있다. 상기 공간에는 절연 수지가 충전될 수 있다. 절연 수지는 프리프레그일 수 있다.
이 경우, 방열금속층(435)은 방열체(430)와 캐비티(C) 사이의 상기 공간을 커버하도록 형성될 수 있다. 즉, 상기 공간 내에 충전된 절연 수지는 방열체(430)와 기판 적층체 그리고 방열금속층(435)에 의하여 둘러싸일 수 있다.
방열금속층(435)의 최외곽면의 가장자리 영역은 외부층(440a, 440b)에 의하여 덮일 수 있다. 그리고 나머지 영역은 노출될 수 있다. 여기서 '최외곽면'이란 방열금속층(435)의 두 면 중 방열체(430)와 접촉되지 않고 회로 기판에서 가장 최외곽에 위치하는 면을 의미한다. 또한, '가장자리 영역'은 방열금속층(435)의 모서리(변)와 인접한 영역을 의미하며, 예를 들어, 방열금속층(435)이 사각형 형상을 가지는 경우, 방열금속층(435)의 네 모서리로부터 내측으로 소정의 거리만큼 이격된 부분까지의 영역일 수 있다.
이러한 외부층(440a, 440b)에 의하여 방열금속층(435), 방열체(430)가 안정적으로 위치할 수 있다.
한편, 방열금속층(435)을 이루는 금속은 방열체(430)를 이루는 금속과 동일한 금속일 수 있다. 즉, 방열금속층(435)은 구리(Cu), 알루미늄(Al) 및 인바(Invar)일 수 있으나, 이로 한정되는 것은 아니다.
도 12를 참조하면, 방열금속층(435)의 측면은 도전성 패턴과 연결될 수 있다. 특히, 방열금속층(435)의 측면은 제1 빌드업층(421a)의 표면 그리고 제2 빌드업층(421b)의 표면에 형성된 도전성 패턴과 연결될 수 있다.
방열금속층(435)의 측면이 도전성 패턴과 연결됨에 따라, 도전성 패턴의 디자인 자유도가 확보될 수 있다.
도 13은 본 발명의 일 실시예에 따른 회로 기판을 나타내는 단면도이다.
도 13을 참조하면, 본 실시예에 따른 회로 기판(400')은 도11에 도시된 회로 기판(400)과 유사하나, 복수의 방열 개구(E2)가 형성된 외부층(440')을 갖는다. 상기 방열 개구(E2)를 통해서 방열체(430)의 상하면의 일부를 외부로 노출될 수 있다.
상기 외부층(440')의 방열 개구(E2)는 다양한 형상과 배열을 가질 수 있다. 상기 외부층(440)의 방열 개구(E2)는 솔더 범프가 연결되기 위한 개구와 유사하게 형성될 수 있다.
상기 방열 개구(E2)는 다양하게 활용될 수 있다. 일 예로, 추가적인 연결수단을 이용하여 전자소자와 방열체(430)의 접촉통로로 사용될 수 있다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
100, 100', 100": 회로 기판
110: 코어층
121a,122a: 제1 빌드업층
121b,122b: 제2 빌드업층
130: 방열체
140: 외부층
150: 전자 소자
435: 방열금속층
C: 캐비티
p0, p1, p2: 도전성 패턴
v0, v1, v2: 도전성 비아

Claims (20)

  1. 서로 반대에 위치한 제1 면 및 제2 면을 갖는 코어층;
    상기 코어층의 제1 및 제2 면에 각각 배치되며, 각각 도전성 패턴과 도전성 비아를 구비한 적어도 하나의 제1 및 제2 빌드업층 - 상기 코어층과 상기 제1 및 제2 빌드업층을 관통하는 캐비티가 마련됨 -;
    상기 캐비티 내에 배치된 방열체; 및
    상기 제1 및 제2 빌드업층의 표면에 배치되며 상기 방열체에 연결된 외부층을 포함하는 회로 기판.
  2. 제1항에 있어서,
    상기 방열체는 상기 캐비티의 내부 측벽과 공간을 갖도록 배치되며,
    상기 외부층은 상기 캐비티의 내부 측벽으로 연장되어 상기 공간을 충전하는 것을 특징으로 하는 회로 기판.
  3. 제1항에 있어서,
    상기 방열체의 두께는 상기 코어층의 두께보다 큰 것을 특징으로 하는 회로 기판.
  4. 제3항에 있어서,
    상기 방열체의 두께는 상기 캐비티의 깊이의 80% 이상인 것을 특징으로 하는 회로 기판.
  5. 제1항에 있어서,
    상기 방열체의 상면 및 하면 중 적어도 한 면은 모서리에 인접한 일부 영역이 상기 외부층에 의해 덮이며, 상기 적어도 한 면의 나머지 영역은 노출된 것을 특징으로 하는 회로 기판.
  6. 제1항에 있어서,
    상기 방열체의 상면 및 하면 중 적어도 한 면은 상기 외부층에 의해 덮인 것을 특징으로 하는 회로 기판.
  7. 제1항에 있어서,
    상기 외부층은 상기 적어도 한 면은 상기 방열체의 상면 또는 하면의 일부 영역을 노출시키는 복수의 개구를 갖는 것을 특징으로 하는 회로 기판.
  8. 제1항에 있어서,
    상기 제1 및 제2 빌드업층 중 적어도 하나는 복수의 빌드업층을 포함하며,
    상기 캐비티는 상기 복수의 빌드업층을 관통하는 것을 특징으로 하는 회로 기판.
  9. 제1항에 있어서,
    상기 외부층은 솔더 레지스트를 포함하는 것을 특징으로 하는 회로 기판.
  10. 제1항에 있어서,
    상기 회로 기판은 칩 실장영역을 가지며, 상기 캐비티는 상기 칩 실장영역보다 작은 면적을 갖도록 상기 칩 실장영역 내부에 배치되는 것을 특징으로 하는 회로 기판.
  11. 제1항에 있어서,
    상기 방열체 상면 및 하면 중 적어도 하나에 적층되며, 상기 방열체의 단면적보다 큰 단면적을 가지는 방열금속층을 더 포함하는 회로 기판.
  12. 제11항에 있어서,
    상기 방열체는 상기 캐비티의 내부 측벽과 공간을 갖도록 배치되며,
    상기 방열금속층은 상기 공간을 커버하는 회로 기판.
  13. 제11항에 있어서,
    상기 방열금속층의 측면은 상기 도전성 패턴과 연결되는 회로 기판.
  14. 제11항에 있어서,
    상기 방열금속층의 최외곽면의 가장자리 영역이 상기 외부층에 의해 덮이며, 나머지 영역은 노출된 것을 특징으로 하는 회로 기판.
  15. 제11항에 있어서,
    상기 외부층은 상기 방열금속층의 최외곽면의 적어도 일부를 노출시키는 복수의 개구를 갖는 것을 특징으로 하는 회로 기판.
  16. 각각 도전성 패턴과 도전성 비아를 구비한 복수의 빌드업층을 포함하며, 상기 복수의 빌드업층을 관통하는 캐비티를 갖는 빌드업 적층체;
    상기 빌드업 적층체의 캐비티 내에 배치된 방열체; 및
    상기 빌드업 적층체의 표면에 배치되며 상기 방열체에 연결된 외부층을 포함하는 회로 기판.
  17. 서로 반대에 위치한 제1 면 및 제2 면을 갖는 코어층을 마련하는 단계;
    상기 코어층의 제1 및 제2 면에 각각 도전성 패턴과 도전성 비아를 구비한 적어도 하나의 제1 및 제2 빌드업층을 형성함으로써 기판 적층체를 마련하는 단계;
    상기 기판 적층체를 관통하는 캐비티를 형성하는 단계;
    상기 캐비티 내에 방열체를 배치하는 단계; 및
    상기 방열체에 연결되도록 상기 제1 및 제2 빌드업층의 표면에 외부층을 형성하는 단계를 포함하는 회로 기판 제조방법.
  18. 제17항에 있어서,
    상기 방열체은 상기 캐비티의 폭보다 작은 폭을 가지며,
    상기 방열체를 배치하는 단계는, 상기 제2 빌드업층의 표면과 지지 필름이 접하도록 상기 지지 필름 상에 상기 기판 적층체를 배치하는 단계와, 상기 캐비티의 내부 측벽과 공간을 갖도록 상기 캐비티 내에 상기 방열체를 배치하는 단계를 포함하는 회로 기판 제조방법.
  19. 제18항에 있어서,
    상기 외부층을 형성하는 단계는,
    상기 캐비티의 내부 측벽과의 공간이 충전되도록 상기 제1 빌드업층의 일 표면에 제1 외부층을 형성하는 단계와, 상기 지지 필름을 제거한 후에, 상기 제2 빌드업층의 표면에 제2 외부층을 형성하는 단계를 포함하는 회로 기판 제조방법.
  20. 제19항에 있어서,
    상기 제1 및 제2 빌드업층의 표면에 위치한 도전성 패턴이 부분적으로 노출되도록 상기 외부층을 선택적으로 제거하는 단계를 더 포함하며,
    상기 외부층을 선택적으로 제거하는 단계는, 상기 방열체의 일부 영역을 노출시키는 단계를 포함하는 회로 기판 제조방법.
KR1020160007722A 2015-06-18 2016-01-21 회로 기판 및 그 제조방법 KR102642917B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/070,294 US9706639B2 (en) 2015-06-18 2016-03-15 Circuit board and method of manufacturing the same
CN201610318629.XA CN106257966B (zh) 2015-06-18 2016-05-13 电路板及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150086716 2015-06-18
KR20150086716 2015-06-18

Publications (2)

Publication Number Publication Date
KR20160149984A true KR20160149984A (ko) 2016-12-28
KR102642917B1 KR102642917B1 (ko) 2024-03-05

Family

ID=57724712

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160007722A KR102642917B1 (ko) 2015-06-18 2016-01-21 회로 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR102642917B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11439022B2 (en) 2019-09-02 2022-09-06 Samsung Electro-Mechanics Co., Ltd. Printed circuit board

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030002260A1 (en) * 2001-05-22 2003-01-02 Takehiko Hasebe Electronic apparatus
JP2007035688A (ja) * 2005-07-22 2007-02-08 Fujitsu Ltd 半導体装置およびその製造方法
US20090283299A1 (en) * 2008-05-13 2009-11-19 Kabushiki Kaisha Toshiba Component-embedded printed circuit board, method of manufacturing the same, and electronic apparatus including the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030002260A1 (en) * 2001-05-22 2003-01-02 Takehiko Hasebe Electronic apparatus
JP2007035688A (ja) * 2005-07-22 2007-02-08 Fujitsu Ltd 半導体装置およびその製造方法
US20090283299A1 (en) * 2008-05-13 2009-11-19 Kabushiki Kaisha Toshiba Component-embedded printed circuit board, method of manufacturing the same, and electronic apparatus including the same
JP2009277784A (ja) * 2008-05-13 2009-11-26 Toshiba Corp 部品内蔵プリント配線板、同配線板の製造方法および電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11439022B2 (en) 2019-09-02 2022-09-06 Samsung Electro-Mechanics Co., Ltd. Printed circuit board

Also Published As

Publication number Publication date
KR102642917B1 (ko) 2024-03-05

Similar Documents

Publication Publication Date Title
CN106257966B (zh) 电路板及其制造方法
CN108305857B (zh) 半导体封装件以及制造半导体封装件的方法
US7839649B2 (en) Circuit board structure having embedded semiconductor element and fabrication method thereof
KR101058621B1 (ko) 반도체 패키지 및 이의 제조 방법
CN108074883B (zh) 半导体封装件、其制造方法以及使用其的电子元件模块
US7875805B2 (en) Warpage-proof circuit board structure
US9093459B2 (en) Package structure having a semiconductor component embedded therein and method of fabricating the same
KR100661297B1 (ko) 리지드-플렉시블 패키지 온 패키지용 인쇄회로기판 및 그제조방법
KR102411998B1 (ko) 회로 기판 및 그 제조방법
US20040262733A1 (en) Scalable microelectronic package using conductive risers
US20130026650A1 (en) Semiconductor device, semiconductor module structure configured by vertically stacking semiconductor devices, and manufacturing method thereof
US20060145328A1 (en) Three dimensional package structure with semiconductor chip embedded in substrate and method for fabricating the same
US10403567B2 (en) Fabrication method of electronic package
KR20170009128A (ko) 회로 기판 및 그 제조 방법
US20190348375A1 (en) Flip-chip packaging substrate and method for fabricating the same
KR100976201B1 (ko) 인쇄회로기판 및 그 제조 방법
KR100816324B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
KR20180052062A (ko) 반도체 패키지와 그 제조 방법, 및 이를 이용한 전자 소자 모듈
KR102642917B1 (ko) 회로 기판 및 그 제조방법
KR20230041595A (ko) 몰딩 성형 공정 기반의 패키지 기판 및 이의 제조 방법
KR101092945B1 (ko) 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법
KR20160008848A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 이용한 적층형 패키지
KR101015762B1 (ko) 반도체 패키지의 제조 방법
KR102494340B1 (ko) 인쇄회로기판
TWI721616B (zh) 半導體裝置、電路板結構及其製作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant