CN106257966B - 电路板及其制造方法 - Google Patents

电路板及其制造方法 Download PDF

Info

Publication number
CN106257966B
CN106257966B CN201610318629.XA CN201610318629A CN106257966B CN 106257966 B CN106257966 B CN 106257966B CN 201610318629 A CN201610318629 A CN 201610318629A CN 106257966 B CN106257966 B CN 106257966B
Authority
CN
China
Prior art keywords
layer
heat dissipation
cavity
buildup
dissipation unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610318629.XA
Other languages
English (en)
Other versions
CN106257966A (zh
Inventor
李哉锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160007722A external-priority patent/KR102642917B1/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN106257966A publication Critical patent/CN106257966A/zh
Application granted granted Critical
Publication of CN106257966B publication Critical patent/CN106257966B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

公开了一种电路板及其制造方法。所述电路板包括：芯层，包括第一表面以及与第一表面背对的第二表面；至少一个第一积层，形成在第一表面上并且包括第一导电图案和第一导电过孔；至少一个第二积层，形成在第二表面上并且包括第二导电图案和第二导电过孔；空腔，形成为穿过芯层、第一积层和第二积层，空腔的内部中设置有散热单元；外层，形成在第一积层的表面和第二积层的表面上，所述外层被构造为连接到散热单元。

Description

电路板及其制造方法
本申请要求分别于2015年6月18日和2016年1月21日在韩国知识产权局提交的第10-2015-0086716号和第10-2016-0007722号韩国专利申请的权益，所述韩国专利申请的全部公开内容出于所有目的通过引用被包含于此。
技术领域
下面的描述涉及一种电路板。
背景技术
电路板可用于各种类型的电子组件封装应用，例如，包围多个芯片的系统级封装(SiP)或模块封装。用于电子组件封装应用的电路板需要高水平的散热性，以有效地释放从电子组件产生的热。这些散热特性与电子组件封装件的可靠性操作和质量高度相关。
发明内容
提供该发明内容以简化形式来介绍选择的构思，以下在具体实施方式中进一步描述该构思。本发明内容无意限定所要求保护的主题的主要特征或必要特征，也无意用于帮助确定所要求保护的主题的范围。
根据一个总的方面，一种电路板包括：芯层，包括第一表面以及与第一表面背对的第二表面；至少一个第一积层，形成在第一表面上并且包括第一导电图案和第一导电过孔；至少一个第二积层，形成在第二表面上并且包括第二导电图案和第二导电过孔；空腔，形成为穿过芯层、第一积层和第二积层，空腔的内部中设置有散热单元；外层，形成在第一积层的表面和第二积层的表面上，所述外层被构造为连接到散热单元。
外层可填充散热单元与空腔的内壁之间的空间。
散热单元的厚度可大于芯层的厚度。
散热单元的厚度可以为空腔的深度的至少80％。
散热单元的表面的与上表面和下表面中的至少一个表面的边缘靠近的第一部分可由外层覆盖，并且散热单元的所述表面的第二部分可暴露。
散热单元的上表面和下表面中的至少一个表面可由外层覆盖。
外层中的至少一个可包括开口部，以暴露散热单元的上表面的一部分或下表面的一部分。
第一积层和第二积层中的至少一个可包括多个积层，并且空腔穿过所述多个积层。
第一积层和第二积层中的至少一个可包括多个积层，并且空腔不穿过最外面的积层。
最外面的积层中可形成有散热过孔，散热过孔可直接连接到散热单元。
外层可包括阻焊剂。
电路板可包括芯片安装区域，空腔可具有比芯片安装区域的表面面积小的表面面积，并且空腔可布置在芯片安装区域的内部。
电路板可包括形成在散热单元的上表面和下表面中的至少一个表面上的散热金属层，并且散热金属层的截面面积可大于散热单元的截面面积。
散热单元可与空腔的内壁分开，散热金属层可覆盖形成在空腔的内壁与散热单元之间的空间。
散热金属层的侧表面可与导电图案连接。
外层可具有开口部，以暴露散热金属层的最外面的表面的至少一部分。
根据另一总的方面，一种电路板包括：积层层压件，包括积层，积层中的每个层包括导电图案和导电过孔；空腔，形成为穿过积层；散热单元，设置在空腔的内部；外层，形成在积层层压件的表面上，并且外层设置在散热单元的至少一部分上。
根据另一总的方面，一种用于制造电路板的方法包括：制备包括第一表面以及与第一表面背对的第二表面的芯层；通过在第一表面上形成至少一个第一积层并在第二表面上形成至少一个第二积层来制备板层压件；在第一积层和第二积层中的每个上形成导电图案，并在第一积层和第二积层中的每个中形成导电过孔；形成穿过板层压件的空腔；在空腔的内部布置散热单元；在第一积层的表面和第二积层的表面上形成外层，以连接到散热单元。
散热单元的宽度可小于空腔的宽度，并且布置散热单元的步骤可包括：将板层压件布置在支撑膜上；将散热单元按照距空腔的内壁一定距离的方式布置在空腔的内部。
形成外层的步骤可包括：在第一积层的一个表面上形成第一外层，以填充空腔的内壁与散热单元之间的空间；在去除支撑膜之后，在第二积层的表面上形成第二外层。
所述方法可包括去除外层的一部分，以暴露形成在第一积层的每个表面、第二积的每个表面上的导电图案的一部分和散热单元的一部分。
根据示例的电路板增大了散热单元的体积或将散热单元设置为靠近电子组件或放热区域，从而提高电路板的散热性。
其它特征和方面将通过下面的具体实施方式、附图说明和权利要求而明显。
附图说明
图1是示出应用有电路板的示例的电子装置的示例的示图。
图2A和图2B是示出电路板的示例的示图。
图3A至图3G是示出制造图2A中的电路板的示例的示图。
图4是示出电路板的示例的示图。
图5A和图5B是示出电路板的示例的示图。
图6是示出其中应用有图5A中的电路板的模块的示例的示图。
图7是示出电路板的示例的示图。
图8是示出电路板的另一示例的示图。
图9是示出电路板的另一示例的示图。
图10A至图10G是示出制造图9中的电路板的示例的示图。
图11是示出电路板的另一示例的示图。
图12是示出电路板的内部的示例的示图。
图13是示出电路板的另一示例的示图。
在整个附图和具体实施方式中，相同的标号指示相同的元件。附图可不按照比例绘制，为了清楚、说明和便利起见，可夸大附图中元件的相对尺寸、比例和描绘。
具体实施方式
提供以下的具体实施方式，以帮助读者获得对在此描述的方法、设备和/或系统的全面理解。然而，在此描述的方法、设备和/或系统的各种改变、变型和等同物对于本领域的普通技术人员来说将是明显的。在此描述的操作顺序仅仅是示例，而且其并不局限于在此阐述的，而是除了必须以特定顺序进行的操作之外，可做出对于本领域的普通技术人员将是明显的改变。此外，为了更加清楚和简洁，可省略本领域的普通技术人员公知的功能和结构的描述。
在此描述的特征可按照不同的形式实施，并且不应该被解释为局限于在此描述的示例。更确切地说，提供在此描述的示例，以使本公开将是彻底的和完整的，并且将本公开的全部范围传达给本领域的普通技术人员。
在本公开的整个描述中，基于附图的方向来表示诸如“上部”、“上表面”、“下部”和“下表面”的术语，以使它们可根据装置布置的方向而实际上不同。
根据一些示例的电路板可应用于各种电子装置，诸如以移动电话、个人数字助理、数码摄像机、数码相机、网络系统、计算机、监视器、电视机、视频游戏、智能手表以及本领域的普通技术人员公知的各种电子装置为例。
图1是示出应用有电路板的示例的电子装置的示例的示图。
参照图1，根据示例的电路板可用作主电路板10，以将各种电子组件20安装或嵌入在电子装置1中。电路板还可用作电子组件20(例如，具有较小尺寸的半导体封装件)的基板(未示出)。此外，除了应用于移动装置之外，电路板还可按照各种形式应用于其它电子装置。
图2A是示出电路板的示例的示图。
参照图2A，根据示例的电路板100可包括芯层110以及分别形成在芯层110的上表面和下表面上的第一积层121a和第二积层121b。在本说明书中，电路板100中的包括芯层110、第一积层112a和第二积层112b的结构可称作“板层压件”。
芯层110可包括内层电路，其中，内层电路包括形成在所述上表面和所述下表面上的导电图案p0以及穿过所述上表面和所述下表面的导电过孔v0。芯层110可由具有高刚度的材料形成，以防止电路板100的翘曲。例如，芯层110可以是包含增强剂的绝缘树脂(诸如，以半固化片为例)、玻璃或金属(例如，不胀钢)。增强剂可以是玻璃纤维或金属材料，绝缘树脂可以是双马来酰亚胺三嗪树脂(bismaleimide triazine resin)或环氧树脂。当芯层110是诸如金属的导电材料时，内层电路的表面可涂覆有绝缘材料。
第一积层121a和第二积层121b可包括外层电路，其中，外层电路包括导电图案p1和导电过孔v1。第一积层121a和第二积层121b可由绝缘材料形成，以使电路之间电绝缘。例如，绝缘材料可以是诸如环氧树脂的热固性树脂或诸如聚酰亚胺的热塑性树脂。第一积层121a和第二积层121b还可以是诸如光敏性绝缘膜的光固化绝缘树脂。导电图案p0和p1和/或导电过孔v0、v1可由诸如以Cu、Al、Ag、Sn、Au、Ni、Pd或它们的合金为例的材料构成。在另一示例中，导电图案p0和p1还可由铜箔形成。
空腔C可穿过板层压件，散热单元130可形成在空腔C中。散热单元130可由具有良好导热性的材料(诸如以Cu、Al或不胀钢为例)形成。虽然散热单元130在图2A中被示出为长方体块，但在不脱离所描述的示意性示例的精神和范围的情况下，散热单元130可形成为各种形状。
在该示例中，由于空腔C形成为穿过芯层110、第一积层121a和第二积层121b，因此散热单元130的厚度t1可至少大于芯层110的厚度。如图2A所示，散热单元130的厚度t1可以与空腔C的深度对应，以使散热单元130具有足够大的体积，从而提高散热。散热单元130可被布置为有效地释放热。例如，散热单元130的上表面可以与安装有产生热的电子组件(未示出)的区域相邻地设置。在示例中，散热单元130的上表面可与电子组件直接接触或通过诸如以焊料凸点(见图6)为例的另一单元与电子组件接触。另一方面，散热单元130的下表面可被设置为邻近第二积层121b的下表面的位置，以容易将热释放到外部。
可通过使散热单元130朝向层压方向扩展而使空腔C提高散热。在示例中，散热单元130的厚度t1可以为板层压件(例如，芯层110以及第一积层121a和第二积层121b)的厚度的80％或更大。
电路板100可包括外层140。外层140可包括分别形成在第一积层121a和第二积层121b上的第一外层140a和第二外层140b。外层140可以是阻焊剂层。外层140可包括用于将形成在最外层上的导电图案p1暴露于外部电路或电子组件(未示出)的多个开口。在示例中，外部电路或电子组件(未示出)可通过这些开口连接到电路板100的导电图案p1。
外层140可形成为与散热单元130连接。散热单元130在空腔C的内部可由与外层140连接的区域A1和A2支撑。在该示例中，散热单元130可由外层140中的延伸到散热单元130的上表面和下表面的边缘的一部分的区域A1支撑。散热单元130的上表面和下表面的主要区域E1可暴露。此外，散热单元130的宽度w1可被设计为小于空腔C的宽度，以使散热单元130可被布置为与空腔C的内壁具有恒定的距离d1。因此，散热单元130可由外层140中的填充在空腔C的内壁与散热单元130之间的区域A2稳固地支撑。
图2A是示出沿着图2B中的电路板的A1-A1'线的剖面的示图。
如图2B所示，在根据示例的电路板100的上表面上由虚线表示的电子组件150可形成为通过多个开口部“o”与外层电路电连接。电子组件150可以与散热单元130的暴露的区域E1直接接触或与散热单元130的暴露的区域E1相邻，以通过散热单元130有效地释放热。
图3A至图3G是示出用于制造图2A中的电路板的方法的示例的步骤的示图。虽然可按照示出的顺序和方式来执行图3A至图3G中的操作，但是在不脱离所描述的示意性示例的精神和范围的情况下可改变一些操作的顺序或省略所述操作中的一些操作。可并行或同时执行图3A至图3G中示出的操作中的许多操作。图1至图2B的以上描述也适用于图3A至图3G，并且通过引用被包含于此。因此，这里可不重复以上的描述。
参照图3A，芯层110具有第一表面110A和第二表面110B。在该步骤中，使导电过孔v0形成为穿过第一表面110A和第二表面110B，此外，在第一表面110A和第二表面110B上形成导电图案p0，以提供期望的内层电路。导电过孔v0可将形成在表面110A和110B上的导电图案p0彼此电连接。
可通过在芯层110的期望的位置处形成通孔并执行镀覆工艺来形成导电过孔v0。可使用机械钻机和/或激光钻机来形成通孔。在示例中，激光钻机可以是CO2激光器或YAG激光器。然而，激光钻机不限于此，在不脱离所描述的示例性示例的精神和范围的情况下，可使用其它钻机。
可通过各种工艺来形成芯层110的导电图案p0。在示例中，可通过在第一表面110A和第二表面110B上设置铜箔然后使用抗蚀图案选择性地去除铜箔来形成导电图案p0。还可通过使用干膜图案的沉积工艺(诸如以化学气相沉积(CVD)、诸如溅射、减成工艺、使用无电镀铜或电镀铜的加成工艺、半加成工艺(SAP)和模拟半加成工艺(MSAP)的物理气相沉积(PVD)为例)来形成导电图案p0。然而，沉积工艺可不限于此，在不脱离所描述的示例性示例的精神和范围的情况下，还可使用其它沉积工艺。
参照图3B，可分别在芯层的第一表面110A和第二表面110B上形成第一积层121a和第二积层121b。
可通过各种工艺来形成第一积层121a和第二积层121b。例如，可通过使用层压机将绝缘树脂压制为未硬化的(或半硬化的)膜然后使所述膜硬化来形成第一积层121a和第二积层121b。在另一示例中，可通过使用用于积层的液态绝缘材料涂覆第一表面110A和第二表面110B然后使所述液态绝缘材料硬化来形成第一积层121a和第二积层121b。
可通过使用与上述工艺相似的机械钻机和/或激光钻机对第一积层121a和第二积层121b进行钻孔来形成导电过孔v1。积层的绝缘材料可以是光敏性绝缘树脂。在这种情况下，可使用光刻法来形成用于导电过孔v1的孔。
在示例中，示出了分别在芯层110的第一表面110A和第二表面110B上形成一个积层121a和一个积层121b。然而，示例不限于此。例如，可在芯层110的每个表面110A和110B上形成多个积层(见图7和图8)。
参照图3C，可使空腔C形成为穿过包括芯层110、第一积层121a和第二积层121b的板层压件。可通过机械工艺(诸如以使用冲压或刀片为例)来执行该工艺，以形成空腔C。将散热单元(图3D中的130)插入到空腔C中。因此，还可使空腔C形成为与散热单元(图3D中的130)的形状对应。然而，工艺不限于此。
可使空腔C的深度(DL)与板层压件的厚度对应。可将空腔C的宽度Wc设计为使得将要插入到空腔C中的散热单元与空腔C的内壁分开。
如图3D所示，可将其中形成有空腔C的板层压件布置在支撑膜160上，并且可将散热单元130插入到空腔C的内部。
可将板层压件布置为使得第二积层121b的表面与支撑膜160接触。在示例中，支撑膜160可以是具有粘合强度的带。支撑膜160可通过暂时阻挡空腔C的一个敞开的表面来提供用于布置散热单元130的区域。插入到空腔C中的散热单元130可具有与空腔C的深度(为板层压件的厚度)对应的厚度t1。散热单元130的宽度w1小于空腔C的宽度Wc，以使散热单元130可被布置为与空腔C的内壁具有恒定的空间S。
可在第一积层121a和第二积层121b的表面上形成外层。如图3E和图3F所示，形成外层的步骤可包括形成第一外层140a和形成第二外层140b。
如图3E所示，可在第一积层121a的表面上形成第一外层140a。可使第一外层140a形成为覆盖散热单元130的上表面。可使第一外层140a进一步形成为填充散热单元130与空腔C的内壁之间的空间。例如，可通过如下步骤来形成第一外层140a：使用用作阻焊剂的未硬化的(例如，液态)绝缘树脂来涂覆第一积层121a的表面和散热单元130的上表面(包括散热单元130与空腔C的内壁之间的空间)，然后在平坦化之后，使绝缘树脂硬化。在示例中，用作阻焊剂的绝缘树脂可以是光敏性绝缘树脂。
如图3F所示，可从第二积层121b的表面去除支撑膜160，然后可在第二积层121b的所述表面上形成第二外层140b。
第二外层140b可由与用于第一外层140a的阻焊剂材料相同的阻焊剂材料制成。可通过使用用作阻焊剂的未硬化的绝缘树脂来对第二积层121b的所述表面和散热单元130的下表面进行均匀地涂覆然后使绝缘树脂硬化来形成第二外层140b。在示例中，用作阻焊剂的绝缘树脂可以是光敏性绝缘树脂。此外，如参照图3G说明的，可通过曝光工艺和显影工艺来形成开口部。
如图3G所示，可在外层140上形成多个开口部o。导电图案p1中的将要形成焊料凸点的区域可通过开口部o而敞开。在该工艺中，可从第一外层140a和第二外层140b去除覆盖散热单元130的上表面和下表面的区域。因此，散热单元130的上表面和下表面的主要区域E1可暴露于外部，从而提高了散热。然而，至少外层的覆盖散热单元130的上表面和下表面的边缘的区域A1可保留在原处。区域A1以及置于散热单元的侧表面与空腔C的内壁之间的空间S中的区域A2可稳固地支撑散热单元130，以使散热单元130保持在空腔C的内部。
在示例中，可通过使用抗蚀图案选择性地去除外层140来执行该工艺。当使用光敏性绝缘树脂作为外层时，可通过对第一外层140a和第二外层140b进行曝光和显影来形成开口部。
可按照各种示例形成根据示例的电路板。例如，可形成散热单元的暴露的区域。
参照图4，根据示例的电路板100'与图2A中示出的电路板100相似，但电路板100'包括其位于散热单元130的上表面和下表面上的区域未敞开的外层140'。
在该示例中，由于散热单元130仅由薄的外层140'覆盖，因此即使位于散热单元130的上表面和下表面上的区域未敞开，也不会使散热性能劣化。实际上这可防止将要安装的电子组件与散热单元130之间的不期望的电连接。
在类似地执行图3A至图3F中的工艺之后，在图3G中形成开口部o的工艺过程中，可使电路板100'形成为使得散热单元130的上表面和下表面不敞开。
图5A和图5B是示出电路板(部分地敞开)的示例的示图。图5A是图5B中示出的电路板的(A2-A2')部分的剖视图的示例。
参照图5A，根据示例的电路板100”与图2A中示出的电路板100相似，但电路板100”包括其中形成有多个散热开口部E2的外层140”。散热单元130的上表面和下表面的一部分可通过散热开口部E2暴露于外部。外层140”的散热开口部E2可按照各种形状和各种布局来形成。外层140”的散热开口部E2可形成为与开口部o相似，以与焊料凸点连接。
如图5B所示，散热开口部E2(置于与散热单元对应的区域)和开口部o(导电图案通过其而暴露)可布置在从其产生热的电子组件安装区域M上。散热开口部E2可用于多种目的。例如，如图6所示，通过使用另外的连接方式，散热开口部E2可用作电子组件150与散热单元130之间的接触路径。
图6中的模块180可包括电路板100”和电子组件150(诸如以安装在电路板100”上的应用处理器芯片为例)。
电子组件150可通过第一焊料凸点b1与导电图案p1连接，以使电子组件150能够使用电路板100”的电路来传输电信号。此外，电子组件150可通过在散热开口部E2中形成第二焊料凸点b2与散热单元130直接接触。在示例中，第二焊料凸点b2的材料可与第一焊料凸点b1的材料相同，并且当形成第一焊料凸点b1时可一起形成第二焊料凸点b2。第二焊料凸点b2可设置在未连接电子组件150的电路的区域中，因此，第二焊料凸点b2可用作散热路径，而不是用作诸如第一焊料凸点b1的电路连接元件。
如上所述，形成在散热单元的上表面和下表面上的外层可形成为各种形状。虽然示例示出了形成在散热单元的上表面和下表面上的外层区域具有相同的结构，但是如果需要，则所述外层区域可形成为不同的形式。例如，与散热单元的下表面的边缘相邻的部分可由外层覆盖，其余部分可暴露。在另一示例中，散热单元的上表面可被设计为被外层完全覆盖或具有多个散热开口部。
在上面的示例中，仅一个积层形成在芯层的每个表面上。然而，如图7和图8中的示例所示，可形成多个积层，此外，空腔可形成为各种结构。
参照图7，根据示例的电路板200包括芯层210、形成在芯层210的上表面上的第一积层221a和222a以及形成在芯层210的下表面上的第二积层221b和222b。
芯层210可包括内层电路，其中，内层电路包括：导电图案p0，形成在芯层210的上表面和下表面上；导电过孔v0，被构造为穿过芯层210并连接芯层210的上表面和下表面。芯层210的上表面上的第一积层221a和芯层210的下表面上的第二积层221b中的每个可包括第一外层电路，其中，第一外层电路包括导电图案p1和导电过孔v1。在芯层210上形成为第二层的第一积层222a和第二积层222b中的每个可包括第二外层电路，其中，第二外层电路包括导电图案p2和导电过孔v2。
根据示例的空腔C可穿过板层压件，散热单元230可布置在空腔C的内部。除了包括芯层210之外，板层压件还可包括多个第一积层221a、222a和多个第二积层221b、222b。因此，散热单元230的厚度t2可与板层压件的厚度(为空腔C的深度)对应。散热单元230可被布置为靠近形成为最外层的第一积层222a和第二积层222b的表面，以有效地释放热。
与图2A中示出的示例相似，外层240可形成为连接到散热单元230。散热单元230在空腔C内部可由外层240与散热单元230连接的部分A1、A2支撑。散热单元230的宽度w2可被设计为小于空腔C的宽度，以使散热单元230可被布置为与空腔C的内壁具有恒定的距离d2。因此，散热单元230可由外层240中的填充在空腔C的内壁与散热单元230之间的区域A2稳固地支撑。散热单元230可由外层240中的延伸到散热单元230的上表面和下表面的边缘的部分的区域A1支撑，但散热单元230的上表面和下表面的其余的区域E可暴露。
即使由于积层的数量的增加而使得散热路径变得较长，也可通过形成穿过板层压件的空腔C并且通过使用空腔C的空间设置足够大体积的散热单元230来提高散热性能。
如图8所示，如果需要，则可仅在与芯层210相邻的积层221a、221b中形成空腔C'。
参照图8，根据示例的电路板200'包括芯层210、形成在芯层210的上表面上的第一积层221a和222a'以及形成在芯层210的下表面上的第二积层221b和222b'，这与图7中示出的示例相似。与图7中的示例不同，空腔C'可形成为仅穿过芯层210以及与芯层210相邻的第一积层221a和第二积层221b。散热单元230'在空腔C'中可由形成第一积层222a'和第二积层222b'(形成为最外层)的材料支撑，而不是由外层240支撑。在该示例中，积层222a'和222b'可延伸为填充空腔C'的内壁与散热单元230'之间的空间，以将散热单元230'稳固地固定在空腔C'的内部。
形成为最外层的第一积层222a'和第二积层222b'可包括散热过孔VH。散热过孔VH可与散热单元230'直接连接并暴露于电路板200'的表面。由于穿过芯层210以及与芯层210相邻的积层221a、221b的具有足够大的体积的散热单元230'插入到空腔C'中，因此可使得仅形成在积层222a'、222b'中的散热过孔VH与散热单元230'直接连接。
图9是示出另一示例的无芯电路板的示图。
参照图9，根据示例的电路板300包括按顺序层压的第一积层321和第二积层322。在没有芯层的情况下，这样的积层的层压件可称作“积层层压件(build-up laminate)”。
第一积层321可包括形成在第一积层321的上表面和下表面上的导电图案p1、p0。穿过第一积层321的导电过孔v1连接第一积层321的上表面和下表面。第二积层322可形成在第一积层321上并包括导电图案p2和导电过孔v2。
根据示例的空腔C可穿过积层层压件，散热单元330可布置在空腔C中。空腔C可形成为穿过第一积层321和第二积层322这二者。散热单元330的厚度t3可与积层层压件的厚度(为空腔C的深度)对应。散热单元330也可被布置为与电路板300的表面相邻，以有效地释放热。
在该示例中，电路板300可包括外层340。外层340可形成在第一积层321的表面和第二积层322的表面上，以连接到其结构与之前的示例相似的散热单元330。散热单元330在空腔C的内部可由连接到外层340的部分A1、A2支撑。散热单元330可被设计为具有比空腔C的宽度小的宽度w3，以使散热单元330可被布置为与空腔C的内壁具有恒定的距离d3。因此，散热单元330可由外层340中的填充在空腔C的内壁与散热单元330之间的区域A2稳固地支撑。散热单元330可由外层340中的延伸到散热单元330的上表面和下表面的边缘的部分的区域A1支撑。散热单元330的上表面和下表面的其余的区域E可暴露。
即使在无芯电路板中，也可通过形成穿过积层层压件的空腔C并通过使用空腔C的空间设置足够大的体积的散热单元330来提高散热性能。
图10A至图10G是示出用于制造图9中的电路板的方法的示例的示图。图10A示出了两个表面上具有释放层312的载板310。
释放层312可有利于载板310上将要形成的无芯板的分离。载板310可包括绝缘板以及形成在绝缘板的一个表面上的至少一个金属箔。在示例中，金属箔可包括内层金属箔和外层金属箔。在示例中，释放层312可布置在内层金属箔与外层金属箔之间。内层金属箔和外层金属箔可以是独立的铜箔。然而，内层金属箔和外层金属箔可不限于此。
参照图10B，可在载板310的两个表面上按顺序形成第一积层321和第二积层322。
可在载板310的表面上形成导电图案p0，可在第一积层321和第二积层322的每个的表面上分别形成导电图案p1、p2，可在第一积层321和第二积层322中分别形成导电过孔v1、v2。这样，可形成期望的连接电路。可在载板310的两个表面上通过该工艺形成无芯板形式的两个积层层压件。
可通过各种工艺形成导电图案p0、p1、p2。例如，可使用诸如以CVD、PVD或其它选择性镀覆工艺为例的沉积工艺来形成导电图案p0、p1、p2。然而，工艺不限于此。也可按照各种方法来形成第一积层321和第二积层322。例如，可通过将绝缘树脂压制为未硬化(或半硬化)的膜并使所述膜硬化，或通过旋涂液态绝缘树脂并使所述液态绝缘树脂硬化来形成第一积层321和第二积层322。
可通过形成穿过第一积层321或第二积层322的孔然后按照各种方法对孔进行镀覆来形成导电过孔v1、v2。可通过使用机械钻机和/或激光钻机来形成用于导电过孔v1、v2的孔。在另一示例中，也可通过使用光敏性绝缘树脂形成第一积层321和第二积层322然后执行曝光工艺和显影工艺来形成孔。
参照图10C，可使空腔C形成为穿过第一积层321和第二积层322。
在该工艺中，可使空腔C形成为穿过载板310以及形成在载板310的两个表面上的两个积层层压件。在示例中，可通过使用冲压或刀片的机械工艺来执行该工艺。还可使空腔C形成为与将要插入到空腔C中的散热单元的形状对应。然而，工艺不限于此。
空腔C的深度(DL)可与积层层压件的厚度对应。空腔C的宽度Wc可被设计为使得将要插入到空腔C中的散热单元与空腔C的内壁分开。
参照图10D，在将积层层压件附着到支撑膜360之后，去除载板310，并且将散热单元330插入到空腔C中。
当将积层层压件的第二积层322的表面附着到支撑膜360时，可通过使用释放层312将积层层压件与载板310容易地分开。支撑层360可以是具有粘合强度的带。
插入到空腔C中的散热单元330可具有与空腔C的深度(为积层层压件的厚度)对应的厚度t3。积层层压件的厚度可包括第二积层上的导电图案p2的厚度、第一积层321的厚度和第二积层322的厚度。散热单元330的宽度w3小于空腔C的宽度Wc，以使散热单元330可被布置为与空腔C的内壁具有恒定的空间S。
如图10E所示，可在第一积层321的表面上形成第一外层340a。可使第一外层340a形成为覆盖散热单元330的上表面。第一外层340a可进一步形成为填充散热单元330与空腔C的内壁之间的空间。例如，可通过使用用作阻焊剂的未硬化的(例如，液态)绝缘树脂涂覆第一积层321的表面和散热单元330的上表面(包括散热单元330与空腔C的内壁之间的空间)然后在平坦化之后使绝缘树脂硬化来形成第一外层340a。用作阻焊剂的绝缘树脂可以是光敏性绝缘树脂。
如图10F所示，可从第二积层322的表面去除支撑膜360，然后可在第二积层322的所述表面上形成第二外层340b。
第二外层340b的阻焊剂材料可以与用于第一外层340a的阻焊剂材料相同。可通过使用用于阻焊剂的未硬化的绝缘树脂来对第二积层332的所述表面和散热单元330的下表面进行均匀地涂覆并使绝缘树脂硬化来形成第二外层340b。用作阻焊剂的绝缘树脂可以是光敏性绝缘树脂。此外，在参照图10G描述的工艺中，可通过曝光工艺和显影工艺来形成开口部。
如图10G所示，可在外层340上执行形成多个开口部o的步骤。
导电图案p0和p2中的将要形成焊料凸点的区域可通过开口部o而敞开。在该工艺中，可从第一外层340a和第二外层340b去除覆盖散热单元330的上表面和下表面的区域。因此，散热单元330的上表面和下表面的主要区域E可暴露于外部，从而提高散热。然而，至少外层的覆盖散热单元330的上表面和下表面的边缘的区域A1可保留在原处。与所述边缘和区域A2(置于散热单元的侧表面与空腔C的内壁之间的空间S中)相邻的区域A1可将散热单元330稳固地支撑在空腔C的内部。
可使用抗蚀图案选择性地去除外层340来执行该工艺。当光敏性绝缘树脂用作外层时，可通过对第一外层340a和第二外层340b进行曝光和显影来形成开口部o。
图11是示出电路板的另一示例的示图，图12是示出电路板的内部的示例的示图。
参照图11，根据示例的电路板400可包括芯层410、形成在芯层410的上表面上的第一积层421a和形成在芯层410的下表面上的第二积层421b。电路板400还可包括散热单元430和散热金属层435。
散热金属层435可形成在散热单元的上表面和下表面中的至少一个上，以使散热最优化。散热金属层435的截面面积可比散热单元430的截面面积大。散热金属层435可覆盖散热单元430的上表面和/或下表面。
散热单元430的厚度可小于板层压件的厚度。散热金属层435的厚度可与形成在第一积层421a的表面上的导电图案的厚度和形成在第二积层421b的表面上的导电图案的厚度相等。
在散热单元430与空腔C的内壁之间可形成空间。散热单元430的截面面积可小于空腔C的截面面积。空间可填充有绝缘树脂。在示例中，绝缘树脂可以是半固化片或诸如感光电介质(Photo Imagable Dielectric，PID)的光敏性绝缘树脂。
散热金属层435可形成为覆盖散热单元430与空腔C的内壁之间的空间。填充到空间中的绝缘树脂可由散热单元430、板层压件和散热金属层435来围住。
散热金属层435的最外面的表面的边缘部可由外层440a和440b覆盖。散热金属层435的最外面的表面的其余部分可暴露。术语“最外面的表面”意指不与散热单元430接触且在电路板中置于最外面的表面。术语“边缘部”意指与散热金属层435的边缘相邻的部分。例如，当散热金属层435为方形时，边缘部是从散热金属层435的四个拐角到某一点的部分，其中，某一点与散热金属层435的四个拐角在内部分开预定距离。
散热金属层435和散热单元430可由外层440a和440b稳固地支撑在原处。
散热金属层435可由与用于散热单元430的材料相同的材料形成。例如，散热金属层435可由诸如以Cu、Al或不胀钢为例的金属形成。然而，金属不限于此，在本公开的范围内的其它金属被视为也是适合的。
参照图12，散热金属层435的侧表面可形成为与导电图案连接。散热金属层435的侧表面可与形成在第一积层421a的表面上的导电图案和形成在第二积层421b的表面上的导电图案部分地连接。
这样，当散热金属层435的表面与导电图案连接时，导电图案可按照各种设计形成。
图13是示出电路板的另一示例的示图。
参照图13，除了多个开口E2形成在外层440'上之外，根据示例的电路板400'与图11中示出的电路板400相似。散热单元430的上表面和下表面的一部分可通过散热开口E2暴露于外部。外层440'的散热开口E2可按照各种形状和各种布局来形成。外层440'的散热开口E2可被形成为与形成为连接到焊料凸点的开口相似。
可按照各种方式来使用散热开口E2。例如，散热开口E2可通过使用另外的连接方式而用作电子元件与散热单元430之间的连接路径。
虽然本公开包括具体示例，但是对本领域的普通技术人员将明显的是，在不脱离权利要求以及其等同物的精神和范围的情况下，可在形式和细节方面对这些示例做出各种改变。在此描述的示例仅被视为描述意义，而非出于限制的目的。在每个示例中的特征或方面的描述被视为适用于其它示例中的相似的特征或方面。如果按照不同的顺序执行描述的技术、和/或如果按照不同的方式来组合所描述的系统、结构、装置或电路中的组件、和/或由其它组件或其等同物来替换或增补所描述的系统、结构、装置或电路中的组件，则可实现合理的结果。因此，本公开的范围不由具体实施方式限定，而是由权利要求及其等同物限定，并且权利要求及其等同物的范围内的全部改变将被理解为包括在本公开中。

Claims (19)

1.一种电路板，包括：
芯层，包括第一表面以及与第一表面背对的第二表面；
至少一个第一积层，形成在第一表面上并且包括第一导电图案和第一导电过孔；
至少一个第二积层，形成在第二表面上并且包括第二导电图案和第二导电过孔；
空腔，形成为穿过芯层、第一积层和第二积层，空腔的内部中设置有散热单元，并且散热单元与空腔的内壁之间形成有空间；
外层，形成在第一积层的表面和第二积层的表面上，并且外层被构造为连接到散热单元、覆盖散热单元的至少一部分且填充所述空间。
2.如权利要求1所述的电路板，其中，所述散热单元的厚度大于芯层的厚度。
3.如权利要求2所述的电路板，其中，所述散热单元的厚度为空腔的深度的至少80％。
4.如权利要求1所述的电路板，其中，所述散热单元的表面的与上表面和下表面中的至少一个表面的边缘靠近的第一部分由外层覆盖，散热单元的所述表面的第二部分暴露。
5.如权利要求1所述的电路板，其中，所述散热单元的上表面和下表面中的至少一个表面由外层覆盖。
6.如权利要求1所述的电路板，其中，所述外层中的至少一个包括开口部，以暴露散热单元的上表面或下表面的一部分。
7.如权利要求1所述的电路板，其中，第一积层和第二积层中的至少一个包括多个积层，并且空腔穿过所述多个积层。
8.如权利要求1所述的电路板，其中，外层包括阻焊剂。
9.如权利要求1所述的电路板，其中，所述电路板包括芯片安装区域，空腔具有比芯片安装区域的表面面积小的表面面积，并且空腔布置在芯片安装区域的内部。
10.一种电路板，包括：
芯层，包括第一表面以及与第一表面背对的第二表面；
至少一个第一积层，形成在第一表面上并且包括第一导电图案和第一导电过孔；
至少一个第二积层，形成在第二表面上并且包括第二导电图案和第二导电过孔；
空腔，形成为穿过芯层、第一积层和第二积层，空腔的内部中设置有散热单元；
外层，形成在第一积层的表面和第二积层的表面上，并且外层被构造为连接到散热单元，
其中，第一积层和第二积层中的至少一个包括多个积层，并且空腔不穿过最外面的积层，所述最外面的积层中形成有散热过孔，并且散热过孔直接连接到散热单元。
11.一种电路板，包括：
芯层，包括第一表面以及与第一表面背对的第二表面；
至少一个第一积层，形成在第一表面上并且包括第一导电图案和第一导电过孔；
至少一个第二积层，形成在第二表面上并且包括第二导电图案和第二导电过孔；
空腔，形成为穿过芯层、第一积层和第二积层，空腔的内部中设置有散热单元；
外层，形成在第一积层的表面和第二积层的表面上，并且外层被构造为连接到散热单元；
散热金属层，形成在散热单元的上表面和下表面中的至少一个表面上，并且位于外层与第一积层和第二积层之间，其中，散热金属层的截面面积比散热单元的截面面积大。
12.如权利要求11所述的电路板，其中，所述散热单元与空腔的内壁分开，散热金属层覆盖形成在空腔的内壁与散热单元之间的空间。
13.如权利要求11所述的电路板，其中，所述散热金属层的侧表面与第一导电图案和第二导电图案连接。
14.如权利要求11所述的电路板，其中，所述外层具有开口部，以暴露散热金属层的最外面的表面的至少一部分。
15.一种电路板，包括：
积层层压件，包括积层，积层中的每个层包括导电图案和导电过孔；
空腔，形成为穿过积层；
散热单元，设置在空腔的内部，并且散热单元与空腔的内壁之间形成有空间；
外层，形成在积层层压件的表面上，外层设置在散热单元的至少一部分上并且填充所述空间。
16.一种用于制造电路板的方法，包括：
制备包括第一表面以及与第一表面背对的第二表面的芯层；
通过在第一表面上形成至少一个第一积层并在第二表面上形成至少一个第二积层来制备板层压件；
在第一积层和第二积层中的每个上形成导电图案，并在第一积层和第二积层中的每个中形成导电过孔；
形成穿过板层压件的空腔；
在空腔的内部布置散热单元，其中，散热单元与空腔的内壁之间形成有空间；
在第一积层的表面和第二积层的表面上形成外层，外层被构造为连接到散热单元、覆盖散热单元的至少一部分并且填充所述空间。
17.如权利要求16所述的方法，其中，散热单元的宽度小于空腔的宽度，布置散热单元的步骤包括：将板层压件布置在支撑膜上；将散热单元按照距空腔的内壁一定距离的方式布置在空腔的内部。
18.如权利要求17所述的方法，其中，形成外层的步骤包括：
在第一积层的一个表面上形成第一外层，以填充空腔的内壁与散热单元之间的空间；
在去除支撑膜之后，在第二积层的表面上形成第二外层。
19.如权利要求16所述的方法，所述方法还包括去除外层的一部分，以暴露形成在第一积层的每个表面、第二积层的每个表面上的导电图案的一部分和散热单元的一部分。
CN201610318629.XA 2015-06-18 2016-05-13 电路板及其制造方法 Active CN106257966B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20150086716 2015-06-18
KR10-2015-0086716 2015-06-18
KR10-2016-0007722 2016-01-21
KR1020160007722A KR102642917B1 (ko) 2015-06-18 2016-01-21 회로 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN106257966A CN106257966A (zh) 2016-12-28
CN106257966B true CN106257966B (zh) 2020-06-16

Family

ID=57588779

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610318629.XA Active CN106257966B (zh) 2015-06-18 2016-05-13 电路板及其制造方法

Country Status (2)

Country Link
US (1) US9706639B2 (zh)
CN (1) CN106257966B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11291146B2 (en) 2014-03-07 2022-03-29 Bridge Semiconductor Corp. Leadframe substrate having modulator and crack inhibiting structure and flip chip assembly using the same
KR102565119B1 (ko) * 2016-08-25 2023-08-08 삼성전기주식회사 전자 소자 내장 기판과 그 제조 방법 및 전자 소자 모듈
TWI641095B (zh) * 2017-08-30 2018-11-11 欣興電子股份有限公司 散熱基板的結構及製造方法與封裝結構與方法
US10643919B2 (en) * 2017-11-08 2020-05-05 Samsung Electronics Co., Ltd. Fan-out semiconductor package
JP2019117910A (ja) * 2017-12-27 2019-07-18 イビデン株式会社 プリント配線板
CN108184308B (zh) * 2018-01-16 2020-06-26 生益电子股份有限公司 一种pcb的制造方法及pcb
US11439022B2 (en) * 2019-09-02 2022-09-06 Samsung Electro-Mechanics Co., Ltd. Printed circuit board
CN113225891B (zh) * 2020-01-21 2022-09-20 鹏鼎控股(深圳)股份有限公司 具有散热结构的电路板及其制作方法
CN113365443B (zh) * 2020-03-06 2023-06-27 宏恒胜电子科技（淮安）有限公司 具内埋散热件的电路板及其制作方法
CN114126187B (zh) * 2020-08-26 2024-05-10 宏恒胜电子科技（淮安）有限公司 具有内埋散热结构的线路板及其制作方法
CN114258200B (zh) * 2020-09-21 2024-04-12 庆鼎精密电子（淮安）有限公司 具有内埋元件的软硬结合线路板的制作方法
US11439018B2 (en) 2020-12-29 2022-09-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
US11412618B2 (en) 2020-12-29 2022-08-09 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1981003734A1 (en) * 1980-06-19 1981-12-24 Digital Equipment Corp Heat pin integrated circuit packaging
CN101730440A (zh) * 2008-10-16 2010-06-09 智仁科技开发股份有限公司 散热系统
CN103369820A (zh) * 2013-07-25 2013-10-23 东莞生益电子有限公司 具备高密度互连设计和散热结构的pcb板及其制作方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4604678A (en) * 1983-07-18 1986-08-05 Frederick Parker Circuit board with high density electrical tracers
JPS63274196A (ja) * 1987-05-06 1988-11-11 Mitsubishi Electric Corp 金属芯印刷配線板
US5180440A (en) * 1988-11-23 1993-01-19 Pace Incorporated Printed circuit thermocouple arrangements for personnel training and equipment evaluation purposes
JP2760829B2 (ja) * 1989-01-13 1998-06-04 株式会社日立製作所 電子基板
US5625227A (en) * 1995-01-18 1997-04-29 Dell Usa, L.P. Circuit board-mounted IC package cooling apparatus
JP3311899B2 (ja) * 1995-01-20 2002-08-05 松下電器産業株式会社 回路基板及びその製造方法
US5804422A (en) * 1995-09-20 1998-09-08 Shinko Electric Industries Co., Ltd. Process for producing a semiconductor package
TW410534B (en) * 1997-07-16 2000-11-01 Matsushita Electric Ind Co Ltd Wiring board and production process for the same
JPH1140901A (ja) * 1997-07-23 1999-02-12 Sharp Corp 回路基板
US6262579B1 (en) * 1998-11-13 2001-07-17 Kulicke & Soffa Holdings, Inc. Method and structure for detecting open vias in high density interconnect substrates
US7247516B1 (en) * 2000-11-15 2007-07-24 Skyworks Solutions, Inc. Method for fabricating a leadless chip carrier
US6582979B2 (en) * 2000-11-15 2003-06-24 Skyworks Solutions, Inc. Structure and method for fabrication of a leadless chip carrier with embedded antenna
US6960824B1 (en) * 2000-11-15 2005-11-01 Skyworks Solutions, Inc. Structure and method for fabrication of a leadless chip carrier
US6611055B1 (en) * 2000-11-15 2003-08-26 Skyworks Solutions, Inc. Leadless flip chip carrier design and structure
US6392600B1 (en) * 2001-02-16 2002-05-21 Ems Technologies, Inc. Method and system for increasing RF bandwidth and beamwidth in a compact volume
EP1381081A4 (en) * 2001-04-09 2008-02-27 Sumitomo Metal Smi Electronics RADIATION TYPE BGA HOUSING AND PRODUCTION PRODUCTION THEREOF
US6744135B2 (en) * 2001-05-22 2004-06-01 Hitachi, Ltd. Electronic apparatus
JP3804803B2 (ja) * 2004-02-12 2006-08-02 沖電気工業株式会社 電子部品搭載用基板及び半導体装置
JP2006261255A (ja) * 2005-03-16 2006-09-28 Matsushita Electric Ind Co Ltd 半導体装置
KR20060106891A (ko) * 2005-04-04 2006-10-12 마츠시타 덴끼 산교 가부시키가이샤 광학 디바이스용 캐비티 구조체, 광학 디바이스 및 광학디바이스용 캐비티 구조체의 제조방법
TWI315657B (en) * 2005-06-07 2009-10-01 Phoenix Prec Technology Corp Reverse build-up structure of circuit board
JP4697533B2 (ja) * 2005-06-08 2011-06-08 ミネベア株式会社 面状照明装置
JP4467489B2 (ja) * 2005-08-30 2010-05-26 三洋電機株式会社 回路基板およびそれを用いた回路装置
JP4923494B2 (ja) * 2005-09-22 2012-04-25 富士通株式会社 多層回路基板設計支援方法、プログラム、装置及び多層回路基板
CN100546058C (zh) * 2007-10-15 2009-09-30 佛山市国星光电股份有限公司 功率发光二极管封装结构
JP2009277784A (ja) * 2008-05-13 2009-11-26 Toshiba Corp 部品内蔵プリント配線板、同配線板の製造方法および電子機器
DE112009003811B4 (de) * 2008-12-25 2017-04-06 Mitsubishi Electric Corporation Verfahren zum Herstellen einer Leiterplatine
US20110114372A1 (en) * 2009-10-30 2011-05-19 Ibiden Co., Ltd. Printed wiring board
JP5482546B2 (ja) * 2010-07-28 2014-05-07 富士通株式会社 プリント配線板、プリント配線板の製造方法及び電子機器
US20120229990A1 (en) * 2011-03-08 2012-09-13 Ibiden Co., Ltd. Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
US9420708B2 (en) * 2011-03-29 2016-08-16 Ibiden Co., Ltd. Method for manufacturing multilayer printed wiring board
US20120247818A1 (en) * 2011-03-29 2012-10-04 Ibiden Co., Ltd. Printed wiring board
JP5349714B2 (ja) * 2011-06-08 2013-11-20 京セラ株式会社 回路基板およびこれを備える電子装置
KR20130014122A (ko) * 2011-07-29 2013-02-07 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조방법
JP6021504B2 (ja) * 2012-08-08 2016-11-09 キヤノン株式会社 プリント配線板、プリント回路板及びプリント回路板の製造方法
JP6099734B2 (ja) * 2013-03-27 2017-03-22 京セラ株式会社 配線基板およびこれを用いた実装構造体
JP2014216375A (ja) * 2013-04-23 2014-11-17 イビデン株式会社 プリント配線板及び多層コア基板の製造方法
JP2014236029A (ja) * 2013-05-31 2014-12-15 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2015029027A (ja) * 2013-07-31 2015-02-12 イビデン株式会社 プリント配線板
KR20150046615A (ko) * 2013-10-22 2015-04-30 삼성전기주식회사 다층 인쇄회로기판
JP2015126053A (ja) * 2013-12-26 2015-07-06 富士通株式会社 配線基板、配線基板の製造方法及び電子装置
JP2015211204A (ja) * 2014-04-30 2015-11-24 イビデン株式会社 回路基板及びその製造方法
JP2015216199A (ja) * 2014-05-09 2015-12-03 新光電気工業株式会社 半導体装置、熱伝導部材及び半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1981003734A1 (en) * 1980-06-19 1981-12-24 Digital Equipment Corp Heat pin integrated circuit packaging
CN101730440A (zh) * 2008-10-16 2010-06-09 智仁科技开发股份有限公司 散热系统
CN103369820A (zh) * 2013-07-25 2013-10-23 东莞生益电子有限公司 具备高密度互连设计和散热结构的pcb板及其制作方法

Also Published As

Publication number Publication date
US20160374189A1 (en) 2016-12-22
CN106257966A (zh) 2016-12-28
US9706639B2 (en) 2017-07-11

Similar Documents

Publication Publication Date Title
CN106257966B (zh) 电路板及其制造方法
KR100661297B1 (ko) 리지드-플렉시블 패키지 온 패키지용 인쇄회로기판 및 그제조방법
KR100792352B1 (ko) 패키지 온 패키지의 바텀기판 및 그 제조방법
US9674937B2 (en) Circuit board and method of manufacturing the same
JP5989814B2 (ja) 埋め込み基板、印刷回路基板及びその製造方法
JP2010135721A (ja) 金属バンプを持つプリント基板及びその製造方法
US20090250260A1 (en) High density circuit board and manufacturing method thereof
KR20180023384A (ko) 전자 소자 내장 기판과 그 제조 방법 및 전자 소자 모듈
US20090283302A1 (en) Printed circuit board and manufacturing method thereof
KR20150146287A (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP5908003B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
JP2016048768A (ja) 配線板及び半導体装置の製造方法
KR20180013017A (ko) 인쇄회로기판
KR102642917B1 (ko) 회로 기판 및 그 제조방법
JP2011222962A (ja) プリント基板およびその製造方法
US20120043121A1 (en) Printed circuit board and method of manufacturing the same
JP6806315B2 (ja) プリント回路基板
KR101609268B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR20130065216A (ko) 다층 인쇄회로기판 및 그 제조방법
KR101109234B1 (ko) 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
KR101109216B1 (ko) 인쇄회로기판의 제조방법
KR102117481B1 (ko) 인쇄회로기판 및 그 제조방법
KR101197783B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
KR100986832B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant