KR100986832B1 - 전자소자 내장형 인쇄회로기판 및 그 제조방법 - Google Patents

Abstract

전자소자 내장형 인쇄회로기판 및 그 제조방법이 개시된다. 캐비티가 형성된 내층기판; 캐비티가 매립되도록 내층기판의 양면에 적층된 수지층; 수지층에 적층되며, 캐비티에 상응하는 윈도우가 형성된 금속층; 수지층을 관통하는 도전성 비아; 및 도전성 비아를 통해 서로 전기적으로 연결되도록, 매립된 캐비티의 양면에 각각 실장된 전자소자를 포함하는 전자소자 내장형 인쇄회로기판은, 내층 및 외층의 설계 자유도를 증가시킬 수 있으며, 패키지 제품을 박형화할 수 있다.

전자소자, 인쇄회로기판, 비아

Description

전자소자 내장형 인쇄회로기판 및 그 제조방법{printed circuit board having electro device and manufacturing method thereof}

본 발명은 전자소자 내장형 인쇄회로기판 및 그 제조방법에 관한 것이다.

최근에 전자 산업의 발전 그리고 사용자의 요구에 따라 전자 부품은 더욱 더 소형화, 박형화 및 경량화가 요구되고 있다. 이에 주로 적용되는 기술 중의 하나가 복수 개의 반도체 칩을 하나의 패키지로 구성한 멀티 칩 패키징(Multi-chip Packaging) 기술이다. 동일한 기능의 반도체 칩 또는 서로 다른 반도체 칩, 예를 들면 메모리 기능을 수행하는 플래시 메모리와 에스램(SRAM;Synchronous RAM) 칩을 하나의 TSOP(Thin Small Outline Package)로 구성하면, 각각의 반도체 칩을 내장하는 단위 반도체 칩 패키지 두 개를 이용하는 것보다 크기, 무게 및 실장 면적에서 소형화 및 경량화를 이룰 수 있어 유리하다.

일반적으로 복수 개의 반도체 칩을 하나의 패키지 내에 구성하는 방법에는 반도체 칩을 상하로 적층하는 방법과 수평하게 병렬로 배열하는 방법이 있다. 전자의 경우 반도체 칩을 상하로 적층하는 구조이므로 공정이 복잡하고 한정된 두께에 서 안정된 공정을 확보하기 어려운 단점이 있고, 후자의 경우 동일 평면상에 여러 개의 반도체 칩을 배열하는 구조이므로 실장 면적 감소에 의한 소형화의 이점을 얻기가 어렵다. 따라서, 소형화와 경량화가 필요한 패키지에 적용되는 형태로는 반도체 칩을 상하로 적층하는 형태가 많이 사용된다.

본 발명은 내층 및 외층의 설계 자유도를 증가시킬 수 있으며, 패키지 제품을 박형화할 수 있는 전자소자 내장형 인쇄회로기판 및 그 제조방법을 제공하는 것이다.

본 발명의 일 측면에 따르면, 내층기판에 캐비티를 천공하는 단계; 일면에 수지층이 형성된 금속층을, 수지층이 내층기판에 대향하도록, 내층기판의 양면에 압착하여 수지층에 의해 캐비티가 매립되도록 하는 단계; 매립된 캐비티가 노출되도록 금속층의 일부를 제거하는 단계; 매립된 캐비티에 관통홀을 천공하는 단계; 관통홀의 내부에 도전성 물질을 충전하는 단계; 및 도전성 물질을 통해 서로 전기적으로 연결되도록, 매립된 캐비티의 양면에 전자소자를 각각 실장하는 단계를 포함하는 전자소자 내장형 인쇄회로기판 제조방법을 제공할 수 있다.

금속층을 커버하도록 솔더레지스트층을 형성하는 단계를 더 수행할 수 있으 며, 이 때, 솔더레지스트층은 전자소자의 측면은 커버하되 전자소자의 상면은 노출되도록 형성될 수 있다.

또한, 금속층을 내층기판에 압착하는 단계 이전에, 내층기판의 표면에 내층회로를 형성하는 단계를 더 수행할 수도 있다.

본 발명의 다른 측면에 따르면, 캐비티가 형성된 내층기판; 캐비티가 매립되도록 내층기판의 양면에 적층된 수지층; 수지층에 적층되며, 캐비티에 상응하는 윈도우가 형성된 금속층; 수지층을 관통하는 도전성 비아; 및 도전성 비아를 통해 서로 전기적으로 연결되도록, 매립된 캐비티의 양면에 각각 실장된 전자소자를 포함하는 전자소자 내장형 인쇄회로기판을 제공할 수 있다.

금속층을 커버하도록 솔더레지스트층을 더 구비할 수도 있으며, 이 때, 솔더레지스트층은 전자소자의 측면은 커버하되, 전자소자의 상면은 노출되도록 형성될 수 있다.

또한, 내층기판의 표면에 형성되며, 도전성 비아와 전기적으로 연결되는 내층회로를 더 구비할 수도 있다.

본 발명의 바람직한 실시예에 따르면, 내층 및 외층의 설계 자유도를 증가시킬 수 있으며, 패키지 제품을 박형화할 수 있다.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

이하, 본 발명에 따른 전자소자 내장형 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

먼저, 도 1 내지 도 7을 참조하여, 본 발명의 일 실시예에 따른 전자소자 내장형 인쇄회로기판 제조방법에 대해 설명하도록 한다. 도 1은 본 발명의 일 실시예에 따른 전자소자 내장형 인쇄회로기판 제조방법을 나타내는 순서도이고, 도 2 내지 도 7은 본 발명의 일 실시예에 다른 전자소자 내장형 인쇄회로기판 제조방법의 각 공정을 나타내는 도면이다. 도 2 내지 도 7을 참조하면, 내층기판(10), 캐비티(12), 도전성 비아(14), 수지층(20), 금속층(22), 윈도우(24), 전자소자(30), 전극(32), 솔더레지스트(40)가 도시되어 있다.

우선, 내층기판(10)에 캐비티(12)를 천공한다(S110, 도 2). 내층기판(10)으 로는 글래스가 함침된 에폭시 수지 또는 동박적층판 등을 이용할 수 있으며, 캐비티(12)를 천공하기 위하여 기계적인 드릴링 또는 레이저를 이용한 드릴링 등과 같은 방법을 이용할 수 있다. 내층기판(10)의 재질 및 캐비티(12) 가공 방법은 전술한 바 이 외에도 다양하게 변경될 수 있음은 물론이다.

한편, 내층기판(10)에 캐비티(12)를 천공하기 전 또는 천공한 후에, 내층기판(10)에 내층회로(미도시)를 형성할 수 있다. 내층기판(10)에 형성되는 내층회로(미도시)는, 매립된 캐비티(12)에 형성되는 도전성 비아(14)와 접속되어, 전자소자(30)가 송수신하는 신호를 전달하는 기능을 수행할 수 있게 된다. 이러한 내층회로(미도시)를 형성하는 방법으로는 애디티브 공법(additive process), 서브트랙티브 공법(substractive process), SAP(semi-additive process) 등과 같이 다양한 방법을 이용할 수 있다.

그 다음으로, 일면에 수지층(20)이 형성된 금속층(22)을 내층기판(10)의 양면에 압착한다(S120). 도 3에 도시된 바와 같이, 수지층(20)이 내층기판(10)에 대향하도록 금속층(22)을 내층기판(10)의 양면에 압착하게 되면, 금속층(22)에 형성된 수지층(20)은 내층기판(10)에 형성된 캐비티(12)의 내부로 유입되어, 결국 도 4에 도시된 바와 같이 수지층(20)에 의해 캐비티(12)가 매립된다.

이러한 공정을 위해, 수지층(20)은 반경화 상태(B-stage)인 것을 이용할 수 있으며, 반경화 상태의 수지층(20)이 금속층(22)에 이미 형성된 형태의 자재인 RCC(resin coated copper)를 이용할 수도 있다. 물론, 반경화 상태의 수지층(20)과 별도의 금속층(22)을 각각 이용할 수도 있을 것이다.

그리고 나서, 매립된 캐비티(12)가 노출되도록 금속층(22)의 일부를 제거하여 윈도우(24)를 형성한다(S130, 도 4). 금속층(22)에 형성된 윈도우(24)에 의해 매립된 캐비티(12)의 표면과 금속층(22)의 표면 사이에는 단차가 형성되고, 이러한 단차에 의해 형성되는 공간을 활용하여 전자소자(30)를 실장하게 된다. 이와 같은 방법으로 전자소자(30)가 실장될 공간을 확보함으로써, 전체 패키지 제품의 박형화를 구현하는 데에 유리한 효과를 기대할 수 있게 된다.

금속층(22)의 일부를 제거하기 위하여 금속층(22)의 표면에 패터닝된 에칭레지스트(미도시)를 형성한 후, 에칭액을 도포하고, 다시 에칭레지스트(미도시)를 제거하는 방법을 이용할 수 있다. 에칭레지스트(미도시)를 형성하는 방법으로는 드라이필름과 같은 감광성 필름 및 마스크 등을 이용한 노광 및 현상 공정을 이용할 수 있다.

한편, 도면에 도시되지는 않았으나, 매립된 캐비티(12)가 노출되도록 금속층(22)의 일부를 제거하는 공정과 함께, 해당 금속층(22)에 회로패턴(미도시)을 형성하는 공정이 동시에 수행될 수도 있다.

그 다음으로, 매립된 캐비티(12)에 관통홀을 천공하고(S140), 관통홀의 내부에 도전성 물질을 충전한다(S150, 도 5). 즉, 매립된 캐비티(12)의 상하를 전기적으로 연결하는 도전성 비아(14)를 형성하는 것이다. 이 때, 관통홀의 개수, 크기, 위치 등은 추후에 실장될 전자소자(30)의 전극(32)의 크기, 개수, 위치 등을 고려하여 결정될 수 있다.

매립된 캐비티(12)에 관통홀을 형성하기 위하여, 기계적인 드릴링 또는 레이 저를 이용한 드릴링 공정을 이용할 수 있으며, 관통홀의 내부에 도전성 물질을 충전하기 위해서는 도금 공정 또는 스크린 인쇄 등을 통한 도전성 페이스트를 충전하는 공정 등을 활용할 수 있다.

그리고 나서, 매립된 캐비티(12)의 양면에 전자소자(30)를 각각 실장한다(S160, 도 6). 매립된 캐비티(12)의 양면에 실장되는 전자소자(30)는 전극(32)이 형성된 활성면(active surface)이 서로 대향하도록 배치되며, 관통홀에 충전된 도전성 물질, 즉 도전성 비아(14)를 통해 서로 전기적으로 연결된다. 다시 말해, 서로 마주보는 한 쌍의 전자소자(30)가 도전성 물질이 충전된 관통홀, 즉 도전성 비아(14)에 의해 서로 직접 접속되는 구조를 구현하는 것이다. 이와 같은 구조를 통하여 전자소자(30) 간의 접속을 구현하기 위해 필요한 재배선 패턴이 필요치 않을 수 있게 되어, 제품의 설계 자유도가 증가되는 효과뿐만 아니라 제조 공정이 단순화 되는 효과 또한 기대할 수 있게 된다.

물론, 전자소자(30)에 형성된 여러 전극(32) 중, 일부는 서로 직접 접속하지 않고 내층기판(10)에 형성된 내층회로(미도시) 등과 접속될 수 있다. 이러한 구조를 통해 전자소자(30)는 외부와 전기적 신호를 주고 받을 수 있게 된다.

이와 같이 전자소자(30)를 실장한 다음, 금속층(22)을 커버하도록 솔더레지스트(40)을 형성할 수 있다(도 7). 솔더레지스트(40)은 회로패턴 등이 형성된 금속층(22)을 외부로부터 보호하는 기능을 수행할 수 있게 된다.

이 때, 솔더레지스트(40)은 전자소자(30)의 측면은 커버하되 전자소자(30)의 상면은 노출되도록 형성될 수 있다. 즉, 도 7에 도시된 바와 같이, 솔더레지스 트(40)의 표면과 전자소자(30)의 표면이 동일한 높이에 위치할 수 있는 것이다. 이와 같은 구조를 구현함으로써, 결과적으로 전자소자(30)가 인쇄회로기판에 매립되는 형태를 갖출 수 있게 되어, 별도의 몰딩 공정을 수행하지 않고서도 전자소자(30)가 견고히 지지될 수 있는 효과를 기대할 수 있게 된다. 뿐만 아니라, 전자소자(30)의 상면은 노출되도록 함으로써, 전자소자(30)에서 발생하게 되는 열이 방출될 수 있는 경로를 확보할 수 있게 되어, 제품의 신뢰도가 향상되는 효과 역시 기대할 수 있게 된다.

한편, 본 실시예에서는 금속층(22)의 상면에 바로 솔더레지스트(40)을 형성하는 경우를 제시하였으나, 다층 구조를 구현하고자 하는 경우에는, 추가적인 빌드업(build-up) 공정을 통해 설계자가 원하는 층 수를 갖는 인쇄회로기판을 형성할 수도 있음은 물론이다.

이상, 본 발명의 일 실시예에 따른 전자소자 내장형 인쇄회로기판 제조방법에 대해 설명하였으며, 다음으로, 본 발명의 일 실시예에 따른 전자소자 내장형 인쇄회로기판에 대해 도 7을 참조하여 설명하도록 한다. 본 실시예에 따른 전자소자 내장형 인쇄회로기판은 앞서 설명한 전자소자 내장형 인쇄회로기판 제조방법와 동일 또는 유사한 방법을 통해 제조될 수 있다.

본 실시예에 따른 전자소자 내장형 인쇄회로기판은, 도 7에 도시된 바와 같이, 매립된 캐비티(12)의 양면에 전자소자(30)가 서로 대향하도록 실장되고, 이들이 도전성 비아(14)를 통해 직접 접속되는 구조를 갖는다. 즉, 매립된 캐비티(12)의 양면에 실장되는 전자소자(30)는 전극(32)이 형성된 활성면(active surface)이 서로 대향하도록 배치되며, 관통홀에 충전된 도전성 물질(14)을 통해 서로 전기적으로 연결되는 것이다.

이와 같은 구조를 통하여 전자소자(30) 간의 접속을 구현하기 위해 필요한 재배선 패턴이 필요치 않을 수 있게 되어, 제품의 설계 자유도가 증가되는 효과뿐만 아니라 제조 공정이 단순화 되는 효과 또한 기대할 수 있게 된다.

또한, 매립된 캐비티(12)의 표면과 금속층(22)의 표면 사이에 형성되는 단차에 의한 공간에 전자소자(30)를 실장함으로써, 전체 패키지 제품의 박형화를 구현하는 데에 유리한 효과를 기대할 수 있게 된다.

금속층(22)을 커버하도록 솔더레지스트(40)를 형성할 수 있으며, 솔더레지스트(40)는 전자소자(30)의 측면은 커버하되 전자소자(30)의 상면은 노출되도록 형성될 수 있음은 전술한 바와 같다. 한편, 다층 구조를 구현하고자 하는 경우에는, 추가적인 빌드업(build-up) 공정을 통해 설계자가 원하는 층 수를 갖는 인쇄회로기판을 형성할 수도 있음 역시 전술한 바와 같다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.

도 1은 본 발명의 일 실시예에 따른 전자소자 내장형 인쇄회로기판 제조방법을 나타내는 순서도.

도 2 내지 도 7은 본 발명의 일 실시예에 다른 전자소자 내장형 인쇄회로기판 제조방법의 각 공정을 나타내는 도면.

<도면의 주요부분에 대한 부호의 설명>

10: 내층기판

12: 캐비티

14: 도전성 비아

20: 수지층

22: 금속층

24: 윈도우

30: 전자소자

32: 전극

40: 솔더레지스트층

Claims (6)

1. 내층기판에 캐비티를 천공하는 단계;

   일면에 수지층이 형성된 금속층을, 상기 수지층이 상기 내층기판에 대향하도록, 상기 내층기판의 양면에 압착하여 상기 수지층에 의해 상기 캐비티가 매립되도록 하는 단계;

   상기 매립된 캐비티가 노출되도록 상기 금속층의 일부를 제거하는 단계;

   상기 매립된 캐비티에 관통홀을 천공하는 단계;

   상기 관통홀의 내부에 도전성 물질을 충전하는 단계; 및

   상기 도전성 물질을 통해 서로 전기적으로 연결되도록, 상기 매립된 캐비티의 양면에 전자소자를 각각 실장하는 단계를 포함하는 전자소자 내장형 인쇄회로기판 제조방법.
2. 제1항에 있어서,

   상기 금속층을 커버하도록 솔더레지스트층을 형성하는 단계를 더 포함하며,

   상기 솔더레지스트층은 상기 전자소자의 측면은 커버하되, 상기 전자소자의 상면은 노출되도록 형성되는 것을 특징으로 하는 전자소자 내장형 인쇄회로기판 제조방법.
3. 제1항에 있어서,

   상기 금속층을 상기 내층기판에 압착하는 단계 이전에,

   상기 내층기판의 표면에 내층회로를 형성하는 단계를 더 포함하는 전자소자 내장형 인쇄회로기판 제조방법.
4. 캐비티가 형성된 내층기판;

   상기 캐비티가 매립되도록 상기 내층기판의 양면에 적층된 수지층;

   상기 수지층에 적층되며, 상기 캐비티에 상응하는 윈도우가 형성된 금속층;

   상기 수지층을 관통하는 도전성 비아; 및

   상기 도전성 비아를 통해 서로 전기적으로 연결되도록, 상기 매립된 캐비티의 양면에 각각 실장된 전자소자를 포함하는 전자소자 내장형 인쇄회로기판.
5. 제4항에 있어서,

   상기 금속층을 커버하도록 솔더레지스트층을 더 포함하며,

   상기 솔더레지스트층은 상기 전자소자의 측면은 커버하되, 상기 전자소자의 상면은 노출되도록 형성되는 것을 특징으로 하는 전자소자 내장형 인쇄회로기판.
6. 제4항에 있어서,

   상기 내층기판의 표면에 형성되며, 상기 도전성 비아와 전기적으로 연결되는 내층회로를 더 포함하는 전자소자 내장형 인쇄회로기판.

Images