JP2015216199A - 半導体装置、熱伝導部材及び半導体装置の製造方法 - Google Patents

半導体装置、熱伝導部材及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2015216199A
JP2015216199A JP2014097485A JP2014097485A JP2015216199A JP 2015216199 A JP2015216199 A JP 2015216199A JP 2014097485 A JP2014097485 A JP 2014097485A JP 2014097485 A JP2014097485 A JP 2014097485A JP 2015216199 A JP2015216199 A JP 2015216199A
Authority
JP
Japan
Prior art keywords
metal
heat
semiconductor element
metal film
alloy layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014097485A
Other languages
English (en)
Inventor
村山　啓
Hiroshi Murayama
啓 村山
義博 井原
Yoshihiro Ihara
義博 井原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2014097485A priority Critical patent/JP2015216199A/ja
Priority to US14/694,533 priority patent/US9716053B2/en
Publication of JP2015216199A publication Critical patent/JP2015216199A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0323—Carbon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/066—Heatsink mounted on the surface of the PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Thermal Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】放熱性を向上することができる半導体装置を提供する。【解決手段】半導体装置１は、配線基板１０と、配線基板１０の上面に実装された半導体素子２０と、凹部３３と貫通孔３４とを有し、配線基板１０の上面に搭載された放熱板３０と、半導体素子２０の上面に接合されるとともに、凹部３３の底面３３Ａに接合された熱伝導部材４０とを有する。熱伝導部材４０は、半導体素子２０と放熱板３０との間に林立するように形成された線状のカーボンナノチューブ４１と、半導体素子２０の上面に接合され、カーボンナノチューブ４１の下端部を被覆する合金層４２と、凹部３３の底面３３Ａに接合され、カーボンナノチューブ４１の上端部を被覆する合金層４３とを有する。貫通孔３４は、平面視で熱伝導部材４０と離間した位置から熱伝導部材４０に近づく方向に貫通するように形成されている。【選択図】図１

Description

本発明は、半導体装置、熱伝導部材及び半導体装置の製造方法に関するものである。
近年、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）等に使用される半導体素子は、半導体パッケージ内の基板上に電気的に接続され、固定される。半導体素子は、動作時に高温となるため、半導体素子の温度を強制的に下げなければ、半導体素子の性能を発揮できなくなるおそれがある。
そこで、放熱性を向上させるために、半導体素子が発する熱を大気に放出するための放熱部品（例えば、金属製の放熱板）を半導体素子上に配置し、半導体素子が発する熱を外部に放出する経路を確保している（例えば、特許文献１参照）。また、放熱部品の放熱性能（熱放射性）を向上する検討が行われている。例えば、放熱部品と半導体素子との間に、熱伝導方向に配列されたカーボンナノチューブを樹脂で成形してシート状にした熱伝導部材を設けることにより、放熱部品の放熱性能を向上する試みがなされている。
特開２０１０−１７１２００号公報
ところが、熱伝導方向に配列させたカーボンナノチューブの端面と放熱部品又は半導体素子とが点接触になっているため、カーボンナノチューブの端面と放熱部品又は半導体素子との間の接触熱抵抗が大きくなっている。このため、熱伝導方向に配列させたカーボンナノチューブでは、期待される放熱性能が得られないという問題がある。
本発明の一観点によれば、配線基板と、前記配線基板の上面に実装された半導体素子と、凹部と貫通孔とを有し、前記配線基板の上面に搭載された放熱部品と、前記半導体素子の上面に接合されるとともに、前記凹部の底面に接合された熱伝導部材と、を有し、前記熱伝導部材は、前記半導体素子と前記放熱部品との間に林立するように形成された線状の熱伝導性物質と、前記半導体素子の上面に接合され、前記熱伝導性物質の下端部を被覆する第１合金層と、を有し、前記貫通孔は、平面視で前記熱伝導部材と離間した位置から前記熱伝導部材に近づく方向に貫通するように形成されている。
本発明の一観点によれば、放熱性を向上することができるという効果を奏する。
（ａ）は、一実施形態の半導体装置を示す概略断面図、（ｂ）は、（ａ）に示した半導体装置の一部を拡大した拡大断面図。 （ａ）〜（ｃ）は、一実施形態の熱伝導部材の製造方法を示す概略断面図、（ｄ）は、（ｃ）に示した構造体の一部を拡大した拡大断面図。 （ａ），（ｂ），（ｄ）は、一実施形態の熱伝導部材の製造方法を示す概略断面図、（ｃ）は、（ｂ）に示した構造体の一部を拡大した拡大断面図。 （ａ），（ｂ）は、一実施形態の半導体装置の製造方法を示す概略断面図。 （ａ），（ｂ）は、一実施形態の半導体装置の製造方法を示す概略断面図。 変形例の半導体装置を示す概略断面図。
以下、一実施形態を添付図面を参照して説明する。
なお、添付図面は、特徴を分かりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。
まず、半導体装置１の構造について説明する。
図１（ａ）に示すように、半導体装置１は、ＢＧＡ（Ball Grid Array）型の配線基板１０と、その配線基板１０の上面に実装された半導体素子２０と、配線基板１０の上面に搭載された放熱板３０と、半導体素子２０と放熱板３０とを熱的に接続する熱伝導部材４０とを有している。
配線基板１０は、基板本体１１と、接続用パッド１２と、はんだボール１３とを有している。基板本体１１としては、接続用パッド１２及びはんだボール１３が基板内部を通じて相互に電気的に接続された構造を有していれば十分である。このため、基板本体１１の内部には配線層が形成されていてもよく、配線層が形成されていなくてもよい。なお、基板本体１１の内部に配線層が形成される場合には、複数の配線層が層間絶縁層を介して積層され、各配線層と各層間絶縁層に形成されたビアとによって接続用パッド１２及びはんだボール１３が電気的に接続されている。基板本体１１としては、例えばコア基板を有するコア付きビルドアップ基板やコア基板を有さないコアレス基板等を用いることができる。
接続用パッド１２は、基板本体１１の上面に形成されている。接続用パッド１２の材料としては、例えば、銅（Ｃｕ）や銅合金を用いることができる。
はんだボール１３は、基板本体１１の下面に形成されている。はんだボール１３の材料としては、例えば、鉛（Ｐｂ）を含む合金、錫（Ｓｎ）とＣｕの合金、Ｓｎと銀（Ａｇ）の合金、ＳｎとＡｇとＣｕの合金などを用いることができる。このはんだボール１３は、例えば、マザーボード等と接続される外部接続端子として機能する。
半導体素子２０は、例えば、シリコン（Ｓｉ）等からなる薄板化された半導体基板上に、半導体集積回路（図示略）が形成された素子形成面（ここでは、下面）側がパッシベーション膜で覆われ、その素子形成面に接続端子２１が配設された構造を有している。また、半導体素子２０は、素子形成面とは反対側の面（ここでは、上面）に金属膜２２が形成された構造を有している。
半導体素子２０としては、例えば、ＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体素子２０としては、例えば、ＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることができる。半導体素子２０の大きさは、例えば、平面視で１０ｍｍ×１０ｍｍ程度である。半導体素子２０の厚さは、例えば、１０〜５０μｍとすることができる。
半導体素子２０は、例えば、配線基板１０にフリップチップ実装されている。すなわち、半導体素子２０は、接続端子２１を介して、配線基板１０の接続用パッド１２と電気的に接続されている。接続端子２１としては、例えば、金（Ａｕ）バンプやはんだバンプを用いることができる。はんだバンプの材料としては、例えば、Ｐｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金などを用いることができる。また、金属膜２２の材料としては、例えば、ＡｕやＡｕ合金を用いることができる。金属膜２２の厚さは、例えば、０．０１〜０．５μｍ程度とすることができる。
半導体素子２０の下面と配線基板１０の上面との間にはアンダーフィル樹脂２５が充填されている。アンダーフィル樹脂２５の材料としては、例えば、エポキシ系樹脂などの絶縁樹脂を用いることができる。
半導体素子２０の上方には、放熱板３０が配置されている。放熱板３０はヒートスプレッダとも呼ばれる。放熱板３０の材料としては、熱伝導率の良好な材料であることが好ましい。例えば、放熱板３０の材料としては、Ｃｕ、Ａｇ、アルミニウム（Ａｌ）又はそれらの合金等を用いることができ、本実施形態ではＡｌを用いる。なお、放熱板３０の材料としては、熱伝導率が良好な材料であれば、金属以外の材料を用いることもできる。
放熱板３０は、配線基板１０上に搭載されている。放熱板３０は、例えば、半導体素子２０を取り囲むように配線基板１０の周縁部に接着剤３５によって接着されている。接着剤３５の材料としては、例えば、シリコンポリマー系の樹脂を用いることができる。
放熱板３０は、板状に形成された板状部３１と、この板状部３１の周囲に一体的に形成され、底面が接着剤３５を介して配線基板１０に接合された枠状の側壁部３２とを有している。これら板状部３１と側壁部３２とによって、放熱板３０には凹部３３が形成されている。この凹部３３と配線基板１０とによって形成された収容部Ａ１に半導体素子２０が収容されている。なお、放熱板３０の大きさは、例えば、平面視で２０ｍｍ×２０ｍｍ〜５０ｍｍ×５０ｍｍ程度である。また、放熱板３０の板状部３１の厚さは、例えば、０．５〜４ｍｍ程度とすることができる。
放熱板３０には、例えば、板状部３１を厚さ方向に貫通する貫通孔３４が形成されている。すなわち、板状部３１には、当該板状部３１の上面と凹部３３の底面３３Ａとの間を貫通する貫通孔３４が形成されている。貫通孔３４は、例えば、平面視で熱伝導部材４０から離間した位置から熱伝導部材４０に近づく方向に貫通するように形成されている。本例の貫通孔３４は、熱伝導部材４０と平面視で重ならない位置から熱伝導部材４０に近づくように、板状部３１の上面に対して斜めに貫通するように形成されている。ここで、平面視とは、対象物（ここでは、板状部３１）を板状部３１の上面の鉛直方向（垂直方向）から視ることをいう。
熱伝導部材４０は、半導体素子２０の上面と放熱板３０の凹部３３の底面３３Ａとの間に設けられている。そして、半導体素子２０の上面は、熱伝導部材４０を介して放熱板３０の凹部３３の底面３３Ａに熱的に結合されている。これにより、半導体素子２０から発生する熱は、熱伝導部材４０を介して放熱板３０に放熱される。例えば、半導体素子２０が動作すると、１００〜１１０℃程度の熱を発する。半導体素子２０から発する熱は、半導体素子２０上に設けられた熱伝導部材４０を介して放熱板３０に伝導される。このように、熱伝導部材４０は、半導体素子２０と放熱板３０とを直接接触させずに熱的に接続する手段として機能する。
次に、熱伝導部材４０の構造について説明する。
図１（ｂ）に示すように、熱伝導部材４０は、カーボンナノチューブ４１と、合金層４２と、合金層４３とを有している。
カーボンナノチューブ４１は、合金層４２と合金層４３との間に林立するように多数形成されている。多数のカーボンナノチューブ４１は、例えば、合金層４２の上面に、熱伝導方向（例えば、半導体素子２０の上面の鉛直方向）に林立するように形成されている。各カーボンナノチューブ４１は、例えば、直径が０．７〜３００ｎｍ程度の略円筒形状（線状）をした炭素の結晶である。また、カーボンナノチューブ４１は、熱伝導性が高い（例えば、３０００Ｗ／ｍ・Ｋ程度）熱伝導性物質である。すなわち、カーボンナノチューブ４１は、線状の熱伝導性物質である。カーボンナノチューブ４１としては、単層カーボンナノチューブであってもよいし、多層カーボンナノチューブであってもよい。また、線状の熱伝導物質としては、カーボンナノチューブ以外に、例えば、フラーレンやグラファイト等を用いることができる。なお、カーボンナノチューブ４１の長さは、例えば、４０〜５０μｍ程度とすることができる。カーボンナノチューブ４１の上端部の位置は、例えば、所定のばらつきを有する。最短のカーボンナノチューブ４１と最長のカーボンナノチューブ４１のそれぞれの上端部の位置の相対的な差は、例えば、２μｍ程度である。
合金層４２は、カーボンナノチューブ４１と接合されるとともに、半導体素子２０と接合されている。合金層４２は、例えば、カーボンナノチューブ４１の下端部を被覆するように形成されている。多数のカーボンナノチューブ４１は、合金層４２により、図中横方向（半導体素子２０の上面と略平行な平面方向）に連結されて一体化されている。このように、多数のカーボンナノチューブ４１を平面方向に連結させ一体化することにより、熱伝導部材４０における平面方向への熱伝導性を向上することができる。
合金層４２は、例えば、半導体素子２０の上面に形成されている。合金層４２の下面は、半導体素子２０の上面と接触している。これにより、合金層４２と半導体素子２０とを面同士で接触させることができるため、合金層４２と半導体素子２０との間の接触熱抵抗を小さくすることができる。また、合金層４２の一部は、金属膜２２の少なくとも一部と同一平面上に形成されている。本例の合金層４２は、その外側面の一部が金属膜２２によって被覆されている。換言すると、金属膜２２は、合金層４２の外側面の一部を被覆して合金層４２を囲むように形成されている。なお、合金層４２の厚さは、例えば、５〜７μｍ程度とすることができる。
合金層４２の材料としては、例えば、アルミニウム（Ａｌ）とパラジウム（Ｐｄ）と金属膜２２を構成する金属元素（ここでは、Ａｕ）とを含む合金、Ａｌとニッケル（Ｎｉ）と金属膜２２を構成する金属元素（ここでは、Ａｕ）とを含む合金を用いることができる。合金層４２の融点は、例えば、鉛フリーはんだの融点（２１６〜２１９℃程度）やインジウムの融点（１５６℃）よりも高い融点を有する。例えば、合金層４２の融点は８００〜１０００℃程度である。
合金層４２は、例えば、金属膜２２を構成する金属元素（ここでは、Ａｕ）の一部が合金化されて形成された金属層である。このため、合金層４２は、半導体素子２０の一部である金属膜２２と金属的に一体化されている。これにより、合金層４２と半導体素子２０とを単に物理的に接触させただけの場合に比べて、合金層４２と半導体素子２０との間の接触熱抵抗を小さくすることができる。
合金層４３は、カーボンナノチューブ４１と接合されるとともに、放熱板３０と接合されている。合金層４３は、例えば、カーボンナノチューブ４１の上端部を被覆するように形成されている。多数のカーボンナノチューブ４１は、合金層４３により、図中横方向（凹部３３の底面３３Ａと略平行な平面方向）に連結されて一体化されている。このように、多数のカーボンナノチューブ４１を平面方向に連結させ一体化することにより、熱伝導部材４０における平面方向への熱伝導性を向上することができる。
合金層４３は、例えば、凹部３３の底面３３Ａ上に形成されている。合金層４３の上面は、放熱板３０の下面（具体的には、凹部３３の底面３３Ａ）と接触している。これにより、合金層４３と放熱板３０とを面同士で接触させることができるため、合金層４３と放熱板３０との間の接触熱抵抗を小さくすることができる。合金層４３の厚さは、例えば、カーボンナノチューブ４１の長さのばらつきを吸収するために、最短のカーボンナノチューブ４１と最長のカーボンナノチューブ４１のそれぞれの先端部の位置の相対的な差よりも厚くすることが好ましい。例えば、合金層４３の厚さは、２〜５μｍ程度とすることができる。
合金層４３の材料としては、例えば、パラジウム（Ｐｄ）と放熱板３０を構成する金属元素（ここでは、Ａｌ）とを含む合金を用いることができる。合金層４３の融点は、例えば、鉛フリーはんだの融点やインジウムの融点よりも高い融点を有する。例えば、合金層４３の融点は８００〜１０００℃程度である。
合金層４３は、放熱板３０を構成する金属元素（ここでは、Ａｌ）の一部が合金化されて形成された金属層である。このため、合金層４３は、放熱板３０と金属的に一体化されている。これにより、合金層４３と放熱板３０とを単に物理的に接触させただけの場合に比べて、合金層４３と放熱板３０との間の接触熱抵抗を小さくすることができる。
次に、半導体装置１の製造方法について説明する。ここでは、まず、熱伝導部材４０の製造方法について説明する。
図２（ａ）に示す工程では、まず、基材５０を準備する。このとき、基材５０としては、熱伝導部材４０が多数個取れる大判の基材が使用される。すなわち、基材５０は、熱伝導部材４０が形成される個別領域Ｃ１を複数有している。基材５０の材料としては、例えば、シリコンや銅を用いることができる。
次に、図２（ｂ）に示す工程では、基材５０の上面に多数のカーボンナノチューブ４１を形成する。例えば、化学気相成長法（ＣＶＤ：chemical vapor deposition）により、多数のカーボンナノチューブ４１を、基材５０の上面に林立するように形成する。
詳述すると、まず、スパッタ法等により、基材５０の上面に金属触媒層（図示略）を形成する。金属触媒層の材料としては、例えば、鉄（Ｆｅ）、コバルト（Ｃｏ）やニッケル（Ｎｉ）等を用いることができる。金属触媒層の厚さは、例えば、数ｎｍ程度とすることができる。
次いで、金属触媒層が形成された基材５０を所定の圧力及び温度に調整された加熱炉に入れ、ＣＶＤ法により金属触媒層上にカーボンナノチューブ４１を形成する。加熱炉の圧力及び温度は、例えば、０．１〜１．０ｋＰａ程度及び５００〜８００℃程度とすることができる。プロセスガスとしては、例えば、アセチレンガスを用いることができる。キャリアガスとしては、例えば、アルゴンガスや水素ガスを用いることができる。
カーボンナノチューブ４１は、金属触媒層上に、基材５０の上面に略直角な方向に林立するように形成される。基材５０の上面からカーボンナノチューブ４１の上端部（先端部）までの長さは、カーボンナノチューブ４１の成長時間によって制御することができる。但し、カーボンナノチューブ４１の長さは、所定のばらつきを有する。なお、カーボンナノチューブ４１は、アーク放電法やレーザ蒸発法などにより形成することもできる。
次に、図２（ｃ）に示す工程では、カーボンナノチューブ４１の上端部を被覆するように上端部側に金属層５１及び金属層５２を順次形成する。金属層５１，５２は、例えば、スパッタ法やめっき法により形成することができる。金属層５１，５２の材料としては、例えば、自己発熱性を有する金属を用いることができる。例えば、金属層５１の材料としてアルミニウム（Ａｌ）を用いることができ、金属層５２の材料としてパラジウム（Ｐｄ）を用いることができる。これら金属層５１，５２は、例えば、隣接するカーボンナノチューブ４１の間に形成された貫通孔４１Ｘ内に入り込むように形成されている。これにより、金属層５１，５２によってカーボンナノチューブ４１の上端部が被覆される。図２（ｃ）では、簡略化のために、金属層５１，５２を一層ずつのみ図示した。但し、実際には、図２（ｄ）に示すように、複数層（ここでは、８層）のＡｌ膜５１Ａ〜５１Ｈと、複数層（ここでは、８層）のＰｄ膜５２Ａ〜５２Ｈとが交互に積層される。すなわち、カーボンナノチューブ４１の上端部側にＡｌ膜５１Ａが形成され、そのＡｌ膜５１Ａ上に、Ｐｄ膜５２Ａ、Ａｌ膜５１Ｂ、Ｐｄ膜５２Ｂ、Ａｌ膜５１Ｃ、Ｐｄ膜５２Ｃ、Ａｌ膜５１Ｄ、Ｐｄ膜５２Ｄ、Ａｌ膜５１Ｅ、Ｐｄ膜５２Ｅ、Ａｌ膜５１Ｆ、Ｐｄ膜５２Ｆ、Ａｌ膜５１Ｇ、Ｐｄ膜５２Ｇ、Ａｌ膜５１Ｈ、Ｐｄ膜５２Ｈが順に積層される。これらＡｌ膜５１Ａ〜５１Ｈ及びＰｄ膜５２Ａ〜５２Ｈは、薄膜である。各Ａｌ膜５１Ａ〜５１Ｈの厚さは例えば２０〜３０ｎｍ程度とすることができ、各Ｐｄ膜５２Ａ〜５２Ｈの厚さは例えば２０〜３０ｎｍ程度とすることができる。この工程により、多数のカーボンナノチューブ４１と金属層５１，５２とが図中横方向（基材５０の上面と略平行な平面方向）に連結され一体化される。なお、以下の図では、図２（ｃ）と同様に、一層の金属層５１と一層の金属層５２のみを図示する。
続いて、図３（ａ）に示す工程では、上端部に金属層５１，５２が形成されたカーボンナノチューブ４１を、図２（ｃ）に示した基材５０から機械的に剥離する。換言すると、カーボンナノチューブ４１から基材５０を除去する。これにより、カーボンナノチューブ４１の下端部が露出される。
次いで、図３（ｂ）に示す工程では、カーボンナノチューブ４１の下端部を被覆するように下端部側に金属層５３及び金属層５４を順次形成する。金属層５３，５４は、例えば、スパッタ法やめっき法により形成することができる。金属層５３，５４の材料としては、例えば、自己発熱性を有する金属を用いることができる。例えば、金属層５３の材料としてパラジウム（Ｐｄ）を用いることができ、金属層５４の材料としてアルミニウム（Ａｌ）を用いることができる。これら金属層５３，５４は、例えば、隣接するカーボンナノチューブ４１の間に形成された貫通孔４１Ｘ内に入り込むように形成されている。これにより、金属層５３，５４によってカーボンナノチューブ４１の下端部が被覆される。図３（ｂ）では、簡略化のために、金属層５３，５４を一層ずつのみ図示した。但し、実際には、図３（ｃ）に示すように、複数層（ここでは、８層）のＰｄ膜５３Ａ〜５３Ｈと、複数層（ここでは、８層）のＡｌ膜５４Ａ〜５４Ｈとが交互に積層される。すなわち、カーボンナノチューブ４１の下端部側にＰｄ膜５３Ａが形成され、そのＰｄ膜５３Ａ下に、Ａｌ膜５４Ａ、Ｐｄ膜５３Ｂ、Ａｌ膜５４Ｂ、Ｐｄ膜５３Ｃ、Ａｌ膜５４Ｃ、Ｐｄ膜５３Ｄ、Ａｌ膜５４Ｄ、Ｐｄ膜５３Ｅ、Ａｌ膜５４Ｅ、Ｐｄ膜５３Ｆ、Ａｌ膜５４Ｆ、Ｐｄ膜５３Ｇ、Ａｌ膜５４Ｇ、Ｐｄ膜５３Ｈ、Ａｌ膜５４Ｈが順に積層される。これらＰｄ膜５３Ａ〜５３Ｈ及びＡｌ膜５４Ａ〜５４Ｈは、薄膜である。各Ｐｄ膜５３Ａ〜５３Ｈの厚さは例えば２０〜３０ｎｍ程度とすることができ、各Ａｌ膜５４Ａ〜５４Ｈの厚さは例えば２０〜３０ｎｍ程度とすることができる。この工程により、多数のカーボンナノチューブ４１と金属層５３，５４とが図中横方向に連結され一体化される。なお、以下の図では、図３（ｂ）と同様に、一層の金属層５３と一層の金属層５４のみを図示する。
次に、図３（ｄ）に示す工程では、図３（ｂ）に示した構造体を破線で示した切断位置に沿って切断する、つまり、図３（ｂ）に示した構造体を個別領域Ｃ１毎に切断する。これにより、カーボンナノチューブ４１の上端部側に金属層５１，５２が形成され、下端部側に金属層５３，５４が形成された熱伝導部材４０Ａが複数個得られる。
続いて、図４（ａ）に示す工程では、板状部３１と枠状の側壁部３２とを有する放熱板３０を準備する。放熱板３０には、例えばプレス加工や機械切削により、凹部３３及び貫通孔３４が形成されている。この凹部３３の底面３３Ａ上に熱伝導部材４０Ａが載置される。具体的には、金属層５２（Ｐｄ層）が放熱板３０（Ａｌ層）に接触するように、熱伝導部材４０Ａが底面３３Ａ上に載置される。
また、図４（ａ）に示す工程では、半導体素子２０が実装された配線基板１０を準備する。ここでは、図示を省略して詳細な説明を割愛するが、配線基板１０は例えば以下のような方法で製造される。すなわち、接続用パッド１２を有する配線基板１０を形成し、その接続用パッド１２に半導体素子２０の接続端子２１をフリップチップ実装する。次に、配線基板１０と半導体素子２０との間にアンダーフィル樹脂２５を形成する。このとき、半導体素子２０の上面には、その上面全面を被覆する金属膜２２が形成されている。この金属膜２２は、半導体素子２０の実装前に形成してもよいし、半導体素子２０の実装後に形成してもよい。なお、金属膜２２は、例えば、スパッタ法やめっき法により形成することができる。
次いで、配線基板１０の上面の外周縁に沿って枠状に接着剤３５を塗布する。そして、配線基板１０及び半導体素子２０上に、熱伝導部材４０Ａが載置された放熱板３０を配置する。具体的には、放熱板３０の側壁部３２の底面が接着剤３５に対向するように、且つ、熱伝導部材４０Ａの金属層５４（Ａｌ層）が金属膜２２（Ａｕ層）に対向するように、配線基板１０上に放熱板３０及び熱伝導部材４０Ａを配置する。
次に、図４（ｂ）に示す工程では、側壁部３２の底面を接着剤３５に接触させ、金属層５４を金属膜２２に接触させて押圧する。その後、接着剤３５を硬化させることにより、配線基板１０に放熱板３０を装着する。すなわち、半導体素子２０の上面と凹部３３の底面３３Ａとの間に熱伝導部材４０Ａを配置した状態で、配線基板１０の上面に放熱板３０を搭載する。但し、このときの熱伝導部材４０Ａは、金属層５２の上面が放熱板３０の凹部３３の底面３３Ａに物理的に単に接触し、金属層５４の下面が金属膜２２の上面に物理的に単に接触しているだけである。なお、放熱板３０の貫通孔３４は、平面視で熱伝導部材４０Ａと離間した位置から、金属層５３，５４の端部に向かう方向に斜めに形成されている。
続いて、図５（ａ）に示す工程では、例えば、放熱板３０の貫通孔３４を通じて、放熱板３０及び配線基板１０によって形成された収容部Ａ１内にプローブ６０を挿入し、プローブ６０の先端を金属層５３，５４の端部（金属層５４と金属膜２２との境界部分）に近づける。次いで、プローブ６０を用いて、例えば、金属層５３，５４の端部にスパークを発生させる。このスパークにより、金属層５３，５４の端部において、金属層５３を構成する金属元素（ここでは、Ｐｄ）と、金属層５４を構成する金属元素（ここでは、Ａｌ）と、金属膜２２を構成する金属元素（ここでは、Ａｕ）との合金（例えば、金属間化合物）の合成が開始される。このように構成元素から直接化合物が合成されると、大量の反応熱が放出され、その反応熱により温度が１５００〜３０００℃程度まで上昇する。そして、合成時に放出される反応熱によって隣接する元素同士の化学反応が連鎖的に誘起されて合金が合成されていく。これにより、図５（ｂ）に示すように、カーボンナノチューブ４１と半導体素子２０との間にＰｄとＡｌとＡｕとの合金からなる合金層４２が形成され、合金層４２が半導体素子２０と接合される。ここで、合金層４２は、図５（ａ）に示した金属層５３を構成する金属元素と、金属層５４を構成する金属元素と、金属膜２２を構成する金属元素とが合金化されて生成される。すなわち、合金層４２は、熱伝導部材４０Ａの一部である金属層５３，５４と、半導体素子２０の一部である金属膜２２とが合金化されて生成される。このため、合金層４２の形成により、熱伝導部材４０と半導体素子２０とが金属的に一体化される。
また、上記合成時に放出される反応熱は厚さ方向にも伝播されるため、その反応熱によって図５（ａ）に示した金属層５１，５２及び放熱板３０においても合成反応が進行する。すなわち、上記反応熱が金属層５１，５２に伝播されると、金属層５１を構成する金属元素（ここでは、Ａｌ）と、金属層５２を構成する金属元素（ここでは、Ｐｄ）と、放熱板３０を構成する金属元素（ここでは、Ａｌ）との合金の合成が開始される。ここでも同様に、合成反応により、大量の反応熱が放出され、その反応熱により温度が１５００〜３０００℃程度まで上昇する。そして、合成時に放出される反応熱によって隣接する元素同士の化学反応が連鎖的に誘起されて合金が合成されていく。これにより、図５（ｂ）に示すように、カーボンナノチューブ４１と放熱板３０との間にＡｌとＰｄとの合金からなる合金層４３が形成され、合金層４３が放熱板３０と接合される。ここで、合金層４３は、図５（ａ）に示した金属層５１を構成する金属元素と、金属層５２を構成する金属元素と、放熱板３０を構成する金属元素とが合金化されて生成される。すなわち、合金層４３は、熱伝導部材４０Ａの一部である金属層５１，５２と、放熱板３０の表面部分の一部とが合金化されて生成される。このため、合金層４３の形成により、熱伝導部材４０と放熱板３０とが金属的に一体化される。
本工程では、上記スパークにより金属層５３，５４の端部において自己発熱反応が誘起され、その自己発熱によって合成反応が自発的に伝播されて合金層４２，４３が生成され、半導体素子２０と放熱板３０との間に熱伝導部材４０が形成される。このとき、本例では、金属層５３と金属層５４とを、薄膜のＰｄ膜５３Ａ〜５３Ｈと薄膜のＡｌ膜５４Ａ〜５４Ｈ（図３（ｃ）参照）とを交互に多数積層する構造とした。また、金属層５１と金属層５２とを、薄膜のＡｌ膜５１Ａ〜５１Ｈと薄膜のＰｄ膜５２Ａ〜５２Ｈ（図２（ｄ）参照）とを交互に多数積層する構造とした。これらにより、金属層５１〜５４を各々一層ずつで構成する場合に比べて発熱量を増加することができ、自己発熱の伝播性を向上させることができる。
以上説明した自己発熱反応では、数十ミリ秒という短い時間で合金を合成することができる。すなわち、合金層４２，４３を短時間で形成することができる。また、自己発熱反応では、自己発熱によって未反応部分に合成反応が自発的に伝播し、化合物の合成に要する誘起エネルギーを自己の反応熱で補いながら合成が進行するため、例えば、図５（ａ）に示した構造体を高温の炉内に長時間保持する必要がない。さらに、自己発熱反応では、例えば１５００〜３０００℃程度の高温下において合金層４２，４３の生成が完了するため、融点の高い合金層４２，４３を生成することができる。
その後、はんだボール１３を形成することにより、図１に示した半導体装置１が製造される。
以上説明した本実施形態によれば、以下の作用効果を奏することができる。
（１）カーボンナノチューブ４１の下端部を被覆する金属層５３，５４を形成し、自己発熱反応を利用して、金属層５３，５４と半導体素子２０の一部である金属膜２２とを合金化して合金層４２を形成する。また、カーボンナノチューブ４１の上端部を被覆する金属層５１，５２を形成し、自己発熱反応を利用して、金属層５１，５２と放熱板３０の一部とを合金化して合金層４３を形成する。これらにより、合金層４２と半導体素子２０とが金属的に一体化され、合金層４３と放熱板３０とが金属的に一体化される。したがって、半導体素子２０と熱伝導部材４０との間の接触熱抵抗を低減することができ、放熱板３０と熱伝導部材４０との間の接触熱抵抗を低減することができる。このため、半導体素子２０から発する熱を、熱伝導部材４０を介して放熱板３０に効率良く伝導することができる。ひいては、半導体装置１における放熱性を向上させることができる。
（２）貫通孔３４を、平面視で熱伝導部材４０Ａと離間した位置から、熱伝導部材４０Ａ（金属層５３，５４）の端部に近づく方向に貫通するように形成した。このため、貫通孔３４から収容部Ａ１に挿入したプローブ６０を、熱伝導部材４０の端部に好適に近づけることができる。さらに、プローブ６０を用いて、熱伝導部材４０の端部にスパークを好適に発生させることができる。換言すると、所望の位置以外の部分（例えば、半導体素子２０の角部など）にスパークが発生することを好適に抑制することができる。
（３）貫通孔３４から挿入したプローブ６０を用いて、熱伝導部材４０の端部に自己発熱反応を誘起させ、合金層４２，４３を形成するようにした。これにより、数十ミリ秒という短い時間で合金層４２，４３を形成することができる。また、製造過程の構造体（例えば、図５（ａ）に示した構造体）を高温の炉内に長時間保持することなく、合金層４２，４３を形成することができる。
（４）さらに、融点の高い合金層４２，４３を生成することができる。これにより、合金層４２，４３を形成した後に、リフロー等の熱処理を実施する場合であっても、合金層４２，４３が溶融することを好適に抑制することができ、カーボンナノチューブ４１と合金層４２，４３との間に破断等が生じることを好適に抑制することができる。
（５）金属層５１，５２を、薄膜のＡｌ膜５１Ａ〜５１Ｈと薄膜のＰｄ膜５２Ａ〜５２Ｈ（図２（ｄ）参照）とを交互に多数積層する構造とし、金属層５３，５４を、薄膜のＰｄ膜５３Ａ〜５３Ｈと薄膜のＡｌ膜５４Ａ〜５４Ｈ（図３（ｃ）参照）とを交互に多数積層する構造とした。これにより、自己発熱反応において、金属層５１〜５４を各々一層ずつで構成する場合に比べて発熱量を増加することができ、自己発熱の伝播性を向上させることができる。
（６）熱伝導部材４０を、カーボンナノチューブ４１の下端部が合金層４２と接合し、カーボンナノチューブ４１の上端部が合金層４３と接合する構造とした。そして、合金層４２を半導体素子２０に接合し、合金層４３を放熱板３０に接合するようにした。これにより、カーボンナノチューブ４１が熱伝導方向に林立されるため、熱伝導性を向上させることができる。また、高価なインジウム等を使用する必要がないため、熱伝導部材４０のコストを低減することができる。
（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記実施形態では、半導体素子２０の上面に合金層４２を形成するようにした。これに限らず、合金層４２と半導体素子２０との間に金属膜２２を介在させるようにしてもよい。すなわち、合金層４２を金属膜２２上に形成するようにしてもよい。この場合には、例えば、合金層４２の直下に形成される金属膜２２は、合金層４２の外側面を被覆する金属膜２２よりも薄く形成されている。すなわち、この場合の合金層４２は、金属層５３，５４と、金属層５４に接触される金属膜２２の厚さ方向の一部とが合金化されて形成されている。例えば、合金層４２を形成する前の金属膜２２を厚く形成することにより、合金層４２と半導体素子２０との間に金属膜２２を介在させることができる。
・上記実施形態における金属膜２２を、複数種類の金属膜を積層した構造としてもよい。例えば、半導体素子２０の上面に、チタン（Ｔｉ）からなるＴｉ膜と、白金（Ｐｔ）からなるＰｔ膜と、金（Ａｕ）からなるＡｕ膜とを順に積層した金属膜２２を形成するようにしてもよい。この場合において、Ｔｉ膜、Ｐｔ膜及びＡｕ膜の一部から合金層４２を形成するようにしてもよい。例えば、合金層４２を、金属層５３，５４を構成する金属元素と、Ａｕ膜を構成する金属元素（Ａｕ）と、Ｐｔ膜を構成する金属元素（Ｐｔ）とを合金化して生成するようにしてもよい。この場合には、合金層４２と半導体素子２０との間に、少なくともＴｉ膜が介在される。
・上記実施形態における金属膜２２を省略してもよい。この場合の合金層４２は、金属層５３を構成する金属元素と、金属層５４を構成する金属元素と、半導体素子２０を構成する元素（例えば、シリコン）とを含む合金からなる。
・上記実施形態における半導体素子２０の上面全面に熱伝導部材４０が接触するように熱伝導部材４０を形成してもよい。この場合には、合金層４２の外側面を被覆する金属膜２２は無くなる。
・上記実施形態における放熱板３０の表面のうち少なくとも熱伝導部材４０Ａが接触される部分に金属膜を形成するようにしてもよい。この金属膜としては、単層の金属膜であってもよいし、複数種類の金属膜が積層された構造であってもよい。金属膜の材料としては、例えば、ニッケル、チタン、金、白金を用いることができる。この金属膜は、例えば、スパッタ法やめっき法により形成することができる。
・上記実施形態における金属層５１〜５４の材料は、自己発熱性を有する金属であれば特に限定されない。例えば、金属層５１，５４の材料をアルミニウムとし、金属層５２，５３の材料をニッケルとしてもよい。
・上記実施形態では、金属層５４の下面を金属膜２２の上面に接触させ、金属層５２の上面を凹部３３の底面３３Ａに接触させた状態で、放熱板３０を配線基板１０上に搭載するようにした。これに限らず、熱伝導部材４０Ａを上下逆にし、その上下逆にした熱伝導部材４０Ａを放熱板３０と半導体素子２０との間に配置した状態で、放熱板３０を配線基板１０上に搭載するようにしてもよい。すなわち、金属層５２の上面を金属膜２２の上面に接触させ、金属層５４の下面を凹部３３の底面３３Ａに接触させた状態で、放熱板３０を配線基板１０上に搭載するようにしてもよい。この場合には、例えば、カーボンナノチューブ４１の半導体素子２０側の端部の位置が所定のばらつきを有する。
・上記実施形態では、放熱板３０の板状部３１に貫通孔３４を形成するようにした。これに限らず、例えば、放熱板３０の側壁部３２に貫通孔３４を形成するようにしてもよい。
・上記実施形態における貫通孔３４を金属材料や樹脂材料で充填するようにしてもよい。この場合には、例えば、合金層４２，４３を形成した後に、金属材料や樹脂材料を貫通孔３４内に充填する。このとき、貫通孔３４を充填する材料としては、熱伝導性が良好な材料であることが好ましい。
・上記実施形態では、金属層５３，５４の端部のみにスパークを発生させるようにした。これに限らず、例えば、金属層５３，５４の端部にスパークを発生させるとともに、金属層５１，５２の端部にもスパークを発生させるようにしてもよい。
・上記実施形態では、金属層５３，５４の端部にスパークを発生させて自己発熱反応を誘起させるようにした。これに限らず、例えば、レーザ光の照射や過電流の通電等により自己発熱反応を誘起させるようにしてもよい。
・図６に示すように、熱伝導部材４０の代わりに、熱伝導部材４０Ｂを半導体素子２０と放熱板３０との間に設けるようにしてもよい。熱伝導部材４０Ｂは、カーボンナノチューブ４１と、合金層４２とを有している。すなわち、熱伝導部材４０Ｂは、図１に示した熱伝導部材４０から合金層４３を省略した構造を有している。
カーボンナノチューブ４１は、放熱板３０の凹部３３の底面３３Ａ上に林立するように多数形成されている。このカーボンナノチューブ４１は、例えば、底面３３Ａに金属触媒層を形成した後の放熱板３０に対してＣＶＤ法等を施すことにより形成される。カーボンナノチューブ４１の下端部の位置は、例えば、所定のばらつきを有する。最短のカーボンナノチューブ４１と最長のカーボンナノチューブ４１のそれぞれの下端部の位置の相対的な差は、例えば、２μｍ程度である。
合金層４２は、カーボンナノチューブ４１と接合されるとともに、半導体素子２０と接合されている。合金層４２は、例えば、カーボンナノチューブ４１の下端部を被覆するように形成されている。多数のカーボンナノチューブ４１は、合金層４２により、図中横方向（半導体素子２０の上面と略平行な平面方向）に連結されて一体化されている。合金層４２の厚さは、例えば、カーボンナノチューブ４１の長さのばらつきを吸収するために、最短のカーボンナノチューブ４１と最長のカーボンナノチューブ４１のそれぞれの先端部の位置の相対的な差よりも厚くすることが好ましい。例えば、合金層４２の厚さは、２〜５μｍ程度とすることができる。
合金層４２は、上記実施形態と同様に、半導体素子２０の一部である金属膜２２を構成する金属元素（ここでは、Ａｕ）の一部が合金化されて形成された金属層である。このため、合金層４２は、半導体素子２０と金属的に一体化されている。
このような構造を採用した場合であっても、半導体素子２０と熱伝導部材４０Ｂとの間の接触熱抵抗を低減することができる。このため、半導体素子２０から発する熱を、熱伝導部材４０Ｂを介して放熱板３０に効率良く伝導することができる。これにより、半導体装置１における放熱性を向上させることができる。
・上記実施形態及び上記変形例における熱伝導部材４０，４０Ｂにおいて、隣接するカーボンナノチューブ４１の間に形成された貫通孔４１Ｘを樹脂で充填するようにしてもよい。
・上記実施形態の配線基板１０に実装される半導体素子２０の個数は特に限定されない。例えば、配線基板１０に２個以上の半導体素子２０を実装するようにしてもよい。また、配線基板１０に半導体素子２０以外の電子部品を実装するようにしてもよい。
・上記実施形態では、ＢＧＡ型の配線基板１０に具体化したが、例えば、ＰＧＡ（Pin Grid Array）型の配線基板やＬＧＡ（Land Grid Array）型の配線基板に具体化してもよい。
・上記実施形態の放熱板３０の上方に放熱フィン、ヒートパイプやベーパチャンバなどの各種冷却・放熱手段を設けるようにしてもよい。さらに、この場合に、放熱板３０と冷却・放熱手段との間や、冷却・放熱手段同士の間に熱伝導部材４０を設けるようにしてもよい。
１ 半導体装置
１０ 配線基板
２０ 半導体素子
２２ 金属膜（第５金属膜）
３０ 放熱板（放熱部品）
３１ 板状部
３２ 側壁部
３３ 凹部
３３Ａ 底面
３４ 貫通孔
４０，４０Ａ，４０Ｂ 熱伝導部材
４１ カーボンナノチューブ（熱伝導性物質）
４２ 合金層（第１合金層）
４３ 合金層（第２合金層）
５０ 基材
５１，５２ 金属層（第１金属層）
５１Ａ〜５１Ｈ Ａｌ膜（第１金属膜）
５２Ａ〜５２Ｈ Ｐｄ膜（第２金属膜）
５３，５４ 金属層（第２金属層）
５３Ａ〜５３Ｈ Ｐｄ膜（第３金属膜）
５４Ａ〜５４Ｈ Ａｌ膜（第４金属膜）
６０ プローブ（部品）

Claims (9)

  1. 配線基板と、
    前記配線基板の上面に実装された半導体素子と、
    凹部と貫通孔とを有し、前記配線基板の上面に搭載された放熱部品と、
    前記半導体素子の上面に接合されるとともに、前記凹部の底面に接合された熱伝導部材と、を有し、
    前記熱伝導部材は、
    前記半導体素子と前記放熱部品との間に林立するように形成された線状の熱伝導性物質と、
    前記半導体素子の上面に接合され、前記熱伝導性物質の下端部を被覆する第１合金層と、を有し、
    前記貫通孔は、平面視で前記熱伝導部材と離間した位置から前記熱伝導部材に近づく方向に貫通するように形成されていることを特徴とする半導体装置。
  2. 前記第１合金層は、前記半導体素子を構成する元素を含む合金からなることを特徴とする請求項１に記載の半導体装置。
  3. 前記熱伝導部材は、前記凹部の底面に接合され、前記熱伝導性物質の上端部を被覆する第２合金層を有し、
    前記第２合金層は、前記放熱部品を構成する元素を含む合金からなることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記半導体素子は、当該半導体素子の上面に形成された金属膜を有し、
    前記第１合金層は、前記金属膜を構成する金属元素を含む合金からなることを特徴とする請求項１〜３の何れか一項に記載の半導体装置。
  5. 前記熱伝導性物質は、カーボンナノチューブであることを特徴とする請求項１〜４の何れか一項に記載の半導体装置。
  6. 林立する線状の熱伝導性物質と、
    前記熱伝導性物質の上端部を被覆する第１金属層と、
    前記熱伝導性物質の下端部を被覆する第２金属層と、を有し、
    前記第１金属層は、自己発熱性を有する第１金属元素からなる第１金属膜と、自己発熱性を有し、前記第１金属元素とは異なる第２金属元素からなる第２金属膜とが交互に多数積層された構造を有し、
    前記第２金属層は、自己発熱性を有する第３金属元素からなる第３金属膜と、自己発熱性を有し、前記第３金属元素とは異なる第４金属元素からなる第４金属膜とが交互に多数積層された構造を有することを特徴とする熱伝導部材。
  7. 基材を準備する工程と、
    前記基材の上面に林立するように線状の熱伝導性物質を形成する工程と、
    前記熱伝導性物質の上端部側に、自己発熱性を有する第１金属元素からなる第１金属膜と、自己発熱性を有し、前記第１金属元素とは異なる第２金属元素からなる第２金属膜とを交互に多数積層する工程と、
    前記基材を除去し、前記熱伝導性物質の下端部を露出する工程と、
    前記熱伝導性物質の下端部側に、自己発熱性を有する第３金属元素からなる第３金属膜と、自己発熱性を有し、前記第３金属元素とは異なる第４金属元素からなる第４金属膜とを交互に多数積層する工程と、を含む工程により熱伝導部材を作製する工程と、
    半導体素子が実装された配線基板と、凹部及び貫通孔を有する放熱部品とを準備する工程と、
    前記半導体素子の上面と前記凹部の底面との間に前記熱伝導部材を配置した状態で、前記配線基板の上面に前記放熱部品を搭載する工程と、
    前記貫通孔を通じて前記熱伝導部材の端部に近づけた部品を用いて、前記端部における前記第１金属膜、前記第２金属膜、前記第３金属膜及び前記第４金属膜に自己発熱反応を誘起させ、前記熱伝導性物質と前記半導体素子とに接合された第１合金層を形成するとともに、前記熱伝導性物質と前記放熱部品とに接合された第２合金層を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  8. 前記放熱部品を搭載する工程では、前記第４金属膜が前記半導体素子の上面に接触し、前記第２金属膜が前記凹部の底面に接触するように前記熱伝導部材を配置し、
    前記第１合金層は、前記熱伝導性物質の下端部を被覆し、前記第３金属元素と、前記第４金属元素と、前記半導体素子を構成する元素とを含む合金から形成され、
    前記第２合金層は、前記熱伝導性物質の上端部を被覆し、前記第１金属元素と、前記第２金属元素と、前記放熱部品を構成する元素とを含む合金から形成されることを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記配線基板を準備する工程では、前記半導体素子の上面に第５金属膜を形成し、
    前記放熱部品を搭載する工程では、前記第４金属膜が前記第５金属膜の上面に接触するように前記熱伝導部材を配置し、
    前記第１合金層は、前記熱伝導性物質の下端部を被覆し、前記第３金属元素と、前記第４金属元素と、前記第５金属膜を構成する第５金属元素とを含む合金から形成されることを特徴とする請求項７又は８に記載の半導体装置の製造方法。
JP2014097485A 2014-05-09 2014-05-09 半導体装置、熱伝導部材及び半導体装置の製造方法 Pending JP2015216199A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014097485A JP2015216199A (ja) 2014-05-09 2014-05-09 半導体装置、熱伝導部材及び半導体装置の製造方法
US14/694,533 US9716053B2 (en) 2014-05-09 2015-04-23 Semiconductor device, heat conductor, and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014097485A JP2015216199A (ja) 2014-05-09 2014-05-09 半導体装置、熱伝導部材及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2015216199A true JP2015216199A (ja) 2015-12-03

Family

ID=54369129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014097485A Pending JP2015216199A (ja) 2014-05-09 2014-05-09 半導体装置、熱伝導部材及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US9716053B2 (ja)
JP (1) JP2015216199A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6421050B2 (ja) * 2015-02-09 2018-11-07 株式会社ジェイデバイス 半導体装置
US9706639B2 (en) * 2015-06-18 2017-07-11 Samsung Electro-Mechanics Co., Ltd. Circuit board and method of manufacturing the same
KR101842522B1 (ko) 2015-11-27 2018-03-28 한국기계연구원 열전도성의 나노헤어층과 이것을 이용한 방열구조체
KR102546241B1 (ko) * 2016-10-05 2023-06-22 삼성전자주식회사 반도체 패키지
CN110010492B (zh) * 2018-12-25 2021-05-28 浙江集迈科微电子有限公司 一种用于射频微系统组件的相变散热器制作方法
CN110010565B (zh) * 2018-12-25 2020-08-28 浙江集迈科微电子有限公司 一种射频微系统中大功率组件的双层相变散热器制作方法
US11282763B2 (en) * 2019-06-24 2022-03-22 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device having a lid with through-holes

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7316061B2 (en) * 2003-02-03 2008-01-08 Intel Corporation Packaging of integrated circuits with carbon nano-tube arrays to enhance heat dissipation through a thermal interface
US7168484B2 (en) * 2003-06-30 2007-01-30 Intel Corporation Thermal interface apparatus, systems, and methods
US8039961B2 (en) * 2003-08-25 2011-10-18 Samsung Electronics Co., Ltd. Composite carbon nanotube-based structures and methods for removing heat from solid-state devices
CN100404242C (zh) * 2005-04-14 2008-07-23 清华大学 热界面材料及其制造方法
JP2010171200A (ja) 2009-01-22 2010-08-05 Shinko Electric Ind Co Ltd 半導体パッケージ放熱用部品
JP5431793B2 (ja) * 2009-05-29 2014-03-05 新光電気工業株式会社 放熱部品、電子部品装置及び電子部品装置の製造方法
US8304291B2 (en) * 2009-06-29 2012-11-06 Advanced Micro Devices, Inc. Semiconductor chip thermal interface structures
US8106510B2 (en) * 2009-08-04 2012-01-31 Raytheon Company Nano-tube thermal interface structure
JP5276565B2 (ja) * 2009-10-14 2013-08-28 新光電気工業株式会社 放熱用部品
JP5356972B2 (ja) * 2009-10-20 2013-12-04 新光電気工業株式会社 放熱用部品及びその製造方法、半導体パッケージ
JP5733893B2 (ja) * 2009-12-22 2015-06-10 新光電気工業株式会社 電子部品装置
JP6015009B2 (ja) * 2012-01-25 2016-10-26 富士通株式会社 電子装置及びその製造方法

Also Published As

Publication number Publication date
US9716053B2 (en) 2017-07-25
US20150327397A1 (en) 2015-11-12

Similar Documents

Publication Publication Date Title
JP2015216199A (ja) 半導体装置、熱伝導部材及び半導体装置の製造方法
US20220149011A1 (en) Interconnect structure with redundant electrical connectors and associated systems and methods
JP5779042B2 (ja) 半導体装置
JP5356972B2 (ja) 放熱用部品及びその製造方法、半導体パッケージ
US4849857A (en) Heat dissipating interconnect tape for use in tape automated bonding
US4827376A (en) Heat dissipating interconnect tape for use in tape automated bonding
JP5733893B2 (ja) 電子部品装置
JP5295932B2 (ja) 半導体パッケージ及びその評価方法、並びにその製造方法
KR101126806B1 (ko) 응력-완화 버퍼 레이어를 가지는 반도체 디바이스 어셈블리
US7936054B2 (en) Multi-chip package
JP5343245B2 (ja) シリコンインターポーザの製造方法
TWI435393B (zh) 封裝載板及其製作方法
JP5276565B2 (ja) 放熱用部品
JP2006210892A (ja) 半導体装置
US20120230001A1 (en) Electronic device, portable electronic terminal, and method of manufacturing electronic device
JP2008016653A (ja) 半導体パッケージ、その製造方法、プリント基板及び電子機器
JP5919692B2 (ja) 半導体装置および半導体装置の製造方法
TW200933831A (en) Integrated circuit package and the method for fabricating thereof
TWI555142B (zh) 半導體封裝結構及其製造方法
JP6789968B2 (ja) 熱抵抗が向上した電子チップデバイス、および関連する製造プロセス
JP2020010002A (ja) 半導体装置および半導体装置の製造方法
JP6908278B2 (ja) 半導体装置および電子機器
CN111987052A (zh) 半导体封装
US20240030084A1 (en) 3d semiconductor package
JP5974454B2 (ja) 電子部品