TWI555142B - 半導體封裝結構及其製造方法 - Google Patents

半導體封裝結構及其製造方法 Download PDF

Info

Publication number
TWI555142B
TWI555142B TW101140934A TW101140934A TWI555142B TW I555142 B TWI555142 B TW I555142B TW 101140934 A TW101140934 A TW 101140934A TW 101140934 A TW101140934 A TW 101140934A TW I555142 B TWI555142 B TW I555142B
Authority
TW
Taiwan
Prior art keywords
substrate
layer
semiconductor package
heat dissipation
package structure
Prior art date
Application number
TW101140934A
Other languages
English (en)
Other versions
TW201342542A (zh
Inventor
陳憲偉
楊宗穎
史朝文
吳凱強
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201342542A publication Critical patent/TW201342542A/zh
Application granted granted Critical
Publication of TWI555142B publication Critical patent/TWI555142B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/81424—Aluminium [Al] as principal constituent

Description

半導體封裝結構及其製造方法
本發明係有關於半導體上的散熱層，且特別是有關於製造該散熱層的方法與裝置。
從積體電路發展至今，半導體產業的快速發展改善了各種電子元件的積體電路的密度。最重要的是，積體電路密度的改善，使得特徵尺寸不斷的縮小，也因此可允許更多的元件置入有限的區域。當更小電子設備的需求日益增加，更小更創新的半導體晶粒的封裝技術的需求也是隨之增加。
高積集度使得較小電子元件(包括微處理器及記憶體封裝)在高頻率與高功率的狀態下運作，同時也製造出更多的熱量。典型的電子封裝包含一安裝在支撐基板上的晶粒(基板通常是指載體或是封裝基板)。典型的電子封裝以物理性或是電性的方式安裝在印刷電路板上。典型的晶粒及基板是由多層陶瓷材料或是矽層所構成，而這種電子封裝會產生更多的熱量。一般是與晶粒接觸的上蓋作為散熱器帶走晶粒上的熱量。
傳統上，散熱器是在完成組裝程序後才被安裝在晶片的背後。這種程序非常複雜而且熱量的表現也不理想。散熱器也可能因為太厚導致高的應力。
本發明提供一種半導體封裝結構，包括：一基板；一介電層，位於基板之第一表面之上；一鈍化層，位於該介電層之上；一連接墊，位於該鈍化層之上；以及一散熱層，其與該基板的第二表面接觸，該第二表面位於該第一表面的相反側。
本發明提供一種半導體封裝結構的製造方法，包括：形成一介電層，與一基板的第一表面接觸；形成一鈍化層於一介電層上，其中該鈍化層具有一開口；形成一連接墊於該鈍化層的開口中；形成一保護膜於該鈍化層與該連接墊頂部；形成一散熱層與該基板的第二表面接觸；以及移除該保護膜。
本發明提供一種半導體封裝結構，包括：一晶片，藉由一凸塊或一錫球與一連接墊連接，該連接墊位於一鈍化層的開口中；一介電層，與該鈍化層接觸；一基板，與該介電層的第一表面接觸；以及一散熱層，與該基板的第二表面接觸。
以下將詳述本發明實施例之製造與使用。應了解的是，該些實施例提供許多可用之發明概念可廣泛地應用在各種特定範疇。該特定的實施例僅是用來範例性的說明特定實施例之製造與使用，並非用以限定本發明。
現今電子產品具有高的輸入輸出單元、高效能及高密度，突顯了晶片和封裝散熱方面的議題。在所揭露的實施例中，係在凸塊製程及晶粒切割之前，直接將散熱器加在 封裝基板上且與封裝基板接觸。這個實施例的優點在於能減少封裝應力、簡化製程及改善散熱器的熱效率。
第1圖顯示一用於半導體封裝中釋放熱量的結構。第1圖顯示一封裝結構實施例的剖面圖示。結構100包含一基板101。一介電層102形成於基板101之上，且和基板101的第一表面接觸。一散熱層105形成於基板之上，且和基板101的第二表面接觸，其位於基板101第一表面的相反面。散熱層105可視為散熱器。一鈍化層111形成於介電層102之上。一連接墊103則位於鈍化層111頂部。
連接墊103可為鋁墊或是由其他導電材料所組成。散熱層105可包含鎳、銅或相似的材料，並可塗佈在基板101的表面。
鈍化層111具有一放置連接墊103的開口。鈍化層111也可具有多個開口以放置多個連接墊103。一晶片114和連接墊103藉由一連接元件112連接，其可為錫球或凸塊。多個連接元件113(例如：錫球)可與散熱層105接觸，再和一印刷電路板連接(未顯示)。
基板101可包含多個子層。基板101可進一步包含多個矽穿孔(TSV)107。基板101可具有一不平整的面，其與散熱層105接觸，能增加散熱層105和基板101的黏合度(第1圖中未顯示)。介於散熱層105和基板101中間的不平整面可包含多個不平整的凹口，其可具有0.4-50的高寬比。舉例來說，不平整面的凹口的寬可為10-50微米，則凹口的高可約為20-500微米。
第2a-2d圖顯示根據一實施例在一基板上形成散熱 器的方法。第2a圖顯示一介電層102形成於一基板101頂部。基板101可包含多個子層。一鈍化層111進一步形成於介電層102的頂部。一個或多個開口可形成於鈍化層111之上。一連接墊103可置於鈍化層111的開口中。多個連接墊103可置於個別鈍化層111的開口中(圖中只顯示一連接墊103)。連接墊103可包含導電性材料(例如：鋁)。
第2b圖顯示一保護膜104形成於鈍化層111及連接墊103頂部。接著，將基板結構反轉(如第2c圖所示)，可形成一散熱層105並與基板101的表面接觸。散熱層105可包含鎳、銅或是其他類似材料，其塗佈於基板101的表面上。接著再次將基板結構反轉(如第2d圖所示)，此時散熱層105可位於基板101的底部，而保護層104位於頂部。接著可移除保護層104(如第2d圖所示)。
這種形成散熱器於基板上的方法是整個封裝方法的一部分，該封裝方法可進一步藉由一連接元件(例如：錫球或凸塊)連接一晶片到連接墊103(未顯示)。該封裝方法也可藉由多個連接元件連接於散熱器下方，再將上述連接元件連接到一印刷電路板。
第3a-3i圖顯示根據一實施例一基板上形成散熱器的方法。第3a圖顯示一介電層102形成於基板101頂部。基板101可包含多個子層。接著，一鈍化層111進一步形成於介電層102頂部。可在於鈍化層111之上形成一個或多個開口。一連接墊103可置於鈍化層111的開口中。多個連接墊103可置於個別鈍化層111的開口中(圖中只顯示一連接墊103)。連接墊103可包含導電性材料(例如：鋁)。
第3b圖顯示一保護膜104形成於鈍化層111及連接墊103頂部。接著，將基板結構反轉(如第3c圖所示)，在此可形成多個穿過基板101和介電層102的矽穿孔(TSV)107。矽穿孔的大小和位置僅是用來便於示意說明，但並不限於此。第3c圖顯示當矽穿孔(TSV)107的高度大於基板的高度，矽穿孔(TSV)107會到達介電層102的內部。第3f圖顯示另一範例，當矽穿孔(TSV)107的高度等於基板的高度，矽穿孔(TSV)107可停在基板101和介電層102的交界處。第3g圖顯示另一範例，矽穿孔(TSV)107可以高度(h2)大於或等於大約基板101高度(h1)的一半，停止於基板101中。
如第3d圖所示，可形成一散熱層105且與基板101和矽穿孔(TSV)107的表面接觸。散熱層105可包含鎳、銅或相似的材料，其可塗佈在基板101的表面。如第3e圖所示，再次反轉基板結構，此時散熱層105可位於基板101的底部，而保護層104位於頂部。接著可移除保護層104(如第3e圖所示)。散熱層105可形成於類似第3f圖與第4f圖所示的結構之上，且與基板101的表面和矽穿孔107接觸。第3h圖和第3i圖個別顯示加上散熱器後的結構。
上述於一基板上形成散熱器的方法是整個封裝方法的一部分。該封裝方法可進一步藉由一連接元件(例如：錫球或凸塊)連接一晶片到連接墊103(未顯示)。該封裝方法也可藉由多個連接元件連接於散熱器下方，再將該連接元件連接到一印刷電路板。
第4a-4g圖顯示根據一實施例在一基板上形成散熱 器的方法和設備。如第4a圖顯示一介電層102形成於基板101頂部。基板101可包含多個子層。一鈍化層111形成於介電層102頂部。可於鈍化層111之上形成一個或多個開口。一連接墊103可置於鈍化層111的開口中。多個連接墊103可置於個別鈍化層111的開口中(圖中只顯示一連接墊103)。連接墊103可包含導電性材料(例如：鋁)。
第4b圖顯示一保護膜104形成於鈍化層111及連接墊103頂部。接著，將該基板結構反轉(如第4c圖所示)。多個由光阻材料構成的長方形物件106可形成於基板101表面的頂部。未被光阻材料106覆蓋的基板101表面可被蝕刻，且在基板101上會形成一不平整面107(如第4d圖所示)。不平整面107可包含多個凹口，其細部結構可顯示於第4g圖。第4g圖中顯示一凹口1061具有0.4-50的高寬比。舉例來說，不平整面的凹口寬度為10-50微米，則高度約為20-500微米。
第4e圖中顯示，形成一散熱層105，且與基板101上的不平整面107接觸。散熱層105可包含鎳、銅或相似的材料，其可塗佈在基板101的不平整面107之上。還有其他結構未被顯示在第4e圖，例如在形成散熱層105之前，可形成多個穿過基板101和介電層102的矽穿孔(TSV)107。
如第4f圖所示，再次將該基板結構反轉，此時散熱層105可位於基板101的底部，而保護層104位於頂部。接著可移除保護層104(如第4f圖所示)。
上述於一基板上形成散熱器的方法是整個封裝方法的一部分。該封裝方法可進一步藉由連接元件(例如：錫球或凸 塊)連接一晶片到連接墊103(未顯示)。該封裝方法也可藉由多個連接元件連接於散熱器下方，再將該連接元件連接到一印刷電路板。
傳統上，散熱器是在組裝程序完成後，再加於封裝晶片的背面，此種程序很複雜而且熱表現不佳。散熱器的厚度太厚導致高應力的產生。本發明揭露在基板上形成散熱器的方法和設備簡化了加上散熱器的程序，同時也獲得比傳統程序更佳的散熱效能。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
101‧‧‧基板
102‧‧‧介電層
105‧‧‧散熱層
103‧‧‧連接墊
111‧‧‧鈍化層
114‧‧‧晶片
110‧‧‧凸點下金屬鍍膜
112、113‧‧‧連接元件
107‧‧‧矽穿孔
104‧‧‧保護膜
106‧‧‧光阻材料
第1圖顯示一實施例中半導體封裝之散熱器結構。
第2a-2d圖顯示根據一實施例將一散熱器設置於一基板上的方法與裝置。
第3a-3i圖顯示另一實施例將一散熱器設置於一基板上的方法與裝置。
第4a-4g圖顯示另一實施例將一散熱器設置於一基板上的方法與裝置。
101‧‧‧基板
102‧‧‧介電層
105‧‧‧散熱層
103‧‧‧連接墊
111‧‧‧鈍化層
104‧‧‧保護膜

Claims (10)

  1. 一種半導體封裝結構，包括：一基板；一介電層，位於基板之第一表面之上；一鈍化層，位於該介電層之上；一連接墊，位於該鈍化層之上；以及一散熱層，其與該基板的第二表面完全地接觸，該第二表面位於該第一表面的相反側。
  2. 如申請專利範圍第1項所述之半導體封裝結構，其中該基板尚包括多個矽穿孔。
  3. 如申請專利範圍第1項所述之半導體封裝結構，其中該基板具有一不平整的面，且該不平整面與該散熱層完全地接觸。
  4. 如申請專利範圍第3項所述之半導體封裝結構，其中該不平整面的凹口具有約2-10的寬高比。
  5. 如申請專利範圍第4項所述之半導體封裝結構，其中該不平整面的凹口寬度大約為10-50微米，而其高度約為20-500微米。
  6. 一種半導體封裝結構的製造方法，包括：形成一介電層，與一基板的第一表面接觸；形成一鈍化層於一介電層上，其中該鈍化層具有一開口；形成一連接墊於該鈍化層的開口中；形成一保護膜於該鈍化層與該連接墊頂部；形成一散熱層與該基板的第二表面接觸；以及 移除該保護膜。
  7. 如申請專利範圍第6項所述之半導體封裝結構的製造方法，尚包括：在形成該保護層之後與形成該散熱層之前，形成多個矽穿孔於該基板中。
  8. 如申請專利範圍第6項所述之半導體封裝結構的製造方法，其中該基板與該散熱層接觸的表面為一不平整面，且該散熱層係塗佈在該基板的不平整面之上。
  9. 如申請專利範圍第8項所述之半導體封裝結構的製造方法，其中該不平整面上一凹口具有約0.4-50的高寬比。
  10. 如申請專利範圍第9項所述之半導體封裝結構的製造方法，其中該凹口位於該不平整面上，該凹口寬度大約為10-50微米，而其高度約為20-500微米。
TW101140934A 2012-04-11 2012-11-05 半導體封裝結構及其製造方法 TWI555142B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/444,558 US9236322B2 (en) 2012-04-11 2012-04-11 Methods and apparatus for heat spreader on silicon

Publications (2)

Publication Number Publication Date
TW201342542A TW201342542A (zh) 2013-10-16
TWI555142B true TWI555142B (zh) 2016-10-21

Family

ID=49324340

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101140934A TWI555142B (zh) 2012-04-11 2012-11-05 半導體封裝結構及其製造方法

Country Status (2)

Country Link
US (1) US9236322B2 (zh)
TW (1) TWI555142B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449561B (zh) * 2016-11-27 2018-09-28 乐清市风杰电子科技有限公司 一种具有散热结构的晶圆封装
CN107946254A (zh) * 2017-12-18 2018-04-20 华天科技（昆山）电子有限公司 集成散热结构的硅基扇出型封装及晶圆级封装方法
CN115588645A (zh) * 2021-07-05 2023-01-10 长鑫存储技术有限公司 半导体结构及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070210378A1 (en) * 2006-03-08 2007-09-13 Oki Electric Industry Co., Ltd. Semiconductor device
TWM375291U (en) * 2009-07-28 2010-03-01 Phoenix Prec Technology Corp Flip-chip package structure

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7462784B2 (en) * 2006-05-02 2008-12-09 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
JP5100081B2 (ja) * 2006-10-20 2012-12-19 新光電気工業株式会社 電子部品搭載多層配線基板及びその製造方法
JP2008160019A (ja) 2006-12-26 2008-07-10 Shinko Electric Ind Co Ltd 電子部品
WO2010024233A1 (ja) * 2008-08-27 2010-03-04 日本電気株式会社 機能素子を内蔵可能な配線基板及びその製造方法
US8492911B2 (en) * 2010-07-20 2013-07-23 Lsi Corporation Stacked interconnect heat sink

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070210378A1 (en) * 2006-03-08 2007-09-13 Oki Electric Industry Co., Ltd. Semiconductor device
TWM375291U (en) * 2009-07-28 2010-03-01 Phoenix Prec Technology Corp Flip-chip package structure

Also Published As

Publication number Publication date
US9236322B2 (en) 2016-01-12
TW201342542A (zh) 2013-10-16
US20130270686A1 (en) 2013-10-17

Similar Documents

Publication Publication Date Title
TWI536537B (zh) 三維積體電路結構及其製造方法
TWI509769B (zh) 堆疊式封裝裝置及成型一堆疊式封裝裝置之方法
US7638881B2 (en) Chip package
TW201250952A (en) Stackable semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
JP2013537365A (ja) ポリマー充填剤溝を有する半導体チップデバイス
TW201208022A (en) Flip chip package assembly and process for making same
JP2008537355A (ja) 金属薄片を利用した受動素子及び半導体パッケージの製造方法
TW200421960A (en) Semiconductor device, and the manufacturing method of the same
TWI247371B (en) Semiconductor package and method for manufacturing the same
TWI574333B (zh) 電子封裝件及其製法
TWI567894B (zh) 晶片封裝
TW201944553A (zh) 疊層封裝結構
TWI555142B (zh) 半導體封裝結構及其製造方法
TWI602275B (zh) 封裝結構及其製作方法
TWI548050B (zh) 封裝結構及其製法與封裝基板
TWI459514B (zh) A substrate for selectively exposing a solder for an integrated circuit package and a method of manufacturing the same
TWI733142B (zh) 電子封裝件
TW201642428A (zh) 矽中介層與其製作方法
TW200933831A (en) Integrated circuit package and the method for fabricating thereof
TWI576979B (zh) 封裝基板及其製造方法
TWI721898B (zh) 半導體封裝結構
TW202213686A (zh) 具有中介物之半導體封裝
TWI447872B (zh) 封裝結構、基板結構及其製法
TWI694562B (zh) 堆疊封裝結構及其製造方法
JP6627581B2 (ja) 半導体素子及び半導体素子の製造方法