CN115588645A - 半导体结构及其制备方法 - Google Patents

半导体结构及其制备方法 Download PDF

Info

Publication number
CN115588645A
CN115588645A CN202110758551.4A CN202110758551A CN115588645A CN 115588645 A CN115588645 A CN 115588645A CN 202110758551 A CN202110758551 A CN 202110758551A CN 115588645 A CN115588645 A CN 115588645A
Authority
CN
China
Prior art keywords
substrate
layer
dielectric layer
forming
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110758551.4A
Other languages
English (en)
Inventor
王路广
王晓玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110758551.4A priority Critical patent/CN115588645A/zh
Priority to PCT/CN2021/125491 priority patent/WO2023279575A1/zh
Publication of CN115588645A publication Critical patent/CN115588645A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种半导体结构的制备方法，包括：提供基底，所述基底包括衬底及位于所述衬底上的第一介质层；于所述基底内形成硅通孔，所述硅通孔贯穿所述第一介质层并延伸至所述衬底内，且所述硅通孔的深度小于所述基底的厚度；于所述硅通孔内形成导电结构；于所述第一介质层和所述衬底内形成填充孔，所述填充孔环绕所述导电结构，且暴露出所述导电结构的侧壁及部分所述衬底，所述填充孔的侧壁呈台阶状；于所述填充孔内形成导热结构。上述半导体结构的制备方法，通过将填充孔的侧壁制备为台阶状，使得填充孔内形成的导热结构也呈台阶状，有利于导电结构的热量向上扩散，提高了硅通孔结构的散热能力，从而得到可靠性和稳定性更好的硅通孔结构的。

Description

半导体结构及其制备方法
技术领域
本发明涉及集成电路技术领域，特别是涉及一种半导体结构及其制备方法。
背景技术
硅通孔技术(Through Silicon Via，TSV)是一项高密度封装技术，通过铜、钨、多晶硅等导电物质的填充，实现硅通孔的垂直电气互连。
由于TSV将多层芯片堆叠在一起，导致功耗密度急剧上升，较高的发热量和较差的散热性使得芯片的工作温度较高，严重影响了TSV的可靠性和稳定性。较高的工作温度还容易造成TSV金属的膨胀，使得硅基材和介电层发生应力形变，影响元件性能。
发明内容
基于此，有必要提供一种半导体结构及其制备方法，以解决由于芯片堆叠导致的发热量高和散热性差的问题。
本申请提供一种半导体结构的制备方法，包括：提供基底，所述基底包括衬底及位于所述衬底上的第一介质层；于所述基底内形成硅通孔，所述硅通孔贯穿所述第一介质层并延伸至所述衬底内，且所述硅通孔的深度小于所述基底的厚度；于所述硅通孔内形成导电结构；于所述第一介质层和所述衬底内形成填充孔，所述填充孔环绕所述导电结构，且暴露出所述导电结构的侧壁及部分所述衬底，所述填充孔的侧壁呈台阶状；于所述填充孔内形成导热结构。
上述半导体结构的制备方法，通过将填充孔的侧壁制备为台阶状，使得填充孔内形成的导热结构也呈台阶状，台阶状的导热结构有利于导电结构的热量向上扩散，避免热量聚集造成器件温度过高，影响半导体结构中有源区的元件特性。通过提高硅通孔结构的散热能力，可以提高硅通孔结构的可靠性和稳定性。
在其中一个实施例中，所述导电结构包括金属阻挡层和导电层，所述于所述硅通孔内形成导电结构之前还包括：于所述硅通孔的侧壁及底部形成第二介质层；于所述第二介质层表面形成第一金属层。
在其中一个实施例中，所述于所述第一介质层和所述衬底内形成填充孔，包括：刻蚀所述第一介质层，以于所述第一介质层内形成填充通孔；去除部分所述第二介质层，使得保留的所述第二介质层的上表面低于所述衬底的上表面，以于所述衬底内形成填充间隙，所述填充间隙与所述填充通孔共同构成所述填充孔。
在其中一个实施例中，所述填充孔的直径自底部至顶部呈阶梯型增大。
在其中一个实施例中，所述于所述填充孔内形成导热结构，包括：于所述填充孔内填充导热金属作为所述导热结构，所述导热结构填满所述填充孔。
在其中一个实施例中，所述衬底包括硅衬底，所述于所述填充孔内形成导热结构，还包括：将所得导热结构进行退火处理，所述导热结构与所述衬底反应形成金属硅化物层。
在其中一个实施例中，所述第二介质层包括二氧化硅层；所述第一金属层包括钴层、铝层、氮化钛层或钌层；所述金属阻挡层包括钽层或氮化钽层；所述导热金属包括钨、银、铂、铝、镍、钌或钴。
在其中一个实施例中，于所述第一介质层内形成填充孔之后，且于所述填充孔内形成导热结构之前，还包括：对暴露出的所述衬底进行离子轰击，以于所述衬底内形成疏松区域，所述疏松区域环绕所述导电结构。
本申请还提供一种半导体结构，包括：基底，所述基底包括衬底及位于所述衬底上表面的第一介质层；导电结构，贯穿所述第一介质层并延伸至所述衬底内，所述导电结构的深度小于所述基底的厚度；导热结构，位于所述基底内，且环绕所述导电结构，所述导热结构的侧壁呈台阶状。
在其中一个实施例中，半导体结构还包括：第一金属层，位于所述导电结构的侧壁和底部；第二介质层，位于所述衬底内，覆盖所述第一金属层的底部及部分侧壁。
在其中一个实施例中，所述导电结构包括金属阻挡层和导电层；所述金属阻挡层位于所述导电层与所述第一金属层之间。
在其中一个实施例中，所述导热结构的直径自底部至顶部呈阶梯型增大。
在其中一个实施例中，所述导热结构包括导热金属。
在其中一个实施例中，所述衬底包括疏松区域，所述疏松区域位于所述衬底内，且环绕所述导电结构。
在其中一个实施例中，所述衬底包括硅衬底，所述半导体结构还包括金属硅化物层，所述金属硅化物层位于所述导热结构与所述疏松区域之间。
上述半导体结构中的导热结构环绕于导电结构周围，且导热结构的侧壁呈台阶状，从而有效改善了导电结构的散热性能，提高了导电结构的可靠性和稳定性。
附图说明
图1为本申请一实施例中一种半导体结构的制备方法流程图。
图2为本申请一实施例中于基底内形成硅通孔后得到的半导体结构的截面结构示意图。
图3为本申请一实施例中于硅通孔内形成第二介质层后得到的半导体结构的截面结构示意图。
图4为本申请一实施例中于第二介质层表面形成第一金属层后得到的半导体结构的截面结构示意图。
图5为本申请一实施例中于第一金属层表面形成金属阻挡层后得到的半导体结构的截面结构示意图。
图6为本申请一实施例中形成导电层后得到的半导体结构的截面结构示意图。
图7至图13为本申请一实施例中于第一介质层内形成填充通孔步骤的截面结构示意图。
图14为本申请一实施例中于衬底内形成填充间隙后得到的半导体结构的截面结构示意图。
图15为本申请一实施例中形成导热结构后得到的半导体结构的截面结构示意图。
图16为本申请一实施例中于衬底内形成疏松区域后得到的半导体结构的截面结构示意图。
图17为本申请另一实施例中形成导热结构后得到的半导体结构的截面结构示意图。
附图标号说明：11、基底；111、第一介质层；112、衬底；12、硅通孔；13、第二介质层；14、第一金属层；15、导电结构；151、金属阻挡层；152、导电层；16、光刻胶层；17、填充孔；171、填充通孔；172、填充间隙；18、导热结构；19、疏松区域。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳的实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在描述位置关系时，除非另有规定，否则当一元件例如层、膜或基板被指为在另一膜层“上”时，其能直接在其他膜层上或亦可存在中间膜层。进一步说，当层被指为在另一层“下”时，其可直接在下方，亦可存在一或多个中间层。亦可以理解的是，当层被指为在两层“之间”时，其可为两层之间的唯一层，或亦可存在一或多个中间层。
在使用本文中描述的“包括”、“具有”、和“包含”的情况下，除非使用了明确的限定用语，例如“仅”、“由……组成”等，否则还可以添加另一部件。除非相反地提及，否则单数形式的术语可以包括复数形式，并不能理解为其数量为一个。
本申请的一个实施例提供了一种半导体结构的制备方法，如图1所示，包括：
S10：提供基底，所述基底包括衬底及位于所述衬底上的第一介质层.
S20：于所述基底内形成硅通孔，所述硅通孔贯穿所述第一介质层并延伸至所述衬底内，且所述硅通孔的深度小于所述基底的厚度。
S30：于所述硅通孔内形成导电结构。
S40：于所述第一介质层和所述衬底内形成填充孔，所述填充孔环绕所述导电结构，且暴露出所述导电结构的侧壁及部分所述衬底，所述填充孔的侧壁呈台阶状。
S50：于所述填充孔内形成导热结构。
上述半导体结构的制备方法，通过将填充孔的侧壁制备为台阶状，使得填充孔内形成的导热结构也呈台阶状，台阶状的导热结构有利于导电结构的热量向上扩散，避免热量聚集造成器件温度过高，影响半导体结构中有源区的元件特性。通过提高硅通孔结构的散热能力，可以提高硅通孔结构的可靠性和稳定性。
其中，在步骤S10中，衬底的材料可以为硅、碳化硅、氮化硅、绝缘体上硅、绝缘体上层叠硅、绝缘体上层叠锗化硅、绝缘体上层锗化硅或绝缘体上层锗等，第一介质层的材料可以为二氧化硅、氮氧化硅、氮化硅和低介电常数(Low-k)介电质中的至少一种。其中，低介电常数介电质材料可以是含氢硅酸盐或多孔性硅酸盐。在本申请实施例中，第一介质层可以为二氧化硅层。衬底上表面可以设置有浅沟道隔离结构和有源区。
在步骤S20中，于基底11内形成硅通孔12后得到的半导体结构截面图如图2所示，其中，硅通孔12贯穿第一介质层111并部分延伸至衬底112内。硅通孔12未穿透衬底112，故硅通孔12的深度小于基底11的厚度。
在一个实施例中，于基底11内形成硅通孔12之后，需要先在硅通孔12内形成第二介质层13和第一金属层14，然后再于硅通孔12内形成导电结构15。
具体地，如图3所示，于硅通孔12的侧壁及底部形成第二介质层13，第二介质层13的材料可以为二氧化硅层、氮氧化硅、氮化硅和低介电常数(Low-k)介电质中的至少一种。其中，低介电常数介电质材料可以是含氢硅酸盐或多孔性硅酸盐。作为示例，可以采用化学气相沉积工艺(CVD)或原子层沉积工艺(ALD)在硅通孔12的侧壁及底部沉积氧化硅层作为第二介质层13。图4展示了于第二介质层13表面形成第一金属层14后得到的半导体结构的截面结构示意图。其中，第一金属层14可以是钴层、铝层、氮化钛层或钌层。
在步骤S30中，于硅通孔12内形成导电结构15，其中，导电结构15包括金属阻挡层151和导电层152，如图5所示。具体地，可以先在第一金属层14的表面沉积金属阻挡层151，金属阻挡层151可以是钽层或氮化钽层。然后，在图5所示结构的基础上，于硅通孔12内形成导电层152。具体地，可以在金属阻挡层151的表面沉积铜籽晶层，然后使用电镀工艺，于硅通孔12内沉积铜，填满硅通孔12，使得铜层与第一介质层111的上表面相平齐。于硅通孔12内形成导电结构15后得到的半导体结构的截面结构示意图如图6所示。
在步骤S40中，于第一介质层111和衬底112内形成填充孔17，填充孔17环绕导电结构15，且暴露出导电结构15的侧壁及部分衬底112，填充孔17的侧壁呈台阶状。
具体地，于第一介质层111和衬底112内形成填充孔17的步骤包括：
S41：刻蚀第一介质层111，以于第一介质层111内形成填充通孔171。
S42：去除部分第二介质层13，使得保留的第二介质层13的上表面低于衬底112的上表面，以于衬底112内形成填充间隙172，填充间隙172与填充通孔171共同构成填充孔17。
其中，S41中形成填充通孔171的具体步骤可以参考图7至图13。通过对第一介质层111进行多次光刻工艺，逐步形成如图13所示的填充通孔171。具体地，首先在图6所示半导体结构的上表面形成光刻胶层16，如图7所示；然后，经过曝光和显影，露出第一介质层111的部分上表面，即需要刻蚀去除的部分，如图8所示；经过刻蚀工艺去除部分第一介质层111，清洗去除光刻胶，得到如图9所示的半导体结构，具体地，采用干法刻蚀去除部分第一介质层111，刻蚀气体可以包括六氟化硫和四氟化碳等氟基气体；进一步地，为了形成完整的台阶状的填充通孔171结构，可以再次进行涂覆光刻胶、曝光、显影、刻蚀以及清洗等工艺，如图10至图12所示，对图9所示的半导体结构进行加工，以得到图12所示的半导体结构；重复进行图10-图12中的工艺，即可在第一介质层111内形成台阶状的填充通孔171，如图13所示。
为了进一步提高硅通孔12结构的散热能力，可以在图13所示半导体结构的基础上，去除部分第二介质层13，以使得第二介质层13的上表面低于衬底112的上表面，从而在衬底112内形成填充间隙172，如图14所示。填充通孔171和填充间隙172共同构成填充孔17，填充孔17的直径自底部至顶部呈阶梯型增大。
在步骤S50中，于填充孔17内形成导热结构18。具体地，可以在填充孔17内填充导热金属作为导热结构18，导热结构18填满填充孔17，如图15所示。其中，导热金属可以是钨、银、铂、铝、镍、钌或钴。作为示例，导热金属可以是颗粒状，以利于热量散发。通过在硅通孔12结构周围形成阶梯状的导热结构18，且导热结构18下窄上宽，有利于热量向上散发，避免热量无法及时散去而对硅通孔12底部周围的元器件造成影响。同时，由于导热结构18的底部直径较小，顶部直径较大，可以减小占用有源区的面积，减缓有源区器件的拥挤程度，增大散热效率。
在一个实施例中，衬底112可以是硅衬底，在填充孔17内形成导热结构18后，对所得导热结构18进行退火处理，导热结构18与衬底112反应形成金属硅化物层。金属硅化物能够有效解决TSV结构散热困难的问题。金属硅化物具有良好的导热性能，当导热金属将导电结构15上的热量传导至衬底112时，金属硅化物不会对热量形成阻拦作用，而是可以快速地对热量进行传导，避免热量聚集于衬底112上而提高基底温度，影响有源区器件的工作性能。
在一个实施例中，于填充孔17内形成导热结构18之前还包括如下步骤：对暴露出的衬底112进行离子轰击，以于衬底112内形成疏松区域19，疏松区域19环绕导电结构15。作为示例，可以对填充孔17暴露出的衬底112进行Ar离子轰击，以形成疏松区域19。具体地，射频功率可以控制在30W至100W，例如可以为40W、50W、60W、70W、80W和90W，通入的Ar气流量为10sccm-150sccm，例如可以为30sccm、50sccm、80sccm、100sccm和120sccm，离子轰击时间可以为10秒-200秒，例如可以为30秒、50秒、80秒、100秒、150秒和180秒。可选地，可以在形成填充孔17后，将残留的光刻胶去除之后再对衬底112进行离子轰击，也可以在去除残留的光刻胶之前对衬底112进行离子轰击。经过离子轰击后得到的半导体结构截面结构示意图如图16所示。形成疏松区域19之后，于填充孔17内填充导热金属，形成导热结构18，得到图17所示的半导体结构。
通过离子轰击衬底112形成疏松区域19，可以进一步提高半导体结构的散热能力。这是因为，当导热结构18将热量传导至衬底112后，衬底112中的疏松区域19可以加快热量的散发，避免热量聚集。
本申请的一个实施例还提供了一种半导体结构，如图15所示，包括：基底11，基底11包括衬底112及位于衬底112上表面的第一介质层111；导电结构15，贯穿第一介质层111并延伸至衬底112内，导电结构15的深度小于基底11的厚度；导热结构18，位于基底11内，且环绕导电结构15，导热结构18的侧壁呈台阶状。
其中，基底11可以是硅基底11，第一介质层111可以是二氧化硅层。导电结构15可以位于硅通孔12中，以实现多层芯片的垂直电气互连。由于多层芯片堆叠放置，容易导致功耗密度急剧上升，使得导电结构15的温度急剧升高，容易影响导电结构15和电子器件的可靠性和稳定性。通过在导电结构15的周围设置侧壁呈阶梯状的导热结构18，可以提高热量向上散发的速度，增大散热效率。
在一个实施例中，半导体结构还包括第一金属层14和第二介质层13。请继续参考图15，其中，第一金属层14位于导电结构15的侧壁和底部，第一金属层14贴合设置于导电结构15的侧壁和底部。第二介质层13位于衬底112内，覆盖第一金属层14的底部及部分侧壁。
在一个实施例中，导电结构15包括金属阻挡层151和导电层152，金属阻挡层151位于导电层152与第一金属层14之间。其中，金属阻挡层151可以是钽层或氮化钽层，导电层152可以是铜层。
在一个实施例中，导热结构18的直径自底部至顶部呈阶梯型增大。如图15所示，通过将导热结构18设计为直径自底部至顶部呈阶梯型增大，可以减少散热结构对衬底112中有源区的占用面积，避免加剧有源器件的拥挤程度；同时，由于热量一般是向上散发，通过将散热结构设计为下窄上宽，有利于加快热量向上散发，避免热量聚集于导电结构15底部周围而导致衬底112温度升高，影响有源区内电子器件的性能。
在一个实施例中，导热结构18包括导热金属，例如，导热金属可以是钨、银、铂、铝、镍、钌或钴。作为示例，导热金属可以以颗粒状填充于填充孔17内。通过将导热结构18设计为颗粒状，既可以充分利用导热金属优异的导热性能将热量及时传导出去，又可以利用颗粒间的空隙，便于热量散发。
在一个实施例中，衬底112包括疏松区域19。如图17所示，疏松区域19位于衬底112内，且环绕导电结构15。通过在衬底112中设置疏松区域19，可以将导热结构18导出的热量进一步散发，避免热量聚集于衬底112中后提高衬底112温度，进而影响有源器件的工作性能。
在一个实施例中，衬底112包括硅衬底，半导体结构还包括金属硅化物层，金属硅化物层位于导热结构18与疏松区域19之间。金属硅化物与导热金属类似，也具有高导热能力，可以与导热结构18一起加快对导电结构15产生的热量进行传导和散发，减少热量聚集。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (15)

1.一种半导体结构的制备方法，其特征在于，包括：
提供基底，所述基底包括衬底及位于所述衬底上的第一介质层；
于所述基底内形成硅通孔，所述硅通孔贯穿所述第一介质层并延伸至所述衬底内，且所述硅通孔的深度小于所述基底的厚度；
于所述硅通孔内形成导电结构；
于所述第一介质层和所述衬底内形成填充孔，所述填充孔环绕所述导电结构，且暴露出所述导电结构的侧壁及部分所述衬底，所述填充孔的侧壁呈台阶状；
于所述填充孔内形成导热结构。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述导电结构包括金属阻挡层和导电层，所述于所述硅通孔内形成导电结构之前还包括：
于所述硅通孔的侧壁及底部形成第二介质层；
于所述第二介质层表面形成第一金属层。
3.根据权利要求2所述的半导体结构的制备方法，其特征在于，所述于所述第一介质层和所述衬底内形成填充孔，包括：
刻蚀所述第一介质层，以于所述第一介质层内形成填充通孔；
去除部分所述第二介质层，使得保留的所述第二介质层的上表面低于所述衬底的上表面，以于所述衬底内形成填充间隙，所述填充间隙与所述填充通孔共同构成所述填充孔。
4.根据权利要求3所述的半导体结构的制备方法，其特征在于，所述填充孔的直径自底部至顶部呈阶梯型增大。
5.根据权利要求3所述的半导体结构的制备方法，其特征在于，所述于所述填充孔内形成导热结构，包括：
于所述填充孔内填充导热金属作为所述导热结构，所述导热结构填满所述填充孔。
6.根据权利要求5所述的半导体结构的制备方法，其特征在于，所述衬底包括硅衬底，所述于所述填充孔内形成导热结构，还包括：
将所得导热结构进行退火处理，所述导热结构与所述衬底反应形成金属硅化物层。
7.根据权利要求5所述的半导体结构的制备方法，其特征在于，所述第二介质层包括二氧化硅层；所述第一金属层包括钴层、铝层、氮化钛层或钌层；所述金属阻挡层包括钽层或氮化钽层；所述导热金属包括钨、银、铂、铝、镍、钌或钴。
8.根据权利要求1至7中任一项所述的半导体结构的制备方法，其特征在于，于所述第一介质层内形成填充孔之后，且于所述填充孔内形成导热结构之前，还包括：
对暴露出的所述衬底进行离子轰击，以于所述衬底内形成疏松区域，所述疏松区域环绕所述导电结构。
9.一种半导体结构，其特征在于，包括：
基底，所述基底包括衬底及位于所述衬底上表面的第一介质层；
导电结构，贯穿所述第一介质层并延伸至所述衬底内，所述导电结构的深度小于所述基底的厚度；
导热结构，位于所述基底内，且环绕所述导电结构，所述导热结构的侧壁呈台阶状。
10.根据权利要求9所述的半导体结构，其特征在于，还包括：
第一金属层，位于所述导电结构的侧壁和底部；
第二介质层，位于所述衬底内，覆盖所述第一金属层的底部及部分侧壁。
11.根据权利要求9所述的半导体结构，其特征在于，所述导电结构包括金属阻挡层和导电层；所述金属阻挡层位于所述导电层与所述第一金属层之间。
12.根据权利要求9所述的半导体结构，其特征在于，所述导热结构的直径自底部至顶部呈阶梯型增大。
13.根据权利要求9所述的半导体结构，其特征在于，所述导热结构包括导热金属。
14.根据权利要求9所述的半导体结构，其特征在于，所述衬底包括疏松区域，所述疏松区域位于所述衬底内，且环绕所述导电结构。
15.根据权利要求14所述的半导体结构，其特征在于，所述衬底包括硅衬底，所述半导体结构还包括金属硅化物层，所述金属硅化物层位于所述导热结构与所述疏松区域之间。
CN202110758551.4A 2021-07-05 2021-07-05 半导体结构及其制备方法 Pending CN115588645A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110758551.4A CN115588645A (zh) 2021-07-05 2021-07-05 半导体结构及其制备方法
PCT/CN2021/125491 WO2023279575A1 (zh) 2021-07-05 2021-10-22 半导体结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110758551.4A CN115588645A (zh) 2021-07-05 2021-07-05 半导体结构及其制备方法

Publications (1)

Publication Number Publication Date
CN115588645A true CN115588645A (zh) 2023-01-10

Family

ID=84771378

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110758551.4A Pending CN115588645A (zh) 2021-07-05 2021-07-05 半导体结构及其制备方法

Country Status (2)

Country Link
CN (1) CN115588645A (zh)
WO (1) WO2023279575A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8232137B2 (en) * 2009-12-10 2012-07-31 Intersil Americas Inc. Heat conduction for chip stacks and 3-D circuits
US9236322B2 (en) * 2012-04-11 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for heat spreader on silicon
US9659835B1 (en) * 2016-04-08 2017-05-23 Globalfoundries Inc. Techniques for integrating thermal via structures in integrated circuits
US11276667B2 (en) * 2016-12-31 2022-03-15 Intel Corporation Heat removal between top and bottom die interface
CN112736073B (zh) * 2020-12-28 2022-07-12 华进半导体封装先导技术研发中心有限公司 一种硅基光计算异质集成模组

Also Published As

Publication number Publication date
WO2023279575A1 (zh) 2023-01-12

Similar Documents

Publication Publication Date Title
KR100497610B1 (ko) 반도체 장치의 절연막 형성방법
US8048736B2 (en) Semiconductor device comprising a capacitor in the metallization system and a method of forming the capacitor
US20080246149A1 (en) Semiconductor device and method for forming device isolation film of semiconductor device
US9153492B2 (en) Semiconductor device and method for fabricating the same
TW201703198A (zh) 鈷互連技術
US9761528B2 (en) Interconnection structure
JP2010510664A (ja) ダイの裏面に接点を形成する方法
US8455358B2 (en) Method of manufacturing via hole in a semiconductor device
US20120032339A1 (en) Integrated circuit structure with through via for heat evacuating
CN104617035A (zh) 半导体器件的形成方法
US10224242B1 (en) Low-resistivity metallic interconnect structures
CN102790032B (zh) 一种互连结构及其形成方法
JP2023521209A (ja) 半導体装置及びその製造方法、３次元集積回路
CN113707641A (zh) 半导体器件及其制作方法
CN115588645A (zh) 半导体结构及其制备方法
CN112740404B (zh) 存储器件及其制造方法
TWI739275B (zh) 半導體記憶裝置及其製造方法
CN115588652A (zh) 半导体结构及其制备方法
US9455239B2 (en) Integrated circuit chip and fabrication method
CN113161321A (zh) 半导体结构和形成半导体结构的方法
US8298942B2 (en) Method for forming electric vias
US20220384312A1 (en) Semiconductor structure and manufacturing method thereof
US11917811B2 (en) Dynamic random access memory and method for manufacturing the same
EP4086945A1 (en) Semiconductor structure and manufacturing method for same
CN109037159B (zh) 功率芯片的封装结构及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination