CN102790032B - 一种互连结构及其形成方法 - Google Patents

Abstract

本发明提供一种互连结构及其形成方法，其中所述互连结构包括半导体衬底、位于所述半导体衬底上的金属层、位于所述金属层上的层间介质层，形成于所述层间介质层内的分立的金属布线层，所述金属布线层为互连结构的顶部金属层，所述金属布线层分为边缘区域和内部区域，所述边缘区域和内部区域通过所述层间介质层隔离。本技术方案只通过金属布线层的边缘区与其下方相邻的金属层相连接，使金属布线层与其下方相邻金属层之间具有电性连接的区域范围减小，从而可以减少由于在制作半导体互连结构中的金属焊盘层时产生的等离子体渗入到衬底而导致栅氧化层的退化现象。

Description

一种互连结构及其形成方法

技术领域

本发明涉及半导体制造技术领域，特别涉及一种互连结构及其形成方法。

背景技术

在半导体集成电路制造工艺中，为了增加单一集成电路芯片上的器件密度，需要通过减小半导体器件的工艺尺寸来实现。然而，随着芯片上器件密度的不断增大，在减小器件尺寸的同时还需要增加芯片上的互连结构金属层的数量以有效地实现芯片上各个半导体器件的导通。现有的半导体互连结构如图1所示。具体地，互连结构包括：半导体衬底10，所述半导体衬底10上形成有半导体器件或互连线等；在所述半导体衬底10上形成有金属层115，所述金属层115位于绝缘层间介质层116内且与绝缘层间介质层116表面齐平；位于所述绝缘层间介质层116上的第一层间介质层114，所述第一层间介质层114内具有金属布线层112，所述金属布线层112通过多个导电插塞113与其下方相邻的金属层115相连接；位于第一层间介质层114及金属布线层112上的第一阻挡层12；位于所述第一阻挡层12上的钝化层13，所述第一阻挡层12和钝化层13形成有开口，所述开口暴露出部分金属布线层112表面；位于所述钝化层13上和所述开口侧壁、底部的第二阻挡层14；位于所述第二阻挡层14上的铝焊盘层15，所述铝焊盘层15填充满开口。

继续参考图1，在形成上述互连结构的过程中，需要进行等离子体刻蚀工艺，例如，刻蚀钝化层、刻蚀铝金属层形成铝焊盘等，在刻蚀过程中会产生的大量等离子体，这些等离子体将会聚集在金属布线层112上，并通过金属布线层112以及导电插塞113渗入到半导体衬底10，导致栅氧化层的退化，称为“等离子体损害”(Plasma induced damage，PID)，进而严重影响MOS管的性能。因此，在制作互连结构时，应该尽可能减小渗入到衬底的等离子体。

但是在现有工艺中，由于技术上的限制，不能保证所有导电插塞都导通，因此常常制作多个导电插塞以保证在相邻金属层间实现电性连接，这样就增加了聚集在金属布线层上等离子体的传导面积，使得大量的等离子体渗入到衬底，影响半导体器件的性能。

参考中国专利申请号为0117696.2公开了一种降低等离子体损害的导流电路以及半导体制造方法。该专利的方法主要是提供一导流电路使MOS管电连接于N型阱，使得产生的等离子体通过该导流电路被引入N型阱内，与该N型阱内的离子形成电性中和，从而减小流过栅氧化层上的等离子体损害。但是，这样的方法需要在半导体制造的前端工艺中完成，如果需要有效避免等离子体损害，就需要大量的这种二极管，占据不少电路的有效面积，降低了电路设计面积有效利用率。

发明内容

本发明解决的问题是提供一种互连结构及其形成方法，减少制造半导体互连结构顶部铝焊盘工艺中的等离子体对衬底上栅极氧化层的损害。

为解决上述问题，本发明提供了一种互连结构，包括半导体衬底、位于所述半导体衬底上的金属层、位于所述金属层上的层间介质层，形成于所述层间介质层内的分立的金属布线层，所述金属布线层为互连结构的顶部金属层，所述金属布线层分为边缘区域和内部区域，所述边缘区域和内部区域通过所述层间介质层隔离。

可选地，所述金属布线层通过导电插塞与其相邻的下层金属层相连接，所述导电插塞形成于所述层间介质层内。

可选地，所述导电插塞设置于所述金属布线层的边缘区域。

可选地，互连层，位于所述层间介质层内，且位于所述金属布线层的外侧与金属布线层的边缘区域电连接；所述互连层包括导电插塞，所述金属布线层的边缘区域通过所述导电插塞与下方相邻的金属层相连接。

可选地，所述金属布线层和导电插塞的材料是铜。

可选地，所述层间介质层的材料是氧化硅或者氮化硅。

可选地，还包括：位于所述层间介质层以及金属布线层上的第一介质阻挡层；位于所述第一介质阻挡层上的钝化层；所述第一介质阻挡层和钝化层内具有开口，露出部分金属布线层；位于所述钝化层上和所述开口侧壁、底部的第二金属阻挡层；位于所述第二金属阻挡层上的金属焊盘层，并且所述金属焊盘层填充满开口。

可选地，所述第一介质阻挡层的材料是氮化硅或者碳化硅或者碳氮化硅。

可选地，所述第二金属阻挡层的材料是氮化钽。

可选地，所述钝化层的材料是氧化硅或者碳氮化硅。

可选地，所述金属焊盘层的材料是铝或者铝铜合金。

本发明还提供一种互连结构的形成方法，包括如下步骤：提供半导体衬底，所述半导体衬底内具有半导体器件；在所述半导体衬底上形成金属层；在所述金属层上形成层间介质层；在所述层间介质层内形成分立的金属布线层，所述金属布线层分为边缘区域和内部区域，所述边缘区域和内部区域通过所述层间介质层隔离。

可选地，在所述层间介质层内形成导电插塞，所述金属布线层与所述导电插塞相连接。

可选地，所述导电插塞形成于所述金属布线层的边缘区域。

可选地，还包括形成互连层，所述互连层位于所述层间介质层内，且位于所述金属布线层的外侧与金属布线层的边缘区域电连接；所述互连层包括导电插塞，所述金属布线层的边缘区域通过所述导电插塞与下方相邻的金属层相连接。

可选地，所述金属布线层和导电插塞的材料是铜。

可选地，在形成分立的金属布线层之后还包括如下步骤：在所述层间介质层以及金属布线层上形成第一介质阻挡层；在所述第一介质阻挡层上形成钝化层；刻蚀所述第一介质阻挡层和钝化层至露出部分金属布线层和层间介质层，形成开口；在所述钝化层上和所述开口侧壁、底部形成第二金属阻挡层；在所述第二金属阻挡层上形成金属焊盘层，所述金属焊盘层填充满开口。

可选地，所述第一介质阻挡层的材料是氮化硅或者碳化硅或者碳氮化硅。

可选地，所述第二金属阻挡层的材料是氮化钽，形成所述第二金属阻挡层的方法是物理溅射沉积。

可选地，所述钝化层的材料是氧化硅，形成所述钝化层的方法是化学气相沉积法。

可选地，所述金属焊盘层的材料是铝或铝铜合金，形成所述金属焊盘层的方法是物理溅射沉积。

与现有技术相比，本发明技术方案具有以下优点：通过层间介质层将顶部的金属布线层分为边缘区域和内部区域，并且仅通过所述金属布线层的边缘区域与其下方相邻的金属层相连接，而金属布线层的内部区域仅对后续制作的金属焊盘层起到支撑和粘连作用。

进一步地，通过在所述金属布线层的边缘区域设置导电插塞与其下方相邻的金属层相连接，使所述金属布线层与其下方相邻金属层之间具有电性连接的区域范围减小，从而可以减少由于在制作半导体互连结构中的金属焊盘层时产生的等离子体渗入到衬底而导致栅氧化层的退化现象。

进一步地，通过位于所述金属布线层外侧的包括导电插塞的互连层与所述金属布线层的边缘区域电连接，所述金属布线层的边缘区域通过所述导电插塞与下方相邻的金属层相连接，使所述金属布线层与其下方相邻金属层之间具有电性连接的区域范围减小，从而可以减少由于在制作半导体互连结构中的金属焊盘层时产生的等离子体渗入到衬底而导致栅氧化层的退化现象。

附图说明

图1是现有技术中一种互连结构的示意图；

图2是本发明互连结构形成方法的具体实施方式的流程示意图；

图3和图4是本发明形成互连结构方法的第一实施例的剖面结构示意图；

图5和图6是本发明形成互连结构方法的第二实施例的剖面结构示意图；

图7是本发明包括金属焊盘层的互连结构第一实施例的示意图；

图8是本发明包括金属焊盘层的互连结构第二实施例的示意图。

具体实施方式

发明人发现在制造现有半导体互连结构时，由于需要进行等离子体刻蚀和化学气相沉积等工艺，例如，对金属焊盘层的刻蚀和沉积等。而在刻蚀和沉积过程中，会产生大量等离子体，这些等离子体将会聚集在顶部的金属布线层上，并通过金属布线层以及导电插塞渗入到衬底，导致栅介质层的退化，称为等离子体损害，进而严重影响MOS管的性能。

针对上述问题，发明人在制作半导体互连结构时，考虑到应该尽可能减小渗入到衬底的等离子体。本发明实施例通过层间介质层将金属布线层分为边缘区域和内部区域，并且仅通过所述金属布线层的边缘区域与其下方相邻的金属层相连接，而金属布线层的内部区域仅对后续制作的金属焊盘层起到支撑和粘连作用。这样使所述金属布线层与其下方相邻金属层之间具有电性连接的区域范围减小，从而可以减少由于在制作半导体互连结构时产生的等离子体渗入到衬底而导致栅氧化层的退化现象。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

首先参考图2所示是本发明互连结构形成方法的具体实施方式的流程示意图。具体地，包括如下步骤：

步骤S1：提供半导体衬底，所述半导体衬底内具有半导体器件。

步骤S2：在所述半导体衬底上形成金属层。

步骤S3：在所述金属层上形成层间介质层。

步骤S4：在所述层间介质层内形成分立的金属布线层，所述金属布线层分为边缘区域和内部区域，所述边缘区域和内部区域通过所述层间介质层隔离。

步骤S5：在所述层间介质层以及金属布线层上形成第一介质阻挡层。

步骤S6：在所述第一介质阻挡层上形成钝化层。

步骤S7：刻蚀所述第一介质阻挡层和钝化层至露出部分金属布线层和层间介质层，形成开口。

步骤S8：在所述钝化层上和所述开口侧壁、底部形成第二金属阻挡层。

步骤S9：在所述第二金属阻挡层上形成金属焊盘层，所述金属焊盘层填充满开口。

与现有技术不同的是，本发明实施例所述的形成互连结构方法中，通过层间介质层将金属布线层分为边缘区域和内部区域，这样在后续制作金属焊盘层时产生的等离子体将分别聚集在所述金属布线层的边缘区域和内部区域。然后，只通过所述金属布线层的边缘区域与其下方相邻的金属层相连接，这样聚集在所述金属布线层内部区域的等离子体将不会渗入到衬底。通过上述改进方法，使金属布线层与其下方相邻金属层之间具有电性连接的区域范围减小，从而可以减少由于在制作半导体互连结构时产生的等离子体渗入到衬底而导致栅氧化层的退化现象。

下面结合附图对本发明的具体实施方式作详细说明。

实施例一：参考图3和图4所示的是本发明形成互连结构的方法的第一实施例的剖面结构示意图。

具体地，如图3所示，首先，提供半导体衬底20，所述半导体衬底20上具有半导体器件，为了简化示图，这里仅以空白的半导体衬底示意。

然后，在所述半导体衬底20上形成互连结构，所述互连结构包括金属层215，所述金属层215位于绝缘介质层216内且与绝缘介质层216表面齐平。可选地，其中所述金属层215的材料是铜、所述绝缘介质层216的材料是氧化硅。具体形成所述绝缘介质层216以及金属层215的工艺方法是现有技术，在此不予赘述。

接着，在所述金属层215和绝缘介质层216上形成层间介质层214。可选地，所述层间介质层214的材料是氧化硅，形成所述层间介质层114的方法是化学气相沉积法(CVD)。

然后，如图4所示，在所述层间介质层214内形成分立的金属布线层212和导电插塞213。与现有技术不同的是，在本实施例中，所述金属布线层212分为边缘区域212a和内部区域212b，所述边缘区域212a和内部区域212b通过所述层间介质层214隔离，所述导电插塞213形成于所述金属布线层212的边缘区域212a。

具体形成工艺如下：首先，在层间介质层214上涂覆第一光刻胶层(图中未示出)，经过光刻工艺，在第一光刻胶层上定义出通孔图形；以第一光刻胶层为掩膜，沿通孔图形刻蚀层间介质层214至露出金属层215，形成通孔，其中所述通孔形成于所述金属层215的边缘处；去除第一光刻胶层后，在所述层间介质层214上和通孔内形成第二光刻胶层(图中未示出)，经过曝光显影，在第二光刻胶层上定义出沟槽图形；以第二光刻胶层为掩膜，沿沟槽图形刻蚀层间介质层214，形成沟槽。

进一步地，在所述沟槽和通孔内淀积金属，形成金属布线层212和导电插塞213，其中所述金属布线层212和导电插塞213的材料是铜。可选地，首先，通过电化学沉积法(EVD)或者化学气相沉积法(CVD)在所述沟槽和通孔内淀积金属，形成导电插塞213；然后，通过化学机械研磨法(CMP)平坦化金属层，使金属层与层间介质层214表面齐平，形成金属布线层212。

需要说明的是，通过上述工艺形成的金属布线层212分为边缘区域212a和内部区域212b，所述边缘区域212a和内部区域212b之间通过层间介质层214隔离。导电插塞213形成于所述金属布线层212的边缘区域212a，所述导电插塞213电性连接金属布线层212的边缘区域212a和其下方相邻的金属层215。

经过上述工艺流程，形成了如图4所示的互连结构，包括：半导体衬底20，所述半导体衬底20上形成有各种半导体器件等(未示出)；在所述半导体衬底20上形成有金属层215，所述金属层215位于绝缘介质层216内且与绝缘介质层216表面齐平；位于所述绝缘介质层216上的层间介质层214，所述层间介质层214内具有金属布线层212和导电插塞213，其中，所述金属布线层212分为边缘区域212a和内部区域212b，导电插塞213设置于所述金属布线层212的边缘区域212a。

与现有互连结构不同的是，本实施例所述的互连结构中，通过层间介质层214将金属布线层212分为边缘区域212a和内部区域212b，并且仅在所述金属布线层212的边缘区域212a设置导电插塞213与其下方相邻的金属层215相连接，而所述金属布线层212的内部区域212b则悬空，其用于对后续制作的金属焊盘层起到支撑和粘连作用。通过这样的改进方法，使金属布线层212与其下方相邻金属层215之间具有电性连接的区域范围减小，这样聚集在所述金属布线层内部区域212b的等离子体将不会通过导电插塞渗入到衬底，从而可以减少在进行后端工艺时产生的等离子体渗入到衬底而导致栅氧化层的退化现象。

进一步地，在实际应用中并不局限于上述实施例所述的互连结构，还可以通过如图5和图6所示的形成互连结构来实现本发明实施例技术效果。

实施例二：参考图5和图6所示的是本发明形成互连结构的方法的第二实施例的剖面结构示意图。

具体地，如图5所示，首先，提供半导体衬底20，所述半导体衬底20上具有半导体器件，为了简化示图，这里仅以空白的半导体衬底示意。

然后，在所述半导体衬底20上形成互连结构，所述互连结构包括金属层215、219，所述金属层215、219位于绝缘介质层216内且与绝缘介质层216表面齐平。可选地，其中所述金属层215、219的材料是铜、所述绝缘介质层216的材料是氧化硅。具体形成所述绝缘介质层216以及金属层215、219的工艺方法是现有技术，在此不予赘述。

接着，在所述金属层215、219和绝缘介质层216上形成层间介质层214。可选地，所述层间介质层214的材料是氧化硅，形成所述层间介质层114的方法是化学气相沉积法(CVD)。

然后，如图6所示，在所述层间介质层214内形成分立的金属布线层212以及互连层217。与现有技术不同的是，在本实施例中，所述金属布线层212分为边缘区域212a和内部区域212b，所述边缘区域212a和内部区域212b通过所述层间介质层214隔离。与实施例一不同的是，在本实施例中，在所述金属布线层212的边缘区域212a不是通过导电插塞与其下方相邻的金属层215相连接，而是与互连层217相连接，所述互连层217位于所述层间介质层214内，且位于所述金属布线层212的外侧与金属布线层212的边缘区域212a电连接。所述互连层217包括导电插塞218，所述金属布线层212的边缘区域212a通过所述导电插塞218与下方相邻的金属层219相连接。

具体形成工艺如下：首先，在层间介质层214上涂覆第三光刻胶层(图中未示出)，经过光刻工艺，在所述第三光刻胶层上定义出通孔图形；以第三光刻胶层为掩膜，沿通孔图形刻蚀层间介质层214至露出金属层215，形成通孔，其中所述通孔形成于金属层219上；去除第三光刻胶层后，在所述层间介质层214上和通孔内形成第四光刻胶层(图中未示出)，经过曝光显影，在所述第四光刻胶层上定义处沟槽图形；以所述第四光刻胶层为掩膜，沿沟槽图形刻蚀层间介质层214，形成沟槽。

进一步地，在所述沟槽和通孔内淀积金属，形成金属布线层212、互连层217以及导电插塞218，其中所述金属布线层212、互连层217以及导电插塞218的材料是铜。可选地，首先，通过电化学沉积法(EVD)或者化学气相沉积法(CVD)在所述沟槽和通孔内淀积金属，形成导电插塞218；然后，通过化学机械研磨法(CMP)平坦化金属层，使金属层与层间介质层214表面齐平，形成金属布线层212和互连层217。

经过上述工艺流程，形成了如图6所示的互连结构，包括：半导体衬底20，所述半导体衬底20上形成有各种半导体器件等(未示出)；在所述半导体衬底20上形成有金属层215、219，所述金属层215、219位于绝缘介质层216内且与绝缘介质层216表面齐平；位于所述绝缘介质层216上的层间介质层214，所述层间介质层214内具有金属布线层212和互连层217以及导电插塞218，其中，所述金属布线层212分为边缘区域212a和内部区域212b，所述边缘区域212a与所述互连层217相连接，所述导电插塞218设置于所述互连层217下，实现互连层217与金属层219之间的电性连接。

与实施例一不同的是，所述金属布线层212不直接通过导电插塞与其下方相邻的金属层215相连接，而是通过所述金属布线层212的边缘区域212a与所述层间介质层214内的互连层217相连接，所述互连层217位于所述层间介质层214内，且位于所述金属布线层212的外侧与金属布线层212的边缘区域212a电连接。所述互连层217包括导电插塞218，所述金属布线层212的边缘区域212a通过所述导电插塞218与下方相邻的金属层219相连接。可以看出，在本实施例中，也是仅有所述金属布线层212的边缘区域212a与下方相邻的金属层219相连接，同样可以实现使金属布线层212与其下方相邻金属层219、215之间具有电性连接的区域范围减小，这样聚集在所述金属布线层内部区域212b的等离子体将不会通过导电插塞渗入到衬底，从而可以减少在进行后端工艺时产生的等离子体渗入到衬底而导致栅氧化层的退化现象。

实施例三：参考图7所示的本发明包括焊盘的互连结构第一实施例的示意图。本实施例是在上述实施例一所形成的互连结构的基础上，进行后端工艺形成包括焊盘的互连结构示意图。

具体地，如图7所示，首先，在所述层间介质层214以及金属布线层212上形成第一介质阻挡层22，其中所述第一介质阻挡层22的材料是氮化硅或者碳化硅或者碳氮化硅。所述第一介质阻挡层22的作用是防止后续制作的钝化层23对金属布线层212产生氧化作用。

然后，在所述第一介质阻挡层22上形成钝化层23，其中所述钝化层23的材料是氧化硅。可选地，具体形成所述钝化层23的方法是化学气相沉积(CVD)，也可以是低压化学气相沉积(LPCVD)、等离子体体增强化学气相沉积(PECVD)或物理溅射沉积(PVD)等。

接着，刻蚀所述第一介质阻挡层22和钝化层23至露出部分所述金属布线层212，形成开口。可选地，所述刻蚀方法为干法刻蚀，具体工艺如下：先于所述钝化层23上覆盖光刻胶层(未示出)，经曝光显影后，定义出开口图形；再以所述光刻胶层为掩膜，沿所述开口图形对所述钝化层23和第一介质阻挡层22进行刻蚀至露出部分所述金属布线层212和层间介质层214，形成开口；移除光刻胶层。

然后，在所述钝化层23上和所述开口侧壁、底部形成第二金属阻挡层24，其中所述第二金属阻挡层的材料是氮化钽。可选地，形成所述第二金属阻挡层24的方法是物理溅射沉积法(PVD)。所述第二金属阻挡层24的作用是防止钝化层23对后续制作的金属焊盘层产生氧化作用。

最后，在所述第二金属阻挡层24上形成金属焊盘层25，所述金属焊盘层25填充满开口。可选地，所述金属焊盘层25的材料是铝或铝铜合金。

具体工艺如下：先通过物理溅射沉积法在所述第二金属阻挡层24上沉积金属铝，所述金属铝填充满开口，形成铝金属层；再于所述铝金属层上覆盖光刻胶层(图中未示出)，经曝光显影后，定义出金属焊盘图形；再以所述光刻胶层为掩膜，沿所述金属焊盘图形对所述铝金属层进行刻蚀至露出部分所述钝化层23；移除光刻胶层，形成金属焊盘层25。

在上述工艺流程中，制作第一介质阻挡层22、钝化层23以及金属焊盘层25过程中，需要用到化学气相沉积、干法刻蚀等工艺。而这些工艺步骤都会产生大量的等离子体聚集在分立的金属布线层212上。与现有技术相比，由于在本实施例中，通过层间介质层214将金属布线层212分为边缘区域212a和内部区域212b，并且仅在所述金属布线层212的边缘区域212a设置导电插塞213，而所述金属布线层212的内部区域212b用于对金属焊盘层25起到支撑和粘连作用，这样使所述金属布线层212与其下方相邻金属层215之间具有电性连接的区域范围减小，从而可以减少由于在制作半导体互连结构中的金属布线层和金属焊盘层时产生的等离子体渗入到衬底而导致栅氧化层的退化现象。

经过上述工艺流程形成如图7所示的包含金属焊盘层的互连结构，包括：半导体衬底20，所述半导体衬底20上形成有各种半导体器件等(未示出)；在所述半导体衬底20上形成有金属层215，所述金属层215位于绝缘介质层216内且与绝缘介质层216表面齐平；位于所述绝缘介质层216上的层间介质层214，所述层间介质层214内具有金属布线层212和导电插塞213，其中，所述金属布线层212分为边缘区域212a和内部区域212b，导电插塞213设置于所述金属布线层212的边缘区域212a；位于所述金属布线层212上的第一介质阻挡层22，所述第一介质阻挡层22的材料是氮化硅或者碳化硅或者碳氮化硅；位于所述第一介质阻挡层22上的钝化层23，所述钝化层23的材料是氧化硅；所述第一介质阻挡层22和钝化层23内具有开口，暴露部分金属布线层212；位于所述钝化层23上和所述开口侧壁、底部的第二金属阻挡层24，所述第二金属阻挡层24的材料是氮化钽；位于所述第二金属阻挡层24上的金属焊盘层25，并且所述金属焊盘层25填充满开口。

实施例四：参考图8所示的本发明包括金属焊盘层的互连结构的第二实施例的示意图。本实施例是在上述实施例二所形成的互连结构的基础上，进行后端工艺形成包括金属焊盘层的互连结构示意图。其中，形成所述金属焊盘层的工艺流程与实施例三相类似，可以参考实施例三的具体描述，在此不予赘述。

经过工艺流程形成如图8所示的包含金属焊盘层的互连结构，包括：半导体衬底20，所述半导体衬底20上形成有各种半导体器件等(未示出)；在所述半导体衬底20上形成有金属层215、219，所述金属层215、219位于绝缘介质层216内且与绝缘介质层216表面齐平；位于所述绝缘介质层216上的层间介质层214，所述层间介质层214内具有金属布线层212和互连层217以及导电插塞218，其中，所述金属布线层212分为边缘区域212a和内部区域212b，所述边缘区域212a与所述互连层217相连接，所述导电插塞218设置于所述互连层217下，实现互连层217与金属层219之间的电性连接。

位于所述金属布线层212、互连层217上的第一介质阻挡层22，所述第一介质阻挡层22的材料是氮化硅或者碳化硅或者碳氮化硅；位于所述第一介质阻挡层22上的钝化层23，所述钝化层23的材料是氧化硅；所述第一介质阻挡层22和钝化层23内具有开口，暴露部分金属布线层212；位于所述钝化层23上和所述开口侧壁、底部的第二金属阻挡层24，所述第二金属阻挡层24的材料是氮化钽；位于所述第二金属阻挡层24上的金属焊盘层25，并且所述金属焊盘层25填充满开口。

与上述实施例三不同的是，在本实施例中，所述金属布线层212不直接通过导电插塞与其下方相邻的金属层215相连接，而是通过所述金属布线层212的边缘区域212a与所述层间介质层214内周围的互连层217相连接，并通过周围的金属层217和与所述周围的互连层217相连接的导电插塞218与下方相邻的金属层219相连接。可以看出，这样的互连结构同样可以实现实施例三的技术效果，即使得金属布线层212与其下方相邻金属层219、215之间具有电性连接的区域范围减小，从而可以减少由于在制作半导体互连结构中的金属布线层和金属焊盘层时产生的等离子体渗入到衬底而导致栅氧化层的退化现象。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (17)

1.一种互连结构，包括半导体衬底、位于所述半导体衬底上的金属层、位于所述金属层上的层间介质层，形成于所述层间介质层内的分立的金属布线层，所述金属布线层为互连结构的顶部金属层，其特征在于，所述金属布线层分为边缘区域和内部区域，所述边缘区域和内部区域通过所述层间介质层隔离；

所述金属布线层的边缘区域通过导电插塞与其相邻的下层金属层相连接，所述导电插塞形成于所述层间介质层内；

在所述层间介质层上还形成有钝化层、位于所述钝化层中的开口，所述开口位于金属布线层上方且露出内部区域，在所述开口中形成有金属焊盘层，所述金属焊盘层填充满开口。

2.根据权利要求1所述的互连结构，其特征在于，还包括：互连层，位于所述层间介质层内，且位于所述金属布线层的外侧与金属布线层的边缘区域电连接；所述互连层包括导电插塞，所述金属布线层的边缘区域通过所述导电插塞与下方相邻的金属层相连接。

3.根据权利要求1或2所述的互连结构，其特征在于，所述金属布线层和导电插塞的材料是铜。

4.根据权利要求1所述的互连结构，其特征在于，所述层间介质层的材料是氧化硅或碳化硅或氮化硅。

5.根据权利要求1所述的互连结构，其特征在于，还包括：位于所述层间介质层以及金属布线层上的第一介质阻挡层，所述钝化层位于第一介质阻挡层上，所述开口还位于第一介质阻挡层中；

位于所述钝化层上和所述开口侧壁、底部的第二金属阻挡层；

所述金属焊盘层位于所述第二金属阻挡层上。

6.根据权利要求5所述的互连结构，其特征在于，所述第一介质阻挡层的材料是氮化硅或者碳化硅或者碳氮化硅。

7.根据权利要求5所述的互连结构，其特征在于，所述第二金属阻挡层的材料是氮化钽。

8.根据权利要求5所述的互连结构，其特征在于，所述钝化层的材料是氧化硅或者碳氮化硅。

9.根据权利要求5所述的互连结构，其特征在于，所述金属焊盘层的材料是铝或者铝铜合金。

10.一种互连结构的形成方法，其特征在于，包括如下步骤：

提供半导体衬底，所述半导体衬底内具有半导体器件；

在所述半导体衬底上形成金属层；

在所述金属层上形成层间介质层；

在所述层间介质层中形成导电插塞，所述导电插塞与金属层电连接；

在所述层间介质层内形成分立的金属布线层，所述金属布线层为互连结构的顶部金属层，所述金属布线层分为边缘区域和内部区域，所述边缘区域和内部区域通过所述层间介质层隔离，所述边缘区域通过所述导电插塞与其相邻的下层金属层相连接；

在所述层间介质层、金属布线层上形成钝化层；

刻蚀所述钝化层形成开口，所述开口露出金属布线层的内部区域；

在所述钝化层上和开口侧壁、底部形成金属焊盘层。

11.根据权利要求10所述的形成方法，其特征在于，还包括形成互连层，所述互连层位于所述层间介质层内，且位于所述金属布线层的外侧与金属布线层的边缘区域电连接；所述互连层包括导电插塞，所述金属布线层的边缘区域通过所述导电插塞与下方相邻的金属层相连接。

12.根据权利要求10或11所述的形成方法，其特征在于，所述金属布线层和导电插塞的材料是铜。

13.根据权利要求10所述的形成方法，其特征在于，在形成钝化层之前，在所述层间介质层、金属布线层上形成第一介质阻挡层；

在刻蚀所述钝化层时，还刻蚀第一介质层阻挡层以形成开口；

在所述钝化层上和开口侧壁、底部形成金属焊盘层之前，还在所述钝化层上和开口侧壁、底部形成第二金属阻挡层，所述金属焊盘层覆盖第二金属阻挡层。

14.根据权利要求13所述的形成方法，其特征在于，所述第一介质阻挡层的材料是氮化硅或者碳化硅或者碳氮化硅。

15.根据权利要求13所述的形成方法，其特征在于，所述第二金属阻挡层的材料是氮化钽，形成所述第二金属阻挡层的方法是物理溅射沉积。

16.根据权利要求13所述的形成方法，其特征在于，所述钝化层的材料是氧化硅，形成所述钝化层的方法是化学气相沉积法。

17.根据权利要求13所述的形成方法，其特征在于，所述金属焊盘层的材料是铝或铝铜合金，形成所述金属焊盘层的方法是物理溅射沉积。