CN113436982B - 半导体器件及其制备方法 - Google Patents

Abstract

一种半导体器件及其制备方法，涉及半导体技术领域。该制备方法包括：在衬底上形成半导体层，半导体层包括有源区和位于有源区之外的无源区；在有源区上制作源极、栅极和漏极，在无源区上制作栅极焊盘和漏极焊盘；将栅极和栅极焊盘进行金属互连，将漏极和漏极焊盘进行金属互连，以形成第一器件结构；在第一器件结构的源极上形成源极测试焊盘。该半导体器件通过上述的制备方法制备得到。该制备方法能够缩小半导体器件面积，提升半导体器件的集成度。

Description

半导体器件及其制备方法

技术领域

本发明涉及半导体技术领域，具体而言，涉及一种半导体器件及其制备方法。

背景技术

随着半导体器件的小型化和半导体器件的高集成度的需求，半导体器件的尺寸越来越小，相应地其电性能的问题也日渐突出。因此，为了确保半导体器件的质量，对半导体器件结构进行电性测试就变得尤为重要。

传统的半导体器件为了进行电性测试，通常会设置与器件有源区电性连接的直流测试焊盘，这样，在完成所有制程工艺之后，采用测试探针对测试焊盘进行电性测试，并通过对测试数据进行分析，能够有效监测半导体制造工艺中的问题，有助于制造工艺的调整与优化，以及进行产品良率管控。然而，现有的半导体器件的直流测试焊盘均设置于器件的无源区，如此，将会导致器件有效面积的占用，从而影响单片晶圆的器件产出数量。

发明内容

本发明的目的在于提供一种半导体器件及其制备方法，其能够缩小半导体器件面积，提升半导体器件的集成度，提高单片晶圆的器件产出数量。

本发明的实施例是这样实现的：

本发明的一方面，提供一种半导体器件的制备方法，该制备方法包括：在衬底上形成半导体层，半导体层包括有源区和位于有源区之外的无源区；在有源区上制作源极、栅极和漏极，在无源区上制作栅极焊盘和漏极焊盘；将栅极和栅极焊盘进行金属互连，将漏极和漏极焊盘进行金属互连，以形成第一器件结构；在第一器件结构的源极上形成源极测试焊盘。该制备方法能够缩小半导体器件面积，提升半导体器件的集成度。

可选地，在第一器件结构的源极上形成源极测试焊盘包括：在第一器件结构远离衬底的一面形成钝化层；在钝化层上通过光刻、刻蚀工艺形成露出源极的第一开孔、露出栅极焊盘的第二开孔，以及露出漏极焊盘的第三开孔；在第一开孔内填充金属，以形成位于第一开孔内的源极测试焊盘。

可选地，源极测试焊盘远离衬底的一面与钝化层的上表面平齐；或者，源极测试焊盘远离衬底的一面自第一开孔内延伸至钝化层远离所述衬底的一面之外，所述源极测试焊盘远离所述衬底的一面超出所述钝化层的上表面。

可选地，在第一开孔内填充金属，以形成位于第一开孔内的源极测试焊盘，包括：在钝化层上沉积第一光刻胶层，并通过光刻工艺在第一光刻胶层上开设第一窗口，以形成第二器件结构，其中，第一窗口在衬底上的正投影覆盖第一开孔在衬底上的正投影；在第二器件结构上溅射种子金属层；在种子金属层上沉积第二光刻胶层，并通过光刻工艺在第二光刻胶层上开设有第二窗口，第二窗口在衬底上的正投影覆盖第一开孔在衬底上的正投影，且位于第一窗口在衬底上的正投影之内；通过电沉积工艺在第二窗口和第一开孔内沉积焊盘金属层，焊盘金属层和种子金属层共同形成源极测试焊盘；依次去除第二光刻胶层、露出的种子金属层，以及第一光刻胶层。

可选地，种子金属层为Ti层；或者，种子金属层为包括Ti层和Au层的叠层，其中，Ti层位于Au层和源极之间。

可选地，Ti层的厚度大于或等于10nm。

可选地，在种子金属层为包括Ti层和Au层的叠层时，种子金属层还包括位于Ti层和Au层之间的中间金属层，且中间金属层的材料可以为Ni、Pt和Pd中的任意一种或多种的组合。

可选地，在第一开孔内填充金属，以形成位于第一开孔内的源极测试焊盘，包括：在钝化层上沉积第二光刻胶层，并通过光刻工艺在第二光刻胶层上开设有第二窗口，第二窗口在衬底上的正投影覆盖第一开孔在衬底上的正投影；通过化学镀工艺在第二窗口和第一开孔内形成焊盘金属层，焊盘金属层作为源极测试焊盘；去除第二光刻胶层。

可选地，第二窗口的横截面呈梯形，且梯形的短边位于第二光刻胶层远离衬底的一侧。

可选地，在钝化层上通过光刻、刻蚀工艺形成露出源极的第一开孔、露出栅极焊盘的第二开孔，以及露出漏极焊盘的第三开孔之后，制备方法还包括：在第二开孔内填充金属，以形成位于第二开孔内的栅极测试焊盘；在第三开孔内填充金属，以形成位于第三开孔内的漏极测试焊盘。

本发明的另一方面，提供一种半导体器件，该半导体器件通过上述的制备方法制备得到。

本发明的有益效果包括：

本申请提供的半导体器件的制备方法，包括在衬底上形成半导体层，半导体层包括有源区和位于有源区之外的无源区；在有源区上制作源极、栅极和漏极，在无源区上制作栅极焊盘和漏极焊盘；将栅极和栅极焊盘进行金属互连，将漏极和漏极焊盘进行金属互连，以形成第一器件结构；在第一器件结构的源极上形成源极测试焊盘。本申请通过该制备方法将源极测试焊盘形成在有源区的源极上，这样，再结合位于无源区的栅极焊盘能够兼顾栅极测试的功能，漏极焊盘能够及兼顾漏极测试的功能，如此便可以在需要进行电性测试时，方便地进行半导体器件的电性测试。本申请将源极测试焊盘设于有源区内，能够减少对器件无源区的面积的占用，从而能够在设置电性测试结构的基础上依然能够有效缩小半导体器件的面积，进而提升半导体器件的集成度。在源极焊盘顶层钝化层第一开孔中填充金属，能够阻挡水汽从第一开孔区域侵入器件沟道区域，提高器件抗湿气能力。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本发明实施例提供的半导体器件的制备方法的流程示意图之一；

图2为本发明实施例提供的半导体器件的过程示意图之一；

图3为本发明实施例提供的半导体器件的过程示意图之二；

图4为本发明实施例提供的半导体器件的结构示意图之一；

图5为本发明实施例提供的半导体器件的结构示意图之二；

图6为本发明实施例提供的半导体器件的结构示意图之三；

图7为图6中A-A处的断面图；

图8为本发明实施例提供的半导体器件的制备方法的流程示意图之二；

图9为本发明实施例提供的半导体器件在钝化层上开设第一开孔、第二开孔和第三开孔后的结构示意图；

图10为图9中B-B处的断面图；

图11为本发明实施例提供的在第一开孔内形成源极测试焊盘后的结构示意图；

图12为图11中C-C处的断面图之一；

图13为图11中C-C处的断面图之二；

图14为本发明实施例提供的半导体器件的制备方法的流程示意图之三；

图15为本发明实施例提供的半导体器件采用电沉积方式制备的过程示意图之一；

图16为本发明实施例提供的半导体器件采用电沉积方式制备的过程示意图之二；

图17为本发明实施例提供的半导体器件采用电沉积方式制备的过程示意图之三；

图18为本发明实施例提供的半导体器件采用电沉积方式制备的过程示意图之四；

图19为本发明实施例提供的半导体器件采用电沉积方式制备的过程示意图之五；

图20为本发明实施例提供的半导体器件的制备方法的流程示意图之四；

图21为本发明实施例提供的半导体器件采用化学镀方式制备的过程示意图之一；

图22为本发明实施例提供的半导体器件采用化学镀方式制备的过程示意图之二；

图23为本发明实施例提供的半导体器件采用化学镀方式制备的过程示意图之三；

图24为本发明实施例提供的半导体器件的制备方法的流程示意图之五；

图25为本发明实施例提供的半导体器件具有栅极测试焊盘和源极测试焊盘时的结构示意图。

图标：10-衬底；20-半导体层；21-有源区；22-无源区；30-源极；40-漏极；50-栅极；60-栅极焊盘；70-漏极焊盘；80-源极测试焊盘；81-种子金属层；82-焊盘金属层；90-钝化层；91-第一开孔；92-第二开孔；93-第三开孔；94-第一光刻胶层；941-第一窗口；96-第二光刻胶层；961-第二窗口；97-欧姆金属层；98-栅极测试焊盘；99-漏极测试焊盘；100-第一器件结构；200-第二器件结构。

具体实施方式

下文陈述的实施方式表示使得本领域技术人员能够实践所述实施方式所必需的信息，并且示出了实践所述实施方式的最佳模式。在参照附图阅读以下描述之后，本领域技术人员将了解本公开的概念，并且将认识到本文中未具体提出的这些概念的应用。应理解，这些概念和应用属于本公开和随附权利要求的范围内。

应当理解，虽然术语第一、第二等可以在本文中用于描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于区域分一个元件与另一个元件。例如，在不脱离本公开的范围的情况下，第一元件可称为第二元件，并且类似地，第二元件可称为第一元件。如本文所使用，术语“和/或”包括相关联的所列项中的一个或多个的任何和所有组合。

应当理解，当一个元件(诸如层、区域或衬底)被称为“在另一个元件上”或“延伸到另一个元件上”时，其可以直接在另一个元件上或直接延伸到另一个元件上，或者也可以存在介于中间的元件。相反，当一个元件被称为“直接在另一个元件上”或“直接延伸到另一个元件上”时，不存在介于中间的元件。同样，应当理解，当元件(诸如层、区域或衬底)被称为“在另一个元件之上”或“在另一个元件之上延伸”时，其可以直接在另一个元件之上或直接在另一个元件之上延伸，或者也可以存在介于中间的元件。相反，当一个元件被称为“直接在另一个元件之上”或“直接在另一个元件之上延伸”时，不存在介于中间的元件。还应当理解，当一个元件被称为“连接”或“耦接”到另一个元件时，其可以直接连接或耦接到另一个元件，或者可以存在介于中间的元件。相反，当一个元件被称为“直接连接”或“直接耦接”到另一个元件时，不存在介于中间的元件。

诸如“在…下方”或“在…上方”或“上部”或“下部”或“水平”或“垂直”的相关术语在本文中可用来描述一个元件、层或区域与另一个元件、层或区域的关系，如图中所示出。应当理解，这些术语和上文所论述的那些术语意图涵盖装置的除图中所描绘的取向之外的不同取向。

本文中使用的术语仅用于描述特定实施方式的目的，而且并不意图限制本公开。如本文所使用，除非上下文明确地指出，否则单数形式“一”、“一个”和“所述”意图同样包括复数形式。还应当理解，当在本文中使用时，术语“包括”指明存在所述特征、整数、步骤、操作、元件和/或部件，但并不排除存在或者增添一个或多个其他特征、整数、步骤、操作、元件、部件和/或上述各项的组。

除非另外界定，否则本文中使用的所有术语(包括技术术语和科学术语)的含义与本公开所属领域的普通技术人员通常理解的含义相同。还应当理解，本文所使用的术语应解释为含义与它们在本说明书和相关领域的情况下的含义一致，而不能以理想化或者过度正式的意义进行解释，除非本文中已明确这样界定。

为了确保半导体器件的质量、提高半导体器件的良率，需要对半导体器件进行电性测试，但是现有的半导体器件的电性测试结构对半导体器件本身的面积占用较大，影响半导体器件的单颗产品的产出数量。为解决上述问题，本申请特地提出了一种新的半导体器件的制备方法，通过该制备方法得到的半导体器件能够便于对半导体器件进行电性测量，且能够有效减少电测测试结构对半导体器件的有效面积的占用。下文将对该制备方法进行具体说明。

请参照图1，本实施例提供一种半导体器件的制备方法，该制备方法包括：

S100、在衬底10上形成半导体层20，半导体层20包括有源区21和位于有源区21之外的无源区22。

S200、在有源区21上制作源极30、栅极50和漏极40，在无源区22上制作栅极焊盘60和漏极焊盘70。

S300、将栅极50和栅极焊盘60进行金属互连，将漏极40和漏极焊盘70进行金属互连，以形成第一器件结构100。

在本实施例中，源极30、栅极50和漏极40位于器件的有源区21，栅极焊盘60和漏极焊盘70位于器件的无源区22。无源区22的栅极焊盘60与有源区21的栅极50进行金属互连，无源区22的漏极焊盘70与有源区21的漏极40进行金属互连。这样，便可以得到如图2所示的第一器件结构100。

需要说明的是，本申请的栅极焊盘60和漏极焊盘70设置在无源区22，其中，栅极焊盘60既作为栅极50自身的焊盘所用，还可以作为栅极测试焊盘98；同理，漏极焊盘70既作为漏极40自身的焊盘所用，也可以作为漏极测试焊盘99。简言之，该栅极焊盘60兼栅极50测试功能，漏极焊盘70兼漏极40测试功能。

S400、在第一器件结构100的源极30上形成源极测试焊盘80，如图3所示。

即，在本实施例中，将源极测试焊盘80设置在有源区21的源极30上。如此，电性测试结构的栅极测试焊盘98和漏极测试焊盘99位于无源区22，而源极测试焊盘80则位于有源区21内，这样，相对于现有的电性测试结构全部位于无源区22而言，可以有效解决电性测试结构对无源区22较大的面积占用的问题，从而有利于半导体器件的单颗产品的数量产出，特别是对于制作小尺寸器件而言具有较佳的应用前景。

综上所述，本申请提供的半导体器件的制备方法，包括在衬底10上形成半导体层20，半导体层20包括有源区21和位于有源区21之外的无源区22；在有源区21上制作源极30、栅极50和漏极40，在无源区22上制作栅极焊盘60和漏极焊盘70；将栅极50和栅极焊盘60进行金属互连，将漏极40和漏极焊盘70进行金属互连，以形成第一器件结构100；在第一器件结构100的源极30上形成源极测试焊盘80。本申请通过该制备方法将源极测试焊盘80形成在有源区21的源极30上，这样，再结合位于无源区22的栅极焊盘60能够兼顾栅极50测试的功能，漏极焊盘70能够及兼顾漏极40测试的功能，如此便可以在需要进行电性测试时，方便地进行半导体器件的电性测试。本申请将源极测试焊盘80设于有源区21内，能够减少对器件无源区22的面积的占用，从而能够在设置电性测试结构的基础上依然能够有效缩小半导体器件的面积，进而提升半导体器件的集成度。

请参照图8，可选地，上述步骤S400、在第一器件结构100的源极30上形成源极测试焊盘80，包括以下步骤：

S410、在第一器件结构100远离衬底10的一面形成钝化层90。

即在第一器件结构100远离衬底10的一面整面形成钝化层90，这时，钝化层90将覆盖源极30、栅极50、漏极40、栅极焊盘60以及漏极焊盘70。

S420、在钝化层90上通过光刻、刻蚀工艺形成露出源极30的第一开孔91、露出栅极焊盘60的第二开孔92，以及露出漏极焊盘70的第三开孔93。

通过对钝化层90经过光刻、刻蚀工艺处理，便可以得到位于源极30上方的第一开孔91、位于栅极测试焊盘98上的第二开孔92，以及位于漏极焊盘70上的第三开孔93。这样，源极30便可以通过该第一开孔91露出，栅极焊盘60便可以通过该第二开孔92露出，漏极40便可以通过该第三开孔93露出，如图9所示。如此，露出的栅极焊盘60将用作栅极测试焊盘98，露出的漏极焊盘70将用作漏极测试焊盘99。其中，光刻、刻蚀工艺处理属于本领域熟知的工艺，本申请对此不再进行说明。

S430、在第一开孔91内填充金属，以形成位于第一开孔91内的源极测试焊盘80。

钝化层90上开设的第一开孔91如图9和图10所示，通过对该第一开孔91内进行金属填充，便可以得到如图11所示的源极测试焊盘80。

在这里，需要说明的是，在一种实施方式中，该源极测试焊盘80远离衬底10的一面与钝化层90的上表面平齐，如图12所示。即通过步骤S430得到的源极测试焊盘80的上表面可以是与钝化层90的上表面平齐的，这样的话，源极测试焊盘80填充至第一开孔91内可以在一定程度上降低因钝化层90在有源区21开孔而导致的器件HAST失效风险。

在另一种实施例中，通过步骤S430得到的源极测试焊盘80，其远离衬底10的一面还可以自第一开孔91内延伸至钝化层90之外。而且，位于第一开孔91外的源极测试焊盘80在衬底10上的正投影完全覆盖第一开孔91，如图13所示。这样，在水汽等可动离子自第一开孔91和源极测试焊盘80的缝隙进入器件内部时能够增大其进入的难度，从而进一步降低因钝化层90在有源区21开孔而导致的器件HAST失效风险。

其中，请参照图4所示，上述源极30、栅极50和漏极40分别可以包括多个。这时，栅极焊盘60可以将多个栅极50进行互联，漏极焊盘70可以将多个漏极40进行互联。

另外，当具有多个栅极50、源极30和漏极40时，如图4所示，可以在有源区21的相对两侧的源极30上分别设置一个源极测试焊盘80。当然，在有源区21的相对两侧分别设置一个源极测试焊盘80仅为本申请的一种示例，在其他的实施例中，本领域技术人员也可以根据有源区21的尺寸对源极测试焊盘80的设置数量进行适应性的调整，本申请不做限制。

本申请对源极测试焊盘80在源极30上的设置位置不做限制，本领域技术人员可根据实际需要进行调整。

例如，请参照图5所示，当源极30上设有接地通孔时，可以将接地通孔设置在源极30靠近漏极焊盘70的一侧，将源极测试焊盘80设置在源极30靠近栅极焊盘60的一侧，以使得源极测试焊盘80在衬底10上的正投影与接地通孔在衬底10上的正投影无交叠区域。这样，可以避免在进行电性测试时，探针穿透源极测试焊盘80戳入至接地通孔内。

又例如，请参照图3，在本实施例中，该源极测试焊盘80可以形成于源极30的中心区域。这时，源极30和半导体层20之间还设有欧姆金属层97，源极30在衬底10上的正投影落入欧姆金属层97之内，如图13所示。

再例如，请参照图6和图7，当源极30和半导体层20之间的欧姆金属层97覆盖部分半导体层20时，该源极测试焊盘80可以是设置无欧姆金属层97的区域。即源极测试焊盘80在衬底10上的正投影与欧姆金属层97在衬底10上的正投影无交叠区域。

其中，在一种实现方式中，请参照图14，上述步骤S430、在第一开孔91内填充金属，以形成位于第一开孔91内的源极测试焊盘80，具体包括以下步骤：

S4311、在钝化层90上沉积第一光刻胶层94，并通过光刻工艺在第一光刻胶层94上开设第一窗口941，以形成第二器件结构200，其中，第一窗口941在衬底10上的正投影覆盖第一开孔91在衬底10上的正投影。

即在步骤S420之后(钝化层90上已经开设有第一开孔91、第二开孔92以及第三开孔93)，再在钝化层90上沉积第一光刻胶层94，然后通过光刻工艺对第一光刻胶层94进行开孔处理，从而在第一光刻胶上形成第一窗口941，如图15所示，这时，将得到开设有第一窗口941的第二器件结构200。

其中，第一窗口941在衬底10上的正投影覆盖第一开孔91，即第一窗口941的尺寸大于第一开孔91。

S4312、在第二器件结构200上沉积种子金属层81。

其中，种子金属层81的设置可以使形成于种子金属层81上的焊盘金属层82与源极30连接。

在本实施例中，种子金属层81可以是通过溅射工艺或蒸镀工艺沉积于第二器件结构200上的，如图16所示。

可选地，种子金属层81可以为Ti层；或者，种子金属层81可以为包括Ti层和Au层的叠层，其中，Ti层位于Au层和源极30之间。在本实施例中，Ti层的厚度大于或等于10nm。

可选地，在种子金属层81为包括Ti层和Au层的叠层时，种子金属层81还包括位于Ti层和Au层之间的中间金属层，且中间金属层的材料可以为Ni、Pt和Pd中的任意一种或几种的组合。示例地，种子金属层81可以为依次形成于源极30上的Ti层、Ni层和Au层；或者，为依次形成于源极30上的Ti层、Pt层和Au层；在或者，为依次形成于源极30上的Ti层、Pd层和Au层。

S4313、在种子金属层81上沉积第二光刻胶层96，并通过光刻工艺在第二光刻胶层96上开设有第二窗口961，第二窗口961在衬底10上的正投影覆盖第一开孔91在衬底10上的正投影，且位于第一窗口941在衬底10上的正投影之内。

即，在溅射种子金属层81之后，在种子金属层81上涂布第二光刻胶层96，并通过曝光、显影工艺在第二光刻胶层96上形成第二窗口961。

如图17所示，第二窗口961的尺寸大于第一开孔91的尺寸，且小于第一窗口941的尺寸。

S4314、通过电沉积工艺在第二窗口961和第一开孔91内沉积焊盘金属层82，焊盘金属层82和种子金属层81共同形成源极测试焊盘80。

如图18所示，在第二窗口961内沉积焊盘金属层82之后，便可以得到如图18所示的结构，这时，种子金属层81和焊盘金属层82共同形成位于源极30上的源极测试焊盘80。

S4315、依次去除第二光刻胶层96、露出的种子金属层81，以及第一光刻胶层94。

在形成源极测试焊盘80之后，依次去除第二光刻胶层96、露出的种子金属层81以及第一光刻胶层94，便可以得到如图19所示的结构。这时，得到的半导体器件的俯视图如图11所示。

在另一种实现方式中，请参照图20，上述步骤S430、在第一开孔91内填充金属，以形成位于第一开孔91内的源极测试焊盘80，还可以通过括以下步骤得到：

S4321、在钝化层90上沉积第二光刻胶层96，并通过光刻工艺在第二光刻胶层96上开设有第二窗口961，第二窗口961在衬底10上的正投影覆盖第一开孔91在衬底10上的正投影。

即在步骤S420(钝化层90上已经开设有第一开孔91、第二开孔92以及第三开孔93)之后，直接在钝化层90上沉积第二光刻胶层96，然后通过光刻工艺对第二光刻胶层96进行开孔处理，从而在第二光刻胶上形成第二窗口961，如图21所示，这时，将得到开设有第二窗口961的器件结构。其中，该第二窗口961的尺寸大于第一开孔91的尺寸，如图21所示。

S4322、通过化学镀工艺在第二窗口961和第一开孔91内形成焊盘金属层82，焊盘金属层82作为源极测试焊盘80。

S4323、去除第二光刻胶层96。

如图22所示，焊盘金属层82形成于第二窗口961和第一开孔91内，且与源极30连接。并在形成好源极测试焊盘80后去除第二光刻胶层96，便可以得到如图23所示的结构。

该实现方式采用的是化学镀工艺，而前文中实现步骤S430所用的是电沉积的方式，本申请对这两种方式的应用不做限制，本领域技术人员可以根据实际需求选择。

需要说明是，无论是采用电沉积的方式，还是采用化学镀的方式，可选地，这两种工艺中涉及到的第二窗口961的横截面都可以呈梯形，且梯形的短边位于第二光刻胶层96远离衬底10的一侧，如图21和图17所示，这样，形成的源极测试焊盘80呈正梯形，如图23和图19所示。

另外，需要说明的是，前文中栅极焊盘60兼做栅极测试焊盘98，漏极焊盘70兼做漏极测试焊盘99。除此之外，还可以在栅极焊盘60上形成单独的栅极测试焊盘98，在漏极焊盘70上形成单独的漏极测试焊盘99。

这样，请参照图24，在步骤S420、在钝化层90上通过光刻工艺形成露出源极30的第一开孔91、露出栅极焊盘60的第二开孔92，以及露出漏极焊盘70的第三开孔93之后，本实施例提供的该制备方法，还可以形成以下步骤以实现：

S440、在第二开孔92内填充金属，以形成位于第二开孔92内的栅极测试焊盘98。

S450、在第三开孔93内填充金属，以形成位于第三开孔93内的漏极测试焊盘99。

这样，便可以得到如图25所示的器件结构，这时，栅极测试焊盘98形成于第二开孔92内，且位于栅极焊盘60上；漏极测试焊盘99形成于第三开孔93内，且位于漏极焊盘70上；源极测试焊盘80形成于第一开孔91内，且位于源极30上。

其中，步骤S430、步骤S440以及步骤S450的形成顺序本申请不做限定，例如，在本实施例中，步骤S430、步骤S440以及步骤S450可以是通过一个步骤一起制出的；或者，在某些特定的条件下，也可以将步骤S430、步骤S440以及步骤S450分开单独进行。本领域技术人员可以自行确定。

本发明的另一方面，提供一种半导体器件，该半导体器件上述的制备方法制备得到。

由于该半导体器件是通过上述的半导体器件的制备方法制备得到的，而上述的制备方法的具体步骤及其有益效果均已在前文做了详细阐述，故在此不再赘述。应理解，上述制备方法中涉及到的所有的各层级的位置关系及其设置方式对于该形成的半导体器件同样适用。

以上所述仅为本发明的可选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。

Claims (11)

1.一种半导体器件的制备方法，其特征在于，包括：

在衬底上形成半导体层，所述半导体层包括有源区和位于所述有源区之外的无源区；

在所述有源区上制作源极、栅极和漏极，在所述无源区上制作栅极焊盘和漏极焊盘；

将所述栅极和所述栅极焊盘进行金属互连，将所述漏极和所述漏极焊盘进行金属互连，以形成第一器件结构；

在所述第一器件结构的所述源极上形成源极测试焊盘；

其中，所述源极测试焊盘形成于所述源极的内部区域。

2.根据权利要求1所述的制备方法，其特征在于，所述在所述第一器件结构的所述源极上形成源极测试焊盘包括：

在所述第一器件结构远离所述衬底的一面形成钝化层；

在所述钝化层上通过光刻、刻蚀工艺形成露出所述源极的第一开孔、露出所述栅极焊盘的第二开孔，以及露出所述漏极焊盘的第三开孔；

在所述第一开孔内填充金属，以形成位于所述第一开孔内的所述源极测试焊盘。

3.根据权利要求2所述的制备方法，其特征在于，所述源极测试焊盘远离所述衬底的一面与所述钝化层的上表面平齐；或者，所述源极测试焊盘远离所述衬底的一面自所述第一开孔内延伸至所述钝化层远离所述衬底的一面之外，所述源极测试焊盘远离所述衬底的一面超出所述钝化层的上表面。

4.根据权利要求2所述的制备方法，其特征在于，所述在所述第一开孔内填充金属，以形成位于所述第一开孔内的所述源极测试焊盘，包括：

在所述钝化层上沉积第一光刻胶层，并通过光刻工艺在第一光刻胶层上开设第一窗口，以形成第二器件结构，其中，所述第一窗口在所述衬底上的正投影覆盖所述第一开孔在所述衬底上的正投影；

在所述第二器件结构上沉积种子金属层；

在所述种子金属层上沉积第二光刻胶层，并通过光刻工艺在所述第二光刻胶层上开设有第二窗口，所述第二窗口在所述衬底上的正投影覆盖所述第一开孔在所述衬底上的正投影，且位于所述第一窗口在所述衬底上的正投影之内；

通过电沉积工艺在所述第二窗口和所述第一开孔内沉积焊盘金属层，所述焊盘金属层和所述种子金属层共同形成源极测试焊盘；

依次去除所述第二光刻胶层、露出的所述种子金属层，以及所述第一光刻胶层。

5.根据权利要求4所述的制备方法，其特征在于，所述种子金属层为Ti层；或者，所述种子金属层为包括Ti层和Au层的叠层，其中，所述Ti层位于所述Au层和所述源极之间。

6.根据权利要求5所述的制备方法，其特征在于，所述Ti层的厚度大于或等于10nm。

7.根据权利要求5所述的制备方法，其特征在于，在所述种子金属层为包括Ti层和Au层的叠层时，所述种子金属层还包括位于所述Ti层和所述Au层之间的中间金属层，且所述中间金属层的材料为Ni、Pt和Pd中的任意一种或多种的组合。

8.根据权利要求2所述的制备方法，其特征在于，所述在所述第一开孔内填充金属，以形成位于所述第一开孔内的所述源极测试焊盘，包括：

在所述钝化层上沉积第二光刻胶层，并通过光刻工艺在所述第二光刻胶层上开设有第二窗口，所述第二窗口在所述衬底上的正投影覆盖所述第一开孔在所述衬底上的正投影；

通过化学镀工艺在所述第二窗口和所述第一开孔内形成焊盘金属层，所述焊盘金属层作为所述源极测试焊盘；

去除所述第二光刻胶层。

9.根据权利要求4至7任意一项所述的制备方法，其特征在于，所述第二窗口的横截面呈梯形，且所述梯形的短边位于所述第二光刻胶层远离所述衬底的一侧。

10.根据权利要求2所述的制备方法，其特征在于，在所述钝化层上通过光刻、刻蚀工艺形成露出所述源极的第一开孔、露出所述栅极焊盘的第二开孔，以及露出所述漏极焊盘的第三开孔之后，所述制备方法还包括：

在所述第二开孔内填充金属，以形成位于所述第二开孔内的栅极测试焊盘；

在所述第三开孔内填充金属，以形成位于所述第三开孔内的漏极测试焊盘。

11.一种半导体器件，其特征在于，通过权利要求1至10中任意一项所述的制备方法制备得到。

Images