CN115588652A - 半导体结构及其制备方法 - Google Patents

半导体结构及其制备方法 Download PDF

Info

Publication number
CN115588652A
CN115588652A CN202110758280.2A CN202110758280A CN115588652A CN 115588652 A CN115588652 A CN 115588652A CN 202110758280 A CN202110758280 A CN 202110758280A CN 115588652 A CN115588652 A CN 115588652A
Authority
CN
China
Prior art keywords
heat dissipation
layer
dissipation layer
silicon
via structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110758280.2A
Other languages
English (en)
Inventor
王路广
王晓玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110758280.2A priority Critical patent/CN115588652A/zh
Priority to PCT/CN2021/120326 priority patent/WO2023279543A1/zh
Priority to US17/643,399 priority patent/US20230005810A1/en
Publication of CN115588652A publication Critical patent/CN115588652A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明实施例提供一种半导体结构及其制备方法，半导体结构包括：衬底；硅穿孔结构，所述硅穿孔结构位于所述衬底内部；第一散热层，所述第一散热层环绕所述硅穿孔结构的侧壁，且所述第一散热层的材料为金属半导体化合物；第二散热层，所述第二散热层环绕所述硅穿孔结构的侧壁且位于所述第一散热层与所述硅穿孔结构之间，所述第二散热层的导热率大于所述第一散热层的导热率。本发明实施例有利于提高半导体结构的散热率。

Description

半导体结构及其制备方法
技术领域
本发明实施例涉及半导体领域，特别涉及一种半导体结构及其制备方法。
背景技术
三维集成技术是现代半导体工业中较为先进的电子封装技术，其中，高性能TSV(硅通孔，Through Silicon Via)制备技术是制约三维集成技术高速发展的关键因素。
TSV结构是由多层材料叠加而成的高功耗集成体，这造成热量的聚集且难以有效排出，而过高的热流密度会影响芯片的电学特性，从而导致TSV结构的可靠性和稳定性降低。
在保证TSV结构工作性能的前提下，如何提高TSV结构的散热率是目前亟待解决的问题。
发明内容
本发明实施例解决的技术问题为提供一种半导体结构及其制备方法，有利于提高半导体结构的散热率。
为解决上述问题，本发明实施例提供一种半导体结构，包括：衬底；硅穿孔结构，所述硅穿孔结构位于所述衬底内部；第一散热层，所述第一散热层环绕所述硅穿孔结构的侧壁，且所述第一散热层的材料为金属半导体化合物；第二散热层，所述第二散热层环绕所述硅穿孔结构的侧壁且位于所述第一散热层与所述硅穿孔结构之间，所述第二散热层的导热率大于所述第一散热层的导热率。
另外，所述第一散热层的导热率大于所述衬底的导热率。
另外，所述第一散热层包括：间隔分布的凸部和凹部，且所述凸部与所述凹部相连，且所述凸部朝向所述硅穿孔结构凸起，所述凹部朝向远离所述硅穿孔结构方向凹陷；所述第二散热层包括：多个连接部以及连接相邻所述连接部的凸起结构，且每一所述凸起结构内嵌于相应的所述凹部。
另外，所述凸部的厚度大于所述凹部的厚度。
另外，所述第二散热层的材料为金属。
另外，所述第二散热层材料的颗粒度大于所述第一散热层材料的颗粒度。
另外，还包括牺牲层，所述牺牲层至少位于所述硅穿孔结构的底部，且所述牺牲层位于所述第一散热层与所述硅穿孔结构之间。
另外，所述牺牲层还环绕所述硅穿孔结构的部分侧壁，且所述第二散热层位于所述牺牲层顶部且与所述牺牲层相接触。
另外，所述第二散热层还位于所述硅穿孔结构的底部，且位于所述硅穿孔结构底部的所述第二散热层与所述第一散热层相接触。
另外，所述第一散热层还位于朝向所述硅穿孔结构底部的所述衬底内部。
相应地，本发明实施例还提供一种半导体结构的制备方法，包括：提供衬底，且所述衬底内具有通孔；形成第一散热层，所述第一散热层至少位于所述通孔的侧面；在所述通孔内形成硅穿孔结构以及第二散热层，其中，所述第一散热层环绕所述硅穿孔结构的侧壁，且所述第一散热层的材料为金属半导体化合物；所述第二散热层环绕所述硅穿孔结构的侧壁且位于所述第一散热层与所述硅穿孔结构之间，所述第二散热层的导热率大于所述第一散热层的导热率。
另外，形成所述第一散热层的工艺步骤包括：在所述通孔的侧面形成金属层；进行退火处理，所述金属层与所述衬底发生反应，以将所述金属层转化为所述第一散热层。
另外，在形成所述第二散热层以及所述硅穿孔结构之前，还包括：在所述第一散热层表面形成初始牺牲层，且所述初始牺牲层还位于所述通孔的底部；形成所述第二散热层以及所述硅穿孔结构的工艺步骤包括：在所述牺牲层上形成所述硅穿孔结构，且所述硅穿孔结构填充满所述通孔；去除部分所述初始牺牲层，形成环绕所述硅穿孔结构侧壁的环形通孔，剩余所述初始牺牲层作为牺牲层；形成所述第二散热层，所述第二散热层填充所述环形通孔。
另外，形成所述第二散热层以及所述硅穿孔结构的工艺步骤包括：形成所述第二散热层，所述第二散热层位于所述第一散热层表面，且位于所述通孔的底部；形成所述硅穿孔结构，所述硅穿孔结构位于所述第二散热层表面，且填充满所述通孔。
与相关技术相比，本发明实施例提供的技术方案具有以下优点：
本发明实施例提供一种结构性能优越的半导体结构，衬底内部具有环绕于硅穿孔结构的第一散热层，且第一散热层的材料为金属半导体化合物，这使得位于衬底内部的硅穿孔结构能够通过第一散热层进行散热；且第一散热层表面还设置有第二散热层，第二散热层的导热率大于第一散热层的导热率，这会进一步增大半导体结构的散热率。也就是说，本发明实施例中，半导体结构的发热部分硅穿孔结构能够经由第一散热层和第二散热层所组成的散热结构进行散热，从而及时有效地将多余热量传输到远离硅穿孔结构的位置，提高半导体结构的散热率，改善半导体结构的可靠性和稳定性。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，除非有特别申明，附图中的图不构成比例限制。
图1为本发明实施例提供的半导体结构的一种剖面结构示意图；
图2为本发明实施例提供的半导体结构的另一种剖面结构示意图；
图3为本发明实施例提供的半导体结构的又一种剖面结构示意图；
图4为本发明实施例提供的半导体结构的再一种剖面结构示意图；
图5至图11为本发明实施例提供的半导体结构的制备方法中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，提高TSV结构的散热率是目前亟待解决的问题。
为解决上述问题，本发明实施提供一种半导体结构，第一散热层环绕于硅穿孔结构，且第一散热层的材料为金属半导体化合物，可以较为高效地将热量传输出去，从而降低半导体结构的温度；第二散热层位于第一散热层的表面，且第二散热层的导热率大于第一散热层，这可以进一步增大半导体结构的散热量，保证半导体结构的稳定运行和延长其使用寿命。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
以下将结合附图对本发明实施例提供的半导体结构进行详细说明。
参考图1，半导体结构包括：衬底101；硅穿孔结构102，硅穿孔结构102位于衬底101内部；第一散热层103，第一散热层103环绕于硅穿孔结构102的侧壁，且第一散热层103的材料为金属半导体化合物；第二散热层104，第二散热层104环绕于硅穿孔结构102的侧壁且位于第一散热层103与硅穿孔结构102之间，第二散热层104的导热率大于第一散热层103的导热率。
本发明实施例提供一种具有全新散热装置的半导体结构，可应用于存储器电路。该半导体结构包括第一散热层103和第二散热层104，第一散热层103位于衬底101的内部，第二散热层104位于第一散热层103的表面，且第一散热层103和第二散热层104均环绕于硅穿孔结构102，这使得硅穿孔结构102的内部热量能够经由第一散热层103和第二散热层104传递到远离硅穿孔结构102的位置，从而降低硅穿孔结构102内部的热量。
以下将结合附图对本发明实施例提供的半导体结构进行更为详细的说明。
半导体结构可以为晶圆、芯片或者封装结构。在一些实施例中，硅穿孔结构102用于作为半导体结构的散热通道，相应的，第一散热层103和第二散热层104的设置，有利于进一步提高散热通道的散热能力；在另一实施例中，硅穿孔结构102也可以作为半导体结构的导电通道，第一散热层103和第二散热层104的设置，有利于对导电通道进行散热，避免电荷聚集导致出现过热现象，从而改善半导体结构的散热率。
在一些实施例中，衬底101为半导体衬底；相应的，衬底101可以为硅衬底、锗衬底、锗化硅衬底或者碳化硅衬底等半导体衬底。衬底101可以包括有源区(AA，Active Area)以及隔离相邻有源区的隔离结构(STI，shallow trench isolation)。
在本实施例中，硅穿孔结构102为叠层结构，具体地，硅穿孔结构102包括：导电体层105，导电体层105位于衬底101内部；籽晶层106，籽晶层106位于导电体层105的侧面及底面；阻挡层107，阻挡层107位于籽晶层106远离导电体层105表面。
具体地，导电体层105的材料可以为Cu、Al或者W。通常的，可以采用电镀工艺形成导电体层105，其中，籽晶层106作为电镀工艺的电镀种子层，籽晶层106的材料可以与导电体层105的材料相同。阻挡层107的作用包括用于阻挡导电体层105内的金属离子扩散至衬底101内，且还可以用于提高衬底101与籽晶层106之间的粘附性。在一些实施例中，阻挡层107的材料可以为Ta或者TaN。
可以理解的是，在其他实施例中，硅穿孔结构还可以为单层结构，具体为导电体层，导电体层的材料可以为Cu、Al或者W等。
本实施例中，半导体结构还可以包括隔离层108，隔离层108位于硅穿孔结构102朝向衬底101的侧面及底面，且呈U型包围硅穿孔结构102。通过隔离层108，将有源区和场效应区隔离开来，实现了硅穿孔结构102与衬底101之间的电性隔离，有利于减少硅穿孔结构102与衬底101之间产生的寄生电容和漏电流，避免发生信号失真和漏电流现象，增加静态功耗，影响半导体结构的正常运行，且隔离层108为形成硅穿孔结构102提供工艺基础。
第一散热层103与衬底101可以为一体结构，这样，可以避免第一散热层103与衬底101之间的界面处出现的应力带来的分层等问题。具体地，在形成第一散热层103的工艺步骤中，衬底101也作为形成第一散热层103的工艺基础，即衬底101的材料也是形成第一散热层103所需的材料。更具体地，金属半导体化合物中的金属元素可以为Ni、Al、W或者Ti，相应的，金属半导体化合物可以为硅化镍、硅化铝、硅化钨或者硅化钛中的至少一种，即第一散热层103的材料可以为硅化钨、硅化钴、硅化铝和硅化镍中的至少一种。
需要说明的是，在其他实施例中，金属半导体化合物中的半导体元素与衬底的材料有关，举例来说，衬底为锗衬底，则金属半导体化合物的材料可以为锗化钨、锗化钴、锗化铝和锗化镍中的至少一种。
第一散热层103环绕硅穿孔结构102设置。本实施例中，第一散热层103在衬底101表面的正投影为封闭环形。可以理解的是，在其他实施例中，第一散热层在衬底表面的正投影也可以为未封闭的形状。
在一些实施例中，参照图1，第一散热层103包括间隔分布的凸部109和凹部110，且凸部109和凹部110相连，凸部109朝向硅穿孔结构102凸起，凹部110朝向远离硅穿孔结构102方向凹陷。
在一些实施例中，第一散热层103的凸部109的厚度大于凹部110的厚度，需要说明的是，在另一些实施例中，第一散热层103的凸部109的厚度还可以等于凹部110的厚度。
在一些实施例中，参照图1，第一散热层103位于衬底101朝向硅穿孔结构102的侧壁。
参照图2，在另一些实施例中，第一散热层103除位于硅穿孔结构102的侧壁外，还可以位于硅穿孔结构102的底部，这样设置能够进一步提高半导体结构的散热率。
本实施例中，第二散热层104的材料为金属，金属包括Ag、Au、Pt、Al、W、Ni或Ru中的至少一种。
具体地，第二散热层104与第一散热层103相接触，且第二散热层104还与隔离层108相接触。可以理解的是，在其他实施例中，半导体结构内未设置隔离层，则相应的第二散热层与硅穿孔结构相接触。
第二散热层104也环绕硅穿孔结构102设置。本实施例中，第二散热层104在衬底101表面的正投影为封闭环形。可以理解的是，在其他实施例中，第二散热层在衬底表面的正投影也可以为未封闭的形状。
第二散热层104包括：多个连接部111以及连接相邻连接部111的凸起结构112；连接部111与第一散热层103的凸部109相接触，凸起结构112与第一散热层103的凹部110相嵌合接触，且每一所述凸起结构112内嵌于相应的所述凹部110。
参考图1及图2，在一些实施例中，第二散热层104位于第一散热层103朝向硅穿孔结构102的部分侧壁。
参照图3，在另一些实施例中，第二散热层104还可以位于第一散热层103朝向硅穿孔结构102的全部侧面以及硅穿孔结构的底部。相比于第二散热层104位于第一散热层103部分侧面的方案，该方案能够进一步增大第二散热层104的散热面积，从而降低半导体结构的散热率。
参考图4，在又一些实施例中，硅穿孔结构102可以贯穿衬底101，相应地，硅穿孔结构102的底部、第一散热层103的底部、第二散热层104的底部和衬底101的底部平齐。此外，第一散热层103和第二散热层104环绕于硅穿孔结构102的全部侧壁。
本实施例中，半导体结构还可以包括牺牲层113，牺牲层113至少位于硅穿孔结构102的底部，且牺牲层113位于第一散热层103与硅穿孔结构102之间，牺牲层113与第二散热层104相接触。牺牲层113可以起到支撑硅穿孔结构102的作用，防止硅穿孔结构102发生倾斜。
在一些实施例中，牺牲层113的材料为氮化硅。
可以理解的是，在一些实施例中，牺牲层113可以位于硅穿孔结构102的整个底部区域；在另一些实施例中，牺牲层113可以位于硅穿孔结构102的部分底部区域，相应的，第二散热层104也可以位于硅穿孔结构102的底部区域以与牺牲层113相接触。
具体地，本实施例中，牺牲层113还可以环绕硅穿孔结构102的部分侧壁，且第二散热层104位于牺牲层113的顶部且与牺牲层113相接触。
需要说明的是，在其他实施例中，半导体结构也可以不设置牺牲层，相应的，第二散热层还位于硅穿孔结构的底部，且位于硅穿孔结构底部的第二散热层与第一散热层相接触。
本发明实施例提供的半导体结构，由于第一散热层103和第二散热层104的特殊设置，能够及时有效地将硅穿孔结构102内产生的热量散发出去，避免半导体结构的工作温度上升，改善散热效果，避免热度过高的问题，从而提升半导体结构的可靠性和稳定性。
另外，第一散热层103的多个相连的凸部109结构和凹部110结构，能够有效地减弱半导体结构因热应力而引起的膨胀或者收缩，有利于避免与之接触的衬底101、第二散热层104、和牺牲层113发生应力变形的问题，防止半导体结构受到损坏。
相应的，本发明实施例还提供一种半导体结构的制备方法，可用于制备上述的半导体结构，以下将结合附图对本发明实施例提供的制备方法进行详细说明，需要说明的是，与前述实施例相同或者相应的部分，可参考前述实施例的详细说明，以下将不做赘述。
图5至图11为本发明实施例提供的半导体结构的制备方法中各步骤对应的结构示意图。
参考图5，提供衬底101，且衬底101内具有通孔12。
具体地，可采用Bosh工艺刻蚀衬底101以形成通孔12，且通孔12侧壁为“扇贝”形状，即通孔12侧壁表面具有一定的粗糙度。本实施例中，通孔12为盲孔。在其他实施例中，通孔也可以为贯穿孔。
参照图6，形成第一散热层103，第一散热层103至少位于通孔12的侧壁。
另外，形成第一散热层103的工艺步骤包括：在通孔12侧面形成金属层，然后进行退火处理(Thermal Processing)，金属层与衬底101的材料发生反应，将金属层转化为第一散热层103。
需要说明的是，凸部109(参照图1)的厚度大于凹部110(参照图1)的厚度。这是因为：通孔12呈现凹凸不平的内表面，朝向硅穿孔结构102的凸面的形貌平整，这使得金属离子更容易沉积，朝向硅穿孔结构102反面的凹面曲度较大，不容易沉积金属离子且在退火工艺中，较大的热应力会使得凹面的金属离子发生掉落现象，从而导致凹部的厚度较小。
第一散热层103的厚度不宜过薄，也不宜过厚。若第一散热层103的厚度过薄，则退火处理产生的金属半导体化合物较少，起到的散热效果有限；若第一散热层103的厚度过厚，一方面衬底101的基体材料不能与之充分发生化学反应，生成金属半导体化合物，另一方面，不利于满足半导体结构小型化微型化的发展趋势。
后续的工艺步骤包括：在通孔内形成硅穿孔结构以及第二散热层，其中，第一散热层环绕硅穿孔结构的侧壁，且第一散热层的材料为金属半导体化合物；第二散热层环绕硅穿孔结构的侧壁且位于第一散热层与硅穿孔结构之间，所述第二散热层的导热率大于第一散热层的导热率。
本实施例中，以先形成硅穿孔结构后形成第二散热层作为示例，以下将结合附图进行更为详细的说明。
参照图7，在第一散热层103表面形成初始牺牲层13，且初始牺牲层13还位于通孔12的底部。
初始牺牲层13为后续形成牺牲层提供工艺基础，且在形成硅穿孔结构之前，初始牺牲层13占据后续待形成的第二散热层的空间位置。
本实施例中，初始牺牲层13的材料可以为氮化硅。在其他实施例中，初始牺牲层的材料可以为其他合适的绝缘材料。
参照图8，在初始牺牲层13表面形成隔离层108。
通过隔离层108可以实现后续形成的硅穿孔结构与衬底101之间的电性隔离，有利于减少硅穿孔结构与衬底101之间产生的寄生电容和漏电流，避免发生信号失真和漏电流现象，且隔离层108为形成硅穿孔结构提供工艺基础。
本实施例中，隔离层108的材料为氧化硅。
参照图9，在初始牺牲层13上形成硅穿孔结构102，且硅穿孔结构102填充满通孔12。
本实施例中，由于初始牺牲层13表面形成有隔离层108，因此，相应的在隔离层108表面形成硅穿孔结构102。
具体地，硅穿孔结构102的形成步骤可以包括：采用沉积工艺形成阻挡层107，阻挡层107位于隔离层108的表面；采用沉积工艺形成籽晶层106，籽晶层106位于阻挡层107表面；采用电镀工艺形成导电体层105，且导电体层105填充满籽晶层106所围成的区域。
具体地，在本实施例中，导电体层105的材料为Cu，籽晶层106的材料为Cu，阻挡层107的材料为Ta。
参考图10，采用湿法刻蚀技术(Wet Chemical Etching)去除部分初始牺牲层13(参考图9)，形成环绕硅穿孔结构102侧壁的环形通孔14，剩余初始牺牲层13作为牺牲层113。
牺牲层113起到支撑硅穿孔结构102的作用，这样保证硅穿孔结构102不会发生倾斜现象。
在一些实施例中，可以将围绕于硅穿孔结构102侧壁的全部初始牺牲层13去除掉，只留底部的初始牺牲层13作为牺牲层113，这样设置为后续形成更大面积的第二散热层104提供了工艺基础。
参照图11，形成第二散热层104，第二散热层104填充环形通孔14(参照图10)。
形成第二散热层104的工艺步骤包括：采用旋转涂覆工艺，向环形通孔14内填充金属颗粒，以形成第二散热层104，第二散热层104填充满第一散热层103、隔离层108和牺牲层113露出的朝向衬底101上表面所组成的区域。
旋涂工艺可以通过控制旋涂的时间、转速、滴液量来控制第二散热层104的厚度，且该成型工艺能保证第二散热层104具有较好的均匀性，这有利于半导体结构的散热均匀性。
在一些实施例中，第二散热层104的导热率大于第一散热层103的导热率。
在本实施例中，第二散热层104的材料为单金属Ag，在其他实施例中，第二散热层的材料还可以为金属合金。
需要说明的是，第二散热层104的材料的颗粒度大于第一散热层103的材料的颗粒度，一方面，较大的颗粒度可以保证第二散热层104的材料具有很高的流动性和填充性，有利于旋涂工艺的进行，另一方面，第二散热层104的材料颗粒有较大的粒子间距，能够有效缓冲硅穿孔结构102所产生的热膨胀应力的影响。
在一些实施例中，第二散热层104位于第一散热层103的部分侧壁或者全部侧壁；在另一些实施例中，第二散热层104还可以位于第一散热层103的侧壁及底部，这样可以增大第二散热层104的散热面积，进一步提高半导体结构的散热率。
需要说明的是，在其他实施例中，也可以不形成牺牲层，相应的，形成第二散热层和硅穿孔结构的工艺步骤包括：形成第二散热层，第二散热层位于第一散热层的表面，且位于通孔的底部；形成硅穿孔结构，硅穿孔结构位于第二散热层表面，且填充满通孔。
与先设置牺牲层，再去除牺牲层旋涂金属颗粒的技术方案相比，该方案金属层也能够起到散热的作用，且无需设置牺牲层，工艺程序较短，可以降低半导体制造成本。
此外，在其他实施例中，当通孔为贯穿孔时，形成第一散热层、硅穿孔结构以及第二散热层的具体工艺步骤与上述实施例相同，在此不做赘述。本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各自更动与修改，因此本发明的保护范围应当以权利要求限定的范围为准。

Claims (14)

1.一种半导体结构，其特征在于，包括：
衬底；
硅穿孔结构，所述硅穿孔结构位于所述衬底内部；
第一散热层，所述第一散热层环绕所述硅穿孔结构的侧壁设置，且所述第一散热层的材料为金属半导体化合物；
第二散热层，所述第二散热层环绕所述硅穿孔结构的侧壁设置，且位于所述第一散热层与所述硅穿孔结构之间，所述第二散热层的导热率大于所述第一散热层的导热率。
2.根据权利要求1所述的半导体结构，其特征在于，所述第一散热层的导热率大于所述衬底的导热率。
3.根据权利要求1所述的半导体结构，其特征在于，所述第一散热层包括：间隔分布的凸部和凹部，且所述凸部与所述凹部相连，所述凸部朝向所述硅穿孔结构凸起，所述凹部朝向远离所述硅穿孔结构方向凹陷；
所述第二散热层包括：多个连接部以及连接相邻所述连接部的凸起结构，且每一所述凸起结构内嵌于相应的所述凹部。
4.根据权利要求3所述的半导体结构，其特征在于，所述凸部的厚度大于所述凹部的厚度。
5.根据权利要求1所述的半导体结构，其特征在于，所述第二散热层的材料为金属。
6.根据权利要求1所述的半导体结构，其特征在于，所述第二散热层的材料的颗粒度大于所述第一散热层的材料的颗粒度。
7.根据权利要求1所述的半导体结构，其特征在于，还包括：牺牲层，所述牺牲层至少位于所述硅穿孔结构的底部，且所述牺牲层位于所述第一散热层与所述硅穿孔结构之间。
8.根据权利要求7所述的半导体结构，其特征在于，所述牺牲层还环绕所述硅穿孔结构的部分侧壁，且所述第二散热层位于所述牺牲层顶部且与所述牺牲层相接触。
9.根据权利要求1所述的半导体结构，其特征在于，所述第二散热层还位于所述硅穿孔结构的底部，且位于所述硅穿孔结构底部的所述第二散热层与所述第一散热层相接触。
10.根据权利要求1所述的半导体结构，其特征在于，所述第一散热层还位于朝向所述硅穿孔结构底部的所述衬底内部。
11.一种半导体结构的制备方法，其特征在于，包括：
提供衬底，且所述衬底内具有通孔；
形成第一散热层，所述第一散热层至少位于所述通孔的侧壁；
在所述通孔内形成硅穿孔结构以及第二散热层，其中，所述第一散热层环绕所述硅穿孔结构的侧壁，且所述第一散热层的材料为金属半导体化合物；所述第二散热层环绕所述硅穿孔结构的侧壁且位于所述第一散热层与所述硅穿孔结构之间，所述第二散热层的导热率大于所述第一散热层的导热率。
12.根据权利要求11所述的制备方法，其特征在于，形成所述第一散热层的工艺步骤包括：在所述通孔的侧面形成金属层；进行退火处理，所述金属层与所述衬底发生反应，以将所述金属层转化为所述第一散热层。
13.根据权利要求11所述的制备方法，其特征在于，在形成所述第二散热层以及所述硅穿孔结构之前，还包括：在所述第一散热层表面形成初始牺牲层，且所述初始牺牲层还位于所述通孔的底部；形成所述第二散热层以及所述硅穿孔结构的工艺步骤包括：
在所述牺牲层上形成所述硅穿孔结构，且所述硅穿孔结构填充满所述通孔；
去除部分所述初始牺牲层，形成环绕所述硅穿孔结构侧壁的环形通孔，剩余所述初始牺牲层作为牺牲层；
形成所述第二散热层，所述第二散热层填充所述环形通孔。
14.根据权利要求11所述的制备方法，其特征在于，形成所述第二散热层以及所述硅穿孔结构的工艺步骤包括：
形成所述第二散热层，所述第二散热层位于所述第一散热层表面，且位于所述通孔的底部；形成所述硅穿孔结构，所述硅穿孔结构位于所述第二散热层表面，且填充满所述通孔。
CN202110758280.2A 2021-07-05 2021-07-05 半导体结构及其制备方法 Pending CN115588652A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110758280.2A CN115588652A (zh) 2021-07-05 2021-07-05 半导体结构及其制备方法
PCT/CN2021/120326 WO2023279543A1 (zh) 2021-07-05 2021-09-24 半导体结构及其制备方法
US17/643,399 US20230005810A1 (en) 2021-07-05 2021-12-08 Semiconductor structure and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110758280.2A CN115588652A (zh) 2021-07-05 2021-07-05 半导体结构及其制备方法

Publications (1)

Publication Number Publication Date
CN115588652A true CN115588652A (zh) 2023-01-10

Family

ID=84772083

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110758280.2A Pending CN115588652A (zh) 2021-07-05 2021-07-05 半导体结构及其制备方法

Country Status (2)

Country Link
CN (1) CN115588652A (zh)
WO (1) WO2023279543A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117153780B (zh) * 2023-10-26 2024-01-30 甬矽电子(宁波)股份有限公司 硅穿孔结构的制备方法和硅穿孔结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7898063B2 (en) * 2008-02-16 2011-03-01 International Business Machines Corporation Through substrate annular via including plug filler
US8049327B2 (en) * 2009-01-05 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via with scalloped sidewalls
US8432038B2 (en) * 2009-06-12 2013-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via structure and a process for forming the same
SE538062C2 (sv) * 2012-09-27 2016-02-23 Silex Microsystems Ab Kemiskt pläterad metallvia genom kisel
US9379043B1 (en) * 2015-02-10 2016-06-28 Powertech Technology Inc. TSV structure having insulating layers with embedded voids
CN112466846B (zh) * 2020-11-24 2022-08-23 复旦大学 一种tsv结构及其制备方法

Also Published As

Publication number Publication date
WO2023279543A1 (zh) 2023-01-12

Similar Documents

Publication Publication Date Title
KR101750185B1 (ko) 반도체 디바이스 및 그 제조 방법
US10396012B2 (en) Advanced through substrate via metallization in three dimensional semiconductor integration
TW201209982A (en) A semiconductor device comprising through hole vias having a stress relaxation mechanism
US7544605B2 (en) Method of making a contact on a backside of a die
JP2016540391A (ja) スルー基板ビアおよび前側構造を製造するためのデバイス、システムおよび方法
US9153492B2 (en) Semiconductor device and method for fabricating the same
US9929085B2 (en) Integrated circuit structure having deep trench capacitor and through-silicon via and method of forming same
US10770395B2 (en) Silicon carbide and silicon nitride interconnects
TW201340282A (zh) 矽通孔結構及其製造方法
US8691692B2 (en) Semiconductor chips and methods of forming the same
CN110648976B (zh) 半导体器件和制造其的方法
CN113707641B (zh) 半导体器件及其制作方法
CN115588652A (zh) 半导体结构及其制备方法
US11967538B2 (en) Three dimensional IC package with thermal enhancement
CN218333793U (zh) 半导体结构及半导体装置
US20230005810A1 (en) Semiconductor structure and method for manufacturing same
JP3415081B2 (ja) 半導体装置及び半導体装置の製造方法
US9875934B2 (en) Semiconductor device and a method for forming a semiconductor device
CN115424990A (zh) 半导体结构及其制备方法
US20220384312A1 (en) Semiconductor structure and manufacturing method thereof
US20240105644A1 (en) Semiconductor die package and methods of formation
US11917811B2 (en) Dynamic random access memory and method for manufacturing the same
WO2023279575A1 (zh) 半导体结构及其制备方法
US20220293456A1 (en) Semiconductor structure and method for manufacturing semiconductor structure
WO2024012342A1 (zh) 芯片和制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination