JP2023521209A - 半導体装置及びその製造方法、３次元集積回路 - Google Patents

半導体装置及びその製造方法、３次元集積回路 Download PDF

Info

Publication number
JP2023521209A
JP2023521209A JP2022562361A JP2022562361A JP2023521209A JP 2023521209 A JP2023521209 A JP 2023521209A JP 2022562361 A JP2022562361 A JP 2022562361A JP 2022562361 A JP2022562361 A JP 2022562361A JP 2023521209 A JP2023521209 A JP 2023521209A
Authority
JP
Japan
Prior art keywords
layer
heat
thermally conductive
tsv structure
base substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022562361A
Other languages
English (en)
Other versions
JP7520141B2 (ja
Inventor
秉桓 呉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Publication of JP2023521209A publication Critical patent/JP2023521209A/ja
Application granted granted Critical
Publication of JP7520141B2 publication Critical patent/JP7520141B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

半導体技術分野に関し、半導体装置及びその製造方法、３次元集積回路を提案する。当該半導体装置は、基板（１）及びＴＳＶ構造（１０）を備え、基板（１）には溝が設置され、ＴＳＶ構造（１０）は基板上に設けられ、ＴＳＶ構造（１０）の第１端は溝（１１）内に露出し、第１端の端面と溝（１１）の底壁との距離は溝（１１）の深度より小さい。ＴＳＶ構造（１０）の第１端の露出は放熱に有利であり、第１端の端面と溝（１１）の底壁との距離は溝（１１）の深度より小さく、つまり、ＴＳＶ構造（１０）の第１端は溝の内に陥り、他の構造に影響を与えない。

Description

（関連出願への相互参照）
本願は、２０２０年０７月２０日に中国特許局に提出された、出願番号が２０２０１０６９９３３３．３であり、発明の名称が「半導体装置及びその製造方法、３次元集積回路」である中国特許出願の優先権を主張し、その全ての内容が参照として本願に援用される。
本開示は、半導体技術分野に関し、特に、半導体装置及び半導体装置の製造方法、当該半導体装置を備える３次元集積回路に関する。
現在、科学技術の発展に伴い、３次元集積回路は、高速伝送、チップレベルの小型化パッケージを実現することができ、軽量で薄型のポータブル電子製品のトレンドをつかみ、ますます注目を集めている。しかし、マルチチップパッケージの放熱効果が悪いため、その適用範囲が限られている。
したがって、新たな半導体装置及び半導体装置の製造方法、当該半導体装置を備える３次元集積回路を研究する必要がある。
上記の背景技術に開示されている上記の情報は、本開示の背景の理解を深めるためのものに過ぎず、したがって、上記の情報は、当業者にとって既知している先行技術を構成しない情報を含み得る。
本開示は、上記の先行技術の欠陥を克服することを目的として、半導体装置及び半導体装置の製造方法、当該半導体装置を備える３次元集積回路を提供する。
本開示の１つの態様によれば、半導体装置を提供し、前記半導体装置は、
基板及びＴＳＶ構造を備え、
前記基板上には溝が設置され、
前記ＴＳＶ構造は前記基板上に設けられ、前記ＴＳＶ構造の第１端は前記溝の内に露出し、前記第１端の端面と前記溝の底壁との距離は前記溝の深度より小さい。
本開示の１つの例示的な実施例では、前記製造方法は、
１つの基板を提供し、前記基板に対してパターニング処理を行って溝を形成することと、
１つのベース基板を提供することであって、前記ＴＳＶ構造の第１端は前記ベース基板に露出する、ことと、
前記ベース基板の上及び前記ＴＳＶ構造の第１端に第１絶縁材料層を形成し、前記第１絶縁材料層に対してパターニング処理を行い、第１絶縁層及び第１止まり穴を形成することであって、前記第１止まり穴は、前記ＴＳＶ構造の前記ベース基板に露出する前記第１端の少なくとも一部を前記第１絶縁層に露出させる、ことと、を更に含む。
本開示に係る半導体装置において、基板上には溝が設置され、ＴＳＶ構造の第１端は溝の内に露出し、第１端の端面と溝の底壁との距離は溝の深度より小さい。一方では、ＴＳＶ構造の第１端の露出はＴＳＶ構造の第１端の露出は放熱に有利であり、もう一方では、第１端の端面と溝の底壁との距離は溝の深度より小さく、つまり、ＴＳＶ構造の第１端は溝の内に陥り、他の構造に影響を与えない。
理解すべきこととして、上記した一般的な説明及び後述する詳細な説明は、単なる例示及び説明に過ぎず、本開示を限定するものではない。
関連技術における半導体装置の概略構造図である。 図１のベース基板の応力シミュレーションの概略図である。 本開示に係る半導体装置の第１例示的な実施形態の概略構造図である。 本開示に係る半導体装置の第２例示的な実施形態の概略構造図である。 本開示に係る半導体装置の第３例示的な実施形態の概略構造図である。 本開示に係る半導体装置の第４例示的な実施形態の概略構造図である。 本開示に係る半導体装置の第５例示的な実施形態の概略構造図である。 本開示に係る半導体装置の第６例示的な実施形態の概略構造図である。 本開示に係る半導体装置の第７例示的な実施形態の概略構造図である。 本開示に係る半導体装置の第８例示的な実施形態の概略構造図である。 本開示に係る半導体装置の第９例示的な実施形態の概略構造図である。 本開示に係る半導体装置の製造方法の一例示的な実施形態のプロセスの例示的なブロック図である。 本開示に係る半導体装置の製造方法の１つの例示的な実施形態の各ステップの概略構造図である。 本開示に係る半導体装置の製造方法の１つの例示的な実施形態の各ステップの概略構造図である。 本開示に係る半導体装置の製造方法の１つの例示的な実施形態の各ステップの概略構造図である。 本開示に係る半導体装置の製造方法の１つの例示的な実施形態の各ステップの概略構造図である。 本開示に係る半導体装置の製造方法の１つの例示的な実施形態の各ステップの概略構造図である。 本開示に係る半導体装置の製造方法の１つの例示的な実施形態の各ステップの概略構造図である。 本開示に係る半導体装置の製造方法の１つの例示的な実施形態の各ステップの概略構造図である。 本開示に係る半導体装置の製造方法の１つの例示的な実施形態の各ステップの概略構造図である。 本開示に係る半導体装置の製造方法の別の例示的な実施形態の各ステップの概略構造図である。 本開示に係る半導体装置の製造方法の別の例示的な実施形態の各ステップの概略構造図である。 本開示に係る半導体装置の製造方法の別の例示的な実施形態の各ステップの概略構造図である。 本開示に係る半導体装置の製造方法の別の例示的な実施形態の各ステップの概略構造図である。 本開示に係る半導体装置の製造方法の別の例示的な実施形態の各ステップの概略構造図である。 本開示に係る半導体装置の製造方法の別の例示的な実施形態の各ステップの概略構造図である。 本開示に係る半導体装置の製造方法の更に別の例示的な実施形態の各ステップの概略構造図である。 本開示に係る半導体装置の製造方法の更に別の例示的な実施形態の各ステップの概略構造図である。 本開示に係る半導体装置の製造方法の更に別の例示的な実施形態の各ステップの概略構造図である。 本開示に係る半導体装置の製造方法の更に別の例示的な実施形態の各ステップの概略構造図である。 本開示に係る半導体装置の製造方法の更に別の例示的な実施形態の各ステップの概略構造図である。 本開示に係る半導体装置の製造方法の更に別の例示的な実施形態の各ステップの概略構造図である。
上記の図面は、本明細書に組み込まれ、本明細書の一部を構成し、上記の図面は、本開示における実施例を示し、本明細書とともに本開示の原理を説明するために使用される。明らかなこととして、以下の図面は、本開示のいくつかの実施例に過ぎず、当業者は創造的な労力が払わなくても、これらの図面に基づいて他の図面を取得することができる。
以下、図面を参照して例示的な実施形態をより全面的に説明する。しかしながら、例示的な実施形態は様々な形で実施でき、ここで述べた実施形態に限られると理解すべきではない。逆に、これらの実施形態により本開示を全面的、完全的にすることができ、当業者に例示的な実施形態の構想を全面的に伝えることができる。図面における同じ符号は、同じ又は類似の機能の要素を表すため、これらについて詳細に説明しない。
図１に示される関連技術における半導体装置の概略構造図を参照すると、マルチチップパッケージの放熱効果を高めるために、いくつかの製品ではベース基板１上にいくつかのダミーのＴＳＶ構造１３を補助として設置し、ベース基板１の材質はシリコンであり、ダミーのＴＳＶ構造１３の柱状金属によって熱伝導するが、単純なダミーのＴＳＶ構造１３だけでは、端部において顕著な放熱効果をもたらすことができない。図２に示される図１のベース基板の応力シミュレーションの概略図を参照すると、図面における数字は、ベース基板１の各箇所の応力を表す。ダミーのＴＳＶ構造１３の金属本体の熱膨張率はベース基板１の熱膨張率よりはるかに大きいため、チップの放熱効率が良くない場合、ダミーのＴＳＶ構造１３の熱膨張によりベース基板１に応力を加え、ベース基板１及び構造全体が変形し、素子特性がドリフトする。
この例示的な実施形態は、半導体装置を提供し、図３を参照すると、当該半導体装置は、基板及びＴＳＶ構造１０を備えることができ、当該ＴＳＶ構造１０もダミーのＴＳＶ構造１３であり、下記に記載されるＴＳＶ構造１０もダミーのＴＳＶ構造１３であり、基板上には溝が設置され、ＴＳＶ構造１０は前記基板上に設けられ、前記ＴＳＶ構造１０の第１端は前記溝の内に露出し、前記第１端の端面と前記溝の底壁との距離は前記溝の深度より小さい。
本開示のいくつかの例示的な実施形態では、基板は、材質がシリコンであるベース基板１であり得る。ベース基板１には第１溝１１が設置され、ＴＳＶ構造１０の第１端は第１溝１１内に露出し、つまり、第１端がベース基板１内に陥るように、ＴＳＶ構造１０の第１端の端面と第１溝１１の底壁との距離は第１溝１１の深度より小さい。
本開示の別のいくつかの例示的な実施形態では、図４を参照すると、基板は、ベース基板１及び第１絶縁層３１を備えることができ、ベース基板１はシリコン基板であり得る。ベース基板１上には第１溝１１が設置され、ＴＳＶ構造１０の第１端は第１溝１１内に露出し、つまり、第１端がベース基板１内に陥るように、ＴＳＶ構造１０の第１端の端面と第１溝１１の底壁との距離は第１溝１１の深度より小さい。第１絶縁層３１は、ベース基板１の上に設けられ、第１絶縁層３１上には第１溝１１と同心の第１止まり穴４１が設置される。ＴＳＶ構造１０のベース基板１に露出する第１端は、第１止まり穴４１の底壁から突出し、つまり、第１止まり穴４１の底部が環状を形成するように、ＴＳＶ構造１０の第１端の一部は第１絶縁層３１に露出する。ＴＳＶ構造１０の第１端の端面と第１止まり穴４１の底壁との距離は第１止まり穴４１の深度より小さい。
更に、本開示の他のいくつかの例示的な実施形態では、図５を参照すると、基板は、ベース基板１及び第１絶縁層３１を備えることができ、ベース基板１はシリコン基板であり得る。ＴＳＶ構造１０の第１端はベース基板１の外側から突出し、つまり、ＴＳＶ構造１０の第１端はベース基板１の外側から突出しているため、ベース基板１に露出する。第１絶縁層３１は、ベース基板１の上に設けられ、第１絶縁層３１には第１止まり穴４１が設置され、第１止まり穴４１は、ＴＳＶ構造１０のベース基板１に露出する第１端の一部を第１絶縁層３１に露出させる。この例示的な実施形態における第１絶縁層３１の厚さは、図４の第１絶縁層３１の厚さより厚く、ＴＳＶ構造１０の露出する第１端の端面と第１止まり穴４１の底壁との距離が第１止まり穴４１の深度より小さくなるように、第１絶縁層３１の厚さは、ＴＳＶ構造１０のベース基板１に露出する第１端部の高度より大きい。
ＴＳＶ構造１０の第１端の露出は放熱に有利であり、第１端の端面と溝の底壁との距離は溝の深度より小さく、つまり、ＴＳＶ構造１０の第１端は溝の内に陥り、他の構造に影響を与えない。
別のいくつかの例示的な実施形態では、半導体装置は更に、熱伝導層組及び放熱層組を備えることができ、熱伝導層組は前記第１止まり穴４１内に設けられ、熱伝導層組は少なくとも、ＴＳＶ構造１０の第１端の端面と接触し、熱伝導層組の厚さは、第１端の端面との距離の拡大に従って減少し、放熱層組は、熱伝導層組に接続され、ＴＳＶ構造１０から離れる一側に向けて延在する。
例えば、熱伝導層組は、第１熱伝導層６１、第２熱伝導層６２及び第３熱伝導層６３からなる三層とすることができ、放熱層組も、第１放熱層７１、第２放熱層７２及び第３放熱層７３からなる三層とすることができ、隣接する２つの熱伝導層と放熱層との間には絶縁層が設置される。
図６及び図７を参照すると、具体的には、第１熱伝導層６１は有底円筒状に設置され得、第１熱伝導層６１の深度とＴＳＶ構造１０の第１絶縁層３１に露出する部分の長さと同じである。第１熱伝導層６１はＴＳＶ構造１０の第１端に被せて設置され、つまり、第１熱伝導層６１は、ＴＳＶ構造１０の第１絶縁層３１に露出する第１端の端部に被せて設置され、第１熱伝導層６１の底壁は、ＴＳＶ構造１０の第１端の端面と接触し、第１熱伝導層６１の側壁は、ＴＳＶ構造１０の側面と接触する。第１熱伝導層６１は、ＴＳＶ構造１０の第１絶縁層３１に露出する部分を完全に覆う。
第１放熱層７１は第１熱伝導層６１の筒壁のエッジに接続される。第１放熱層７１は、リングを有する筒状に設置され得、つまり、第１放熱層７１は、第１放熱リング及び第１放熱筒を備えることができ、第１放熱リングは第１止まり穴４１の底壁に位置し、第１放熱リングの内側リング表面は第１熱伝導層６１の筒壁のエッジに接続され、第１放熱リングの外側リング表面は第１放熱筒に接続され、第１放熱筒は、第１絶縁層３１のベース基板１から離れる一側に位置する。第１放熱筒は、ＴＳＶ構造１０から離れる一側に向けて延在する。
第１放熱層７１のＴＳＶ構造１０に近い一側には第２絶縁層３２が設置される。第２絶縁層３２は、第１熱伝導層６１を完全に被覆せず、第１熱伝導層６１の第１放熱層７１に接続される端部のみを被覆し、無論、第１放熱リングの設置幅が広い場合、第２絶縁層３２は、第１熱伝導層６１に完全に接続されなくてもよい。第１止まり穴４１の外部の第１絶縁層３１のベース基板１から離れる一側には第２絶縁層３２が設置されてもよい。
第１熱伝導層６１のＴＳＶ構造１０から離れる一側には第２熱伝導層６２が設置され、第２熱伝導層６２も有底円筒状に設置され、第２熱伝導層６２の深度と第１熱伝導層６１の第２絶縁層３２に露出する部分の長さは同じである。第２熱伝導層６２は一部の第１熱伝導層６１の一端に被せて設置され、つまり、第２熱伝導層６２は第１熱伝導層６１の第２絶縁層３２に露出する端部に被せて設置され、第２熱伝導層６２の底壁は、第１熱伝導層６１の底壁と接触し、第２熱伝導層６２の側壁は、第１熱伝導層６１の側壁と接触する。第２熱伝導層６２は、第１熱伝導層６１の第２絶縁層３２に露出する部分を完全に覆う。
第２放熱層７２は第２熱伝導層６２の筒壁のエッジに接続される。第２放熱層７２は筒状に設置されてもよく、つまり、第２放熱層７２の筒壁は第２熱伝導層６２の筒壁に接続され、第２放熱層７２は、第２絶縁層３２のＴＳＶ構造１０に近い一側に位置する。第２放熱層７２は、ＴＳＶ構造１０から離れる一側に向けて延在する。
第２放熱層７２のＴＳＶ構造１０に近い一側には第３絶縁層３３が設置される。つまり、第３絶縁層３３は、第２熱伝導層６２を完全に被覆せず、第２熱伝導層６２の第２放熱層７２に接続された端部のみを覆い、第２熱伝導層６２の底壁を第３絶縁層３３に露出させる。無論、第１放熱リングの設置幅が広い場合、第２熱伝導層６２の側壁及び底壁の一部を第３絶縁層３３に露出してもよい。第１止まり穴４１の外部の第２絶縁層３２のベース基板１から離れる一側には第３絶縁層３３が設置されてもよい。
第２熱伝導層６２のＴＳＶ構造１０から離れる一側には第３熱伝導層６３が設置され、第３熱伝導層６３は片状に設置され、第３熱伝導層６３は、第２熱伝導層６２の底壁と接触し、第３熱伝導層６３は、第２熱伝導層６２の第３絶縁層３３に露出する部分を完全に覆う。
第３放熱層７３は筒状に設置され得、第３放熱層７３は第３熱伝導層６３のエッジに接続され、第３絶縁層３３のベース基板１から離れる一側に位置し、第３放熱層７３は、ＴＳＶ構造１０から離れる一側に向けて延在し、つまり、第３放熱層７３のＴＳＶ構造１０に近いエッジは第３熱伝導層６３のエッジに接続される。
多層に設置された熱伝導層組は、ＴＳＶ構造１０の第１端の端面の熱伝導層の厚さを最も厚くさせ、ＴＳＶ構造１０の第１端の端面に近いほど、その熱伝導層の厚さは厚くなり、熱伝導効果を加速し、ＴＳＶ構造１０のエッジ領域の放熱能力を改善する。
更に、図８を参照すると、この例示的な実施形態では、ＴＳＶ構造１０の第１端の端面は第１絶縁層３１に露出し、つまり、第１絶縁層３１の第１止まり穴４１における深度は、図６及び図７に示される例示的な実施形態における第１止まり穴４１の深度より小さい。図８に示される例示的な実施形態では、１つの熱伝導層６４及び１つの放熱層７４のみが設置され、それぞれ、熱伝導層６４及び放熱層７４である。具体的には、熱伝導層６４は薄片状に設置され、熱伝導層６４は、ＴＳＶ構造１０の第１絶縁層３１に露出する第１端の端面と接触し、放熱層７４は、熱伝導層６４のエッジに接続され、放熱層７４は、第１絶縁層３１のＴＳＶ構造１０に近い一側に位置する。放熱層７４は筒状に設置され得、放熱層７４は、ＴＳＶ構造１０から離れる一側に向けて延在し、つまり、放熱層７４のＴＳＶ構造１０に近いエッジは熱伝導層６４のエッジに接続される。
第１熱伝導層６１、第２熱伝導層６２、第３熱伝導層６３、熱伝導層６４、第１放熱層７１、第２放熱層７２、第３放熱層７３及び放熱層７４の材質は、タングステン、アルミニウム、銅、金、銀又は半導体金属材料及びそれらの組み合わせであってもよいし、優れた熱伝導性能を有する他の非金属半導体材料及びそれらの組み合わせであってもよく、それらの材質は、同じでも異なってもよい。
第１絶縁層３１、第２絶縁層３２及び第３絶縁層３３の材質は、優れた熱伝導性能を有する絶縁材料、又は熱伝導金属又は金属酸化物粒子を混合した絶縁材料であってもよく、それらの材質は、同じでも異なってもよい。
説明すべきこととして、熱伝導層組及び放熱層組の構造は上記の説明に限定されず、例えば、熱伝導層組及び放熱層組はいずれも、二層に設置されてもよいし、四層、五層又は五層以上に設置されてもよい。
図６を引き続き参照すると、当該半導体装置は更に、４つの放熱板１２を備えることができ、各放熱板１２は、底壁及び側壁を有する有底円筒状に設置され、底壁は、放熱層組のＴＳＶ構造１０から離れる一側に接続され、側壁は、ＴＳＶ構造１０から離れる一側に向けて延在する。放熱板１２を増やすことにより放熱面積を拡大し、これにより、放熱効果を高める。無論、放熱板１２の数は必要に応じて設定することができる。
図９を参照すると、隣接する２つのＴＳＶ構造１０の放熱層組の間には、１つの放熱板１２が少なくとも接続され、つまり、１つの放熱板１２は、１つのＴＳＶ構造１０の第１放熱層７１に接続され、更に、隣接する別のＴＳＶ構造１０の第１放熱層７１にも接続される。隣接する２つのＴＳＶ構造１０の放熱層組に放熱板１２を接続することにより、ＴＳＶ構造１０の放熱均一性を向上させる。
図１０及び図１１を参照すると、第１止まり穴４１の外部の第１絶縁層３１の上の第１熱伝導材料層５１を除去せず、第１熱伝導層６１を第１止まり穴４１の外部の第１絶縁層３１の上に形成してもよく、或いは、第２止まり穴４２の外部の第２絶縁層３２の上の第２熱伝導材料層５２を除去せず、第２熱伝導層６２を第２止まり穴４２の外部の第２絶縁層３２の上に形成してもよく、或いは、第３止まり穴の外部の第３絶縁層３３の上の第３熱伝導材料層を除去せず、第３熱伝導層６３を第３止まり穴の外部の第３絶縁層３３の上に形成してもよい。
当該半導体装置は更に、誘電体層８及び金属バリア層９を備えることができ、誘電体層８は、放熱層組のＴＳＶ構造１０から離れる一側に設けられ、金属バリア層９は、誘電体層８のＴＳＶ構造１０から離れる一側に設けられる。誘電体層８及び金属バリア層９によって、電流漏れや金属汚染というリスクを防ぐ。金属バリア層９の材質は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｃｕ又は銅合金である。
更に、この例示的な実施形態は３次元集積回路を更に提供し、当該３次元集積回路は、上記の任意の半導体装置を備えることができる。当該半導体装置の具体的な構造については以上で詳細に説明したため、ここではこれを繰り返して記載しない。
先行技術に比べて、本開示の実施例に係る３次元集積回路の有益な効果と上記の実施例に係る半導体装置の有益な効果は同じであるため、ここではこれを繰り返して記載しない。
更に、この例示的な実施形態は半導体装置の製造方法を更に提供し、図１２を参照すると、当該半導体装置の製造方法は、次のステップを含み得る。
ステップＳ１０において、１つの基板を提供し、前記基板にはＴＳＶ構造が設置される。
ステップＳ２０において、前記ＴＳＶ構造１０の第１端を前記溝の内に露出させ、前記第１端の端面と前記溝の底壁との距離が前記溝の深度より小さくなるように、前記基板に対してパターニング処理を行って溝を形成する。
以下、半導体装置の製造方法の各ステップを詳細に説明する。
この例示的な実施形態では、図３を参照すると、１つのベース基板１を提供し、ベース基板１上には第１溝１１が形成され、ＴＳＶ構造１０の第１端は第１溝１１内に露出し、ＴＳＶ構造１０の第１端の端面と第１溝１１の底壁との距離は第１溝１１の深度より小さい。
図１３を参照すると、ベース基板１の上に第１絶縁材料層２１を形成し、第１絶縁材料層２１で、ベース基板１上の第１溝１１を完全に充填する。図４を参照すると、その後に、第１絶縁材料層２１に対してパターニング処理を行って第１絶縁層３１、及び第１溝１１と同心の第１止まり穴４１を形成し、第１止まり穴４１は、ＴＳＶ構造１０の第１端の一部を第１絶縁層３１に露出させ、第１絶縁層３１を、第１溝１１の溝壁及びベース基板１の上を覆わせる。
本開示の別のいくつかの例示的な実施形態では、製造方法は、熱伝導層組及び放熱層組を形成することを更に含み得、熱伝導層組は前記第１止まり穴４１内にあり、熱伝導層組は少なくとも、ＴＳＶ構造１０の第１端の端面と接触し、熱伝導層組の厚さは、第１端の端面との距離の拡大に従って減少し、放熱層組は、熱伝導層組に接続され、ＴＳＶ構造１０から離れる一側に向けて延在する。
具体的には、図１４を参照すると、蒸着、スパッタリングなどの過程により、ＴＳＶ構造１０の第１端及び第１絶縁層３１の基板から離れる一側に第１熱伝導材料層５１を形成する。図１５を参照すると、第１熱伝導材料層５１に対してパターニング処理を行い、第１止まり穴４１の外部の第１絶縁層３１上の第１熱伝導材料層５１を除去して第１熱伝導層６１及び第１放熱層７１を形成する。第１熱伝導層６１は有底円筒状に形成され、ＴＳＶ構造１０の第１端に被せて設置される。第１放熱層７１は筒状に形成され、第１放熱層７１は、第１熱伝導層６１の筒壁のエッジに接続され、第１放熱層７１は、第１絶縁層３１のＴＳＶ構造１０に近い一側に位置する。第１熱伝導層６１及び第１放熱層７１の具体的な構造については以上で詳細に説明したため、ここではこれを繰り返して記載しない。そして、平坦化過程により、第１熱伝導層６１、第１放熱層７１及び第１絶縁層３１のベース基板１から離れる一側に第２絶縁材料層２２を形成する。
図１６を参照すると、第２絶縁材料層２２に対してパターニング処理を行い、第２止まり穴及び第２絶縁層３２を形成し、第２止まり穴のベース基板１における正投影は、第１熱伝導層６１のベース基板１における正投影と少なくとも部分的に重なり、これによって、少なくとも一部の第１熱伝導層６１を露出させる。つまり、第２止まり穴４２は、第１止まり穴４１と同軸に設置され、第２絶縁層３２は、第１放熱層７１を完全に被覆し、第１熱伝導層６１の第１放熱層７１に接続される端部のみを被覆する。
図１７を参照すると、蒸着、スパッタリングなどの過程により、第２絶縁層３２及び第１熱伝導層６１のベース基板１から離れる一側に第２熱伝導材料層５２を形成する。
図１８を参照すると、第２熱伝導材料層５２に対してパターニング処理を行い、第２止まり穴４２の外部の第２絶縁層３２上の第２熱伝導材料層５２を除去して第２熱伝導層６２及び第２放熱層７２を形成し、第２熱伝導層６２は有底円筒状に形成され、一部の第１熱伝導層６１のＴＳＶ構造１０から離れる一側に被せて設置され、第２放熱層７２は、第２熱伝導層６２の筒壁のエッジに接続され、第２絶縁層３２の基板から離れる一側に位置する。第２熱伝導層６２及び第２放熱層７２の具体的な構造については以上で詳細に説明したため、ここではそれらを繰り返して記載しない。
平坦化過程により、第２熱伝導層６２、第２放熱層７２及び第２絶縁層３２のベース基板１から離れる一側に第３絶縁材料層を形成し、第３絶縁材料層に対してパターニング処理を行い、第３止まり穴及び第３絶縁層３３を形成し、ベース基板１上の第３止まり穴の正投影は、基板上の第２熱伝導層６２の正投影と少なくとも部分的に重なり、これによって、少なくとも一部の第２熱伝導層６２を露出させる。つまり、第３止まり穴は、第１止まり穴４１と同軸に設置され、第３絶縁層３３は、第２放熱層７２を完全に被覆し、第２熱伝導層６２の第２放熱層７２に接続される端部のみを覆う。
蒸着、スパッタリングなどの過程により、第３絶縁層３３及び第２熱伝導層６２のベース基板１から離れる一側に第３熱伝導材料層を形成し、第３熱伝導材料層に対してパターニング処理を行い、第３止まり穴の外部の第３絶縁層３３上の第２熱伝導材料層５２を除去して第３熱伝導層６３及び第３放熱層７３を形成し、第３熱伝導層６３は、第２熱伝導層６２のＴＳＶ構造１０から離れる一側に設けられ、第３放熱層７３は、第３熱伝導層６３のエッジに接続され、第３絶縁層３３の基板から離れる一側に位置する。第３熱伝導層６３及び第３放熱層７３の具体的な構造については以上で詳細に説明したため、ここではこれを繰り返して記載しない。
平坦化過程により、放熱層組のＴＳＶ構造１０から離れる一側に第４絶縁材料層２４を形成し、第４絶縁材料層２４は、第３熱伝導層６３及び第３放熱層７３を完全に覆う。
図１９を参照すると、第４絶縁材料層２４に対してパターニング処理を行って第４絶縁層３４を形成し、第４絶縁材料層２４に対してパターニング処理を行うときに、エッチング時間が長く、第２絶縁層３２、第３絶縁層３３及び一部の第１絶縁層３１もエッチングされて複数の第４止まり穴４４が形成され、第１放熱層７１、第２放熱層７２及び第３放熱層７３のＴＳＶ構造１０から離れる一側は、第４止まり穴４４の底壁の外部に露出する。
図２０を参照すると、蒸着、スパッタリングなどの過程により、第４止まり穴４４のＴＳＶ構造１０から離れる一側に第４熱伝導材料層５４を形成する。図６を参照すると、第４熱伝導材料層５４に対してパターニング処理を行い、第４止まり穴４４の外部の第４熱伝導材料層５４を除去して複数の放熱板１２を形成し、各放熱板１２は、底壁及び側壁を有する有底円筒状であり、底壁は、放熱層組のＴＳＶ構造１０から離れる一側に接続され、側壁は、ＴＳＶ構造１０から離れる一側に向けて延在する。放熱層組のＴＳＶ構造１０から離れる一側に誘電体層８を形成し、誘電体層８のＴＳＶ構造１０から離れる一側に金属バリア層９を形成する。
図９を参照すると、１つの放熱板１２が２つの隣接するＴＳＶ構造１０の放熱層組を接続するように、当該放熱板１２を２つの隣接するＴＳＶ構造１０の間に設置してもよい。
更に、説明すべきこととして、基板の構造は上記の説明に限定されず、例えば、図２１を参照すると、ベース基板１の一面は平面であり、ＴＳＶ構造１０の第１端は当該平面から突出してベース基板１の外側に露出する。図２２を参照すると、平坦化過程により、ベース基板１の上及びＴＳＶ構造１０の第１端に第１絶縁材料層２１を形成し、第１絶縁材料層２１の厚さは、ＴＳＶ構造１０の第１端がベース基板１から突出する高度より大きく、第１絶縁材料層２１は、ＴＳＶ構造１０の第１端を完全に覆う。図８を参照すると、第１絶縁材料層２１に対してパターニング処理を行って第１止まり穴４１及び第１絶縁層３１を形成する。
その後、熱伝導層組及び放熱層組を形成する方法は、図１４～図１８に示される例示的な実施形態の方法と同じであってもよく、以下、図面を参照して説明する。
図２３を参照すると、第１絶縁層３１及びＴＳＶ構造１０のベース基板１から離れる一側に第１熱伝導材料層５１を形成する。図２４を参照すると、第１熱伝導材料層５１に対してパターニング処理を行い、第１熱伝導層６１及び第１放熱層７１を形成する。第１熱伝導層６１は有底円筒状に形成され、ＴＳＶ構造１０の端部に被せて設置される。第１放熱層７１は筒状に形成され、第１放熱層７１は、第１熱伝導層６１の筒壁のエッジに接続され、第１放熱層７１は、第１絶縁層３１のＴＳＶ構造１０に近い一側に位置する。そして、第１熱伝導層６１、第１放熱層７１及び第１絶縁層３１のベース基板１から離れる一側に第２絶縁材料層２２を形成する。図２５を参照すると、第２絶縁材料層２２に対してパターニング処理を行って第２止まり穴４２及び第２絶縁層３２を形成し、第２止まり穴４２のベース基板１における正投影は、第１熱伝導層６１のベース基板１における正投影と少なくとも部分的に重なり、これによって、少なくとも一部の第１熱伝導層６１を露出させる。図２６を参照すると、第２絶縁層３２及び第１熱伝導層６１のベース基板１から離れる一側に第２熱伝導材料層５２を形成する。
図７を参照すると、第２熱伝導材料層５２に対してパターニング処理を行い、第２熱伝導層６２及び第２放熱層７２を形成し、第２熱伝導層６２は有底円筒状に形成され、第１熱伝導層６１のＴＳＶ構造１０から離れる一側に被せて設置され、第２放熱層７２は、第２熱伝導層６２の筒壁のエッジに接続され、第２絶縁層３２のベース基板１から離れる一側に位置する。第２熱伝導層６２、第２放熱層７２及び第２絶縁層３２のベース基板１から離れる一側に第３絶縁材料層を形成し、第３絶縁材料層に対してパターニング処理を行って第３止まり穴及び第３絶縁層３３を形成し、第３止まり穴のベース基板１における正投影は、第２熱伝導層６２のベース基板１における正投影と少なくとも部分的に重なり、これによって、少なくとも一部の第２熱伝導層６２を露出させ、第３絶縁層３３及び第２熱伝導層６２のベース基板１から離れる一側に第３熱伝導材料層を形成し、第３熱伝導材料層に対してパターニング処理を行って第３熱伝導層６３及び第３放熱層７３を形成し、第３熱伝導層６３は、第２熱伝導層６２のＴＳＶ構造１０から離れる一側に設けられ、第３放熱層７３は、第３熱伝導層６３のエッジに接続され、第３絶縁層３３のベース基板１から離れる一側に位置する。
以上は、三層の熱伝導層及び三層の放熱層を有する半導体装置の製造方法であり、勿論、一層の熱伝導層６４及び一層の放熱層７４が設置されてもよい。図２７を参照すると、ＴＳＶ構造１０の第１端がベース基板１から突出する部分の長さは、上記の例示的な実施形態に記載されているベース基板１から突出する長さより短い。図２８を参照すると、ベース基板１の上及びＴＳＶ構造１０の第１端に第１絶縁材料層２１を形成する。図２９を参照すると、ＴＳＶ構造１０のベース基板１に露出する第１端の端面が第１絶縁層３１に露出するように、第１絶縁材料層２１に対してパターニング処理を行って第１止まり穴４１を形成する。図３０を参照すると、第１絶縁層３１及びＴＳＶ構造１０の第１端の端面に熱伝導材料層５５を形成する。図３１を参照すると、熱伝導材料層５５に対してパターニング処理を行って熱伝導層６４及び放熱層７４を形成し、熱伝導層６４は、ＴＳＶ構造１０の第１端の端面と接触し、放熱層７４は、熱伝導層のエッジに接続され、第１絶縁層３１のベース基板１から離れる一側に位置する。図３２を参照すると、第１絶縁層３１、熱伝導層及び放熱層７４のベース基板１から離れる一側に誘電体層８を形成する。
上記の特徴、構造又は特性は、１つ以上の実施形態で任意に適切に組み合わせることができ、可能であれば、各実施例で説明された特徴は交換可能である。上記の説明では、本開示の実施形態を充分に理解させるために、複数の具体的な詳細を提供している。しかしながら、当業者なら自明であるが、特定の詳細のうちの１つ又は複数が構成することなく、本開示の技術方案を実施することができ、或いは、他の方法、構成要素、材料等を使用して実施することができる。他の場合、本開示の各態様を不明瞭にすることを避けるために、周知の構造、材料又は動作を詳細に図示又は説明しない。
本明細書では相対的な関係を有する用語（例えば、「上」及び「下」）で、図内の１つの構成要素と別の構成要素との間の相対関係を説明しているが、これらの用語は、本明細書においてこれらの用語は便宜を図るものに過ぎず、例えば、図面の例の方向を表す。理解できることとして、図面における装置を反転することでそれらをひっくり返した場合、「上」に位置すると説明された構成要素は、「下」に位置する構成要素となる。他の相対的な関係を有する用語は、例えば、「高」と「低」、「頂」と「底」などがあり、これらも同様の意味で使用される。特定の構造が他の構造の「上」にある場合、特定の構造が他の構造の上に一体的に形成されていることを意味してもよく、或いは、特定の構造が他の構造に「直接」に設置されていることを意味してもよく、或いは、特定の構造が別の構造を介して他の構造に「間接」的に設置されていることを意味してもよい。
本明細書では、「１つ」、「１」、「当該」、「前記」及び「少なくとも１つ」という用語で、１つ又は複数の要素／構成要素／などを表し、「…を含む」、「…を備える」及び「…を有する」という用語で、制限のない包括的意味を示し、これは、リストされた要素／構成要素／等に加えて別の要素／構成要素／等が存在する可能性があることを意味し、「第１」、「第２」及び「第３」等の用語は、標識としてのみ使用され、オブジェクトの数を限定するものではない。
理解すべきこととして、本開示の適用範囲は、本明細書に記載された構成要素の詳細な構造及び配置方式に限定されない。本開示は、他の実施形態を有することができ、様々な方式で実装及び実行され得る。上記の変形及び修正は、本開示の保護範囲内に含まれる。理解すべきこととして、本明細書で開示及び限定された本開示は、本明細書及び／又は部面で記載され又は明らかな２つ又は２つ以上の個別の特徴の全ての代替的な組み合わせまで拡大される。これらの異なる組み合わせのすべては、本開示の複数の代替可能な態様を構成する。本明細書に記載の実施形態では、本開示を実現するための好ましい方式を説明しており、当業者は本開示を利用することができる。
１ ベース基板
１１ 第１溝
２１ 第１絶縁材料層
２２ 第２絶縁材料層
２４ 第４絶縁材料層
３１ 第１絶縁層
３２ 第２絶縁層
３３ 第３絶縁層
３４ 第４絶縁層
４１ 第１止まり穴
４２ 第２止まり穴
４４ 第４止まり穴
５１ 第１熱伝導材料層
５２ 第２熱伝導材料層
５４ 第４熱伝導材料層
５５ 熱伝導材料層
６１ 第１熱伝導層
６２ 第２熱伝導層
６３ 第３熱伝導層
６４ 熱伝導層
７１ 第１放熱層
７２ 第２放熱層
７３ 第３放熱層
７４ 放熱層
８ 誘電体層
９ 金属バリア層
１０ ＴＳＶ構造
１２ 放熱板
１３ ダミーのＴＳＶ構造
（関連出願への相互参照）
本願は、２０２０年０７月２０日に中国特許局に提出された、出願番号が２０２０１０６９９３３３．３であり、発明の名称が「半導体装置及びその製造方法、３次元集積回路」である中国特許出願の優先権を主張し、その全ての内容が参照として本願に援用される。
本開示は、半導体技術分野に関し、特に、半導体装置及び半導体装置の製造方法、当該半導体装置を備える３次元集積回路に関する。
現在、科学技術の発展に伴い、３次元集積回路は、高速伝送、チップレベルの小型化パッケージを実現することができ、軽量で薄型のポータブル電子製品のトレンドをつかみ、ますます注目を集めている。しかし、マルチチップパッケージの放熱効果が悪いため、その適用範囲が限られている。
したがって、新たな半導体装置及び半導体装置の製造方法、当該半導体装置を備える３次元集積回路を研究する必要がある。
上記の背景技術に開示されている上記の情報は、本開示の背景の理解を深めるためのものに過ぎず、したがって、上記の情報は、当業者にとって既知している先行技術を構成しない情報を含み得る。
本開示は、上記の先行技術の欠陥を克服することを目的として、半導体装置及び半導体装置の製造方法、当該半導体装置を備える３次元集積回路を提供する。
本開示の１つの態様によれば、半導体装置を提供し、前記半導体装置は、
基板及びＴＳＶ構造を備え、
前記基板上には溝が設置され、
前記ＴＳＶ構造は前記基板上に設けられ、前記ＴＳＶ構造の第１端は前記溝の内に露出し、前記第１端の端面と前記溝の底壁との距離は前記溝の深度より小さい。
本開示の１つの例示的な実施例では、前記製造方法は、
１つの基板を提供することであって、前記基板にはＴＳＶ構造が設置される、ことと、
前記ＴＳＶ構造の第１端を前記溝の内側に露出させるように、前記基板に対してパターニング処理を行って溝を形成することであって、前記第１端の端面と前記溝の底壁との距離が前記溝の深度より小さいことと、を含む。
本開示に係る半導体装置において、基板上には溝が設置され、ＴＳＶ構造の第１端は溝の内に露出し、第１端の端面と溝の底壁との距離は溝の深度より小さい。一方では、ＴＳＶ構造の第１端の露出はＴＳＶ構造の第１端の露出は放熱に有利であり、もう一方では、第１端の端面と溝の底壁との距離は溝の深度より小さく、つまり、ＴＳＶ構造の第１端は溝の内に陥り、他の構造に影響を与えない。
理解すべきこととして、上記した一般的な説明及び後述する詳細な説明は、単なる例示及び説明に過ぎず、本開示を限定するものではない。
関連技術における半導体装置の概略構造図である。 図１のベース基板の応力シミュレーションの概略図である。 本開示に係る半導体装置の第１例示的な実施形態の概略構造図である。 本開示に係る半導体装置の第２例示的な実施形態の概略構造図である。 本開示に係る半導体装置の第３例示的な実施形態の概略構造図である。 本開示に係る半導体装置の第４例示的な実施形態の概略構造図である。 本開示に係る半導体装置の第５例示的な実施形態の概略構造図である。 本開示に係る半導体装置の第６例示的な実施形態の概略構造図である。 本開示に係る半導体装置の第７例示的な実施形態の概略構造図である。 本開示に係る半導体装置の第８例示的な実施形態の概略構造図である。 本開示に係る半導体装置の第９例示的な実施形態の概略構造図である。 本開示に係る半導体装置の製造方法の一例示的な実施形態のプロセスの例示的なブロック図である。 本開示に係る半導体装置の製造方法の１つの例示的な実施形態の各ステップの概略構造図である。 本開示に係る半導体装置の製造方法の１つの例示的な実施形態の各ステップの概略構造図である。 本開示に係る半導体装置の製造方法の１つの例示的な実施形態の各ステップの概略構造図である。 本開示に係る半導体装置の製造方法の１つの例示的な実施形態の各ステップの概略構造図である。 本開示に係る半導体装置の製造方法の１つの例示的な実施形態の各ステップの概略構造図である。 本開示に係る半導体装置の製造方法の１つの例示的な実施形態の各ステップの概略構造図である。 本開示に係る半導体装置の製造方法の１つの例示的な実施形態の各ステップの概略構造図である。 本開示に係る半導体装置の製造方法の１つの例示的な実施形態の各ステップの概略構造図である。 本開示に係る半導体装置の製造方法の別の例示的な実施形態の各ステップの概略構造図である。 本開示に係る半導体装置の製造方法の別の例示的な実施形態の各ステップの概略構造図である。 本開示に係る半導体装置の製造方法の別の例示的な実施形態の各ステップの概略構造図である。 本開示に係る半導体装置の製造方法の別の例示的な実施形態の各ステップの概略構造図である。 本開示に係る半導体装置の製造方法の別の例示的な実施形態の各ステップの概略構造図である。 本開示に係る半導体装置の製造方法の別の例示的な実施形態の各ステップの概略構造図である。 本開示に係る半導体装置の製造方法の更に別の例示的な実施形態の各ステップの概略構造図である。 本開示に係る半導体装置の製造方法の更に別の例示的な実施形態の各ステップの概略構造図である。 本開示に係る半導体装置の製造方法の更に別の例示的な実施形態の各ステップの概略構造図である。 本開示に係る半導体装置の製造方法の更に別の例示的な実施形態の各ステップの概略構造図である。 本開示に係る半導体装置の製造方法の更に別の例示的な実施形態の各ステップの概略構造図である。 本開示に係る半導体装置の製造方法の更に別の例示的な実施形態の各ステップの概略構造図である。
上記の図面は、本明細書に組み込まれ、本明細書の一部を構成し、上記の図面は、本開示における実施例を示し、本明細書とともに本開示の原理を説明するために使用される。明らかなこととして、以下の図面は、本開示のいくつかの実施例に過ぎず、当業者は創造的な労力が払わなくても、これらの図面に基づいて他の図面を取得することができる。
以下、図面を参照して例示的な実施形態をより全面的に説明する。しかしながら、例示的な実施形態は様々な形で実施でき、ここで述べた実施形態に限られると理解すべきではない。逆に、これらの実施形態により本開示を全面的、完全的にすることができ、当業者に例示的な実施形態の構想を全面的に伝えることができる。図面における同じ符号は、同じ又は類似の機能の要素を表すため、これらについて詳細に説明しない。
図１に示される関連技術における半導体装置の概略構造図を参照すると、マルチチップパッケージの放熱効果を高めるために、いくつかの製品ではベース基板１上にいくつかのダミーのＴＳＶ構造１３を補助として設置し、ベース基板１の材質はシリコンであり、ダミーのＴＳＶ構造１３の柱状金属によって熱伝導するが、単純なダミーのＴＳＶ構造１３だけでは、端部において顕著な放熱効果をもたらすことができない。図２に示される図１のベース基板の応力シミュレーションの概略図を参照すると、図面における数字は、ベース基板１の各箇所の応力を表す。ダミーのＴＳＶ構造１３の金属本体の熱膨張率はベース基板１の熱膨張率よりはるかに大きいため、チップの放熱効率が良くない場合、ダミーのＴＳＶ構造１３の熱膨張によりベース基板１に応力を加え、ベース基板１及び構造全体が変形し、素子特性がドリフトする。
この例示的な実施形態は、半導体装置を提供し、図３を参照すると、当該半導体装置は、基板及びＴＳＶ構造１０を備えることができ、当該ＴＳＶ構造１０もダミーのＴＳＶ構造１３であり、下記に記載されるＴＳＶ構造１０もダミーのＴＳＶ構造１３であり、基板上には溝が設置され、ＴＳＶ構造１０は前記基板上に設けられ、前記ＴＳＶ構造１０の第１端は前記溝の内に露出し、前記第１端の端面と前記溝の底壁との距離は前記溝の深度より小さい。
本開示のいくつかの例示的な実施形態では、基板は、材質がシリコンであるベース基板１であり得る。ベース基板１には第１溝１１が設置され、ＴＳＶ構造１０の第１端は第１溝１１内に露出し、つまり、第１端がベース基板１内に陥るように、ＴＳＶ構造１０の第１端の端面と第１溝１１の底壁との距離は第１溝１１の深度より小さい。
本開示の別のいくつかの例示的な実施形態では、図４を参照すると、基板は、ベース基板１及び第１絶縁層３１を備えることができ、ベース基板１はシリコン基板であり得る。ベース基板１上には第１溝１１が設置され、ＴＳＶ構造１０の第１端は第１溝１１内に露出し、つまり、第１端がベース基板１内に陥るように、ＴＳＶ構造１０の第１端の端面と第１溝１１の底壁との距離は第１溝１１の深度より小さい。第１絶縁層３１は、ベース基板１の上に設けられ、第１絶縁層３１上には第１溝１１と同心の第１止まり穴４１が設置される。ＴＳＶ構造１０のベース基板１に露出する第１端は、第１止まり穴４１の底壁から突出し、つまり、第１止まり穴４１の底部が環状を形成するように、ＴＳＶ構造１０の第１端の一部は第１絶縁層３１に露出する。ＴＳＶ構造１０の第１端の端面と第１止まり穴４１の底壁との距離は第１止まり穴４１の深度より小さい。
更に、本開示の他のいくつかの例示的な実施形態では、図５を参照すると、基板は、ベース基板１及び第１絶縁層３１を備えることができ、ベース基板１はシリコン基板であり得る。ＴＳＶ構造１０の第１端はベース基板１の外側から突出し、つまり、ＴＳＶ構造１０の第１端はベース基板１の外側から突出しているため、ベース基板１に露出する。第１絶縁層３１は、ベース基板１の上に設けられ、第１絶縁層３１には第１止まり穴４１が設置され、第１止まり穴４１は、ＴＳＶ構造１０のベース基板１に露出する第１端の一部を第１絶縁層３１に露出させる。この例示的な実施形態における第１絶縁層３１の厚さは、図４の第１絶縁層３１の厚さより厚く、ＴＳＶ構造１０の露出する第１端の端面と第１止まり穴４１の底壁との距離が第１止まり穴４１の深度より小さくなるように、第１絶縁層３１の厚さは、ＴＳＶ構造１０のベース基板１に露出する第１端部の高度より大きい。
ＴＳＶ構造１０の第１端の露出は放熱に有利であり、第１端の端面と溝の底壁との距離は溝の深度より小さく、つまり、ＴＳＶ構造１０の第１端は溝の内に陥り、他の構造に影響を与えない。
別のいくつかの例示的な実施形態では、半導体装置は更に、熱伝導層組及び放熱層組を備えることができ、熱伝導層組は前記第１止まり穴４１内に設けられ、熱伝導層組は少なくとも、ＴＳＶ構造１０の第１端の端面と接触し、熱伝導層組の厚さは、第１端の端面との距離の拡大に従って減少し、放熱層組は、熱伝導層組に接続され、ＴＳＶ構造１０から離れる一側に向けて延在する。
例えば、熱伝導層組は、第１熱伝導層６１、第２熱伝導層６２及び第３熱伝導層６３からなる三層とすることができ、放熱層組も、第１放熱層７１、第２放熱層７２及び第３放熱層７３からなる三層とすることができ、隣接する２つの熱伝導層と放熱層との間には絶縁層が設置される。
図６及び図７を参照すると、具体的には、第１熱伝導層６１は有底円筒状に設置され得、第１熱伝導層６１の深度とＴＳＶ構造１０の第１絶縁層３１に露出する部分の長さと同じである。第１熱伝導層６１はＴＳＶ構造１０の第１端に被せて設置され、つまり、第１熱伝導層６１は、ＴＳＶ構造１０の第１絶縁層３１に露出する第１端の端部に被せて設置され、第１熱伝導層６１の底壁は、ＴＳＶ構造１０の第１端の端面と接触し、第１熱伝導層６１の側壁は、ＴＳＶ構造１０の側面と接触する。第１熱伝導層６１は、ＴＳＶ構造１０の第１絶縁層３１に露出する部分を完全に覆う。
第１放熱層７１は第１熱伝導層６１の筒壁のエッジに接続される。第１放熱層７１は、リングを有する筒状に設置され得、つまり、第１放熱層７１は、第１放熱リング及び第１放熱筒を備えることができ、第１放熱リングは第１止まり穴４１の底壁に位置し、第１放熱リングの内側リング表面は第１熱伝導層６１の筒壁のエッジに接続され、第１放熱リングの外側リング表面は第１放熱筒に接続され、第１放熱筒は、第１絶縁層３１のベース基板１から離れる一側に位置する。第１放熱筒は、ＴＳＶ構造１０から離れる一側に向けて延在する。
第１放熱層７１のＴＳＶ構造１０に近い一側には第２絶縁層３２が設置される。第２絶縁層３２は、第１熱伝導層６１を完全に被覆せず、第１熱伝導層６１の第１放熱層７１に接続される端部のみを被覆し、無論、第１放熱リングの設置幅が広い場合、第２絶縁層３２は、第１熱伝導層６１に完全に接続されなくてもよい。第１止まり穴４１の外部の第１絶縁層３１のベース基板１から離れる一側には第２絶縁層３２が設置されてもよい。
第１熱伝導層６１のＴＳＶ構造１０から離れる一側には第２熱伝導層６２が設置され、第２熱伝導層６２も有底円筒状に設置され、第２熱伝導層６２の深度と第１熱伝導層６１の第２絶縁層３２に露出する部分の長さは同じである。第２熱伝導層６２は一部の第１熱伝導層６１の一端に被せて設置され、つまり、第２熱伝導層６２は第１熱伝導層６１の第２絶縁層３２に露出する端部に被せて設置され、第２熱伝導層６２の底壁は、第１熱伝導層６１の底壁と接触し、第２熱伝導層６２の側壁は、第１熱伝導層６１の側壁と接触する。第２熱伝導層６２は、第１熱伝導層６１の第２絶縁層３２に露出する部分を完全に覆う。
第２放熱層７２は第２熱伝導層６２の筒壁のエッジに接続される。第２放熱層７２は筒状に設置されてもよく、つまり、第２放熱層７２の筒壁は第２熱伝導層６２の筒壁に接続され、第２放熱層７２は、第２絶縁層３２のＴＳＶ構造１０に近い一側に位置する。第２放熱層７２は、ＴＳＶ構造１０から離れる一側に向けて延在する。
第２放熱層７２のＴＳＶ構造１０に近い一側には第３絶縁層３３が設置される。つまり、第３絶縁層３３は、第２熱伝導層６２を完全に被覆せず、第２熱伝導層６２の第２放熱層７２に接続された端部のみを覆い、第２熱伝導層６２の底壁を第３絶縁層３３に露出させる。無論、第１放熱リングの設置幅が広い場合、第２熱伝導層６２の側壁及び底壁の一部を第３絶縁層３３に露出してもよい。第１止まり穴４１の外部の第２絶縁層３２のベース基板１から離れる一側には第３絶縁層３３が設置されてもよい。
第２熱伝導層６２のＴＳＶ構造１０から離れる一側には第３熱伝導層６３が設置され、第３熱伝導層６３は片状に設置され、第３熱伝導層６３は、第２熱伝導層６２の底壁と接触し、第３熱伝導層６３は、第２熱伝導層６２の第３絶縁層３３に露出する部分を完全に覆う。
第３放熱層７３は筒状に設置され得、第３放熱層７３は第３熱伝導層６３のエッジに接続され、第３絶縁層３３のベース基板１から離れる一側に位置し、第３放熱層７３は、ＴＳＶ構造１０から離れる一側に向けて延在し、つまり、第３放熱層７３のＴＳＶ構造１０に近いエッジは第３熱伝導層６３のエッジに接続される。
多層に設置された熱伝導層組は、ＴＳＶ構造１０の第１端の端面の熱伝導層の厚さを最も厚くさせ、ＴＳＶ構造１０の第１端の端面に近いほど、その熱伝導層の厚さは厚くなり、熱伝導効果を加速し、ＴＳＶ構造１０のエッジ領域の放熱能力を改善する。
更に、図８を参照すると、この例示的な実施形態では、ＴＳＶ構造１０の第１端の端面は第１絶縁層３１に露出し、つまり、第１絶縁層３１の第１止まり穴４１における深度は、図６及び図７に示される例示的な実施形態における第１止まり穴４１の深度より小さい。図８に示される例示的な実施形態では、１つの熱伝導層６４及び１つの放熱層７４のみが設置され、それぞれ、熱伝導層６４及び放熱層７４である。具体的には、熱伝導層６４は薄片状に設置され、熱伝導層６４は、ＴＳＶ構造１０の第１絶縁層３１に露出する第１端の端面と接触し、放熱層７４は、熱伝導層６４のエッジに接続され、放熱層７４は、第１絶縁層３１のＴＳＶ構造１０に近い一側に位置する。放熱層７４は筒状に設置され得、放熱層７４は、ＴＳＶ構造１０から離れる一側に向けて延在し、つまり、放熱層７４のＴＳＶ構造１０に近いエッジは熱伝導層６４のエッジに接続される。
第１熱伝導層６１、第２熱伝導層６２、第３熱伝導層６３、熱伝導層６４、第１放熱層７１、第２放熱層７２、第３放熱層７３及び放熱層７４の材質は、タングステン、アルミニウム、銅、金、銀又は半導体金属材料及びそれらの組み合わせであってもよいし、優れた熱伝導性能を有する他の非金属半導体材料及びそれらの組み合わせであってもよく、それらの材質は、同じでも異なってもよい。
第１絶縁層３１、第２絶縁層３２及び第３絶縁層３３の材質は、優れた熱伝導性能を有する絶縁材料、又は熱伝導金属又は金属酸化物粒子を混合した絶縁材料であってもよく、それらの材質は、同じでも異なってもよい。
説明すべきこととして、熱伝導層組及び放熱層組の構造は上記の説明に限定されず、例えば、熱伝導層組及び放熱層組はいずれも、二層に設置されてもよいし、四層、五層又は五層以上に設置されてもよい。
図６を引き続き参照すると、当該半導体装置は更に、４つの放熱板１２を備えることができ、各放熱板１２は、底壁及び側壁を有する有底円筒状に設置され、底壁は、放熱層組のＴＳＶ構造１０から離れる一側に接続され、側壁は、ＴＳＶ構造１０から離れる一側に向けて延在する。放熱板１２を増やすことにより放熱面積を拡大し、これにより、放熱効果を高める。無論、放熱板１２の数は必要に応じて設定することができる。
図９を参照すると、隣接する２つのＴＳＶ構造１０の放熱層組の間には、１つの放熱板１２が少なくとも接続され、つまり、１つの放熱板１２は、１つのＴＳＶ構造１０の第１放熱層７１に接続され、更に、隣接する別のＴＳＶ構造１０の第１放熱層７１にも接続される。隣接する２つのＴＳＶ構造１０の放熱層組に放熱板１２を接続することにより、ＴＳＶ構造１０の放熱均一性を向上させる。
図１０及び図１１を参照すると、第１止まり穴４１の外部の第１絶縁層３１の上の第１熱伝導材料層５１を除去せず、第１放熱層７１を第１止まり穴４１の外部の第１絶縁層３１の上に形成してもよく、或いは、第２止まり穴４２の外部の第２絶縁層３２の上の第２熱伝導材料層５２を除去せず、第２放熱層７２を第２止まり穴４２の外部の第２絶縁層３２の上に形成してもよく、或いは、第３止まり穴の外部の第３絶縁層３３の上の第３熱伝導材料層を除去せず、第３放熱層７３を第３止まり穴の外部の第３絶縁層３３の上に形成してもよい。
当該半導体装置は更に、誘電体層８及び金属バリア層９を備えることができ、誘電体層８は、放熱層組のＴＳＶ構造１０から離れる一側に設けられ、金属バリア層９は、誘電体層８のＴＳＶ構造１０から離れる一側に設けられる。誘電体層８及び金属バリア層９によって、電流漏れや金属汚染というリスクを防ぐ。金属バリア層９の材質は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｃｕ又は銅合金である。
更に、この例示的な実施形態は３次元集積回路を更に提供し、当該３次元集積回路は、上記の任意の半導体装置を備えることができる。当該半導体装置の具体的な構造については以上で詳細に説明したため、ここではこれを繰り返して記載しない。
先行技術に比べて、本開示の実施例に係る３次元集積回路の有益な効果と上記の実施例に係る半導体装置の有益な効果は同じであるため、ここではこれを繰り返して記載しない。
更に、この例示的な実施形態は半導体装置の製造方法を更に提供し、図１２を参照すると、当該半導体装置の製造方法は、次のステップを含み得る。
ステップＳ１０において、１つの基板を提供し、前記基板にはＴＳＶ構造が設置される。
ステップＳ２０において、前記ＴＳＶ構造１０の第１端を前記溝の内に露出させ、前記第１端の端面と前記溝の底壁との距離が前記溝の深度より小さくなるように、前記基板に対してパターニング処理を行って溝を形成する。
以下、半導体装置の製造方法の各ステップを詳細に説明する。
この例示的な実施形態では、図３を参照すると、１つのベース基板１を提供し、ベース基板１上には第１溝１１が形成され、ＴＳＶ構造１０の第１端は第１溝１１内に露出し、ＴＳＶ構造１０の第１端の端面と第１溝１１の底壁との距離は第１溝１１の深度より小さい。
図１３を参照すると、ベース基板１の上に第１絶縁材料層２１を形成し、第１絶縁材料層２１で、ベース基板１上の第１溝１１を完全に充填する。図４を参照すると、その後に、第１絶縁材料層２１に対してパターニング処理を行って第１絶縁層３１、及び第１溝１１と同心の第１止まり穴４１を形成し、第１止まり穴４１は、ＴＳＶ構造１０の第１端の一部を第１絶縁層３１に露出させ、第１絶縁層３１を、第１溝１１の溝壁及びベース基板１の上を覆わせる。
本開示の別のいくつかの例示的な実施形態では、製造方法は、熱伝導層組及び放熱層組を形成することを更に含み得、熱伝導層組は前記第１止まり穴４１内にあり、熱伝導層組は少なくとも、ＴＳＶ構造１０の第１端の端面と接触し、熱伝導層組の厚さは、第１端の端面との距離の拡大に従って減少し、放熱層組は、熱伝導層組に接続され、ＴＳＶ構造１０から離れる一側に向けて延在する。
具体的には、図１４を参照すると、蒸着、スパッタリングなどの過程により、ＴＳＶ構造１０の第１端及び第１絶縁層３１の基板から離れる一側に第１熱伝導材料層５１を形成する。図１５を参照すると、第１熱伝導材料層５１に対してパターニング処理を行い、第１止まり穴４１の外部の第１絶縁層３１上の第１熱伝導材料層５１を除去して第１熱伝導層６１及び第１放熱層７１を形成する。第１熱伝導層６１は有底円筒状に形成され、ＴＳＶ構造１０の第１端に被せて設置される。第１放熱層７１は筒状に形成され、第１放熱層７１は、第１熱伝導層６１の筒壁のエッジに接続され、第１放熱層７１は、第１絶縁層３１のＴＳＶ構造１０に近い一側に位置する。第１熱伝導層６１及び第１放熱層７１の具体的な構造については以上で詳細に説明したため、ここではこれを繰り返して記載しない。そして、平坦化過程により、第１熱伝導層６１、第１放熱層７１及び第１絶縁層３１のベース基板１から離れる一側に第２絶縁材料層２２を形成する。
図１６を参照すると、第２絶縁材料層２２に対してパターニング処理を行い、第２止まり穴及び第２絶縁層３２を形成し、第２止まり穴のベース基板１における正投影は、第１熱伝導層６１のベース基板１における正投影と少なくとも部分的に重なり、これによって、少なくとも一部の第１熱伝導層６１を露出させる。つまり、第２止まり穴４２は、第１止まり穴４１と同軸に設置され、第２絶縁層３２は、第１放熱層７１を完全に被覆し、第１熱伝導層６１の第１放熱層７１に接続される端部のみを被覆する。
図１７を参照すると、蒸着、スパッタリングなどの過程により、第２絶縁層３２及び第１熱伝導層６１のベース基板１から離れる一側に第２熱伝導材料層５２を形成する。
図１８を参照すると、第２熱伝導材料層５２に対してパターニング処理を行い、第２止まり穴４２の外部の第２絶縁層３２上の第２熱伝導材料層５２を除去して第２熱伝導層６２及び第２放熱層７２を形成し、第２熱伝導層６２は有底円筒状に形成され、一部の第１熱伝導層６１のＴＳＶ構造１０から離れる一側に被せて設置され、第２放熱層７２は、第２熱伝導層６２の筒壁のエッジに接続され、第２絶縁層３２の基板から離れる一側に位置する。第２熱伝導層６２及び第２放熱層７２の具体的な構造については以上で詳細に説明したため、ここではそれらを繰り返して記載しない。
平坦化過程により、第２熱伝導層６２、第２放熱層７２及び第２絶縁層３２のベース基板１から離れる一側に第３絶縁材料層を形成し、第３絶縁材料層に対してパターニング処理を行い、第３止まり穴及び第３絶縁層３３を形成し、ベース基板１上の第３止まり穴の正投影は、基板上の第２熱伝導層６２の正投影と少なくとも部分的に重なり、これによって、少なくとも一部の第２熱伝導層６２を露出させる。つまり、第３止まり穴は、第１止まり穴４１と同軸に設置され、第３絶縁層３３は、第２放熱層７２を完全に被覆し、第２熱伝導層６２の第２放熱層７２に接続される端部のみを覆う。
蒸着、スパッタリングなどの過程により、第３絶縁層３３及び第２熱伝導層６２のベース基板１から離れる一側に第３熱伝導材料層を形成し、第３熱伝導材料層に対してパターニング処理を行い、第３止まり穴の外部の第３絶縁層３３上の第２熱伝導材料層５２を除去して第３熱伝導層６３及び第３放熱層７３を形成し、第３熱伝導層６３は、第２熱伝導層６２のＴＳＶ構造１０から離れる一側に設けられ、第３放熱層７３は、第３熱伝導層６３のエッジに接続され、第３絶縁層３３の基板から離れる一側に位置する。第３熱伝導層６３及び第３放熱層７３の具体的な構造については以上で詳細に説明したため、ここではこれを繰り返して記載しない。
平坦化過程により、放熱層組のＴＳＶ構造１０から離れる一側に第４絶縁材料層２４を形成し、第４絶縁材料層２４は、第３熱伝導層６３及び第３放熱層７３を完全に覆う。
図１９を参照すると、第４絶縁材料層２４に対してパターニング処理を行って第４絶縁層３４を形成し、第４絶縁材料層２４に対してパターニング処理を行うときに、エッチング時間が長く、第２絶縁層３２、第３絶縁層３３及び一部の第１絶縁層３１もエッチングされて複数の第４止まり穴４４が形成され、第１放熱層７１、第２放熱層７２及び第３放熱層７３のＴＳＶ構造１０から離れる一側は、第４止まり穴４４の底壁の外部に露出する。
図２０を参照すると、蒸着、スパッタリングなどの過程により、第４止まり穴４４のＴＳＶ構造１０から離れる一側に第４熱伝導材料層５４を形成する。図６を参照すると、第４熱伝導材料層５４に対してパターニング処理を行い、第４止まり穴４４の外部の第４熱伝導材料層５４を除去して複数の放熱板１２を形成し、各放熱板１２は、底壁及び側壁を有する有底円筒状であり、底壁は、放熱層組のＴＳＶ構造１０から離れる一側に接続され、側壁は、ＴＳＶ構造１０から離れる一側に向けて延在する。放熱層組のＴＳＶ構造１０から離れる一側に誘電体層８を形成し、誘電体層８のＴＳＶ構造１０から離れる一側に金属バリア層９を形成する。
図９を参照すると、１つの放熱板１２が２つの隣接するＴＳＶ構造１０の放熱層組を接続するように、当該放熱板１２を２つの隣接するＴＳＶ構造１０の間に設置してもよい。
更に、説明すべきこととして、基板の構造は上記の説明に限定されず、例えば、図２１を参照すると、ベース基板１の一面は平面であり、ＴＳＶ構造１０の第１端は当該平面から突出してベース基板１の外側に露出する。図２２を参照すると、平坦化過程により、ベース基板１の上及びＴＳＶ構造１０の第１端に第１絶縁材料層２１を形成し、第１絶縁材料層２１の厚さは、ＴＳＶ構造１０の第１端がベース基板１から突出する高度より大きく、第１絶縁材料層２１は、ＴＳＶ構造１０の第１端を完全に覆う。図８を参照すると、第１絶縁材料層２１に対してパターニング処理を行って第１止まり穴４１及び第１絶縁層３１を形成する。
その後、熱伝導層組及び放熱層組を形成する方法は、図１４～図１８に示される例示的な実施形態の方法と同じであってもよく、以下、図面を参照して説明する。
図２３を参照すると、第１絶縁層３１及びＴＳＶ構造１０のベース基板１から離れる一側に第１熱伝導材料層５１を形成する。図２４を参照すると、第１熱伝導材料層５１に対してパターニング処理を行い、第１熱伝導層６１及び第１放熱層７１を形成する。第１熱伝導層６１は有底円筒状に形成され、ＴＳＶ構造１０の端部に被せて設置される。第１放熱層７１は筒状に形成され、第１放熱層７１は、第１熱伝導層６１の筒壁のエッジに接続され、第１放熱層７１は、第１絶縁層３１のＴＳＶ構造１０に近い一側に位置する。そして、第１熱伝導層６１、第１放熱層７１及び第１絶縁層３１のベース基板１から離れる一側に第２絶縁材料層２２を形成する。図２５を参照すると、第２絶縁材料層２２に対してパターニング処理を行って第２止まり穴４２及び第２絶縁層３２を形成し、第２止まり穴４２のベース基板１における正投影は、第１熱伝導層６１のベース基板１における正投影と少なくとも部分的に重なり、これによって、少なくとも一部の第１熱伝導層６１を露出させる。図２６を参照すると、第２絶縁層３２及び第１熱伝導層６１のベース基板１から離れる一側に第２熱伝導材料層５２を形成する。
図７を参照すると、第２熱伝導材料層５２に対してパターニング処理を行い、第２熱伝導層６２及び第２放熱層７２を形成し、第２熱伝導層６２は有底円筒状に形成され、第１熱伝導層６１のＴＳＶ構造１０から離れる一側に被せて設置され、第２放熱層７２は、第２熱伝導層６２の筒壁のエッジに接続され、第２絶縁層３２のベース基板１から離れる一側に位置する。第２熱伝導層６２、第２放熱層７２及び第２絶縁層３２のベース基板１から離れる一側に第３絶縁材料層を形成し、第３絶縁材料層に対してパターニング処理を行って第３止まり穴及び第３絶縁層３３を形成し、第３止まり穴のベース基板１における正投影は、第２熱伝導層６２のベース基板１における正投影と少なくとも部分的に重なり、これによって、少なくとも一部の第２熱伝導層６２を露出させ、第３絶縁層３３及び第２熱伝導層６２のベース基板１から離れる一側に第３熱伝導材料層を形成し、第３熱伝導材料層に対してパターニング処理を行って第３熱伝導層６３及び第３放熱層７３を形成し、第３熱伝導層６３は、第２熱伝導層６２のＴＳＶ構造１０から離れる一側に設けられ、第３放熱層７３は、第３熱伝導層６３のエッジに接続され、第３絶縁層３３のベース基板１から離れる一側に位置する。
以上は、三層の熱伝導層及び三層の放熱層を有する半導体装置の製造方法であり、勿論、一層の熱伝導層６４及び一層の放熱層７４が設置されてもよい。図２７を参照すると、ＴＳＶ構造１０の第１端がベース基板１から突出する部分の長さは、上記の例示的な実施形態に記載されているベース基板１から突出する長さより短い。図２８を参照すると、ベース基板１の上及びＴＳＶ構造１０の第１端に第１絶縁材料層２１を形成する。図２９を参照すると、ＴＳＶ構造１０のベース基板１に露出する第１端の端面が第１絶縁層３１に露出するように、第１絶縁材料層２１に対してパターニング処理を行って第１止まり穴４１を形成する。図３０を参照すると、第１絶縁層３１及びＴＳＶ構造１０の第１端の端面に熱伝導材料層５５を形成する。図３１を参照すると、熱伝導材料層５５に対してパターニング処理を行って熱伝導層６４及び放熱層７４を形成し、熱伝導層６４は、ＴＳＶ構造１０の第１端の端面と接触し、放熱層７４は、熱伝導層のエッジに接続され、第１絶縁層３１のベース基板１から離れる一側に位置する。図３２を参照すると、第１絶縁層３１、熱伝導層及び放熱層７４のベース基板１から離れる一側に誘電体層８を形成する。
上記の特徴、構造又は特性は、１つ以上の実施形態で任意に適切に組み合わせることができ、可能であれば、各実施例で説明された特徴は交換可能である。上記の説明では、本開示の実施形態を充分に理解させるために、複数の具体的な詳細を提供している。しかしながら、当業者なら自明であるが、特定の詳細のうちの１つ又は複数が構成することなく、本開示の技術方案を実施することができ、或いは、他の方法、構成要素、材料等を使用して実施することができる。他の場合、本開示の各態様を不明瞭にすることを避けるために、周知の構造、材料又は動作を詳細に図示又は説明しない。
本明細書では相対的な関係を有する用語（例えば、「上」及び「下」）で、図内の１つの構成要素と別の構成要素との間の相対関係を説明しているが、これらの用語は、本明細書においてこれらの用語は便宜を図るものに過ぎず、例えば、図面の例の方向を表す。理解できることとして、図面における装置を反転することでそれらをひっくり返した場合、「上」に位置すると説明された構成要素は、「下」に位置する構成要素となる。他の相対的な関係を有する用語は、例えば、「高」と「低」、「頂」と「底」などがあり、これらも同様の意味で使用される。特定の構造が他の構造の「上」にある場合、特定の構造が他の構造の上に一体的に形成されていることを意味してもよく、或いは、特定の構造が他の構造に「直接」に設置されていることを意味してもよく、或いは、特定の構造が別の構造を介して他の構造に「間接」的に設置されていることを意味してもよい。
本明細書では、「１つ」、「１」、「当該」、「前記」及び「少なくとも１つ」という用語で、１つ又は複数の要素／構成要素／などを表し、「…を含む」、「…を備える」及び「…を有する」という用語で、制限のない包括的意味を示し、これは、リストされた要素／構成要素／等に加えて別の要素／構成要素／等が存在する可能性があることを意味し、「第１」、「第２」及び「第３」等の用語は、標識としてのみ使用され、オブジェクトの数を限定するものではない。
理解すべきこととして、本開示の適用範囲は、本明細書に記載された構成要素の詳細な構造及び配置方式に限定されない。本開示は、他の実施形態を有することができ、様々な方式で実装及び実行され得る。上記の変形及び修正は、本開示の保護範囲内に含まれる。理解すべきこととして、本明細書で開示及び限定された本開示は、本明細書及び／又は部面で記載され又は明らかな２つ又は２つ以上の個別の特徴の全ての代替的な組み合わせまで拡大される。これらの異なる組み合わせのすべては、本開示の複数の代替可能な態様を構成する。本明細書に記載の実施形態では、本開示を実現するための好ましい方式を説明しており、当業者は本開示を利用することができる。
１ ベース基板
１１ 第１溝
２１ 第１絶縁材料層
２２ 第２絶縁材料層
２４ 第４絶縁材料層
３１ 第１絶縁層
３２ 第２絶縁層
３３ 第３絶縁層
３４ 第４絶縁層
４１ 第１止まり穴
４２ 第２止まり穴
４４ 第４止まり穴
５１ 第１熱伝導材料層
５２ 第２熱伝導材料層
５４ 第４熱伝導材料層
５５ 熱伝導材料層
６１ 第１熱伝導層
６２ 第２熱伝導層
６３ 第３熱伝導層
６４ 熱伝導層
７１ 第１放熱層
７２ 第２放熱層
７３ 第３放熱層
７４ 放熱層
８ 誘電体層
９ 金属バリア層
１０ ＴＳＶ構造
１２ 放熱板
１３ ダミーのＴＳＶ構造

Claims (19)

  1. 半導体装置であって、
    基板及びＴＳＶ構造を備え、
    前記基板上には溝が設置され、
    前記ＴＳＶ構造は前記基板に設けられ、前記ＴＳＶ構造の第１端は前記溝の内に露出し、前記第１端の端面と前記溝の底壁との距離は前記溝の深度より小さい、半導体装置。
  2. 前記基板は、ベース基板及び第１絶縁層を備え、
    前記ベース基板には第１溝が設置され、前記第１端は前記第１溝の内に露出し、
    前記第１絶縁層は前記ベース基板の上に設けられ、前記第１絶縁層には、前記第１溝と同心の第１止まり穴が設置され、前記第１止まり穴は、前記ＴＳＶ構造の前記ベース基板に露出する前記第１端の少なくとも一部を前記第１絶縁層に露出させる、
    請求項１に記載の半導体装置。
  3. 前記基板は、ベース基板及び第１絶縁層を備え、
    前記ＴＳＶ構造の第１端は前記ベース基板に露出し、
    前記第１絶縁層は前記ベース基板の上に設けられ、前記第１絶縁層上には、第１止まり穴が設置され、前記第１止まり穴は、前記ＴＳＶ構造の前記ベース基板に露出する前記第１端の少なくとも一部を前記第１絶縁層に露出させる、
    請求項１に記載の半導体装置。
  4. 前記半導体装置は更に、熱伝導層組及び放熱層組を備え、
    前記熱伝導層組は、前記第１止まり穴内に設けられ、前記熱伝導層組は少なくとも、前記ＴＳＶ構造の第１端の端面に接触し、前記熱伝導層組の厚さは、前記第１端の端面との距離の拡大に従って減少し、
    前記放熱層組は、前記熱伝導層組に接続され、前記ＴＳＶ構造から離れる一側に向けて延在する、
    請求項２又は３に記載の半導体装置。
  5. 前記ＴＳＶ構造の前記ベース基板に露出する第１端は前記第１絶縁層に露出し、
    前記熱伝導層組は、第１熱伝導層、第２熱伝導層及び第３熱伝導層を備え、
    前記第１熱伝導層は、有底円筒状に設置され、前記第１端に被せて設置され、
    前記第２熱伝導層は、有底円筒状に設置され、一部の前記第１熱伝導層の前記ＴＳＶ構造から離れる一側に被せて設置され、
    第３熱伝導層は、一部の前記第２熱伝導層の前記ＴＳＶ構造から離れる一側に設置され、
    前記放熱層組は、第１放熱層、第２絶縁層、第２放熱層、第３絶縁層及び第３放熱層を備え、
    前記第１放熱層は、前記第１熱伝導層の筒壁のエッジに接続され、前記第１絶縁層の前記ベース基板から離れる一側に位置し、
    前記第２絶縁層は、前記第１放熱層の前記ＴＳＶ構造に近い一側に位置し、
    前記第２放熱層は、前記第２熱伝導層の筒壁のエッジに接続され、前記第２絶縁層の前記ベース基板から離れる一側に位置し、
    前記第３絶縁層は、前記第２放熱層の前記ＴＳＶ構造に近い一側に位置し、
    前記第３放熱層は、前記第３熱伝導層のエッジに接続され、前記第３絶縁層の前記ベース基板から離れる一側に位置する、
    請求項４に記載の半導体装置。
  6. 前記ＴＳＶ構造の前記基板に露出する第１端の端面は前記第１絶縁層に露出し、
    前記熱伝導層組は、熱伝導層を備え、前記熱伝導層は、前記ＴＳＶ構造の第１端の端面と接触し、
    前記放熱層組は、放熱層を備え、前記放熱層は、前記熱伝導層のエッジに接続され、前記第１絶縁層の前記ＴＳＶ構造に近い一側に位置する、
    請求項４に記載の半導体装置。
  7. 前記半導体装置は更に、複数の放熱板を備え、
    前記放熱板のそれぞれは底壁及び側壁を有する有底円筒状に設置され、前記底壁は、放熱層組の前記ＴＳＶ構造から離れる一側に接続され、前記側壁は、前記ＴＳＶ構造から離れる一側に向けて延在する、
    請求項４に記載の半導体装置。
  8. 少なくとも１つの前記放熱板は、隣接する２つの前記ＴＳＶ構造の放熱層組の間に接続される、
    請求項７に記載の半導体装置。
  9. 前記半導体装置は更に、
    誘電体層及び金属バリア層を備え、
    前記誘電体層は、前記放熱層組の前記ＴＳＶ構造から離れる一側に設けられ、
    前記金属バリア層は、前記誘電体層の前記ＴＳＶ構造から離れる一側に設けられる、
    請求項４に記載の半導体装置。
  10. 請求項１～９のいずれか一項に記載の半導体装置を備える、３次元集積回路。
  11. 半導体装置の製造方法であって、
    １つの基板を提供することであって、前記基板にはＴＳＶ構造が設置される、ことと、
    前記ＴＳＶ構造の第１端を溝の内に露出させるように、前記基板に対してパターニング処理を行って溝を形成することであって、前記第１端の端面と前記溝の底壁との距離が前記溝の深度より小さいことと、を含む、半導体装置の製造方法。
  12. １つの基板を提供し、前記基板に対してパターニング処理を行って溝を形成することは、
    １つのベース基板を提供することであって、前記ベース基板には第１溝が設置され、前記第１端は前記第１溝の内に露出する、ことと、
    前記ベース基板の上に第１絶縁材料層を形成し、前記第１絶縁材料層に対してパターニング処理を行い、第１絶縁層、及び前記第１溝と同心の第１止まり穴を形成することであって、前記第１止まり穴は、前記ＴＳＶ構造の前記基板に露出する前記第１端の少なくとも一部を前記第１絶縁層に露出させる、ことと、を含む、
    請求項１１に記載の半導体装置の製造方法。
  13. 前記製造方法は、
    １つの基板を提供し、前記基板に対してパターニング処理を行って溝を形成することと、
    １つのベース基板を提供することであって、前記ＴＳＶ構造の第１端は前記ベース基板に露出する、ことと、
    前記ベース基板の上及び前記ＴＳＶ構造の第１端に第１絶縁材料層を形成し、前記第１絶縁材料層に対してパターニング処理を行い、第１絶縁層及び第１止まり穴を形成することであって、前記第１止まり穴は、前記ＴＳＶ構造の前記ベース基板に露出する前記第１端の少なくとも一部を前記第１絶縁層に露出させる、ことと、を更に含む、
    請求項１１に記載の半導体装置の製造方法。
  14. 前記製造方法は、
    熱伝導層組及び放熱層組を形成することを更に含み、前記熱伝導層組は前記第１止まり穴内にあり、前記熱伝導層組は少なくとも、前記ＴＳＶ構造の第１端の端面と接触し、前記熱伝導層組の厚さは、前記第１端の端面との距離の拡大に従って減少し、前記放熱層組は、前記熱伝導層組に接続され、前記ＴＳＶ構造から離れる一側に向けて延在する、
    請求項１２又は１３に記載の半導体装置の製造方法。
  15. 前記ＴＳＶ構造の前記ベース基板に露出する第１端は前記第１絶縁層に露出しており、
    熱伝導層組及び放熱層組を形成することは、
    前記ＴＳＶ構造の第１端及び前記第１絶縁層の前記ベース基板から離れる一側に第１熱伝導材料層を形成し、前記第１熱伝導材料層に対してパターニング処理を行って第１熱伝導層及び第１放熱層を形成することであって、前記第１熱伝導層は有底円筒状に形成され、前記第１端に被せて設置され、第１放熱層は前記第１熱伝導層の筒壁のエッジに接続され、前記第１絶縁層の前記ベース基板から離れる一側に位置する、ことと、
    前記第１熱伝導層、前記第１放熱層及び前記第１絶縁層の前記ベース基板から離れる一側に第２絶縁材料層を形成し、前記第２絶縁材料層に対してパターニング処理を行って第２止まり穴及び第２絶縁層を形成することであって、前記第２止まり穴の前記ベース基板における正投影は、前記第１熱伝導層の前記ベース基板における正投影と少なくとも部分的に重なり、これによって、少なくとも一部の前記第１熱伝導層を露出させる、ことと、
    前記第２絶縁層及び前記第１熱伝導層の前記ベース基板から離れる一側に第２熱伝導材料層を形成し、前記第２熱伝導材料層に対してパターニング処理を行って第２熱伝導層及び第２放熱層を形成することであって、前記第２熱伝導層は有底円筒状に形成され、一部の前記第１熱伝導層の前記ＴＳＶ構造から離れる一側に被せて設置され、前記第２放熱層は前記第２熱伝導層の筒壁のエッジに接続され、前記第２絶縁層の前記ベース基板から離れる一側に位置する、ことと、
    前記第２熱伝導層、前記第２放熱層及び前記第２絶縁層の前記ベース基板から離れる一側に第３絶縁材料層を形成し、前記第３絶縁材料層に対してパターニング処理を行って第３止まり穴及び第３絶縁層を形成することであって、前記第３止まり穴の前記ベース基板における正投影は、前記第２熱伝導層の前記ベース基板における正投影と少なくとも部分的に重なり、これによって、少なくとも一部の前記第２熱伝導層を露出させる、ことと、
    前記第３絶縁層及び前記第２熱伝導層の前記ベース基板から離れる一側に第３熱伝導材料層を形成し、前記第３熱伝導材料層に対してパターニング処理を行って第３熱伝導層及び第３放熱層を形成することであって、前記第３熱伝導層は、一部の前記第２熱伝導層の前記ＴＳＶ構造から離れる一側に被せて設置され、前記第３放熱層は前記第３熱伝導層のエッジに接続され、前記第３絶縁層の前記ベース基板から離れる一側に位置する、ことと、を含む、
    請求項１４に記載の半導体装置の製造方法。
  16. 前記ＴＳＶ構造の前記ベース基板に露出する第１端の端面は前記第１絶縁層に露出しており、
    熱伝導層組及び放熱層組を形成することは、
    前記第１絶縁層及び前記ＴＳＶ構造の第１端の端面に熱伝導材料層を形成し、前記熱伝導材料層に対してパターニング処理を行って熱伝導層及び放熱層を形成することを含み、前記熱伝導層は前記ＴＳＶ構造の第１端の端面と接触し、放熱層は前記熱伝導層のエッジに接続され、前記第１絶縁層の前記ベース基板から離れる一側に位置する、
    請求項１４に記載の半導体装置の製造方法。
  17. 前記製造方法は、
    前記放熱層組の前記ＴＳＶ構造から離れる一側に第４絶縁材料層を形成し、前記第４絶縁材料層に対してパターニング処理を行って第４絶縁層及び複数の第４止まり穴を形成することと、
    前記第４絶縁層及び複数の前記第４止まり穴の前記ＴＳＶ構造から離れる一側に第４熱伝導材料層を形成し、前記第４熱伝導材料層に対してパターニング処理を行って複数の放熱板を形成することであって、前記放熱板のそれぞれは、底壁及び側壁を有する有底円筒状であり、前記底壁は、放熱層組の前記ＴＳＶ構造から離れる一側に接続され、前記側壁は前記ＴＳＶ構造から離れる一側に向けて延在する、
    請求項１４に記載の半導体装置の製造方法。
  18. 少なくとも１つの前記放熱板は、隣接する２つの前記ＴＳＶ構造の放熱層組の間に接続される、
    請求項１７に記載の半導体装置の製造方法。
  19. 前記製造方法は、
    前記放熱層組の前記ＴＳＶ構造から離れる一側に誘電体層を形成することと、
    前記誘電体層の前記ＴＳＶ構造から離れる一側に金属バリア層を形成することと、を更に含む、
    請求項１４に記載の半導体装置の製造方法。
JP2022562361A 2020-07-20 2021-07-15 半導体装置及びその製造方法、３次元集積回路 Active JP7520141B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202010699333.3 2020-07-20
CN202010699333.3A CN113964091A (zh) 2020-07-20 2020-07-20 半导体装置及其制备方法、三维集成电路
PCT/CN2021/106570 WO2022017255A1 (zh) 2020-07-20 2021-07-15 半导体装置及其制备方法、三维集成电路

Publications (2)

Publication Number Publication Date
JP2023521209A true JP2023521209A (ja) 2023-05-23
JP7520141B2 JP7520141B2 (ja) 2024-07-22

Family

ID=79459695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022562361A Active JP7520141B2 (ja) 2020-07-20 2021-07-15 半導体装置及びその製造方法、３次元集積回路

Country Status (6)

Country Link
US (1) US20220139808A1 (ja)
EP (1) EP4089725A4 (ja)
JP (1) JP7520141B2 (ja)
KR (1) KR20220140641A (ja)
CN (1) CN113964091A (ja)
WO (1) WO2022017255A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113675140B (zh) * 2021-08-20 2024-05-17 武汉新芯集成电路制造有限公司 半导体器件及其制造方法
US11728288B2 (en) * 2021-08-27 2023-08-15 Taiwan Semiconductor Manufacturing Company Limited Semiconductor die including guard ring structure and three-dimensional device structure including the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8314483B2 (en) * 2009-01-26 2012-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. On-chip heat spreader
JP2011249563A (ja) * 2010-05-27 2011-12-08 Panasonic Corp 半導体装置及びその製造方法
KR101697573B1 (ko) 2010-11-29 2017-01-19 삼성전자 주식회사 반도체 장치, 그 제조 방법, 및 상기 반도체 장치를 포함하는 반도체 패키지
US8900994B2 (en) * 2011-06-09 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for producing a protective structure
KR101870155B1 (ko) * 2012-02-02 2018-06-25 삼성전자주식회사 비아 연결 구조체, 그것을 갖는 반도체 소자 및 그 제조 방법들
US8772946B2 (en) * 2012-06-08 2014-07-08 Invensas Corporation Reduced stress TSV and interposer structures
CN103258789A (zh) * 2013-04-17 2013-08-21 华中科技大学 一种通孔互联结构的制作方法及其产品
CN103426864B (zh) * 2013-08-26 2016-08-10 华进半导体封装先导技术研发中心有限公司 适用于转接板的tsv结构及其制备方法
US9768147B2 (en) 2014-02-03 2017-09-19 Micron Technology, Inc. Thermal pads between stacked semiconductor dies and associated systems and methods
US9653381B2 (en) * 2014-06-17 2017-05-16 Micron Technology, Inc. Semiconductor structures and die assemblies including conductive vias and thermally conductive elements and methods of forming such structures
CN105244311B (zh) * 2014-07-08 2018-09-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置

Also Published As

Publication number Publication date
CN113964091A (zh) 2022-01-21
KR20220140641A (ko) 2022-10-18
US20220139808A1 (en) 2022-05-05
WO2022017255A1 (zh) 2022-01-27
EP4089725A4 (en) 2023-08-30
EP4089725A1 (en) 2022-11-16
JP7520141B2 (ja) 2024-07-22

Similar Documents

Publication Publication Date Title
JP5975449B2 (ja) シリコンを使用するチップレベル熱放散
TWI253729B (en) A system and method of heat dissipation in semiconductor devices
JP2023521209A (ja) 半導体装置及びその製造方法、３次元集積回路
US9585257B2 (en) Method of forming a glass interposer with thermal vias
US9847272B2 (en) Three-dimensional integrated circuit structures providing thermoelectric cooling and methods for cooling such integrated circuit structures
US20090174050A1 (en) In-plane silicon heat spreader and method therefor
TWI525781B (zh) 散熱中介層的方法與結構
US9913405B2 (en) Glass interposer with embedded thermoelectric devices
JP6737009B2 (ja) 半導体装置およびその製造方法
JP2002246514A (ja) 半導体装置
CN115602643A (zh) 散热结构、散热结构的形成方法及半导体结构
TWI793963B (zh) 半導體裝置及其製造方法
WO2022077964A1 (zh) 导电结构、半导体结构及其制作方法
WO2022252444A1 (zh) 半导体结构及其制备方法
CN115602606A (zh) 半导体结构及其形成方法
CN106449372B (zh) 一种mim电容器结构的制造方法
US11462457B2 (en) Using a thermoelectric cooler to reduce heat transfer between heat-conducting plates
CN106449607B (zh) 一种mim电容器结构
WO2023279575A1 (zh) 半导体结构及其制备方法
US12094804B2 (en) Method of manufacturing a semiconductor device and a semiconductor device
WO2022188358A1 (zh) 半导体结构及半导体结构的制作方法
CN111883494B (zh) 功率mosfet器件及其形成方法
EP4086945A1 (en) Semiconductor structure and manufacturing method for same
US20240014082A1 (en) Semiconductor structure and manufacturing method thereof
CN118737988A (zh) 一种集成电路器件及其制作方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221014

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240709

R150 Certificate of patent or registration of utility model

Ref document number: 7520141

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150