CN115602643A - 散热结构、散热结构的形成方法及半导体结构 - Google Patents
散热结构、散热结构的形成方法及半导体结构 Download PDFInfo
- Publication number
- CN115602643A CN115602643A CN202110766667.2A CN202110766667A CN115602643A CN 115602643 A CN115602643 A CN 115602643A CN 202110766667 A CN202110766667 A CN 202110766667A CN 115602643 A CN115602643 A CN 115602643A
- Authority
- CN
- China
- Prior art keywords
- heat dissipation
- ring
- heat
- etching
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000017525 heat dissipation Effects 0.000 title claims abstract description 298
- 238000000034 method Methods 0.000 title claims abstract description 58
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 166
- 239000010703 silicon Substances 0.000 claims abstract description 166
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 142
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 238000005530 etching Methods 0.000 claims description 87
- 239000007769 metal material Substances 0.000 claims description 69
- 238000000151 deposition Methods 0.000 claims description 12
- 230000004888 barrier function Effects 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 10
- 238000005137 deposition process Methods 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 239000003566 sealing material Substances 0.000 claims description 7
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 238000005240 physical vapour deposition Methods 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910017052 cobalt Inorganic materials 0.000 claims description 5
- 239000010941 cobalt Substances 0.000 claims description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 description 25
- 239000002184 metal Substances 0.000 description 25
- 230000005855 radiation Effects 0.000 description 8
- 230000035882 stress Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000002349 favourable effect Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 230000001174 ascending effect Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000002923 metal particle Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
- H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请实施例提供一种散热结构、散热结构的形成方法及半导体结构，其中，散热结构包括：第一散热环和第二散热环；所述第一散热环形成于硅通孔周围的介质层中，且所述第一散热环与所述硅通孔接触；其中，所述硅通孔贯穿芯片的硅衬底和位于所述硅衬底表面的所述介质层；所述第二散热环形成于所述第一散热环的周围，且所述第二散热环与所述第一散热环接触；所述第二散热环的内部具有一散热空隙；所述第二散热环在第一方向上的尺寸小于所述第一散热环在所述第一方向上的尺寸；所述第一方向为所述硅衬底的厚度方向。通过本申请，能够使得硅通孔产生的热量散发至芯片外部，提高了硅通孔的可靠性和稳定性。
Description
技术领域
本申请涉及半导体技术领域，涉及但不限于一种散热结构、散热结构的形成方法及半导体结构。
背景技术
由于芯片集成度不断提高，每个芯片上的器件单元数量急剧增加，导致芯片面积不断增大。然而，各种电子设备又对芯片面积、体积、功耗、成本及性能都有着更高的要求，因此，三维集成硅通孔(Through Silicon Via，TSV)垂直互连技术应运而生。
相关技术中，一方面，由于硅通孔将多层芯片堆叠在一起，导致功耗密度急剧上升，较高的发热量和较差的散热性使得芯片的工作温度上升，但是只有第一层芯片与热沉相邻，散热非常困难，造成芯片内部热密度过高，严重困扰着硅通孔的可靠性和稳定性；另一方面，硅通孔中的金属材料会因热应力产生膨胀与收缩现象，容易造成硅衬底与介质层发生应力形变的状况，进而影响到有源区(Active Area，AA)的元件特性。
另外，相关技术中硅通孔周围一般采用一层隔离介质(例如，SiO2)来实现与硅衬底之间的电隔离。但是这样会产生一个金属-氧化物-半导体(Metal-Oxide-Semiconductor，MOS)电容。MOS电容会使得硅通孔上的信号耦合到硅衬底或者周围的器件和硅通孔上，从而导致信号失真和漏电流，增加了芯片的静态功耗。
发明内容
有鉴于此，本申请实施例提供一种散热结构、散热结构的形成方法及半导体结构。
第一方面，本申请实施例提供一种散热结构，包括：
所述第一散热环形成于硅通孔周围的介质层中，且所述第一散热环与所述硅通孔接触；其中，所述硅通孔贯穿芯片的硅衬底和位于所述硅衬底表面的所述介质层；
所述第二散热环形成于所述第一散热环的周围，且所述第二散热环与所述第一散热环接触；所述第二散热环的内部具有一散热空隙；所述第二散热环在第一方向上的尺寸小于所述第一散热环在所述第一方向上的尺寸；所述第一方向为所述硅衬底的厚度方向。
在一些实施例中，所述散热结构包括至少两个所述第二散热环，且任意相邻两个第二散热环相互接触；
沿所述硅通孔的中心向外延伸，所述至少两个第二散热环在所述第一方向上的尺寸依次减小。
在一些实施例中，所述第一散热环中填充有第一导热金属材料；所述第二散热环中填充有预设体积的第二导电金属材料；
所述第一导热金属材料与所述第二导热金属材料相同或不同。
在一些实施例中，所述第二导电金属材料沉积于所述第二散热环的底部和侧壁；
所述预设体积大于或者等于所述第二散热环总体积的10％，且所述预设体积小于或者等于所述第二散热环总体积的70％。
在一些实施例中，所述第二散热环在第二方向上的尺寸为0.1微米至1微米；
任意两个所述第二散热环在所述第二方向上的尺寸相同或不同；其中，所述第二方向垂直于所述第一方向。
在一些实施例中，所述第一散热环与相邻的第二散热环在所述第一方向的第一尺寸差值，与任意相邻两个第二散热环在所述第一方向上的第二尺寸差值相同或不同；
任意相邻两个第二散热环在所述第一方向上的尺寸差值相同或不同。
第二方面，本申请实施例提供一种散热结构的形成方法，包括：
提供一芯片，所述芯片至少包括贯穿硅衬底和介质层的硅通孔；
在所述介质层中的所述硅通孔周围，形成所述散热结构的第一散热环；其中，所述第一散热环与所述硅通孔接触；
在所述第一散热环的周围，形成所述散热结构的第二散热环；其中，所述第二散热环与所述第一散热环接触，且所述第二散热环的内部具有一散热空隙；所述第二散热环在第一方向上的尺寸小于所述第一散热环在所述第一方向上的尺寸；所述第一方向为所述硅衬底的厚度方向。
在一些实施例中，所述散热结构包括至少两个所述第二散热环，且任意相邻两个第二散热环相互接触；
沿所述硅通孔的中心向外延伸，所述至少两个第二散热环在所述第一方向上的尺寸依次减小。
在一些实施例中，所述在所述介质层中的所述硅通孔周围，形成所述散热结构的第一散热环，包括：
刻蚀所述硅通孔周围的所述介质层，形成第一刻蚀环；其中，所述第一刻蚀环与所述硅通孔接触；
在所述第一刻蚀环中填充第一导热金属材料，形成所述散热结构的所述第一散热环。
在一些实施例中，所述在所述第一散热环的周围，形成所述散热结构的第二散热环，包括：
刻蚀所述第一散热环周围的所述介质层，形成第二刻蚀环；其中，所述第二刻蚀环与所述第一散热环接触；
采用预设的沉积工艺，在所述第二刻蚀环的侧壁和底部沉积具有预设体积的第二导热金属材料；
在沉积有所述第二导热金属材料的所述第二刻蚀环的顶部形成封口，以形成所述散热结构的第二散热环。
在一些实施例中，所述预设体积大于或者等于所述第二刻蚀环总体积的10％，且所述预设体积小于或者等于所述第二刻蚀环总体积的70％；
所述预设的沉积工艺包括化学气相沉积工艺或者物理气相沉积工艺。
在一些实施例中，所述在沉积有所述第二导热金属材料的所述第二刻蚀环的顶部形成封口，包括：
采用化学气相沉积工艺沉积，在沉积有所述第二导热金属材料的所述第二刻蚀环的顶部沉积封口材料，形成所述封口；
其中，所述封口材料包括任意一种绝缘材料。
在一些实施例中，所述第一导热金属材料与所述第二导热金属材料相同或不同；
所述第一导热金属材料和所述第二导热金属材料至少包括以下任意一种：钨、钴、铜、铝、金或者钽。
在一些实施例中，所述硅通孔内至少依次形成有缓冲层、阻挡层和导电柱；
所述刻蚀所述硅通孔周围的所述介质层，形成第一刻蚀环，包括：
采用干法刻蚀工艺或者湿法刻蚀工艺，刻蚀所述硅通孔周围的所述介质层，保留位于所述硅通孔中的所述缓冲层、所述阻挡层和所述导电柱，形成所述第一刻蚀环。
第三方面，本申请实施例提供一种半导体结构，包括：硅通孔和散热结构；
其中，所述硅通孔贯穿硅衬底和位于所述硅衬底表面的介质层；
所述散热结构形成于所述硅通孔周围的所述介质层中，且所述散热结构与所述硅通孔接触。
本申请实施例提供的散热结构、散热结构的形成方法及半导体结构，其中，散热结构包括：第一散热环和第二散热环；第一散热环形成于硅通孔周围的介质层中，且第一散热环与硅通孔接触；第二散热环形成于第一散热环的周围，且第二散热环与第一散热环接触，第二散热环的内部具有一散热空隙；由于硅通孔的外围具有包括第一散热环和第二散热环的散热结构，如此，能够使得硅通孔产生的热量散发至芯片外部，提高了硅通孔的可靠性和稳定性。
附图说明
在附图(其不一定是按比例绘制的)中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。
图1为本申请实施例提供的散热结构的形成方法的一种可选的流程示意图；
图2a～2l为本申请实施例提供的形成散热结构的流程图；
图3为本申请实施例提供的散热结构的一种可选的结构示意图；
图4为本申请实施例提供的半导体结构的一种可选的结构示意图；
附图标记说明如下：
301/405/603—硅衬底；302/404/604—介质层；303/403/601—硅通孔；3011—浅沟槽隔离；3012—有源区；304—第一刻蚀环；341/401/6021—第一散热环；305/306/307—第二刻蚀环；351/361/371—封口；352/362/372/402/6022—第二散热环；4021—散热空隙；60—半导体结构；602—散热结构；M—第二导热金属材料。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对发明的具体技术方案做进一步详细描述。以下实施例用于说明本申请，但不用来限制本申请的范围。
基于相关技术中存在的问题，本申请实施例提供一种散热结构的形成方法，在硅通孔周围沉积导热金属颗粒，然后多次沉积导热金属形成相连的镂空金属环，利用金属的高导热性，使TSV产生的热量能够散发出去，有效解决了硅通孔的散热困难问题。本申请实施例中，硅通孔产生的热量通过金属传导，金属之间形成的镂空结构，具有较大的比表面积，有利于散热，且镂空金属之间充满空气，空气具有极低的介电常数，能够改善硅通孔的MOS电容引起的信号失真和漏电流，减小芯片的静态功耗。另外，由于本申请实施例所形成散热结构为梯状结构的散热环，不仅有利于热量向上散发，还可以有效减少占用有源区的面积，避免对硅通孔周围器件的应力影响以及温度影响，有效提升散热效率。
图1为本申请实施例提供的散热结构的形成方法的一种可选的流程示意图，如图1所示，所述方法包括以下步骤：
步骤S101、提供一芯片，所述芯片至少包括贯穿硅衬底和介质层的硅通孔。
芯片的内部形成有各种有源器件和电路，用于实现各种功能各样的功能。本申请实施例中，芯片至少包括硅衬底。
硅通孔是形成在芯片内部，且贯穿芯片硅衬底的通孔，硅通孔内部填充有于导电材料，用于实现将芯片正面的信号传输至芯片的背面。
所述硅衬底可以包括处于正面的顶表面以及处于与正面相对的背面的底表面；在忽略硅衬底顶表面和底表面的平整度的情况下，定义垂直硅衬底顶表面和底表面的方向，即硅衬底的厚度方向为第一方向。在硅衬底顶表面和底表面内(即硅衬底所在的平面)，定义任意一个方向为第二方向。这里，所述第一方向垂直于所述第二方向。本申请实施例中，定义所述第一方向为X轴方向，定义所述第二方向为Y轴方向。
所述介质层形成于硅衬底的表面，用于保护硅衬底。本申请实施例中，所述介质层可以是SiO2层或者其它绝缘材料层。
步骤S102、在所述介质层中的所述硅通孔周围，形成所述散热结构的第一散热环。
其中，所述第一散热环与所述硅通孔接触。
本申请实施例中，所述第一散热环可以贯穿介质层，也可以不贯穿介质层，即所述第一散热环在所述第一方向上的尺寸小于或者等于所述介质层在所述第一方向上的尺寸。所述第一散热环中填充有导热金属材料，利用金属材料的高导热性，使得硅通孔产生的热量散热出去。
步骤S103、在所述第一散热环的周围，形成所述散热结构的第二散热环。
其中，所述第二散热环与所述第一散热环接触，且所述第二散热环的内部具有一散热空隙；所述第二散热环在第一方向上的尺寸小于所述第一散热环在所述第一方向上的尺寸；所述第一方向为所述硅衬底的厚度方向。
本申请实施例中，由于所述第二散热环在第一方向上的尺寸小于所述第一散热环在第一方向上的尺寸，所以，所述第一散热环和所述第二散热环构成台阶状的散热结构。
需要说明的是，本申请实施例中，所述第二散热环的数量可以是一个，也可以是至少两个。当所述散热结构包括至少两个散热环时，任意相邻两个第二散热环相互接触。且沿所述硅通孔的中心向外延伸，所述至少两个第二散热环在所述第一方向上的尺寸依次减小。
本申请实施例中，由于所述硅通孔形成于硅衬底的禁用区(Keep-Out-Zone，KOZ)，因此，所述散热结构也形成于硅衬底的禁用区。
本申请实施例提供的散热结构的形成方法，由于硅通孔的外围形成有包括第一散热环和第二散热环的散热结构，如此，能够使得硅通孔产生的热量散发至芯片外部，提高了硅通孔的可靠性和稳定性。
图2a～2l为本申请实施例提供的形成散热结构的流程示意图，接下来请参考图2a～2l对本申请实施例提供的散热结构的形成方法进一步地详细说明。
首先，可以参考图2a，执行步骤S101、提供一芯片，所述芯片至少包括贯穿硅衬底和介质层的硅通孔。
如图2a所示，所述芯片至少包括贯穿硅衬底301和介质层302的硅通孔303，其中，介质层302位于硅衬底301的表面，硅衬底301包括多个通过浅沟槽隔离(Shallow TrenchIsolation，STI)3011隔离的有源区3012。
在一些实施例中，所述硅通孔303可以通过以下步骤形成：
提供硅衬底以及位于衬底上表面的介质层；
刻蚀所述介质层和所述硅衬底以在所述硅衬底中形成盲孔结构，并在所述盲孔结构内依次形成缓冲层、阻挡层、导电柱；
减薄所述硅衬底底部使得所述盲孔结构贯穿所述衬底，形成所述硅通孔，其中，在所述导电柱的顶部形成顶部金属接触层，底部形成底部金属接触层。
在一些实施例中，所述缓冲层例如可以是SiO2，其用于保护硅衬底不被破坏；所述阻挡层的材料可以是金属钽、氮化钽或者氮化钛等，所述阻挡层用于防止后续填充在硅通孔中的导电柱的金属材料的扩散；所述导电柱的金属材料可以是任意一种导电金属，例如，钨(W)、钴(Co)、铜(Cu)、铝(Al)等，例如为铜金属，具体而言，形成铜导电柱例如可以先通过物理气相沉积(Physical Vapor Deposition，PVD)沉积铜籽晶层之后，电镀沉积铜得到，所述硅通孔通过所述导电柱中顶部金属接触层和底部金属接触层提供导电作用。
接下来，可以参考图2b和2c，执行步骤S102、在所述介质层中的所述硅通孔周围，形成所述散热结构的第一散热环。
在一些实施例中，步骤S102可以通过以下步骤实现：
刻蚀所述硅通孔周围的所述介质层，形成第一刻蚀环。
如图2b所示，在硅通孔303的周围形成了第一刻蚀环304，所述第一刻蚀环304与硅通孔303接触，且本申请实施例中，所述第一刻蚀环304贯穿所述介质层302，位于所述硅衬底301中的有源区3012的表面。
本申请实施例中，可以通过干法刻蚀工艺或者湿法刻蚀工艺刻蚀所述硅通孔303周围的所述介质层302，形成第一刻蚀环304。其中，所述干法刻蚀工艺可以是等离子体刻蚀工艺，反应离子刻蚀工艺或者离子铣工艺。
本申请实施例中，在刻蚀所述硅通孔周围的所述介质层，形成所述第一刻蚀环时，保留位于所述硅通孔中的所述缓冲层、所述阻挡层和所述导电柱。
在其它实施例中，在刻蚀所述硅通孔周围的所述介质层，形成所述第一刻蚀环时，也可以去除介质层中的硅通孔中的缓冲层，保留位于所述介质层中的硅通孔中的阻挡层和导电柱，并保留位于硅衬底中的硅通孔中的缓冲层、阻挡层和导电柱。
本申请实施例中，通过在所述第一刻蚀环中旋涂填充第一导热金属材料，形成所述散热结构的所述第一散热环。
在其它实施例中，还可以通过化学气相沉积(Chemical Vapor Deposition，CVD)、PVD、原子层沉积(Atomic Layer Deposition，ALD)或者任意一种合适的沉积工艺填充所述第一导热金属材料。所述第一导热金属材料可以是W、Co、Cu、Al、金(Au)或者钽(Ta)。
如图2c所示，在第一刻蚀环304中填充，例如可以旋涂第一导热金属材料，形成所述第一散热环341，所述第一散热环341在X轴方向上的尺寸h2等于所述介质层在X轴方向上的尺寸h1，此时，所述第一散热环341环绕位于介质层302上的硅通孔303，从而通过具有良好的致密性和均匀性的旋涂的导热金属，最大程度地保证了散热性效果，以及实现了良好的散热的均匀性。此外，基于保证散热效果的观点，所述第一散热环341的在Y轴方向上的尺寸可以为0.1微米至2微米，例如为1.5微米。
接下来，可以参考图2d至2l，执行步骤S103、在所述第一散热环的周围，形成所述散热结构的第二散热环。
在一些实施例中，步骤S103可以通过以下步骤实现：
刻蚀所述第一散热环周围的所述介质层，形成第二刻蚀环。
如图2d所示，在第一散热环341的周围刻蚀形成了第二刻蚀环305，所述第二刻蚀环305与第一散热环341接触。所述第二刻蚀环305在X轴方向上的尺寸h3小于所述第一散热环341在X轴方向上的尺寸h2，使得后续形成的第二散热环在X轴方向上具有小于第一散热环341的尺寸，保证了在最外一层散热环具有较小的面积的同时具有良好的散热效果，所述第一散热环和第二散热环之间呈阶梯状，有利于热量向上散发，避免对硅通孔周围底部元器件造成影响，同时还可以降低应力的影响。
在一些实施例中，后续形成的第二散热环在X轴方向上的尺寸比第一散热环的尺寸减少约10％-20％，例如可以减小18％。
采用预设的沉积工艺，在所述第二刻蚀环的侧壁和底部沉积具有预设体积的第二导热金属材料。
本申请实施例中，所述预设的沉积工艺可以是CVD、PVD、ALD或者任意一种合适的沉积工艺。所述第二导热金属材料可以是钨、钴、铜、铝、金或者钽。所述预设体积小于所述第二刻蚀环的总体积，所述预设体积大于或者等于所述第二刻蚀环总体积的10％，且所述预设体积小于或者等于所述第二刻蚀环总体积的70％。本申请实施例中，在第二刻蚀环的底部和侧壁沉积预设体积的导热金属材料，可以形成一个镂空的金属环，有利于散热，且同时兼顾了散热结构的制作成本。如图2e所示，在第二刻蚀环305的侧壁和底部沉积第二刻蚀环总体积的10％-70％的第二导热金属材料M。
在沉积有所述第二导热金属材料的所述第二刻蚀环的顶部形成封口，以形成所述散热结构的第二散热环。
在一些实施例中，所述在沉积有所述第二导热金属材料的所述第二刻蚀环的顶部形成封口，可以包括以下步骤：
采用化学气相沉积工艺沉积，在沉积有所述第二导热金属材料的所述第二刻蚀环的顶部沉积封口材料，形成所述封口。
本申请实施例中，所述封口用于使得第二刻蚀环的顶部封闭，所述封口材料包括任意一种绝缘材料，例如，SiO2。
如图2f所示，在沉积有所述第二导热金属材料的第二刻蚀环305的顶部沉积封口材料，形成封口351，进而形成所述第二散热环352。所述第二散热环352在X轴方向上的尺寸h3小于所述第一散热环341在X轴方向上的尺寸h2。
本申请实施例中，由于在第二刻蚀环中仅仅沉积了预设体积的第二导热金属材料，且预设体积小于第二刻蚀环的总体积，因此，第二刻蚀环的内部形成有一空隙，有利于散热，另外，空隙中具有介质，介质具有较低的介电常数，能够改善硅通孔产生的MOS电容问题。在一些实施例中，所述介质可以是空气。
本申请实施例中，由于第一散热环和第二散热环中填充导热金属材料，硅通孔产生的热量可以通过导热金属材料传导，且导热金属之间形成的镂空结构，具有较大的比表面积，有利于散热。另外，由于第二散热环在第一方向上的尺寸小于第一散热环在第一方向上的尺寸，因此，可以形成梯状结构的散热环，能有效减少占用AA的面积，减少对硅通孔周围器件的应力影响以及温度影响，提升散热效率。
在一些实施例中，第一散热环中的所述第一导热金属材料与所述第二散热环中的所述第二导热金属材料相同或不同。
在一些实施例中，所述散热结构包括至少两个所述第二散热环。本申请实施例中，以所述散热结构包括三个第二散热环为例进行说明。
值得注意的是，上述图2d至2f说明了一个第二散热环(即第一个第二散热环)的形成过程，所述第二刻蚀孔305即为本申请实施例的第一个第二刻蚀孔，所述第二散热环352即为本申请实施例中的第一个第二散热环。
接下来，可以参考图2g至2i说明本申请实施例中的第二个第二散热环的形成过程。所述第二个第二散热环的形成过程包括以下步骤：
刻蚀第一个第二散热环周围的所述介质层，形成第二个第二刻蚀环。
如图2g所示，在第一个第二散热环352的周围刻蚀形成了第二个第二刻蚀环306，所述第二个第二刻蚀环306与第一个第二散热环352相互接触。且形成的第二个第二刻蚀环306在X轴方向上的尺寸h4小于第一个第二散热环352在X轴方向上的尺寸h3。本申请实施例中，第二个第二散热环和第一个第二散热环之间呈阶梯状，有利于热量向上散发，避免对硅通孔周围底部元器件造成影响，同时还可以降低应力的影响。
在一些实施例中，后续形成的第二个第二散热环在X轴方向上的尺寸比第一个第二散热环的尺寸减少约10％-20％，例如可以减小11％。
采用预设的沉积工艺，在第二个第二刻蚀环的侧壁和底部沉积具有预设体积的第二导热金属材料。
如图2h所示，在第二个第二刻蚀环306的侧壁和底部沉积第二刻蚀环总体积的10％-70％的第二导热金属材料M。
本申请实施例中，由于在第二个第二刻蚀环中仅仅沉积了预设体积的第二导热金属材料，且预设体积小于第二刻蚀环的总体积，因此，第二刻蚀环的内部形成有一空隙，有利于散热。
在沉积有所述第二导热金属材料的第二个第二刻蚀环的顶部形成封口，以形成所述散热结构的第二个第二散热环。
本申请实施例中，在第二个第二刻蚀环的顶部形成封口的过程与上述实施例中的在第一个第二刻蚀环的顶部形成封口的过程相同，这里，不再赘述。
如图2i所示，在沉积有所述第二导热金属材料M的第二个第二刻蚀环306的顶部沉积封口材料，形成封口361，进而形成第二个第二散热环362。所述第二个第二散热环362在X轴方向上的尺寸h4小于所述第一个第二散热环352在X轴方向上的尺寸h3。本申请实施例中，第三个第二散热环和第二个第二散热环之间呈阶梯状，有利于热量向上散发，避免对硅通孔周围底部元器件造成影响，同时还可以降低应力的影响。
在一些实施例中，后续形成的第三个第二散热环在X轴方向上的尺寸比第二个第二散热环的尺寸减少约10％-20％，例如可以减小15％。
下面可以参考图2j至2l说明本申请实施例中的第三个第二散热环的形成过程。所述第三个第二散热环的形成过程包括以下步骤：
刻蚀第二个第二散热环周围的所述介质层，形成第三个第二刻蚀环。
本申请实施例中，形成第三个第二刻蚀环的过程与上述实施例中的形成第一个第二刻蚀环的过程相同，这里，不再赘述。
如图2j所示，在第二个第二散热环362的周围刻蚀形成了第三个第二刻蚀环307，所述第三个第二刻蚀环307与第二个第二散热环362相互接触。且形成的第三个第二刻蚀环307在X轴方向上的尺寸h5小于第二个第二散热环362在X轴方向上的尺寸h4。
采用预设的沉积工艺，在第三个第二刻蚀环的侧壁和底部沉积具有预设体积的第二导热金属材料。
本申请实施例中，在第三个第二刻蚀环的中沉积第二导热金属材料的过程与上述实施例中的在第一个第二刻蚀环中沉积第二导热金属材料的过程相同，这里，不再赘述。
如图2k所示，在第三个第二刻蚀环307的侧壁和底部沉积第二刻蚀环总体积的10％-70％的第二导热金属材料M。
本申请实施例中，由于在第三个第二刻蚀环中仅仅沉积了预设体积的第二导热金属材料，且预设体积小于第二刻蚀环的总体积，因此，第二刻蚀环的内部形成有一空隙，有利于散热。
在沉积有所述第二导热金属材料的第三个第二刻蚀环的顶部形成封口，以形成所述散热结构的第三个第二散热环。
本申请实施例中，在第三个第二刻蚀环的顶部形成封口的过程与上述实施例中的在第一个第二刻蚀环的顶部形成封口的过程相同，这里不再赘述。
如图2l所示，在沉积有所述第二导热金属材料M的第三个第二刻蚀环307的顶部沉积封口材料，形成封口371，进而形成第三个第二散热环372。所述第三个第二散热环372在X轴方向上的尺寸h5小于所述第二个第二散热环362在X轴方向上的尺寸h4。
本申请实施例中，所述第二导热金属材料可以是钨、钴、铜或者铝，在第一个第二刻蚀环、第二个第二刻蚀环和第三个第二刻蚀环中填充的第二导热金属材料可以相同也可以不同。
需要说明的是，本申请实施例只是示例性地列举了三个第二刻蚀环，在实际工艺中，所述第二刻蚀环的个数不限于此。
本申请实施例中，由于第三个第二散热环在第一方向上的尺寸小于第二个散热环在第一方向上的尺寸，第二个第二散热环在第一方向上的尺寸小于第一个第二散热环在第一方向上的尺寸，且第一个第二散热环在第一方向上的尺寸小于第一散热环在第一方向上的尺寸，因此，本申请实施例中形成的散热结构呈阶梯状结构，可以有效减少占用有源区的面积，减少对硅通孔周围器件的应力影响以及温度影响，有效提升散热效率。
本申请实施例提供一种镂空硅通孔散热结构，在硅通孔周围沉积导热金属颗粒，然后多次沉积导热金属形成相连的镂空金属环，能够有效解决硅通孔的散热困难问题，硅通孔产生的热量通过金属传导，金属之间形成的镂空结构，具有较大的比表面积利于散热。另一方面，由于散热结构中具有空气间隙，而空气具有极低的介电常数，能够改善硅通孔的MOS电容引起的信号失真和漏电流，减小芯片的静态功耗。
本申请实施例提供一种散热结构，所述散热结构用于使得硅通孔产生的热量能够散发出去。图3为本申请实施例提供的散热结构的一种可选的结构示意图，如图3所示，所述散热结构包括：第一散热环401和第二散热环402。
所述第一散热环401形成于硅通孔403周围的介质层404中，且所述第一散热环401与所述硅通孔403接触。其中，所述硅通孔403贯穿芯片的硅衬底405和位于所述硅衬底表面的所述介质层404。
所述第二散热环402形成于所述第一散热环401的周围，且所述第二散热环402与所述第一散热环401接触；所述第二散热环402的内部具有一散热空隙4021；所述第二散热环在第一方向上的尺寸小于所述第一散热环在所述第一方向上的尺寸；所述第一方向为所述硅衬底的厚度方向。
本申请实施例中，定义所述第一方向为X轴方向，定义垂直于第一方向的第二方向为Y轴方向。
本申请实施例中，所述第一散热环中填充有第一导热金属材料；所述第二散热环中填充有预设体积的第二导电金属材料；所述第一导热金属材料与所述第二导热金属材料相同或不同。
本申请实施例中，所述第二导电金属材料沉积于所述第二散热环的底部和侧壁；所述预设体积小于所述第二散热环的总体积，所述预设体积大于或者等于所述第二散热环总体积的10％，且所述预设体积小于或者等于所述第二散热环总体积的70％。
在一些实施例中，所述第二散热环在第二方向上的尺寸为0.1微米至1微米。其中，所述第二方向垂直于所述第一方向。
本申请实施例中，由于第一散热环和第二散热环中填充导热金属材料，硅通孔产生的热量通过导热金属传导，且导热金属之间形成的镂空结构，具有较大的比表面积，有利于散热。且由于第二散热环在X轴方向上的尺寸小于第一散热环在X轴方向上的尺寸，因此，可以形成梯状结构的散热环，能够有效减少占用AA的面积，减少对硅通孔周围器件的应力影响以及温度影响，提升散热效率。
在一些实施例中，所述散热结构包括至少两个所述第二散热环，且任意相邻两个第二散热环相互接触；沿所述硅通孔的中心向外延伸，所述至少两个第二散热环在X轴的尺寸依次减小。
在一些实施例中，任意两个所述第二散热环在所述第二方向上的尺寸相同或不同。例如，当所述散热结构包括两个第二散热环时，第一个第二散热环在Y轴方向上的尺寸可以为0.5微米，第二个第二散热环在Y轴方向上的尺寸可以为0.5微米，或者，第二个第二散热环在Y轴方向上的尺寸也可以为0.8微米。
在一些实施例中，所述第一散热环与相邻的第二散热环在所述第一方向的第一尺寸差值，与任意相邻两个第二散热环在所述第一方向上的第二尺寸差值相同或不同；任意相邻两个第二散热环在所述第一方向上的尺寸差值相同或不同。
本申请实施例中散热结构与上述实施例中的散热结构的形成方法类似，对于本申请实施例未详尽披露的技术特征，请参照上述实施例进行理解，这里，不再赘述。
本申请实施例提供的散热结构，由于所述散热结构镂空的金属环，因此能够有效解决硅通孔的散热困难问题，硅通孔产生的热量通过导热金属传导，导热金属之间形成的镂空结构，具有较大的比表面积利于散热。另一方面，由于本申请实施例的散热结构中具有空气间隙，而空气具有极低的介电常数，能够改善硅通孔的MOS电容引起的信号失真和漏电流，减小芯片的静态功耗。
除此之外，本申请实施例还提供一种半导体结构，图4为本申请实施例提供的半导体结构的一种可选的结构示意图，如图4所示，所述半导体结构60包括：硅通孔601和散热结构602。
所述硅通孔601贯穿硅衬底603和位于所述硅衬底表面的介质层604。
所述散热结构602形成于所述硅通孔601周围的所述介质层中，且所述散热结构602与所述硅通孔601接触。
本申请实施例中，所述散热结构用于对硅通孔产生的热量进行散热处理。
在一些实施例中，所述散热结构包括第一散热环6021和至少一个第二散热环6022。所述第一散热环与所述硅通孔接触，所述第二散热环与所述第一散热环接触，且所述第二散热环的内部具有一散热空隙；所述第二散热环在第一方向上的尺寸小于所述第一散热环在所述第一方向上的尺寸；所述第一方向为所述硅衬底的厚度方向。
在一些实施例中，任意相邻两个第二散热环相互接触；沿所述硅通孔的中心向外延伸，所述至少两个第二散热环在所述第一方向上的尺寸依次减小。
本申请实施例提供的半导体结构中的散热结构与上述实施例中的散热结构或散热结构的形成方法类似，对于本申请实施例未详尽披露的技术特征，请参照上述实施例进行理解，这里，不再赘述。
本申请实施例提供的半导体结构包括位于硅通孔外侧的散热结构，通过散热结构可以对硅通孔产生的热量进行散热处理，在提高硅通孔的可靠性和稳定性的同时，提高了半导体结构的电性能。
在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过非目标的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合。
本申请所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (15)
1.一种散热结构，其特征在于，包括：第一散热环和第二散热环；
所述第一散热环形成于硅通孔周围的介质层中，且所述第一散热环与所述硅通孔接触；其中，所述硅通孔贯穿芯片的硅衬底和位于所述硅衬底表面的所述介质层；
所述第二散热环形成于所述第一散热环的周围，且所述第二散热环与所述第一散热环接触；所述第二散热环的内部具有一散热空隙；所述第二散热环在第一方向上的尺寸小于所述第一散热环在所述第一方向上的尺寸；所述第一方向为所述硅衬底的厚度方向。
2.根据权利要求1所述的散热结构，其特征在于，所述散热结构包括至少两个所述第二散热环，且任意相邻两个第二散热环相互接触；
沿所述硅通孔的中心向外延伸，所述至少两个第二散热环在所述第一方向上的尺寸依次减小。
3.根据权利要求2所述的散热结构，其特征在于，所述第一散热环中填充有第一导热金属材料；所述第二散热环中填充有预设体积的第二导电金属材料；
所述第一导热金属材料与所述第二导热金属材料相同或不同。
4.根据权利要求3所述的散热结构，其特征在于，所述第二导电金属材料沉积于所述第二散热环的底部和侧壁；
所述预设体积大于或者等于所述第二散热环总体积的10％，且所述预设体积小于或者等于所述第二散热环总体积的70％。
5.根据权利要求2至4任一项所述的散热结构，其特征在于，所述第二散热环在第二方向上的尺寸为0.1微米至1微米；
任意两个所述第二散热环在所述第二方向上的尺寸相同或不同；其中，所述第二方向垂直于所述第一方向。
6.根据权利要求2至4任一项所述的散热结构，其特征在于，所述第一散热环与相邻的第二散热环在所述第一方向的第一尺寸差值，与任意相邻两个第二散热环在所述第一方向上的第二尺寸差值相同或不同；
任意相邻两个第二散热环在所述第一方向上的尺寸差值相同或不同。
7.一种散热结构的形成方法，其特征在于，所述方法包括：
提供一芯片，所述芯片至少包括贯穿硅衬底和介质层的硅通孔；
在所述介质层中的所述硅通孔周围，形成所述散热结构的第一散热环；其中，所述第一散热环与所述硅通孔接触；
在所述第一散热环的周围，形成所述散热结构的第二散热环；其中，所述第二散热环与所述第一散热环接触，且所述第二散热环的内部具有一散热空隙；所述第二散热环在第一方向上的尺寸小于所述第一散热环在所述第一方向上的尺寸；所述第一方向为所述硅衬底的厚度方向。
8.根据权利要求7所述的散热结构的形成方法，其特征在于，所述散热结构包括至少两个所述第二散热环，且任意相邻两个第二散热环相互接触；
沿所述硅通孔的中心向外延伸，所述至少两个第二散热环在所述第一方向上的尺寸依次减小。
9.根据权利要求7所述的散热结构的形成方法，其特征在于，所述在所述介质层中的所述硅通孔周围，形成所述散热结构的第一散热环，包括：
刻蚀所述硅通孔周围的所述介质层，形成第一刻蚀环；其中，所述第一刻蚀环与所述硅通孔接触；
在所述第一刻蚀环中填充第一导热金属材料，形成所述散热结构的所述第一散热环。
10.根据权利要求9所述的散热结构的形成方法，其特征在于，所述在所述第一散热环的周围，形成所述散热结构的第二散热环，包括：
刻蚀所述第一散热环周围的所述介质层，形成第二刻蚀环；其中，所述第二刻蚀环与所述第一散热环接触；
采用预设的沉积工艺，在所述第二刻蚀环的侧壁和底部沉积具有预设体积的第二导热金属材料；
在沉积有所述第二导热金属材料的所述第二刻蚀环的顶部形成封口，以形成所述散热结构的第二散热环。
11.根据权利要求10所述的散热结构的形成方法，其特征在于，所述预设体积大于或者等于所述第二刻蚀环总体积的10％，且所述预设体积小于或者等于所述第二刻蚀环总体积的70％；
所述预设的沉积工艺包括化学气相沉积工艺或者物理气相沉积工艺。
12.根据权利要求10所述的散热结构的形成方法，其特征在于，所述在沉积有所述第二导热金属材料的所述第二刻蚀环的顶部形成封口，包括：
采用化学气相沉积工艺沉积，在沉积有所述第二导热金属材料的所述第二刻蚀环的顶部沉积封口材料，形成所述封口；
其中，所述封口材料包括任意一种绝缘材料。
13.根据权利要求10至12任一项所述的散热结构的形成方法，其特征在于，所述第一导热金属材料与所述第二导热金属材料相同或不同；
所述第一导热金属材料和所述第二导热金属材料至少包括以下任意一种：钨、钴、铜、铝、金或者钽。
14.根据权利要求9所述的散热结构的形成方法，其特征在于，所述硅通孔内至少依次形成有缓冲层、阻挡层和导电柱；
所述刻蚀所述硅通孔周围的所述介质层，形成第一刻蚀环，包括：
采用干法刻蚀工艺或者湿法刻蚀工艺，刻蚀所述硅通孔周围的所述介质层，保留位于所述硅通孔中的所述缓冲层、所述阻挡层和所述导电柱，形成所述第一刻蚀环。
15.一种半导体结构，其特征在于，所述半导体结构至少包括硅通孔和权利要求1至6任一项所述的散热结构；
其中，所述硅通孔贯穿硅衬底和位于所述硅衬底表面的介质层；
所述散热结构形成于所述硅通孔周围的所述介质层中，且所述散热结构与所述硅通孔接触。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110766667.2A CN115602643A (zh) | 2021-07-07 | 2021-07-07 | 散热结构、散热结构的形成方法及半导体结构 |
| EP21949001.8A EP4258344A1 (en) | 2021-07-07 | 2021-09-07 | Heat dissipation structure, forming method for heat dissipation structure, and semiconductor structure |
| PCT/CN2021/117052 WO2023279512A1 (zh) | 2021-07-07 | 2021-09-07 | 散热结构、散热结构的形成方法及半导体结构 |
| US17/669,514 US20230011284A1 (en) | 2021-07-07 | 2022-02-11 | Heat dissipation structure, method for forming heat dissipation structure, and semiconductor structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110766667.2A CN115602643A (zh) | 2021-07-07 | 2021-07-07 | 散热结构、散热结构的形成方法及半导体结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115602643A true CN115602643A (zh) | 2023-01-13 |
Family
ID=84801222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110766667.2A Pending CN115602643A (zh) | 2021-07-07 | 2021-07-07 | 散热结构、散热结构的形成方法及半导体结构 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115602643A (zh) |
| WO (1) | WO2023279512A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116259606B (zh) * | 2023-05-15 | 2023-08-11 | 之江实验室 | Tsv结构及其制备方法 |
| CN116435258B (zh) * | 2023-06-13 | 2023-09-26 | 中诚华隆计算机技术有限公司 | 一种芯片的封装方法及其封装结构 |
| CN116864467A (zh) * | 2023-08-04 | 2023-10-10 | 毫厘机电(苏州)有限公司 | 一种芯片散热装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2335117Y (zh) * | 1997-12-30 | 1999-08-25 | 乃兴企业股份有限公司 | 具有大量导热与快速散热功能的散热片 |
| CN104201165B (zh) * | 2014-09-15 | 2017-02-15 | 西安理工大学 | 一种双环硅通孔结构及其制造方法 |
| US9318376B1 (en) * | 2014-12-15 | 2016-04-19 | Freescale Semiconductor, Inc. | Through substrate via with diffused conductive component |
| CN105206421B (zh) * | 2015-10-15 | 2017-12-12 | 西安电子科技大学 | 一种采用硅通孔构成的三维集成电容器及其制造方法 |
| CN205081112U (zh) * | 2015-11-16 | 2016-03-09 | 枣庄汉旗通讯科技有限公司 | 一种具有散热功能的集成电路基底 |
| CN109545763A (zh) * | 2018-10-31 | 2019-03-29 | 西安理工大学 | 一种采用tsv和rdl的三维集成电路散热系统 |
-
2021
- 2021-07-07 CN CN202110766667.2A patent/CN115602643A/zh active Pending
- 2021-09-07 WO PCT/CN2021/117052 patent/WO2023279512A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023279512A1 (zh) | 2023-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115602643A (zh) | 散热结构、散热结构的形成方法及半导体结构 | |
| CN101410969B (zh) | 具有高q晶片背面电容器的半导体集成电路器件 | |
| US8198174B2 (en) | Air channel interconnects for 3-D integration | |
| US8169059B2 (en) | On-chip RF shields with through substrate conductors | |
| US7029951B2 (en) | Cooling system for a semiconductor device and method of fabricating same | |
| US5031072A (en) | Baseboard for orthogonal chip mount | |
| US7884016B2 (en) | Liner materials and related processes for 3-D integration | |
| JP5682897B2 (ja) | 基板を含む半導体ウェハの一部分内にビアを形成するための方法および基板を含む半導体ウェハの一部分内に形成されるビア構造体 | |
| US20120025388A1 (en) | Three-dimensional integrated circuit structure having improved power and thermal management | |
| JP2010538465A (ja) | 電気相互接続および熱管理のための構造およびプロセス | |
| CN103367285B (zh) | 一种通孔结构及其制作方法 | |
| JP2015536563A (ja) | 犠牲プラグを用いた基板貫通ビアの形成に係るデバイス、システム、および方法 | |
| JP2014526149A (ja) | 低応力ビア | |
| CN104347492A (zh) | 具有高深宽比的通孔结构及多晶片互联的制造方法 | |
| CN102364671A (zh) | 制造硅通孔的方法 | |
| US20130249047A1 (en) | Through silicon via structure and method for fabricating the same | |
| CN111834306A (zh) | 半导体装置和包括该半导体装置的电子设备 | |
| TW201442190A (zh) | 散熱中介層的方法與結構 | |
| CN102569227B (zh) | 集成电路散热系统及制作方法 | |
| KR20220140641A (ko) | 반도체 장치 및 제조 방법, 3차원 집적 회로 | |
| US10615248B1 (en) | On-die capacitor for a VLSI chip with backside metal plates | |
| EP4184573A1 (en) | Multichip stacked package, electronic device, and manufacturing method | |
| CN209401619U (zh) | 半导体器件 | |
| WO2022205704A1 (zh) | 半导体结构及其形成方法、堆叠结构 | |
| US20230011284A1 (en) | Heat dissipation structure, method for forming heat dissipation structure, and semiconductor structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |