JP2014526149A - 低応力ビア - Google Patents
低応力ビア Download PDFInfo
- Publication number
- JP2014526149A JP2014526149A JP2014522989A JP2014522989A JP2014526149A JP 2014526149 A JP2014526149 A JP 2014526149A JP 2014522989 A JP2014522989 A JP 2014522989A JP 2014522989 A JP2014522989 A JP 2014522989A JP 2014526149 A JP2014526149 A JP 2014526149A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- metal layer
- opening
- substrate
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 452
- 239000002184 metal Substances 0.000 claims abstract description 452
- 239000000758 substrate Substances 0.000 claims abstract description 152
- 238000000034 method Methods 0.000 claims description 90
- 230000004888 barrier function Effects 0.000 claims description 71
- 239000004065 semiconductor Substances 0.000 claims description 55
- 239000000463 material Substances 0.000 claims description 45
- 230000008569 process Effects 0.000 claims description 39
- 238000004519 manufacturing process Methods 0.000 claims description 30
- 229910045601 alloy Inorganic materials 0.000 claims description 22
- 239000000956 alloy Substances 0.000 claims description 22
- 230000007704 transition Effects 0.000 claims description 22
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 18
- 239000011248 coating agent Substances 0.000 claims description 15
- 238000000576 coating method Methods 0.000 claims description 15
- 238000007747 plating Methods 0.000 claims description 15
- 239000002657 fibrous material Substances 0.000 claims description 14
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 12
- 239000010936 titanium Substances 0.000 claims description 12
- 229910052719 titanium Inorganic materials 0.000 claims description 12
- 239000006261 foam material Substances 0.000 claims description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 10
- 229910052759 nickel Inorganic materials 0.000 claims description 10
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 10
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- 239000010937 tungsten Substances 0.000 claims description 10
- 239000011521 glass Substances 0.000 claims description 8
- 239000000919 ceramic Substances 0.000 claims description 7
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 239000011733 molybdenum Substances 0.000 claims description 6
- 229910001096 P alloy Inorganic materials 0.000 claims description 4
- SIBIBHIFKSKVRR-UHFFFAOYSA-N phosphanylidynecobalt Chemical compound [Co]#P SIBIBHIFKSKVRR-UHFFFAOYSA-N 0.000 claims description 4
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims description 3
- MOWMLACGTDMJRV-UHFFFAOYSA-N nickel tungsten Chemical compound [Ni].[W] MOWMLACGTDMJRV-UHFFFAOYSA-N 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- 229910001080 W alloy Inorganic materials 0.000 claims description 2
- OFNHPGDEEMZPFG-UHFFFAOYSA-N phosphanylidynenickel Chemical compound [P].[Ni] OFNHPGDEEMZPFG-UHFFFAOYSA-N 0.000 claims description 2
- 238000009499 grossing Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 301
- 239000003989 dielectric material Substances 0.000 description 23
- 230000008021 deposition Effects 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 10
- 239000004020 conductor Substances 0.000 description 9
- 238000001652 electrophoretic deposition Methods 0.000 description 7
- 238000004377 microelectronic Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- 238000002161 passivation Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 239000002243 precursor Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- -1 for example Substances 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000010297 mechanical methods and process Methods 0.000 description 2
- 238000003701 mechanical milling Methods 0.000 description 2
- 230000005226 mechanical processes and functions Effects 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000003801 milling Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- HWEYZGSCHQNNEH-UHFFFAOYSA-N silicon tantalum Chemical compound [Si].[Ta] HWEYZGSCHQNNEH-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- WNEODWDFDXWOLU-QHCPKHFHSA-N 3-[3-(hydroxymethyl)-4-[1-methyl-5-[[5-[(2s)-2-methyl-4-(oxetan-3-yl)piperazin-1-yl]pyridin-2-yl]amino]-6-oxopyridin-3-yl]pyridin-2-yl]-7,7-dimethyl-1,2,6,8-tetrahydrocyclopenta[3,4]pyrrolo[3,5-b]pyrazin-4-one Chemical compound C([C@@H](N(CC1)C=2C=NC(NC=3C(N(C)C=C(C=3)C=3C(=C(N4C(C5=CC=6CC(C)(C)CC=6N5CC4)=O)N=CC=3)CO)=O)=CC=2)C)N1C1COC1 WNEODWDFDXWOLU-QHCPKHFHSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910000531 Co alloy Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 208000031481 Pathologic Constriction Diseases 0.000 description 1
- 241000237503 Pectinidae Species 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- FEBFYWHXKVOHDI-UHFFFAOYSA-N [Co].[P][W] Chemical compound [Co].[P][W] FEBFYWHXKVOHDI-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000708 deep reactive-ion etching Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 239000000374 eutectic mixture Substances 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 229920000307 polymer substrate Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 230000001603 reducing effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 235000020637 scallop Nutrition 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 208000037804 stenosis Diseases 0.000 description 1
- 230000036262 stenosis Effects 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
- H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/10135—Alignment aids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
本出願は、2011年7月29日に出願された米国特許出願第13/193,814号の継続出願であり、同文献の開示は本明細書において参照により援用されている。
Claims (61)
- 構成要素であって、
前面及び前記前面から隔った裏面を有する基板であって、10ppm/℃未満の熱膨張係数(CTE)を有する、基板と、
前記裏面から前記前面に向かって延在する開口部であって、前記前面及び裏面の間の内面を画定する、開口部と、
前記開口部内部に延在する導電ビアであって、前記内面の上方に重なる第1金属層、及び前記第1金属層の上方に重なり、前記第1金属層と電気的に結合された第2金属領域であって、前記第1金属層のCTEよりも大きいCTEを有する、第2金属領域を含む、導電ビアと、
を含み、
前記導電ビアは、前記導電ビアの直径にわたって、前記第2金属領域の前記CTEの80%未満である実効CTEを有する、
構成要素。 - 構成要素であって、
前面及び前記前面から隔った裏面を有する基板であって、10ppm/℃未満のCTEを有する材料から本質的になる、基板と、
前記材料を貫いて前記裏面から前記前面に向かって延在する開口部であって、前記前面及び裏面の間の内面を画定する、開口部と、
前記開口部内部に延在する導電ビアであって、前記内面の上方に重なる第1金属層、及び前記第1金属層の上方に重なり、前記第1金属層と電気的に結合された第2金属領域を含む、導電ビアと、
を含み、
前記第1金属層は、前記導電ビアの前記直径の少なくとも10%の厚さを有し、前記第2金属領域のヤング率よりも少なくとも50%大きいヤング率を有する、
構成要素。 - 前記基板が、前記開口部と前記前面又は裏面のうちの少なくとも一方との間の移行面を有し、前記移行面の半径は前記開口部の半径の5%よりも大きい、請求項1又は2に記載の構成要素。
- 前記基板が、半導体材料、セラミック、及びガラスからなる群から選択される材料である、請求項1又は2に記載の構成要素。
- 前記前面において複数の導電要素を更に含み、前記複数の導電要素のうちの少なくとも一部は前記導電ビアの各々と電気的に接続され、前記基板が、前記複数の導電要素のうちの少なくとも一部と電気的に接続された複数の能動半導体デバイスを統合する、請求項1又は2に記載の構成要素。
- 前記第1金属層及び前記第2金属領域のそれぞれが、前記裏面と、前記複数の導電要素のうちの前記1つの導電要素の前記底面との間に延在する、請求項5に記載の構成要素。
- 前記開口部の内面をコーティングする絶縁誘電体層であって、少なくとも前記開口部内部で前記基板から前記導電ビアを分離し、絶縁する絶縁誘電体層を更に含む、請求項1又は2に記載の構成要素。
- 前記第2金属領域の内面をコーティングする絶縁誘電体層を更に含む、請求項1又は2に記載の構成要素。
- 前記第2金属領域が、前記基板の前記前面に平行な横方向において前記導電ビアの直径の最大で80%を占有する、請求項1又は2に記載の構成要素。
- 前記第1金属層が、前記開口部の内面の輪郭に適合する表面を有する、請求項1又は2に記載の構成要素。
- 前記第1金属層が、アルファ−タンタル、タングステン、ニッケル、モリブデン、チタン、タングステン含有合金、チタン含有合金、チタン及びタングステン含有合金、ニッケル含有合金、モリブデン含有合金、コバルト含有合金、チタン含有導電性化合物からなる群から選択される金属である、請求項1又は2に記載の構成要素。
- 前記第2金属領域が、銅及びアルミニウムからなる群から選択される金属である、請求項1又は2に記載の構成要素。
- 前記第1金属層が、平均粒径が50ナノメートル未満である粒構造を有する、請求項1又は2に記載の構成要素。
- 前記第1金属層が、200GPaよりも大きいヤング率を有する、請求項1又は2に記載の構成要素。
- 外部要素との相互接続のために前記裏面において露出した導電コンタクトであって、前記第1金属層及び前記第2金属領域と電気的に接続された導電コンタクトを更に含む、請求項1又は2に記載の構成要素。
- 前記導電コンタクトが、前記第1及び第2金属層の、前記裏面の上方に重なる部分を含む、請求項15に記載の構成要素。
- 前記導電ビアが、前記第1金属層と前記絶縁誘電体層との間に延在する障壁金属層であって、前記第1金属層及び前記第2金属領域の前記金属とは異なる金属である障壁金属層も含む、請求項1又は2に記載の構成要素。
- 前記第1金属層が、前記第2金属領域の軸方向対向面の上方に重なる部分を含む、請求項1又は2に記載の構成要素。
- 前記第1金属層が前記第2金属領域を完全に取り囲む、請求項18に記載の構成要素。
- 前記第2金属領域が多孔性金属で作られ、その内部に空隙を含む、請求項1又は2に記載の構成要素。
- 前記第2金属領域の上面が誘電体層でコーティングされる、請求項20に記載の構成要素。
- 前記第2金属領域が発泡体又は繊維材料内部の開放気泡内部に延在する、請求項1又は2に記載の構成要素。
- 構成要素であって、
前面及び前記前面から隔った裏面を有する基板であって、10ppm/℃未満のCTEを有する材料から本質的になる、基板と、
前記材料を貫いて前記裏面から前記前面に向かって延在する開口部であって、前記前面及び裏面の間の内面を画定する、開口部と、
前記開口部内部に延在する導電ビアであって、前記内面の上方に重なり、内部に閉じ込められた複数の空洞部を有する金属領域を含む、導電ビアと、
を含む、構成要素。 - 前記導電ビアが、前記金属領域と前記内面との間に、前記金属領域の前記金属とは異なる金属である障壁金属層も含む、請求項23に記載の構成要素。
- 前記金属領域が第1金属領域であり、前記障壁金属層が第1障壁金属層であり、前記導電ビアが、前記第1障壁金属層の上方に重なる第2金属層、及び前記第2金属領域と前記第2金属層との間の第3障壁金属層も含む、請求項24に記載の構成要素。
- 前記閉じ込められた空洞部が、1ミクロンよりも大きい平均直径を有する、請求項23に記載の構成要素。
- 外部要素との相互接続のために前記裏面において露出した導電コンタクトであって、前記金属領域と電気的に接続される導電コンタクトを更に含む、請求項23に記載の構成要素。
- 前記開口部の内面をコーティングする絶縁誘電体層であって、少なくとも前記開口部内部で前記基板から前記導電ビアを分離し、絶縁する絶縁誘電体層を更に含む、請求項23に記載の構成要素。
- 構成要素であって、
前面及び前記前面から隔った裏面を有する基板であって、その内部に、前記前面に隣接し、前記前面から第1距離だけ前記基板内へ延在する複数の能動半導体デバイスを統合し、10ppm/℃未満のCTE、及び前記前面において露出した複数の導電パッドを有する、基板と、
前記基板を貫いて前記裏面から、少なくとも、前記導電パッドのうちの1つの導電パッドの底面まで延在する開口部と、
前記開口部内部に延在し、前記導電パッドのうちの前記1つの導電パッドと電気的に接続された導電ビアであって、14ppm/℃よりも大きいCTEを有する金属である金属領域を含む、導電ビアと、
を含み、
前記導電ビアは、前記前面から第2距離延在する凹部であって、前記第2距離は前記第1距離以上であり、前記凹部は、前記導電ビアの直径よりも小さい最大直径を有する、凹部を有する、
構成要素。 - 前記凹部が、前記基板の前記前面に平行な横方向において、前記横方向で前記開口部の直径の少なくとも50%である最大直径を有する、請求項29に記載の構成要素。
- 前記第2距離が0.2〜10ミクロンである、請求項29に記載の構成要素。
- 前記凹部の露出面が、前記導電ビアの前記金属とは異なる材料である障壁層でコーティングされる、請求項29に記載の構成要素。
- 前記障壁層が、コバルト−リン合金、ニッケル−リン合金、及びニッケル−タングステン合金からなる群から選択される金属である、請求項32に記載の構成要素。
- 請求項1、2、23、及び29のいずれか一項に記載の構造体と、前記構造体に電気的に接続される1つ以上の他の電子構成要素とを備える、システム。
- ハウジングを更に備え、前記構造体及び前記他の電子構成要素が、前記ハウジングに実装される、請求項34に記載のシステム。
- 構成要素の製造方法であって、
基板の裏面から、前記裏面から隔った前記基板の前面に向かって延在する開口部を形成する工程であって、前記開口部は前記前面及び裏面の間の内面を画定し、前記基板は、10ppm/℃未満のCTEを有する材料から本質的になる、工程と、
導電ビアを形成する工程であって、前記開口部の前記内面の上方に重なる第1金属層を形成する工程、及び前記第1金属層の上方に重なり、前記第1金属層と電気的に結合された第2金属領域であって、前記第1金属層のCTEよりも大きいCTEを有する第2金属領域を形成する工程を含む、工程と、
を含み、
前記導電ビアは、前記導電ビアの直径にわたって、前記第2金属領域の前記CTEの80%未満である実効CTEを有する、
方法。 - 構成要素の製造方法であって、
基板の裏面から、前記裏面から隔った前記基板の前面に向かって延在する開口部を形成する工程であって、前記開口部は前記前面及び裏面の間の内面を画定し、前記基板は、10ppm/℃未満のCTEを有する材料から本質的になる、工程と、
導電ビアを形成する工程であって、前記開口部の前記内面の上方に重なる第1金属層を形成する工程、及び前記第1金属層の上方に重なり、前記第1金属層と電気的に結合された第2金属領域を形成する工程を含む、工程と、
を含み、
前記第1金属層は、前記導電ビアの前記直径の少なくとも10%の厚さを有し、前記第2金属領域の前記ヤング率よりも少なくとも50%大きいヤング率を有する、
方法。 - 前記開口部を形成する工程が、初期内面を作り出す第1異方性エッチングプロセス、及び前記初期内面を、前記内面になるように平滑化する第2プロセスを実行する工程を含み、前記第1異方性エッチングプロセス及び前記第2プロセスは、前記開口部と前記前面又は裏面のうちの少なくとも一方との間の移行面を作り出し、前記移行面の半径は前記開口部の半径の5%よりも大きい、請求項36又は37に記載の方法。
- 前記基板が前記前面において複数の導電要素を更に含み、前記複数の導電要素のうちの少なくとも1つは前記導電ビアと電気的に接続され、前記基板が、前記複数の導電要素のうちの少なくとも一部と電気的に接続された複数の能動半導体デバイスを統合する、請求項36又は37に記載の方法。
- 前記第1金属層が、前記複数の導電要素のうちの1つの導電要素の底面と接触するように形成される、請求項39に記載の方法。
- 前記導電ビアを形成する前に、前記開口部の内面をコーティングする絶縁誘電体層を堆積させる工程であって、前記誘電体層は、少なくとも前記開口部内部で前記基板から前記第1金属層及び前記第2金属領域を分離し、絶縁する、工程を更に含む、請求項36又は37に記載の方法。
- 前記第2金属領域が、前記基板の前記前面に平行な横方向において前記開口部の直径の最大で80%を占有する、請求項36又は37に記載の方法。
- 前記第1金属層が、前記開口部の内面の輪郭に適合する表面を有する、請求項36又は37に記載の方法。
- 外部要素との相互接続のために前記裏面において露出した導電コンタクトを形成する工程であって、前記導電コンタクトは、前記第1金属層及び前記第2金属領域と電気的に接続される、工程を更に含む、請求項36又は37に記載の方法。
- 前記第1金属層を形成する前に、前記絶縁誘電体層の上方に重なる障壁金属層を形成する工程であって、前記障壁金属層は、前記第1金属層及び前記第2金属領域の前記金属とは異なる金属である、工程を更に含み、前記第1金属層は、前記障壁金属層の上方に重なるように形成される、請求項36又は37に記載の方法。
- 前記第1金属層が、前記第2金属領域の軸方向対向面の上方に重なる部分を含む、請求項36又は37に記載の方法。
- 前記第1金属層が前記第2金属領域を完全に取り囲む、請求項46に記載の方法。
- 前記第2金属領域が多孔性金属で作られ、その内部に空隙を含む、請求項36又は37に記載の方法。
- 前記第2金属領域が樹枝状めっきによって形成される、請求項48に記載の方法。
- 前記第2金属領域の上面の上方に重なる誘電体層を堆積させる工程を更に含む、請求項48に記載の方法。
- 前記第2金属領域を形成する前に、前記第1金属層の上方に重なる発泡又は繊維材料を堆積させる工程を更に含み、前記第2金属領域が前記発泡又は繊維材料内部の開放気泡内部に形成される、請求項36に記載の方法。
- 前記第2金属領域を形成した後に、前記発泡又は繊維材料を除去する工程を更に含む、請求項51に記載の方法。
- 構成要素の製造方法であって、
基板の裏面から、前記裏面から隔った前記基板の前面に向かって延在する開口部を形成する工程であって、前記開口部は前記前面及び裏面の間の内面を画定し、前記基板は、10ppm/℃未満のCTEを有する材料から本質的になる、工程と、
前記内面の上方に重なる金属領域を形成する工程を含む、前記開口部内部に導電ビアを形成する工程であって、前記金属領域は、その内部に閉じ込められた空洞部を有する、工程と、
を含む、方法。 - 前記導電ビアを形成する工程が、前記金属領域を形成する前に、前記内面の上方に重なる障壁金属層を形成する工程を更に含み、前記金属領域は、前記障壁金属層の上方に重なるように形成され、前記障壁金属層は、前記金属領域の前記金属とは異なる金属である、請求項53に記載の方法。
- 前記金属領域が第1金属領域であり、前記障壁金属層が第1障壁金属層であり、前記導電ビアを形成する工程が、前記第1障壁金属層を形成した後に、前記第1障壁金属層の上方に重なる第2金属層を形成する工程、及び前記第2金属層の上方に重なる第3障壁金属層を形成する工程を更に含み、前記第2金属領域は、前記第3障壁金属層の上方に重なるように形成される、請求項54に記載の方法。
- 外部要素との相互接続のために前記裏面において露出した導電コンタクトを形成する工程であって、前記導電コンタクトは、前記第1金属層及び前記第2金属領域と電気的に接続される、工程を更に含む、請求項53に記載の方法。
- 前記金属領域を形成する前に、前記開口部の内面をコーティングする絶縁誘電体層を形成する工程であって、前記誘電体層は、少なくとも前記開口部内部で前記基板から前記導電ビアを分離し、絶縁する、工程を更に含む、請求項53に記載の方法。
- 構成要素の製造方法であって、
基板の裏面から、少なくとも、前記裏面と反対側の前記基板の前面において露出した複数の導電パッドのうちの1つの導電パッドの底面まで延在する開口部を形成する工程であって、前記基板はその内部に、前記前面に隣接し、前記前面から第1距離だけ前記基板内へ延在する複数の能動半導体デバイスを統合し、前記基板は、10ppm/℃未満のCTEを有する材料から本質的になる、工程と、
前記開口部内部に延在し、前記複数の導電パッドのうちの前記1つの導電パッドと電気的に接続された導電ビアを形成する工程であって、前記導電ビアは、14ppm/℃よりも大きいCTEを有する金属である金属領域を含む、工程と、
前記前面から第2距離延在する凹部を形成する工程であって、前記第2距離は前記第1距離以上であり、前記凹部は、前記導電ビアの直径よりも小さい最大直径を有する、工程と、
を含む、方法。 - 前記凹部が、前記基板の前記前面に平行な横方向において、前記横方向で前記開口部の直径の少なくとも50%である最大直径を有する、請求項58に記載の方法。
- 前記第2距離が0.2〜10ミクロンである、請求項58に記載の方法。
- 前記凹部の露出面をコーティングする障壁層を形成する工程であって、前記障壁層は、前記導電ビアの前記金属とは異なる金属である、工程を更に含む、請求項58に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/193,814 US8816505B2 (en) | 2011-07-29 | 2011-07-29 | Low stress vias |
US13/193,814 | 2011-07-29 | ||
PCT/US2012/048288 WO2013019541A2 (en) | 2011-07-29 | 2012-07-26 | Low-stress vias |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014526149A true JP2014526149A (ja) | 2014-10-02 |
JP2014526149A5 JP2014526149A5 (ja) | 2015-09-10 |
JP6058664B2 JP6058664B2 (ja) | 2017-01-11 |
Family
ID=46634544
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014522989A Active JP6058664B2 (ja) | 2011-07-29 | 2012-07-26 | 低応力ビア |
Country Status (5)
Country | Link |
---|---|
US (4) | US8816505B2 (ja) |
JP (1) | JP6058664B2 (ja) |
KR (1) | KR101928320B1 (ja) |
TW (1) | TWI538147B (ja) |
WO (1) | WO2013019541A2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10756133B2 (en) | 2017-08-17 | 2020-08-25 | Canon Kabushiki Kaisha | Semiconductor device and method of manufacturing semiconductor device |
WO2022249526A1 (ja) * | 2021-05-25 | 2022-12-01 | ソニーセミコンダクタソリューションズ株式会社 | 半導体パッケージおよび電子機器 |
Families Citing this family (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101128063B1 (ko) | 2011-05-03 | 2012-04-23 | 테세라, 인코포레이티드 | 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리 |
US8816505B2 (en) | 2011-07-29 | 2014-08-26 | Tessera, Inc. | Low stress vias |
US8404520B1 (en) | 2011-10-17 | 2013-03-26 | Invensas Corporation | Package-on-package assembly with wire bond vias |
US8835228B2 (en) | 2012-05-22 | 2014-09-16 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
US9502390B2 (en) | 2012-08-03 | 2016-11-22 | Invensas Corporation | BVA interposer |
US9258907B2 (en) | 2012-08-09 | 2016-02-09 | Lockheed Martin Corporation | Conformal 3D non-planar multi-layer circuitry |
KR101975541B1 (ko) * | 2012-09-03 | 2019-05-07 | 에스케이하이닉스 주식회사 | 반도체 메모리 소자의 tsv 구조 및 그 테스트 방법 |
US9076785B2 (en) | 2012-12-11 | 2015-07-07 | Invensas Corporation | Method and structures for via substrate repair and assembly |
US9123780B2 (en) * | 2012-12-19 | 2015-09-01 | Invensas Corporation | Method and structures for heat dissipating interposers |
EP3002744B1 (en) | 2013-03-12 | 2018-10-24 | Arizona Board of Regents, a Body Corporate of the State of Arizona acting for and on behalf of Arizona State University | Image processing of dendritic structures used in tags as physical unclonable function for anti-counterfeiting |
DE102013204337A1 (de) * | 2013-03-13 | 2014-09-18 | Siemens Aktiengesellschaft | Trägerbauteil mit einem Halbleiter-Substrat für elektronische Bauelemente und Verfahren zu dessen Herstellung |
US8772745B1 (en) | 2013-03-14 | 2014-07-08 | Lockheed Martin Corporation | X-ray obscuration film and related techniques |
US9167710B2 (en) | 2013-08-07 | 2015-10-20 | Invensas Corporation | Embedded packaging with preformed vias |
US9832887B2 (en) | 2013-08-07 | 2017-11-28 | Invensas Corporation | Micro mechanical anchor for 3D architecture |
US9583456B2 (en) | 2013-11-22 | 2017-02-28 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
US9583411B2 (en) | 2014-01-17 | 2017-02-28 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
EP2908337A1 (en) | 2014-02-12 | 2015-08-19 | ams AG | Semiconductor device with a thermally stable bump contact on a TSV and method of producing such a semiconductor device |
US10847442B2 (en) * | 2014-02-24 | 2020-11-24 | Micron Technology, Inc. | Interconnect assemblies with through-silicon vias and stress-relief features |
US9596768B2 (en) | 2014-03-04 | 2017-03-14 | Qualcomm Incorporated | Substrate with conductive vias |
US9299572B2 (en) | 2014-03-07 | 2016-03-29 | Invensas Corporation | Thermal vias disposed in a substrate without a liner layer |
US10381326B2 (en) | 2014-05-28 | 2019-08-13 | Invensas Corporation | Structure and method for integrated circuits packaging with increased density |
US20230005834A1 (en) * | 2014-08-18 | 2023-01-05 | Samtec, Inc. | Electrically conductive vias and methods for producing same |
JP2016066705A (ja) * | 2014-09-25 | 2016-04-28 | イビデン株式会社 | プリント配線板およびその製造方法 |
US10123410B2 (en) | 2014-10-10 | 2018-11-06 | Lockheed Martin Corporation | Fine line 3D non-planar conforming circuit |
WO2016073910A1 (en) | 2014-11-07 | 2016-05-12 | Arizona Board Of Regents On Behalf Of Arizona State University | Information coding in dendritic structures and tags |
US9888579B2 (en) | 2015-03-05 | 2018-02-06 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
US9812359B2 (en) | 2015-06-08 | 2017-11-07 | Globalfoundries Inc. | Thru-silicon-via structures |
US10490528B2 (en) | 2015-10-12 | 2019-11-26 | Invensas Corporation | Embedded wire bond wires |
US9490222B1 (en) | 2015-10-12 | 2016-11-08 | Invensas Corporation | Wire bond wires for interference shielding |
US10332854B2 (en) | 2015-10-23 | 2019-06-25 | Invensas Corporation | Anchoring structure of fine pitch bva |
US10181457B2 (en) | 2015-10-26 | 2019-01-15 | Invensas Corporation | Microelectronic package for wafer-level chip scale packaging with fan-out |
US9984992B2 (en) | 2015-12-30 | 2018-05-29 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
US10130302B2 (en) * | 2016-06-29 | 2018-11-20 | International Business Machines Corporation | Via and trench filling using injection molded soldering |
US9935075B2 (en) | 2016-07-29 | 2018-04-03 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
US10049981B2 (en) * | 2016-09-08 | 2018-08-14 | Taiwan Semiconductor Manufacturing Company Ltd. | Through via structure, semiconductor device and manufacturing method thereof |
JP6808460B2 (ja) * | 2016-11-29 | 2021-01-06 | キヤノン株式会社 | 半導体装置及びその製造方法 |
US10299368B2 (en) | 2016-12-21 | 2019-05-21 | Invensas Corporation | Surface integrated waveguides and circuit structures therefor |
US9881867B1 (en) * | 2017-01-19 | 2018-01-30 | Nanya Technology Corporation | Conductive connection structure having stress buffer layer |
US10325839B2 (en) | 2017-04-06 | 2019-06-18 | International Business Machines Corporation | Reduction of stress in via structure |
US10204873B2 (en) * | 2017-05-08 | 2019-02-12 | Infineon Technologies Americas Corp. | Breakable substrate for semiconductor die |
WO2018232402A1 (en) | 2017-06-16 | 2018-12-20 | Arizona Board Of Regents On Behalf Of Arizona State University | Polarized scanning of dendritic identifiers |
US11152294B2 (en) * | 2018-04-09 | 2021-10-19 | Corning Incorporated | Hermetic metallized via with improved reliability |
WO2019210129A1 (en) | 2018-04-26 | 2019-10-31 | Kozicki Michael N | Fabrication of dendritic structures and tags |
US20190357364A1 (en) * | 2018-05-17 | 2019-11-21 | At&S Austria Technologie & Systemtechnik Aktiengesellschaft | Component Carrier With Only Partially Filled Thermal Through-Hole |
WO2020171940A1 (en) | 2019-02-21 | 2020-08-27 | Corning Incorporated | Glass or glass ceramic articles with copper-metallized through holes and processes for making the same |
KR20210088227A (ko) * | 2020-01-06 | 2021-07-14 | 삼성전기주식회사 | 인쇄회로기판 |
KR102423664B1 (ko) * | 2020-12-31 | 2022-07-20 | 엘지디스플레이 주식회사 | 표시모듈, 및 이를 포함하는 표시장치와 전자기기 |
CN115394789A (zh) * | 2022-08-24 | 2022-11-25 | 京东方科技集团股份有限公司 | 显示基板及其制备方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050121768A1 (en) * | 2003-12-05 | 2005-06-09 | International Business Machines Corporation | Silicon chip carrier with conductive through-vias and method for fabricating same |
JP2010003796A (ja) * | 2008-06-19 | 2010-01-07 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
Family Cites Families (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003007370A1 (en) * | 2001-07-12 | 2003-01-23 | Hitachi, Ltd. | Wiring glass substrate and method of manufacturing the wiring glass substrate, conductive paste and semiconductor module used for wiring glass substrate, and method of forming wiring substrate and conductor |
US20030011173A1 (en) * | 2001-07-16 | 2003-01-16 | Shall Harold D. | Folding fishing cart |
US6599778B2 (en) * | 2001-12-19 | 2003-07-29 | International Business Machines Corporation | Chip and wafer integration process using vertical connections |
US6848177B2 (en) * | 2002-03-28 | 2005-02-01 | Intel Corporation | Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme |
US6993840B2 (en) * | 2002-07-18 | 2006-02-07 | Canon Kabushiki Kaisha | Manufacturing method of liquid jet head |
US7060619B2 (en) * | 2003-03-04 | 2006-06-13 | Infineon Technologies Ag | Reduction of the shear stress in copper via's in organic interlayer dielectric material |
JP3891292B2 (ja) | 2003-05-19 | 2007-03-14 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP2004349593A (ja) * | 2003-05-26 | 2004-12-09 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
US8372757B2 (en) * | 2003-10-20 | 2013-02-12 | Novellus Systems, Inc. | Wet etching methods for copper removal and planarization in semiconductor processing |
JP4850392B2 (ja) * | 2004-02-17 | 2012-01-11 | 三洋電機株式会社 | 半導体装置の製造方法 |
JP4387269B2 (ja) * | 2004-08-23 | 2009-12-16 | 株式会社テクニスコ | ビアが形成されたガラス基板及びビアの形成方法 |
US20060043534A1 (en) | 2004-08-26 | 2006-03-02 | Kirby Kyle K | Microfeature dies with porous regions, and associated methods and systems |
US7329948B2 (en) * | 2004-10-15 | 2008-02-12 | International Business Machines Corporation | Microelectronic devices and methods |
US7674726B2 (en) * | 2004-10-15 | 2010-03-09 | Asm International N.V. | Parts for deposition reactors |
JP4443379B2 (ja) * | 2004-10-26 | 2010-03-31 | 三洋電機株式会社 | 半導体装置の製造方法 |
TWI303864B (en) * | 2004-10-26 | 2008-12-01 | Sanyo Electric Co | Semiconductor device and method for making the same |
US7741714B2 (en) | 2004-11-02 | 2010-06-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bond pad structure with stress-buffering layer capping interconnection metal layer |
US20090117336A1 (en) * | 2005-06-01 | 2009-05-07 | Matsushita Electric Industrial Co., Ltd | Circuit board, method for manufacturing such circuit board, and electronic component using such circuit board |
US7402515B2 (en) | 2005-06-28 | 2008-07-22 | Intel Corporation | Method of forming through-silicon vias with stress buffer collars and resulting devices |
US7528006B2 (en) | 2005-06-30 | 2009-05-05 | Intel Corporation | Integrated circuit die containing particle-filled through-silicon metal vias with reduced thermal expansion |
US7262134B2 (en) * | 2005-09-01 | 2007-08-28 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
US7863187B2 (en) * | 2005-09-01 | 2011-01-04 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
JPWO2007029337A1 (ja) * | 2005-09-09 | 2009-03-12 | 富士通株式会社 | データ損失を低減するアドホック系ネットワーク装置 |
US7410884B2 (en) * | 2005-11-21 | 2008-08-12 | Intel Corporation | 3D integrated circuits using thick metal for backside connections and offset bumps |
US7855438B2 (en) | 2006-09-19 | 2010-12-21 | Infineon Technologies Ag | Deep via construction for a semiconductor device |
US20080094455A1 (en) * | 2006-10-20 | 2008-04-24 | Samsung Electronics Co., Ltd. | Inkjet printhead heater and method of manufacture |
EP2135280A2 (en) | 2007-03-05 | 2009-12-23 | Tessera, Inc. | Chips having rear contacts connected by through vias to front contacts |
US7902069B2 (en) * | 2007-08-02 | 2011-03-08 | International Business Machines Corporation | Small area, robust silicon via structure and process |
JP2009094235A (ja) | 2007-10-05 | 2009-04-30 | Fujikura Ltd | 半導体装置及びその製造方法 |
US8486823B2 (en) * | 2008-03-07 | 2013-07-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methods of forming through via |
US20090297879A1 (en) * | 2008-05-12 | 2009-12-03 | Texas Instruments Incorporated | Structure and Method for Reliable Solder Joints |
US20110101531A1 (en) | 2008-05-30 | 2011-05-05 | Nxp B.V. | Thermo-mechanical stress in semiconductor wafers |
JP2010010324A (ja) | 2008-06-26 | 2010-01-14 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
KR100997788B1 (ko) | 2008-06-30 | 2010-12-02 | 주식회사 하이닉스반도체 | 반도체 패키지 |
JP5242282B2 (ja) * | 2008-07-31 | 2013-07-24 | 株式会社東芝 | 半導体装置とその製造方法 |
US8344513B2 (en) * | 2009-03-23 | 2013-01-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Barrier for through-silicon via |
KR20110050957A (ko) | 2009-11-09 | 2011-05-17 | 삼성전자주식회사 | 반도체 소자의 관통 비아 콘택 및 그 형성 방법 |
US20110204517A1 (en) | 2010-02-23 | 2011-08-25 | Qualcomm Incorporated | Semiconductor Device with Vias Having More Than One Material |
US8329575B2 (en) * | 2010-12-22 | 2012-12-11 | Applied Materials, Inc. | Fabrication of through-silicon vias on silicon wafers |
US8723049B2 (en) | 2011-06-09 | 2014-05-13 | Tessera, Inc. | Low-stress TSV design using conductive particles |
US8816505B2 (en) | 2011-07-29 | 2014-08-26 | Tessera, Inc. | Low stress vias |
-
2011
- 2011-07-29 US US13/193,814 patent/US8816505B2/en active Active
-
2012
- 2012-07-26 WO PCT/US2012/048288 patent/WO2013019541A2/en active Application Filing
- 2012-07-26 KR KR1020147005019A patent/KR101928320B1/ko active IP Right Grant
- 2012-07-26 TW TW101127123A patent/TWI538147B/zh active
- 2012-07-26 JP JP2014522989A patent/JP6058664B2/ja active Active
-
2014
- 2014-08-01 US US14/450,109 patent/US9214425B2/en active Active
-
2015
- 2015-07-16 US US14/801,259 patent/US9659858B2/en active Active
-
2017
- 2017-05-17 US US15/597,699 patent/US10283449B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050121768A1 (en) * | 2003-12-05 | 2005-06-09 | International Business Machines Corporation | Silicon chip carrier with conductive through-vias and method for fabricating same |
JP2010003796A (ja) * | 2008-06-19 | 2010-01-07 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10756133B2 (en) | 2017-08-17 | 2020-08-25 | Canon Kabushiki Kaisha | Semiconductor device and method of manufacturing semiconductor device |
WO2022249526A1 (ja) * | 2021-05-25 | 2022-12-01 | ソニーセミコンダクタソリューションズ株式会社 | 半導体パッケージおよび電子機器 |
Also Published As
Publication number | Publication date |
---|---|
WO2013019541A2 (en) | 2013-02-07 |
JP6058664B2 (ja) | 2017-01-11 |
WO2013019541A4 (en) | 2013-05-30 |
TWI538147B (zh) | 2016-06-11 |
KR20140050693A (ko) | 2014-04-29 |
US8816505B2 (en) | 2014-08-26 |
US20130026645A1 (en) | 2013-01-31 |
KR101928320B1 (ko) | 2018-12-12 |
TW201320287A (zh) | 2013-05-16 |
US9214425B2 (en) | 2015-12-15 |
US20170250132A1 (en) | 2017-08-31 |
WO2013019541A3 (en) | 2013-04-18 |
US9659858B2 (en) | 2017-05-23 |
US10283449B2 (en) | 2019-05-07 |
US20140332981A1 (en) | 2014-11-13 |
US20150325498A1 (en) | 2015-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6058664B2 (ja) | 低応力ビア | |
JP6067679B2 (ja) | 多孔質基板内のビア | |
JP6143851B2 (ja) | 応力が低減されたtsv及びインタポーザ構造体 | |
JP5941983B2 (ja) | 導電性粒子を用いた低応力なシリコン貫通ビアのデザイン | |
JP2013533638A (ja) | 裏面コンタクトがビアファースト構造体又はビアミドル構造体で接続された超小型電子素子 | |
TW201240040A (en) | Stacked microelectronic assembly with TSVs formed in stages with plural active chips | |
US20140159249A1 (en) | Method and structures for via substrate repair and assembly |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150724 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160224 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160524 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161207 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6058664 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |