KR20210088227A - 인쇄회로기판 - Google Patents
인쇄회로기판 Download PDFInfo
- Publication number
- KR20210088227A KR20210088227A KR1020200001424A KR20200001424A KR20210088227A KR 20210088227 A KR20210088227 A KR 20210088227A KR 1020200001424 A KR1020200001424 A KR 1020200001424A KR 20200001424 A KR20200001424 A KR 20200001424A KR 20210088227 A KR20210088227 A KR 20210088227A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- metal layer
- circuit board
- printed circuit
- substrate
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 110
- 239000002184 metal Substances 0.000 claims abstract description 110
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 230000000149 penetrating effect Effects 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 28
- 230000007423 decrease Effects 0.000 claims description 3
- 230000035515 penetration Effects 0.000 abstract description 6
- 239000013078 crystal Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 174
- 238000007747 plating Methods 0.000 description 19
- 239000000463 material Substances 0.000 description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 15
- 239000010949 copper Substances 0.000 description 13
- 229920005989 resin Polymers 0.000 description 12
- 239000011347 resin Substances 0.000 description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 239000004020 conductor Substances 0.000 description 10
- 239000010931 gold Substances 0.000 description 10
- 239000010936 titanium Substances 0.000 description 10
- 239000011162 core material Substances 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000011810 insulating material Substances 0.000 description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 239000004332 silver Substances 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 3
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000004744 fabric Substances 0.000 description 3
- 239000011888 foil Substances 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000011256 inorganic filler Substances 0.000 description 3
- 229910003475 inorganic filler Inorganic materials 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229920003192 poly(bis maleimide) Polymers 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229920005992 thermoplastic resin Polymers 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
- H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0344—Electroless sublayer, e.g. Ni, Co, Cd or Ag; Transferred electroless sublayer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/072—Electroless plating, e.g. finish plating or initial plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0723—Electroplating, e.g. finish plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1492—Periodical treatments, e.g. pulse plating of through-holes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 개시는, 제1면, 상기 제1면의 반대 면인 제2면, 및 상기 제1면 및 상기 제2면 사이를 관통하는 관통부를 갖는 기판; 및 상기 관통부의 적어도 일부를 채우는 관통비아; 를 포함하며, 상기 관통비아는 상기 기판의 상기 제1면으로부터 상기 관통부의 내부를 향하는 제1홈부 및 상기 기판의 상기 제2면으로부터 상기 관통부의 내부를 향하는 제2홈부를 갖는 제1금속층을 포함하며, 상기 제1금속층은 서로 다른 평균 결정립 크기를 갖는 제1영역 및 제2영역을 갖는, 인쇄회로기판에 관한 것이다.
Description
본 개시는 인쇄회로기판에 관한 것이다.
두꺼운 코어 기판을 사용하는 경우 또는 다층 기판의 경우, 도전성 물질이 비아홀의 벽을 따라 형성되며 비아홀 내부가 절연 물질로 채워진 비아, 예컨대 PTH(Plated Through hole)를 이용할 수 있다. 그러나, 이 경우 절연 물질의 도입으로 인해 제품의 신뢰성 및 방열 특성이 저감되는 문제가 있다.
또한, 다층 기판의 경우 복수의 비아들을 수직 방향으로 연결한 스택 비아(Stacked via) 또는 스태거드 비아(Staggered via)를 사용하는 것을 고려해볼 수 있다. 그러나, 이 경우에도 공정이 복잡해지고 제조원가가 상승할 뿐 아니라, 비아의 층간 크랙(crack) 및 박리(delamination) 등의 불량이 발생할 수 있는 문제가 있다.
따라서, 두꺼운 코어 기판 또는 다층 기판을 관통하는 관통부에 필드 타입(filled-type)의 비아를 형성하는 것이 바람직하나, 단순한 방법으로 관통부 내부를 충진하도록 도금을 실시하는 경우 보이드(void)가 발생하는 문제가 있다.
본 개시의 여러 목적 중 하나는, 보이드(void) 없는 필드 타입(filled-type)의 관통비아를 포함하는 인쇄회로기판을 제공하는 것이다.
본 개시의 여러 목적 중 다른 하나는, 방열 특성 및 신뢰성이 개선된 인쇄회로기판을 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는, 제1면, 상기 제1면의 반대 면인 제2면, 및 상기 제1면 및 상기 제2면 사이를 관통하는 관통부를 갖는 기판; 및 상기 관통부의 적어도 일부를 채우는 관통비아; 를 포함하며, 상기 관통비아는 상기 기판의 상기 제1면으로부터 상기 관통부의 내부를 향하는 제1홈부 및 상기 기판의 상기 제2면으로부터 상기 관통부의 내부를 향하는 제2홈부를 갖는 제1금속층을 포함하며, 상기 제1금속층은 서로 다른 평균 결정립 크기를 갖는 제1영역 및 제2영역을 갖는, 인쇄회로기판을 제공하는 것이다.
본 개시의 여러 효과 중 일 효과로서, 보이드(void) 없는 필드 타입(filled-type)의 관통비아를 포함하는 인쇄회로기판을 제공할 수 있다.
본 개시의 여러 효과 중 다른 효과로서, 방열 특성 및 신뢰성이 개선된 인쇄회로기판을 제공할 수 있다.
도 1은 일례에 따른 인쇄회로기판(100A)의 제1도금층의 단면도를 개략적으로 나타낸 것이다.
도 2는 일례에 따른 인쇄회로기판(100A)의 단면도를 개략적으로 나타낸 것이다.
도 3은 일례에 따른 인쇄회로기판(100A)의 제1도금층 및 제2도금층의 단면사진이다.
도 4는 다른 일례에 따른 인쇄회로기판(100B)의 단면도를 개략적으로 나타낸 것이다.
도 5는 또 다른 일례에 따른 인쇄회로기판(100C)의 단면도를 개략적으로 나타낸 것이다.
도 6은 또 다른 일례에 따른 인쇄회로기판(100D)의 단면도를 개략적으로 나타낸 것이다.
도 7은 또 다른 일례에 따른 인쇄회로기판(100E)의 단면도를 개략적으로 나타낸 것이다.
도 8은 또 다른 일례에 따른 인쇄회로기판(100F)의 단면도를 개략적으로 나타낸 것이다.
도 2는 일례에 따른 인쇄회로기판(100A)의 단면도를 개략적으로 나타낸 것이다.
도 3은 일례에 따른 인쇄회로기판(100A)의 제1도금층 및 제2도금층의 단면사진이다.
도 4는 다른 일례에 따른 인쇄회로기판(100B)의 단면도를 개략적으로 나타낸 것이다.
도 5는 또 다른 일례에 따른 인쇄회로기판(100C)의 단면도를 개략적으로 나타낸 것이다.
도 6은 또 다른 일례에 따른 인쇄회로기판(100D)의 단면도를 개략적으로 나타낸 것이다.
도 7은 또 다른 일례에 따른 인쇄회로기판(100E)의 단면도를 개략적으로 나타낸 것이다.
도 8은 또 다른 일례에 따른 인쇄회로기판(100F)의 단면도를 개략적으로 나타낸 것이다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 각 도면에서 각 구성의 형상 및 크기 등은 과장되거나 축소되어 표현된 것일 수 있다.
인쇄회로기판
도 1은 일례에 따른 인쇄회로기판(100A)의 제1도금층의 단면도를 개략적으로 나타낸 것이다.
도 2는 일례에 따른 인쇄회로기판(100A)의 단면도를 개략적으로 나타낸 것이다.
도 3은 일례에 따른 인쇄회로기판(100A)의 제1도금층 및 제2도금층의 단면사진이다.
도면을 참조하면, 일례에 따른 인쇄회로기판은 제1면(110-1), 제1면(110-1) 의 반대 면인 제2면(110-2), 제1면(110-1) 및 제2면(110-2) 사이를 관통하는 관통부(H)를 갖는 기판(110), 관통부(H)의 적어도 일부를 채우는 관통비아(V)를 포함한다.
관통비아(V)는 제1금속층(120), 제2금속층(130), 및 제3금속층(140)을 포함한다.
제1금속층(120)은 관통부(H)의 벽면(부호 미도시), 기판(110)의 제1면(110-1), 및 기판(110)의 제2면(110-2) 각각 상에 배치되어 제2금속층(130)으로 덮인다.
제2금속층(130)은 상기 기판(110)의 관통부(H)의 적어도 일부를 채우며, 기판(110)의 제1면(110-1)으로부터 관통부(H)의 내부를 향하는 제1홈부(G1) 및 기판(110)의 제2면((110-2)으로부터 관통부(H)의 내부를 향하는 제2홈부(G2)를 갖는다. 제1홈부(G1) 및 제2홈부(G2) 각각의 형상은 특별히 제한되지 않는다. 도면 상으로, 제1홈부(G1) 및 제2홈부(G2) 각각은 매끄러운 곡선 형상을 갖는 것으로 도시하였으나, 이에 한정되는 것은 아니다.
또한, 제2금속층(130)은 제1영역(131), 제2영역(132), 및 제3영역(133)을 갖는다. 제2영역(132)은 제2-1영역(132-1) 및 제2-2영역(132-2)을 가지며, 제3영역(133)은 제3-1영역(133-1) 및 제3-2영역(133-2)을 포함한다. 제1영역(131), 제2영역(132), 및 제3영역(133) 간의 경계는 명확하지 않을 수 있으며 육안으로 정확한 경계를 확인하기 어려울 수 있다. 제1영역(131), 제2영역(132), 및 제3영역(133) 제2금속층(130)의 경계면이 갖는 형상은 특별히 제한되지 않는다. 도면 상으로, 제1영역(131), 제2영역(132), 및 제3영역(133) 간의 경계면은 매끄러운 곡선 형상을 갖는 것으로 도시하였으나, 이에 한정되는 것은 아니다.
제2금속층(130)의 제1영역(131)은 기판(110)의 두께 방향으로 중심 부분에 배치된다. 따라서, 관통부(H)의 내부에서 제1영역(131)의 양측 상에는 제2영역(132) 및 제3영역(133)이 추가로 배치될 수 있다. 한편, 중심 부분은 제1영역(131), 제2영역(132), 및 제3영역(133)의 상대적 배치관계를 설명하기 위한 용어로, 기판(110)의 제1면(110-1) 및 제2면(110-2)의 정 가운데로 한정되어 해석되지 않는다.
제2금속층(130)의 제1영역(131)의 표면은 관통비아(V)의 중심축(C)에 대응되는 영역이 관통부(H) 내부로 오목한 구조를 가질 수 있다.
제2금속층(130)의 제2영역(132)은 제1홈부(G1)의 표면으로부터 제2금속층(130)의 내부를 향하는 제2-1영역(132-1) 및 제2홈부(G2)의 표면으로부터 제2금속층(130)의 내부를 향하는 제2-2영역(131-2)을 포함한다. 또한, 제2금속층(130)의 제2-1영역(132-1) 및 제2-2영역(132-2) 사이에는 제1영역(131)이 배치된다.
제2금속층(130)의 제2-1영역(132-1) 및 제2-2영역(132-2) 각각은 제1홈부(G1)및 제2홈부(G2) 각각의 표면으로부터 제2금속층(130)의 내부를 향하여 단면의 폭이 증가 후 감소하는 볼록한 형상을 가질 수 있다.
본 명세서에서 폭은, 단면에서 기판(110)의 제1면(110-1)에서 제2면(110-2) 방향 또는 제2면(110-2)에서 제1면(110-1) 방향과 수직한 방향으로 잰 거리를 의미한다.
제2금속층(130)의 제3영역(133)은 관통부(H)의 벽면으로부터 연장되어 제2-1영역(132-1)의 적어도 일부를 둘러싸는 제3-1영역(133-1) 및 관통부(H)의 벽면으로부터 연장되어 제2-2영역(132-2)의 적어도 일부를 둘러싸는 제3-2영역(133-2)을 포함한다. 예를 들면, 제3-1영역(133-1)은 관통부(H)의 벽면 및 제2-1영역(132-1) 사이의 공간의 적어도 일부를 채울 수 있다. 유사하게, 제3-2영역(133-2)은 관통부(H)의 벽면 및 제2-2영역(132-2) 사이의 공간의 적어도 일부를 채울 수 있다.
한편, 제2금속층(130)의 제1영역(131), 제2영역(132), 및 제3영역(133)은 서로 다른 평균 결정립 크기를 갖는다.
제1영역(131)의 평균 결정립(131) 크기는 제2영역(132)의 평균 결정립 크기보다 작다. 필요에 따라서, 제3영역(133)의 평균 결정립 크기는 제2영역(132)의 평균 결정립 크기보다 작을 수 있다. 예컨대, 제2금속층(130)은 제2영역(132)에서 가장 큰 평균 결정립 크기를 가질 수 있다.
제1영역(131) 의 평균 결정립 크기는 제3영역(133)의 평균 결정립 크기보다 클 수도 있으며, 제1영역(131) 및 제3영역(133) 각각의 평균 결정립 크기는 실질적으로 유사할 수 있다. 그러나 이에 한정되는 것은 아니며, 제1영역(131) 의 평균 결정립 크기는 제3영역(133)의 평균 결정립 크기보다 작을 수도 있다.
평균 결정립 크기의 크고 작음은 각 영역에 포함된 결정립들의 크기의 평균값을 기준으로 한다. 평균 결정립 크기는 각 영역에 포함된 결정립들의 평균 입경을 기준으로 할 수 있다.
한편, 제2금속층(130)의 제2-1영역(132-1)의 두께(T2a) 및 제2-2영역(132-2)의 두께(T2b)는 제1영역(131)의 두께(T1)보다 두껍다. 즉, T2a+T2b > T1 의 관계를 만족한다. 또한, 제2금속층(130)의 제2-1영역(132-1)의 두께(T2a) 및 제2-2영역(132-2)의 두께(T2b) 각각은 제1영역(131)의 두께(T1)보다 두꺼울 수 있다.
본 명세서에서 두께는 기판(110)의 제1면(110-1)에서 제2면(110-2) 방향 또는 제2면(110-2)에서 제1면(110-1) 방향으로 측정한 거리를 의미한다. 또한, 두께는 관통비아(V)의 중심축(C)에 대응되는 영역에서 측정한 것일 수 있다.
제3금속층(140)은 제2금속층(130) 상에 배치되며, 제1홈부(G1) 및 제2홈부(G2) 각각의 적어도 일부를 채운다.
제2금속층(130)의 두께(T3)는 제3금속층(140)의 제1홈부(G1)를 채우는 영역의 두께(T4a) 및 제3금속층(140)의 제2홈부(G2)를 채우는 영역의 두께(T4a)의 합보다 두껍다. 즉, T3 > T4a+T4b 의 관계를 만족한다. 여기서, 제2금속층(130)의 두께(T3)는 제1영역 및 제2영역의 두께의 합인 T1+T2a+T2b와 같다. 또한, 제2금속층(130)의 두께(T3)는 제3금속층(140)의 제1홈부(G1)를 채우는 영역의 두께(T4a) 및 제3금속층(140)의 제2홈부(G2)를 채우는 영역의 두께(T4b) 각각보다 두꺼울 수 있다.
한편, 제1금속층(120), 제2금속층(130), 및 제3금속층(140) 각각은 기판(110)의 제1면(110-1) 및 제2면(110-2) 각각 상으로 연장되어 배치될 수 있다. 이를 통해 제1금속층(120), 제2금속층(130), 및 제3금속층(140) 각각은 비아 랜드(land) 및/또는 배선 패턴을 형성할 수 있다.
한편, 두꺼운 코어 기판을 사용하는 경우 또는 다층 기판의 경우, 도전성 물질이 비아홀의 벽을 따라 형성되며 비아홀 내부가 절연 물질로 채워진 비아, 예컨대 PTH(Plated Through hole)를 이용할 수 있다. 그러나, 이 경우 절연 물질의 도입으로 인해 제품의 신뢰성 및 방열 특성이 저감되는 문제가 있다.
또한, 다층 기판의 경우 복수의 비아들을 수직 방향으로 연결한 스택 비아(Stacked via) 또는 스태거드 비아(Staggered via)를 사용하는 것을 고려해볼 수 있다. 그러나, 이 경우에도 공정이 복잡해지고 제조원가가 상승할 뿐 아니라, 비아의 층간 크랙(crack) 및 박리(delamination) 등의 불량이 발생할 수 있는 문제가 있다.
따라서, 두꺼운 코어 기판 또는 다층 기판을 관통하는 관통부에 필드 타입(filled-type)의 비아를 형성하는 것이 바람직하나, 단순한 방법으로 관통부 내부를 충진하도록 도금을 실시하는 경우 보이드(void)가 발생하는 문제가 있다.
그러나, 본 발명에 따르면 도금 결정립의 성장 속도를 세밀하게 조절하여 보이드(void) 없이 관통부를 내부를 충진할 수 있으며, 따라서 관통부 깊이와 관계 없이 필드 타입(filled-type)의 관통비아를 형성할 수 있다. 이를 통해, 공정의 단순화 및 제조원가 절감이 가능할 뿐만 아니라, 기판의 방열 특성 및 신뢰성을 개선할 수 있다.
한편, 기판(110)은 절연층(111)을 포함한다. 절연층(111) 형성 재료는, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기 필러와 함께 유리 섬유(Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric; PID) 수지가 사용될 수도 있다.
한편, 제1금속층(120), 제2금속층(130), 및 제3금속층(140) 각각의 형성 재료는, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속 물질이 사용될 수 있다. 제1금속층(120), 제2금속층(130), 및 제3금속층(140) 각각의 형성 재료는 서로 동일한 물질을 포함할 수도 있으며, 서로 상이한 물질을 포함할 수도 있다.
제1금속층(120)은 절연층 및 제2금속층(130) 간의 결합력을 향상시키는 역할을 할 수 있는 금속 시드(seed)층일 수 있다. 제2금속층(130)은 관통부(H)의 벽면 사이를 1차적으로 채우는 브리지(bridge)층일 수 있으며, 주기적으로 펄스 전류의 방향이 역전하는 Pulse Periodical Reverse(PPR) 전해 도금으로 형성된 것일 수 있다. 제3금속층(140)은 관통부(H)의 벽면 사이를 2차적으로 채우는 도금층일 수 있으며, Direct Current(DC) 전해 도금으로 형성된 것일 수 있다.
예를 들면, 무전해 도금 및/또는 전해도금으로 도금을 위한 시드층인 제1금속층(120)을 먼저 형성하고, 이러한 제1금속층(120) 상에 PPR 방식으로 전류를 인가하여 제2금속층(130)을 형성할 수 있다. 이때, PPR의 파형 조건으로는 여러 단계, 예컨대 5 단계 이상을 가질 수 있으며, 각 단계에서의 전류밀도 및 시간은 서로 동일하거나 상이할 수 있다. 다만, 도금 속도와 밀접한 관련을 갖는 전류밀도의 평균값(Iavg)은 1.5ASD 이하를 유지하는 것이 상술한 도금 결정립의 성장 속도를 제어하는 관점에서 바람직할 수 있다. 이 경우, 상술한 평균 결정립 크기를 갖는 복수의 영역(131, 132, 133)을 갖도록 도금 결정립의 성장 속도를 용이하게 제어할 수 있으며, 그 결과 도금으로 브리지층을 형성하는 과정에서 금속 이온의 공급이 부족해지는 현상을 방지할 수 있어서, 결과적으로 보이드 발생을 억제할 수 있다. 그 후, 제2금속층(130) 상에 DC 방식으로 도금을 수행하여 제3금속층(140)을 형성할 수 있다.
도 4는 다른 일례에 따른 인쇄회로기판(100B)의 단면도를 개략적으로 나타낸 것이다.
도면을 참조하면, 다른 일례에 따른 인쇄회로기판(100B)은 일례에 따른 인쇄회로기판(100A)에 있어, 관통비아(V)가 기판(110)의 제1면(110-1) 및 제2면(110-2) 각각 상에 배치되며, 제1금속층(120)으로 덮인 제4금속층(114)을 더 포함한다.
기판(110)은 절연층(111) 및 절연층(111) 상에 배치된 금속박 등의 제4금속층(114)이 부착된 것일 수 있다. 예를 들면, 기판(110)은 절연층(111) 일면 또는 양면 상에 동박이 부착된 동박 적층판(Copper Clad Laminate; CCL)일 수 있다.
한편, 불필요한 제4금속층(114)은 에칭 등의 공정으로 제거할 수 있다.
그 외 자세한 내용은 일례에 따른 인쇄회로기판(100A)에서 설명한 것과 실질적으로 동일한 바, 자세한 설명은 생략한다.
도 5는 또 다른 일례에 따른 인쇄회로기판(100C)의 단면도를 개략적으로 나타낸 것이다.
도면을 참조하면, 또 다른 일례에 따른 인쇄회로기판(100C)은 일례에 따른 인쇄회로기판(100A)에 있어, 기판(110)이 복수의 절연층(111), 복수의 절연층(111) 각각 상에 배치된 복수의 배선층(112), 및 복수의 절연층(111) 각각을 관통하며 복수의 배선층(112)을 서로 연결하는 복수의 비아층(113)을 포함한다.
복수의 절연층(111), 복수의 배선층(112), 및 복수의 비아층(113) 각각의 수는 설계에 따라 변경이 가능하다. 즉, 복수의 절연층(111), 복수의 배선층(112), 및 복수의 비아층(113) 각각의 수는 도면에 도시된 것보다 많을 수도 있으며 적을 수도 있다.
기판(110)의 제1면(110-1) 및 제2면(110-2) 각각은 절연층(111)을 기준으로 한다. 따라서, 기판의 제1면(110-1) 및 제2면(110-2) 각각 상에는 복수의 배선층(112) 중 적어도 일부의 배선층(112)이 배치될 수 있다.
관통비아(V)는 일례에 따른 도금 방법으로 형성할 수 있으며, 따라서 보이드(void) 없이 다층기판을 관통하는 관통비아(V) 형성이 가능하다.
복수의 절연층(111) 각각의 형성 재료는, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기 필러와 함께 유리 섬유(Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric; PID) 수지가 사용될 수도 있다. 복수의 절연층(111) 각각의 형성 재료는 서로 동일한 물질을 포함할 수도 있으며, 서로 상이한 물질을 포함할 수도 있다.
복수의 배선층(112) 각각은 여러 배선을 제공할 수 있다. 복수의 배선층(112) 각각은 예를 들면, 그라운드(Ground) 패턴, 파워(Power) 패턴, 신호(Signal) 패턴 등을 포함할 수 있다.
복수의 배선층(112) 각각의 형성 재료는, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속 물질이 사용될 수 있다. 복수의 배선층(112) 각각의 형성 재료는 서로 동일한 물질을 포함할 수도 있으며, 서로 상이한 물질을 포함할 수도 있다.
복수의 배선층(112) 각각은 복수의 금속층을 포함하는 것일 수 있다. 예컨대, 금속 시드(seed)층 및 금속 도금층을 포함할 수 있다. 금속 시드(seed)층은 제1금속층(120)과 함께 형성된 것일 수 있으며, 따라서 제1금속층(120)의 두께와 동일한 두께를 가질 수 있다.
복수의 비아층(113) 각각은 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 신호 연결을 위한 접속비아, 그라운드 연결을 위한 접속비아, 파워 연결을 위한 접속비아 등을 포함할 수 있다.
복수의 비아층(113) 각각에 포함된 비아의 형성 재료는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질이 사용될 수 있다. 복수의 비아층(113) 각각에 포함된 비아는 비아홀의 내부가 도전성 물질로 완전히 충전된 필드 타입(filled-type)의 비아일 수 있으며, 또는 도전성 물질이 비아홀의 벽을 따라 형성된 것일 수도 있다. 비아가 도전성 물질이 비아홀의 벽을 따라 형성된 것인 경우, 비아홀 내부는 절연물질로 채워진 것일 수 있다.
또한, 복수의 비아층(113) 각각에 포함된 비아는 원통 형상, 테이퍼 형상 등 공지의 형상을 가질 수 있다. 복수의 비아층(113) 각각에 포함된 비아가 테이퍼 형상을 갖는 경우, 복수의 비아층(113) 각각에 포함된 비아 중 일부는 서로 동일한 방향으로 테이퍼 형상을 가질 수 있으며, 다른 일부는 반대 방향으로 테이퍼 형상을 가질 수도 있다. 복수의 비아층(113) 각각에 포함된 비아는 모두 동일한 방향으로 테이퍼 형상을 가질 수도 있다.
한편, 기판(110)의 제1면(110-1) 상에서 제1금속층(120), 제2금속층(130), 제3금속층(140)의 두께의 합은 기판(110)의 제1면(110-1) 상에 배치된 배선층(112)의 두께와 실질적으로 동일할 수 있다. 유사하게, 기판(110)의 제2면(110-2) 상에서 제1금속층(120), 제2금속층(130), 제3금속층(140)의 두께의 합은 기판(110)의 제2면(110-2) 상에 배치된 배선층(112)의 두께와 실질적으로 동일할 수 있다. 실질적으로 동일하다 함은 완벽히 동일한 경우뿐 아니라, 구조 및/또는 공정 상 발생할 수 있는 오차 범위를 포함하는 개념이다.
관통비아(V)는 복수의 배선층(112) 중 적어도 하나와 연결될 수 있다. 따라서, 관통비아(V)는 복수의 배선층(112) 중 일부를 서로 연결하는 역할을 할 수도 있다.
그 외 자세한 내용은 일례에 따른 인쇄회로기판(100A)에서 설명한 것과 실질적으로 동일한 바, 자세한 설명은 생략한다.
도 6은 또 다른 일례에 따른 인쇄회로기판(100D)의 단면도를 개략적으로 나타낸 것이다.
도면을 참조하면, 또 다른 일례에 따른 인쇄회로기판(100D)은 또 다른 일례에 따른 인쇄회로기판(100C)에 있어, 관통비아 (V)가 기판(110)의 제1면(110-1) 및 제2면(110-2) 각각 상에 배치되며, 제1금속층(120)으로 덮인 제4금속층(114)을 더 포함한다.
도면에 도시된 바와 같이, 제4금속층(114)은 기판(110)의 제1면(110-1) 기판(110)의 제1면(110-1) 상에 배치된 배선층(112) 사이에도 배치될 수 있다. 유사하게, 기판(110)의 제2면(110-2) 기판(110)의 제2면(110-2) 상에 배치된 배선층(112) 사이에도 배치될 수 있다.
기판(110)은 절연층(111) 및 절연층(111) 상에 배치된 금속박 등의 제4금속층(114)이 부착된 것일 수 있다. 예를 들면, 기판(110)은 절연층(111) 일면 또는 양면 상에 동박이 부착된 동박 적층판(Copper Clad Laminate; CCL)일 수 있다.
한편, 불필요한 제4금속층(114)은 에칭 등의 공정으로 제거할 수 있다.
그 외 자세한 내용은 또 다른 일례에 따른 인쇄회로기판(100C)에서 설명한 것과 실질적으로 동일한 바, 자세한 설명은 생략한다.
도 7은 또 다른 일례에 따른 인쇄회로기판(100E)의 단면도를 개략적으로 나타낸 것이다.
도면을 참조하면, 또 다른 일례에 따른 인쇄회로기판(100E)은 일례에 따른 인쇄회로기판(100A)에 있어, 기판(110)의 제1면(110-1) 및 제2면(110-2) 각각 상에 배치된 빌드업층(210)을 더 포함한다.
빌드업층(210)은 절연층(211), 절연층(211) 상에 배치된 배선층(212), 절연층(211)을 관통하며 관통비아(V) 및 배선층(212)을 연결하는 비아층(213)을 포함한다.
도면 상으로 빌드업층(210)은 기판(110)의 제1면(110-1) 및 제2면(110-2) 상에 배치된 것으로 도시하였으나, 기판(110)의 제1면(110-1) 및 제2면(110-2) 중 어느 하나의 면에만 배치될 수도 있다.
또한, 빌드업층(210)에 포함된 절연층(211), 배선층(212), 및 비아층(213) 각각의 수는 도면에 도시된 것보다 많을 수도 있다. 즉, 절연층(211), 배선층(212), 및 비아층(213) 각각은 복수의 절연층(211), 복수의 배선층(212), 및 복수의 비아층(213) 일 수 있다. 이 때, 기판(110)의 제1면(110-1) 및 제2면(110-2) 각각 상에서 빌드업층(210)에 포함된 절연층(211), 배선층(212), 및 비아층(213) 각각의 수는 서로 동일할 수도 있으며, 서로 상이할 수도 있다.
한편, 기판(110)의 두께는 절연층(211)의 두께보다 두꺼운 코어기판일 수 있다. 관통비아(V)는 일례에 따른 도금 방법으로 형성할 수 있으며, 따라서 보이드(void) 없이 코어기판을 관통하는 관통비아(V) 형성이 가능하다.
절연층(211)의 형성 재료는, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기 필러와 함께 유리 섬유(Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric; PID) 수지가 사용될 수도 있다.
배선층(212)은 여러 배선을 제공할 수 있다. 예를 들면, 그라운드(Ground) 패턴, 파워(Power) 패턴, 신호(Signal) 패턴 등을 포함할 수 있다.
배선층(212)의 형성 재료는, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속 물질이 사용될 수 있다.
비아층(213)은 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 신호 연결을 위한 접속비아, 그라운드 연결을 위한 접속비아, 파워 연결을 위한 접속비아 등을 포함할 수 있다.
비아층(213)에 포함된 비아의 형성 재료는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질이 사용될 수 있다. 비아층(213)에 포함된 비아는 비아홀의 내부가 도전성 물질로 완전히 충전된 필드 타입(filled-type)의 비아일 수 있으며, 또는 도전성 물질이 비아홀의 벽을 따라 형성된 것일 수도 있다. 비아가 도전성 물질이 비아홀의 벽을 따라 형성된 것인 경우, 비아홀 내부는 절연물질로 채워진 것일 수 있다.
비아층(213)에 포함된 비아는 원통 형상, 테이퍼 형상 등 공지의 형상을 가질 수 있다.
도 8은 또 다른 일례에 따른 인쇄회로기판의 단면도를 개략적으로 나타낸 것이다.
도면을 참조하면, 또 다른 일례에 따른 인쇄회로기판(100D)은 또 다른 일례에 따른 인쇄회로기판(100C)에 있어, 기판(110)의 제1면(110-1) 및 제2면(110-2) 각각 상에 배치되며, 제1금속층(120)으로 덮인 제4금속층(114)을 더 포함한다.
도면에 도시된 바와 같이, 제4금속층(114)은 기판(110)의 제1면(110-1) 기판(110)의 제1면(110-1) 상에 배치된 배선층(112) 사이에도 배치될 수 있다. 유사하게, 기판(110)의 제2면(110-2) 기판(110)의 제2면(110-2) 상에 배치된 배선층(112) 사이에도 배치될 수 있다.
기판(110)은 절연층(111) 및 절연층(111) 상에 배치된 금속박 등의 제4금속층(114)이 부착된 것일 수 있다. 예를 들면, 기판(110)은 절연층(111) 일면 또는 양면 상에 동박이 부착된 동박 적층판(Copper Clad Laminate; CCL)일 수 있다.
한편, 불필요한 제4금속층(114)은 에칭 등의 공정으로 제거할 수 있다.
그 외 자세한 내용은 또 다른 일례에 따른 인쇄회로기판(100E)에서 설명한 것과 실질적으로 동일한 바, 자세한 설명은 생략한다.
본 명세서에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 다른 구성을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다.
본 명세서에서 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 명세서에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
Claims (15)
- 제1면, 상기 제1면의 반대 면인 제2면, 및 상기 제1면 및 상기 제2면 사이를 관통하는 관통부를 갖는 기판; 및
상기 관통부의 적어도 일부를 채우는 관통비아; 를 포함하며,
상기 관통비아는 상기 기판의 상기 제1면으로부터 상기 관통부의 내부를 향하는 제1홈부 및 상기 기판의 상기 제2면으로부터 상기 관통부의 내부를 향하는 제2홈부를 갖는 제1금속층을 포함하며,
상기 제1금속층은 서로 다른 평균 결정립 크기를 갖는 제1영역 및 제2영역을 갖는,
인쇄회로기판.
- 제 1 항에 있어서,
상기 제1금속층의 상기 제1영역은 상기 제1홈부의 표면으로부터 상기 제1금속층의 내부를 향하는 제1-1영역 및 상기 제2홈부의 표면으로부터 상기 제1금속층의 내부를 향하는 제1-2영역을 포함하고,
상기 제1금속층의 상기 제2영역은 상기 제1-1영역 및 상기 제1-2영역 사이에 배치되며,
상기 제1-1영역 및 상기 제1-2영역에서의 각각의 평균 결정립 크기는 상기 제2영역에서의 평균 결정립 크기보다 큰,
인쇄회로기판.
- 제 2 항에 있어서,
상기 제1-1영역의 두께 및 상기 제1-2영역의 두께의 합은, 상기 제1-1영역 및 상기 제1-2영역 사이의 상기 제2영역의 두께보다 두꺼운,
인쇄회로기판.
- 제 3 항에 있어서,
상기 제1-1영역의 두께 및 상기 제1-2영역의 두께 각각은 상기 제1-1영역 및 상기 제1-2영역 사이의 상기 제2영역의 두께보다 두꺼운,
인쇄회로기판.
- 제 2 항에 있어서,
상기 제1금속층의 상기 제1-1영역은 상기 제1홈부의 표면으로부터 상기 제1금속층의 내부를 향하여 단면의 폭이 증가 후 감소하는 볼록한 형상을 가지며,
상기 제1금속층의 상기 제1-2영역은 상기 제2홈부의 표면으로부터 상기 제1금속층의 내부를 향하여 단면의 폭이 증가 후 감소하는 볼록한 형상을 갖는,
인쇄회로기판.
- 제 2 항에 있어서,
상기 제1금속층은 상기 관통부의 벽면으로부터 연장되어 상기 제1-1영역의 적어도 일부를 둘러싸는 제3-1영역 및 관통부의 벽면으로부터 연장되어 상기 제1-2영역의 적어도 일부를 둘러싸는 제3-2영역을 포함하는 제3영역을 더 갖는,
인쇄회로기판.
- 제 1 항에 있어서,
상기 관통비아는 상기 제1금속층 상에 배치된 제2금속층을 더 포함하며,
상기 제2금속층은 상기 제1홈부 및 상기 제2홈부 각각의 적어도 일부를 채우는,
인쇄회로기판.
- 제 7 항에 있어서,
상기 제1금속층의 두께는 상기 제2금속층의 상기 제1홈부를 채우는 영역의 두께 및 상기 제2홈부를 채우는 영역의 두께의 합보다 두꺼운,
인쇄회로기판.
- 제 8 항에 있어서,
상기 제1금속층의 두께는 상기 제2금속층의 상기 제1홈부를 채우는 영역의 두께 및 상기 제2홈부를 채우는 영역의 두께 각각보다 두꺼운,
인쇄회로기판.
- 제 7 항에 있어서,
상기 제1금속층 및 상기 제2금속층 각각은, 상기 기판의 상기 제1면 및 상기 제2면 각각 상으로 연장된,
인쇄회로기판.
- 제 10 항에 있어서,
상기 관통비아는 상기 관통부의 벽면, 상기 기판의 상기 제1면, 및 상기 기판의 상기 제2면 각각 상에 배치되며, 상기 제1금속층으로 덮이는 제3금속층을 더 포함하는,
인쇄회로기판.
- 제 11 항에 있어서,
상기 관통비아는 상기 기판의 상기 제1면 및 상기 기판의 상기 제2면 각각 상에 배치되며, 상기 제3금속층으로 덮인 제4금속층을 더 포함하는,
인쇄회로기판.
- 제 1 항에 있어서,
상기 기판은 복수의 절연층, 상기 복수의 절연층 각각 상에 배치된 복수의 배선층, 및 상기 복수의 절연층 각각을 관통하며 상기 복수의 배선층을 서로 연결하는 복수의 비아층을 포함하는,
인쇄회로기판.
- 제 13 항에 있어서,
상기 관통비아는 상기 복수의 배선층 중 적어도 하나와 연결된,
인쇄회로기판.
- 제 1 항에 있어서,
상기 기판의 상기 제1면 및 상기 제2면 중 적어도 하나의 면 상에 배치된 절연층, 상기 절연층 상에 배치된 배선층, 및 상기 절연층을 관통하며 상기 관통비아 및 상기 배선층을 연결하는 비아층을 포함하는 빌드업층; 을 더 포함하며,
상기 기판의 두께는 상기 절연층의 두께보다 두꺼운,
인쇄회로기판.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200001424A KR20210088227A (ko) | 2020-01-06 | 2020-01-06 | 인쇄회로기판 |
| US16/817,780 US10827615B1 (en) | 2020-01-06 | 2020-03-13 | Printed circuit board |
| CN202010435022.6A CN113079629A (zh) | 2020-01-06 | 2020-05-21 | 印刷电路板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200001424A KR20210088227A (ko) | 2020-01-06 | 2020-01-06 | 인쇄회로기판 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20210088227A true KR20210088227A (ko) | 2021-07-14 |
Family
ID=73019905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200001424A KR20210088227A (ko) | 2020-01-06 | 2020-01-06 | 인쇄회로기판 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10827615B1 (ko) |
| KR (1) | KR20210088227A (ko) |
| CN (1) | CN113079629A (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113411952B (zh) * | 2021-06-07 | 2022-04-12 | 中国电子科技集团公司第二十九研究所 | 一种兼容多种盲槽的内嵌微流道印制电路板及其制备方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001007469A (ja) * | 1999-06-23 | 2001-01-12 | Sony Corp | プリント配線板およびプリント配線板の製造方法 |
| DE102004045451B4 (de) | 2004-09-20 | 2007-05-03 | Atotech Deutschland Gmbh | Galvanisches Verfahren zum Füllen von Durchgangslöchern mit Metallen, insbesondere von Leiterplatten mit Kupfer |
| WO2011062037A1 (ja) * | 2009-11-20 | 2011-05-26 | イビデン株式会社 | プリント配線板及びプリント配線板の製造方法 |
| US8816505B2 (en) * | 2011-07-29 | 2014-08-26 | Tessera, Inc. | Low stress vias |
| US8785790B2 (en) * | 2011-11-10 | 2014-07-22 | Invensas Corporation | High strength through-substrate vias |
| JP5980735B2 (ja) | 2012-08-07 | 2016-08-31 | 株式会社荏原製作所 | スルーホールの電気めっき方法及び電気めっき装置 |
| JP2015029027A (ja) * | 2013-07-31 | 2015-02-12 | イビデン株式会社 | プリント配線板 |
| US10347507B2 (en) | 2017-09-29 | 2019-07-09 | Lg Innotek Co., Ltd. | Printed circuit board |
| KR102531762B1 (ko) | 2017-09-29 | 2023-05-12 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이의 제조 방법 |
| US20190357364A1 (en) * | 2018-05-17 | 2019-11-21 | At&S Austria Technologie & Systemtechnik Aktiengesellschaft | Component Carrier With Only Partially Filled Thermal Through-Hole |
-
2020
- 2020-01-06 KR KR1020200001424A patent/KR20210088227A/ko not_active Application Discontinuation
- 2020-03-13 US US16/817,780 patent/US10827615B1/en active Active
- 2020-05-21 CN CN202010435022.6A patent/CN113079629A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US10827615B1 (en) | 2020-11-03 |
| CN113079629A (zh) | 2021-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI400022B (zh) | 印刷配線板及其製造方法 | |
| US7595454B2 (en) | Method of making a circuitized substrate with enhanced circuitry and electrical assembly utilizing said substrate | |
| US9578755B2 (en) | Printed wiring board having buildup layers and multilayer core substrate with double-sided board | |
| US20110114372A1 (en) | Printed wiring board | |
| US8215011B2 (en) | Method of manufacturing a printed circuit board | |
| US20110232943A1 (en) | Multilayer wiring board | |
| US20160338195A1 (en) | Wiring substrate and method for manufacturing the same | |
| US9741647B2 (en) | Wiring substrate, semiconductor device, and method of manufacturing wiring substrate | |
| US20120199386A1 (en) | Multilayer printed wiring board | |
| US8595927B2 (en) | Method for manufacturing multilayer printed wiring board | |
| US10887985B2 (en) | Wiring substrate | |
| US20220044990A1 (en) | Wiring substrate, semiconductor package and method of manufacturing wiring substrate | |
| US10945334B2 (en) | Wiring substrate | |
| CN108633177B (zh) | 印刷布线板 | |
| KR101355732B1 (ko) | 배선기판 제조방법 | |
| KR20210088227A (ko) | 인쇄회로기판 | |
| US11116080B2 (en) | Wiring substrate | |
| US20150075845A1 (en) | Printed circuit board and method of manufacturing the same | |
| KR20220013191A (ko) | 인쇄회로기판 | |
| JP2015012286A (ja) | 印刷回路基板及びその製造方法 | |
| JP3789803B2 (ja) | 配線基板およびその製造方法 | |
| US10986729B2 (en) | Wiring substrate | |
| KR20230044682A (ko) | 인쇄회로기판 | |
| JP2020161730A (ja) | 配線基板 | |
| JP2004311846A (ja) | 配線基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal |