WO2011062037A1 - プリント配線板及びプリント配線板の製造方法 - Google Patents

プリント配線板及びプリント配線板の製造方法 Download PDF

Info

Publication number
WO2011062037A1
WO2011062037A1 PCT/JP2010/069070 JP2010069070W WO2011062037A1 WO 2011062037 A1 WO2011062037 A1 WO 2011062037A1 JP 2010069070 W JP2010069070 W JP 2010069070W WO 2011062037 A1 WO2011062037 A1 WO 2011062037A1
Authority
WO
WIPO (PCT)
Prior art keywords
plating film
opening
hole
electrolytic plating
wiring board
Prior art date
Application number
PCT/JP2010/069070
Other languages
English (en)
French (fr)
Inventor
悟 川合
康紀 君島
Original Assignee
イビデン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by イビデン株式会社 filed Critical イビデン株式会社
Priority to JP2011541865A priority Critical patent/JPWO2011062037A1/ja
Publication of WO2011062037A1 publication Critical patent/WO2011062037A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Definitions

  • the present invention relates to a printed wiring board having a through-hole conductor formed by filling a through hole of an insulating substrate with plating and a method for manufacturing the same.
  • a through-hole conductor in which a plating film is provided on the inner wall of the through hole of the insulating substrate is used for connecting the front and back of the insulating substrate.
  • the inside of the through hole is filled with resin as necessary.
  • the through holes are filled by plating.
  • Patent Document 1 discloses a filling method in the case of filling through holes for through-hole conductors by plating.
  • the electrolytic plating solution whose deposition rate on the inner wall of the through hole is faster than the deposition rate on the substrate surface is narrowest in the vicinity of the middle part of the through hole as shown in FIG.
  • a metal layer thicker than the metal layer in the vicinity of the opening of the through hole is formed near the middle of the through hole so as to form the portion.
  • plating is provided so as to close the narrowest portion, and a through-hole conductor is formed.
  • the narrowest portion made of the electrolytic plating film near the middle portion of the through hole has a V-shaped cross section, that is, an acute angle portion. For this reason, when electrolytic plating is continuously performed after the narrowest portion is closed, the surroundings of the plating solution may be lowered at the acute angle portion, and a void may remain in the acute angle portion.
  • the present invention has been made in order to solve the above-described problems, and an object of the present invention is to provide a printed wiring board in which no void remains in a through hole filled with electrolytic plating, and manufacture of the printed wiring board. It is to provide a method.
  • a substrate having a first surface and a second surface opposite to the first surface, including a through hole, and a first surface formed on the first surface of the substrate.
  • a through circuit for connecting the first conductor circuit and the second conductor circuit comprising a conductor circuit, a second conductor circuit formed on the second surface of the substrate, and plating filled in the through hole.
  • a printed wiring board comprising a hole conductor, wherein the through-hole conductor is formed on an electroless plating film formed on an inner wall surface of the through-hole, and on the electroless plating film,
  • a first electrolytic plating film having a first opening opening in the surface and a second opening opening in the second surface; a second electrolytic plating film filled in the first opening; and the second A third electrolytic plating film filled in the opening, and the first opening and the second Mouth, the have to take tapered toward the center portion in the axial direction of the through hole, and technical features that cross-section is substantially U-shaped.
  • a first electrolytic plating film having a first opening and a second opening having a substantially U-shaped cross section is formed, and the first opening is formed.
  • the through-hole conductor is formed by further filling the second opening with an electrolytic plating film. That is, since the first opening and the second opening are formed in a substantially U-shaped cross section, there is no acute angle portion, and the flow of the plating solution is smooth when forming the electrolytic plating film inside the opening. Become. For this reason, a void hardly remains inside each opening.
  • FIG. 1 shows a printed wiring board according to the first embodiment.
  • the printed wiring board 10 has a first conductor circuit 44 a on the upper surface (first surface) of the insulating substrate 30 and a second conductor circuit 44 b on the lower surface (second surface) of the insulating substrate 30.
  • the first conductor circuit 44 a and the second conductor circuit 44 b are connected by a through-hole conductor 42 formed in the through hole 34 of the insulating substrate 30.
  • a buildup layer 80 in which interlayer resin insulating layers 60 and 160 and conductor circuits 62 and 162 are alternately stacked is formed.
  • the conductor circuits located in different layers are connected via via conductors 64 and 164. That is, the first conductor circuit 44 a and the third conductor circuit 62 are connected via the via conductors 64 and 164.
  • the via conductor 64 is formed immediately above the through-hole conductor 42.
  • a solder resist layer 70 having an opening 70 a is formed on the outermost conductor circuit 164 and on the interlayer resin insulation layer 160.
  • Bumps 74 are formed on the via conductors and the conductor circuits exposed through the openings of the solder resist layer 70.
  • FIG. 2 shows a cross section of the insulating substrate 30.
  • the through-hole conductor 42 is a first electrolysis plating film 36 formed on the inner wall surface of the through-hole 34, and a first electrolysis having a first opening 38 a and a second opening 38 b formed on the electroless plating film 36. It has the plating film 38, the 2nd electrolytic plating film 40a formed in the inside of the 1st opening part 38a, and the 3rd electrolytic plating film 40b formed in the inside of the 2nd opening part 38b.
  • the first electrolytic plating film 38 has a connecting portion 38c that divides the first opening 38a and the second opening 38b at a substantially central portion in the axial direction of the through hole.
  • the first electrolytic plating film 38 is formed by pulse plating.
  • the first opening is open on the first surface side of the insulating substrate 30 and tapers from the first surface toward the central portion in the axial direction of the through hole.
  • the second opening is open on the second surface side of the insulating substrate 30 and tapers from the second surface toward the central portion in the axial direction of the through hole.
  • the first opening and the second opening have a substantially U-shaped cross section.
  • the first electrolytic plating film has a bent portion 38d for changing the taper gradient of each opening. That is, the gradient K1 from the opening of the opening to the bent portion 38d is smaller than the gradient K2 (the gradient of the connecting portion) from the bent portion 38d to the central portion in the axial direction of the through hole.
  • the “cross section” means a section taken along a straight line that passes through the approximate center of the through hole and is perpendicular to the axis.
  • the “substantially U-shape” means a shape having a bent portion that changes the taper gradient.
  • the magnitude of the gradient K1 from the opening end of the opening to the bent portion is not particularly limited.
  • the throwing power value represented by x100] is 200% or more.
  • the “thickness a” means a value that is 1 ⁇ 2 of the thickness of the connecting portion. In this case, the thickness of the first electrolytic plating film deposited on the surface of the insulating substrate is reduced, and the thickness of the first electrolytic plating film deposited on the inner wall of the through hole is increased to easily form the bottomed opening. It becomes possible to form. That is, it is possible to prevent the through hole from being blocked by the first electrolytic plating film at the opening portion of the through hole and to shorten the etching time when forming the conductor circuit.
  • the second electrolytic plating film and the third electrolytic plating film are formed by direct current plating.
  • the formation of the second electrolytic plating film inside the first opening and the formation of the third electrolytic plating film inside the second opening are performed simultaneously.
  • the first conductor circuit 44a (second conductor circuit 44b) is formed on the copper foil formed on the insulating substrate, the electroless plating film formed on the copper foil, and the electroless plating film.
  • the first electrolytic plating film and a second electrolytic plating film (third electrolytic plating film) formed on the first electrolytic plating film are formed.
  • a manufacturing process of the printed wiring board according to the first embodiment will be described. In this specification, a method for forming a through-hole conductor will be described in detail. Subsequent build-up layers and the like are manufactured using a conventionally known method.
  • a double-sided copper-clad laminate 30A is prepared (FIG. 3A).
  • the insulating layer (insulating substrate) 30 of the double-sided copper-clad laminate is made of glass epoxy resin or BT (bismaleimide triazine) resin having a thickness of about 0.4 ⁇ m and a core material such as glass cloth. Copper foils 32 and 32 are laminated.
  • a through hole 34 having a diameter of about 100 ⁇ m is formed in the double-sided copper clad laminate with a drill (FIG. 3B).
  • a catalyst nucleus is attached to the surface of the double-sided copper-clad laminate and the inner wall surface of the through hole 34 (not shown).
  • an insulating substrate provided with a catalyst is immersed in an electroless copper plating aqueous solution having the following composition and conditions, and the electroless copper plating having a thickness of 0.3 to 3.0 ⁇ m is formed on the substrate surface and the inner wall of the through hole.
  • a film 36 is formed (FIG. 3C).
  • a first electrolytic plating film 38 is formed in the through hole 34 and on both surfaces of the insulating substrate 30 with an electrolytic plating solution having the following composition (FIG. 3D).
  • the first electrolytic plating film 38 is deposited so as to protrude from the inner wall surface of the through-hole toward the axial center (radially central portion) XX at the central portion in the thickness direction of the substrate. And the front-end
  • the first electrolytic plating film 38 has a first opening opening on the first surface side of the insulating substrate and a second opening opening on the second surface side of the insulating substrate.
  • the first electrolytic plating film 38 is formed by pulse plating.
  • the pulse plating of this embodiment will be described.
  • anodic electrolysis is performed on one of the first surface side and the second surface side of the insulating substrate 30, and cathodic electrolysis is performed on the other of the first surface side and the second surface side of the insulating substrate 30,
  • These electrode polarities are periodically reversed. That is, by performing plating while appropriately changing the electrode polarity on the upper surface side (first surface side) and the lower surface side (second surface side) of the insulating substrate 30, the plating film is deposited at the central portion in the axial direction of the through hole 34. The deposition and dissolution of the first electrolytic plating film on the upper surface side (first surface side) and the lower surface side (second surface side) of the through hole 34 are repeated.
  • the central portion of the first electrolytic plating film in the through-hole 34 is relatively thickened and expanded, and the first electrolytic plating film on the first and second surfaces of the through-hole 34 is relatively thinned.
  • an opening having a substantially U-shaped cross section can be formed.
  • the second electroplating film 40 filling the opening formed by the first electroplating film 38 is formed by direct current plating.
  • An apparatus for performing DC plating will be described with reference to FIG. FIG. 6 shows the configuration of the DC plating apparatus according to the first embodiment.
  • the plating apparatus includes a plating tank 14 filled with a plating solution 12, a circulation device 16 for circulating the plating solution 12, and a porous resin in contact with the plating surface (substrate surface) on the surface side of the printed wiring board 30.
  • Insulator 20A made of (sponge), insulator 20B made of sponge in contact with the plating surface (back surface of the substrate) on the back side, and raising and lowering moving the insulators 20A and 20B up and down along the printed wiring board 30
  • the apparatus 24 is comprised.
  • the insulators 20 ⁇ / b> A and 20 ⁇ / b> B are moved via a lifting bar 22 that moves up and down by a lifting device 24.
  • the printed wiring board 20 is connected to the cathode side.
  • An anode (not shown) is provided in the plating tank, and a copper ball is accommodated in the anode.
  • the composition of the plating solution 12 and the plating conditions are as follows.
  • [Electrolytic plating solution] Sulfuric acid 2.24 mol / l Copper sulfate 0.26 mol / l Iron sulfate 19.5 ml / l Leveling agent 50 mg / l Brightener 50 mg / l
  • [Electrolytic plating conditions] Current density 1 A / dm2 Time 65 minutes Temperature 22 ⁇ 2 °C
  • the insulator 20A is pressed against the upper surface of the insulating substrate 30, and the insulator 20B is pressed against the lower surface (FIG. 4A).
  • the size (area) of the insulators 20A and 20B is 0.80 of the insulating substrate, and the contact ratio of the insulator is adjusted to 0.50 with respect to the insulating substrate.
  • the insulator is brought into contact with the insulating substrate 30, it is desirable that the insulator is further pressed into the surface of the substrate (surface to be plated) by 1.0 to 15.0 mm after contacting the surface of the substrate.
  • the indentation amount is less than 1.0 mm, the result is likely to be equivalent to a plating method that does not use an insulator.
  • the pressing amount exceeds 15.0 mm, the supply of the plating solution is hindered, so that the thickness of the plating film in the opening formed by the first electrolytic plating film 38 tends to vary.
  • the pushing amount of 2 to 8 m is most preferable from the viewpoint of reducing the variation of the plating film in the substrate surface and the opening. And it becomes possible to suppress that the thickness of the 2nd electrolytic plating film formed in a substrate surface becomes thick too much.
  • the substrate and the insulator are relatively moved while the insulators 20A and 20B are in contact with the insulating substrate 30 (FIG. 4A).
  • the moving speed of the insulator with respect to the substrate is set to 7 m / min. This moving speed is desirably in the range of 1.0 to 16.0 m / min. Within this range, it is possible to reduce the thickness of the second electrolytic plating film formed on the substrate surface.
  • the plating solution can be supplied into the opening formed by the first electrolytic plating film 38 by the insulator, the inside of the opening can be easily filled by plating.
  • the insulating substrate is immersed in the plating solution 12 described above. Then, the insulator is pressed against the insulating substrate. The insulator and the substrate are relatively moved while the insulator is pressed against the insulating substrate. While maintaining this state, the electrolytic plating films 40a and 40b are formed on the surface of the substrate 30, and at the same time, the electrolytic plating films 40a and 40b are filled in the openings formed by the first electrolytic plating film 38 in the through holes 34 ( FIG. 4 (B)). Note that iron ions may be contained in the electrolytic plating solution used when forming the first electrolytic plating film 40a and the second electrolytic plating film 40b.
  • the growth of the plating film is delayed at the contacted portion.
  • iron ions are forcibly supplied to the plating interface by the insulator to cause a reduction reaction of iron ions, thereby suppressing copper deposition.
  • iron ions diffuse only to the plating interface due to a concentration gradient and are not forcibly supplied, and the reduction rate of iron ions is low and the plating growth rate is fast. Therefore, the plating in the opening portion grows, but the plating film on the surface to be plated other than the opening portion does not become too thick. For this reason, the etching time at the time of forming a conductor circuit can be shortened, and it becomes possible to form a high-density conductor circuit.
  • an etching resist 41 having a predetermined pattern is formed (FIG. 4C).
  • a first electrolytic plating film having a first opening and a second opening is formed, and then in the first opening.
  • a second electrolytic plating film is formed, and a third electrolytic plating film is formed in the second opening. Since both the openings are formed in a substantially U-shaped cross section, when forming the second electrolytic plating film and the third electrolytic plating film, the flow of the plating solution becomes smooth along the gently curved wall surface. It becomes easy to circulate, and voids are less likely to occur when plating is deposited. For this reason, it becomes easy to ensure the strength and connection reliability of the through-hole conductor.
  • the flatness of the surface of the through-hole conductor is improved, and the reliability is not lowered even if the via conductor is arranged immediately above the through-hole conductor.
  • a through hole formed by using a drill as in the present embodiment that is, a through hole having substantially the same diameter in the axial direction
  • the optimum shape for filling the plating by using the pulse plating described above It is possible to form the opening.
  • an increase in the plating thickness on the surface of the insulating substrate can be suppressed as much as possible.
  • the diameter of the through hole for the through hole conductor is desirably 80 to 250 ⁇ m. If the thickness is less than 80 ⁇ m, it is difficult to make the cross section substantially U-shaped even if the first electrolytic plating film is formed by pulse plating. On the other hand, if the thickness exceeds 250 ⁇ m, it is difficult to form a connection portion at the center of the through hole even if the first electrolytic plating film is formed by pulse plating.
  • the aspect ratio of the through hole for the through hole is preferably in the range of 1-7. If it exceeds 7, even if the first electrolytic plating film is formed by pulse plating, it is difficult to make the section U-shaped. On the other hand, if it is less than 1, even if the first electrolytic plating film is formed by pulse plating, it is difficult to form the connection portion in the central portion of the through hole.
  • the power value is preferably 200% or more.
  • the thickness of the first electrolytic plating film deposited on the surface of the insulating substrate is reduced, and the thickness of the first electrolytic plating film deposited on the inner wall of the through hole is increased to easily form the bottomed opening. It becomes possible to form. That is, it is possible to prevent the through hole from being blocked by the first electrolytic plating film at the opening portion of the through hole and to shorten the etching time when forming the conductor circuit.
  • the second electrolytic plating film and the third electrolytic plating film may be formed by pulse plating.
  • the through hole of the insulating substrate is formed by a laser.
  • a double-sided copper-clad laminate 30A is prepared (FIG. 7A).
  • an opening is formed from the upper surface of the double-sided copper-clad laminate with a laser and an opening is formed from the lower surface. Is formed (FIG. 7B).
  • the first electrolytic plating film 38 is formed in the through hole 34 and on both surfaces of the insulating substrate 30 in the same manner as in the first embodiment (FIG. 8A).
  • the first electrolytic plating film 38 has a first opening 38 a that opens on the first surface side of the insulating substrate 30 and a second opening 38 b that opens on the second surface side.
  • the second electrolytic plating film 40 filling the opening formed by the first electrolytic plating film 38 is formed by direct current plating (FIG. 8B).
  • plating is performed without contacting the insulator.
  • an etching resist having a predetermined pattern is formed (not shown). Then, the second electrolytic plating film 40, the first electrolytic plating film 38, the electroless plating film 36, and the copper foil 32 exposed from the etching resist are dissolved by etching. Next, the etching resist is removed to complete the conductor circuits 44a and 44b and the through-hole conductor 42 (FIG. 8C). (Modification of the second embodiment) The second electrolytic plating film and the third electrolytic plating film may be formed by pulse plating.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

　【課題】　電解めっきを充填したスルーホール内にボイドが残らないプリント配線板の製造方法を提供する。　【解決手段】　スルーホール導体４２が、軸心方向に突出している突出部３８ａを備える第１電解めっき膜３８と、該第１電解めっき膜により形成された凹部内に充填されている第２電解めっき膜４０とから成る。第１電解めっき膜３８と第２電解めっき膜４０との界面の断面形状が、貫通孔３４の開口側を開口とするＵ字状である。即ち、第１電解めっき膜３８がＵ字形状に形成され、鋭角部が無いのでボイドが抜けやすく、スルーホール内にボイドが残らない。

Description

プリント配線板及びプリント配線板の製造方法
本発明は、絶縁基板の貫通孔にめっきを充填することで形成されているスルーホール導体を有するプリント配線板及びその製造方法に関するものである。
絶縁基板の表裏の接続には、絶縁基板の貫通孔の内壁上にめっき膜を設けてなるスルーホール導体が用いられる。貫通孔の内部には、必要に応じて樹脂が充填されている。ここで、例えばプリント配線板を形成する配線の高密度化に伴って貫通孔の径が小径化された場合、貫通孔の内部に樹脂を充填する構造では信頼性を確保することが難しくなるので、貫通孔をめっきにより充填することが行われている。
特許文献１には、スルーホール導体用の貫通孔をめっきにより充填する場合の充填方法が開示されている。特許文献１では、貫通孔の内壁に対する析出速度が、基板表面の析出速度よりも早い電解めっき液を用い、特許文献１の図１中に示されているようスルーホールの中途部近傍に最狭部を形成するよう、スルーホールの開口部近傍の金属層よりも厚い金属層を、スルーホールの中途部近傍に形成する。更に、電解めっきを継続することで、最狭部を閉塞するようにめっきを設け、スルーホール導体を形成している。
特許第４２４８３５３号公報
しかしながら、特許文献１の充填方法では、スルーホールの中途部近傍の電解めっき膜から成る最狭部が、断面Ｖ字形状、即ち、鋭角部を有する。このため、最狭部を閉塞した後に続けて電解めっきを行う際に、鋭角部においてめっき液の液回りが低下して該鋭角部にボイドが残る可能性がある。
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、電解めっきを充填したスルーホール内にボイドが残らないプリント配線板、及び、該プリント配線板の製造方法を提供することにある。
請求項１に記載の発明は、第１面と第１面とは反対側の第２面とを有し、貫通孔を備える基板と、該基板の第１面上に形成されている第１導体回路と、前記基板の第２面上に形成されている第２導体回路と、前記貫通孔に内部に充填されためっきからなり前記第１導体回路と前記第２導体回路とを接続するスルーホール導体とからなるプリント配線板であって、前記スルーホール導体は、前記貫通孔の内壁面上に形成された無電解めっき膜と、該無電解めっき膜上に形成されていて、前記第１面に開口する第１開口部と前記第２面に開口する第２開口部とを有する第１電解めっき膜と、前記第１開口部内に充填されている第２電解めっき膜と、前記第２開口部内に充填されている第３電解めっき膜と、からなり、前記第１開口部及び前記第２開口部は、前記貫通孔の軸方向の中央部に向かうに連れてテーパしていて、断面が略Ｕ字状であることを技術的特徴とする。
請求項１のプリント配線板及び請求項１０のプリント配線板の製造方法では、断面略Ｕ字状の第１開口部及び第２開口部を有する第１電解めっき膜を形成し、第１開口部及び第２開口部にさらに電解めっき膜を充填することでスルーホール導体を形成している。
即ち、第１開口部及び第２開口部が断面略Ｕ字形状に形成されているため、鋭角部が無く、開口部の内部に電解めっき膜を形成する際にはめっき液の流れがスムーズになる。このため、各開口部の内部にボイドが残ることがほとんどない。その結果、ボイドを起点としたクラックがスルーホール導体の内部に発生することが無く、第１導体回路と第２導体回路との間の接続信頼性を確保できる。さらに、スルーホール導体の表面（スルーホールランド）の平坦性が向上し、スルーホールランド直上にビアを配置しても接続信頼性が低下しない。
また、ボイドを抑制することで、めっきの厚みの薄い部分が形成されることがなくなり、スルーホール導体の強度が低下するおそれがほとんど無い。
本発明の第１実施形態に係るプリント配線板の断面ある。 第１実施形態に係るプリント配線板の絶縁基板の断面図である。 第１実施形態のプリント配線板の製造工程図である。 第１実施形態のプリント配線板の製造工程図である。 第１実施形態に係るプリント配線板の絶縁基板の断面図である。 第１実施形態の直流電気めっきの説明図である。 本発明の第２実施形態に係るプリント配線板の製造工程図である。 第２実施形態のプリント配線板の製造工程図である。
[第１実施形態]
本発明の第１実施形態に係るプリント配線板について図１～図４を参照して説明する。図１は、第１実施形態に係るプリント配線板を示している。
プリント配線板１０は、絶縁基板３０の上面（第１面）に第１導体回路４４ａを有し、絶縁基板３０の下面（第２面）に第２導体回路４４ｂを有している。これら第１導体回路４４ａと第２導体回路４４ｂとは、絶縁基板３０の貫通孔３４に形成されたスルーホール導体４２により接続されている。
　絶縁基板３０の第１面上及び第２面上には、層間樹脂絶縁層６０、１６０と導体回路６２、１６２とが交互に積層されてなるビルドアップ層８０が形成されている。そして、異なる層に位置する導体回路はビア導体６４、１６４を介して接続されている。即ち、第１導体回路４４ａと第３導体回路６２とはビア導体６４、１６４を介して接続されている。このビア導体６４は、スルーホール導体４２の直上に形成されている。
最外層の導体回路１６４の上及び層間樹脂絶縁層１６０の上には、開口部７０ａを有するソルダーレジスト層７０が形成されている。ソルダーレジスト層７０の開口部により露出するビア導体上及び導体回路上にバンプ７４が形成されている。
図２に絶縁基板３０の断面を示す。スルーホール導体４２は、貫通孔３４の内壁面上に形成された無電解めっき膜３６と、無電解めっき膜３６上に形成されて第１開口部３８ａ及び第２開口部３８ｂを有する第１電解めっき膜３８と、第１開口部３８ａの内部に形成されている第２電解めっき膜４０ａと、第２開口部３８ｂの内部に形成されている第３電解めっき膜４０ｂとを有している。第１電解めっき膜３８は、貫通孔の軸方向の略中央部において第１開口部３８ａと第２開口部３８ｂとを分断する接続部３８ｃを有している。この第１電解めっき膜３８は、パルスめっきにより形成されている。
　第１開口部は、絶縁基板３０の第１面側に開口しており、第１面から貫通孔の軸方向の中央部に向かってテーパしている。第２開口部は、絶縁基板３０の第２面側に開口しており、第２面から貫通孔の軸方向の中央部に向かってテーパしている。そして、第１開口部及び第２開口部は、断面略Ｕ字状である。
　第１電解めっき膜は、各開口部のテーパの勾配を変化させる屈曲部３８ｄを有している。即ち、開口部の開口から屈曲部３８ｄに至る勾配Ｋ１は、屈曲部３８ｄから貫通孔の軸方向の中央部に至る勾配Ｋ２（接続部の勾配）よりも小さい。
　なお、ここでいう「断面」とは、貫通孔の略中心を通り、軸心に対して垂直をなす直線で切ったときの断面を意味する。また、「略Ｕ字状」とは、テーパの勾配を変化させる屈曲部を有する形状を意味する。例えば、図２及び図５に示すように、開口部の開口端部から屈曲部に至る勾配Ｋ１の大きさは特に限定されない。
　貫通孔の内壁面上に形成される第１電解めっき膜の厚さａと前記前記基板の第１面上に形成される第１電解めっき膜の厚さｂとの比率［（ａ／ｂ）×１００］で表わされるスローイングパワーの値は２００％以上である。なお、前記「厚みａ」とは、接続部の厚みの１／２の値を意味する。この場合、絶縁基板の表面に析出される第１電解めっき膜の厚みを薄くしつつ、貫通孔の内壁に析出される第１電解めっき膜の厚みを厚くして有底の開口部を容易に形成することが可能となる。即ち、貫通孔の開口部分で第１電解めっき膜により貫通孔が閉塞されることが抑制されるとともに、導体回路を形成する際のエッチング時間の短縮が可能となる。
　第２電解めっき膜及び第３電解めっき膜は直流めっきにより形成されている。第１開口部の内部に第２電解めっき膜を形成することと、第２開口部の内部に第３電解めっき膜を形成することとは、同時に行われる。
　第１導体回路４４ａ（第２導体回路４４ｂ）は、絶縁基板上に形成されている銅箔と、銅箔上に形成されている無電解めっき膜と、無電解めっき膜上に形成されている第１電解めっき膜と、第１電解めっき膜上に形成されている第２電解めっき膜（第３電解めっき膜）とから形成されている。
第１実施形態のプリント配線板の製造工程について説明する。本明細書では、スルーホール導体の形成方法について特に詳しく説明する。その後のビルドアップ層等については従来公知の方法を用いて製造する。
（１）両面銅張積層板３０Ａを準備する（図３（Ａ））。両面銅張積層板の絶縁層（絶縁基板）３０は厚さ約０．４μｍのガラスエポキシ樹脂またはＢＴ（ビスマレイミドトリアジン）樹脂とガラスクロス等の心材とからなり、絶縁基板３０の上面と下面に銅箔３２、３２が積層されている。ドリルで両面銅張積層板に、直径が約１００μｍの貫通孔３４を形成する（図３（Ｂ））。
（２）両面銅張積層板の表面、貫通孔３４の内壁面に触媒核を付着させる（図示せず）。次に、下記組成・条件の無電解銅めっき水溶液中に、触媒が付与された絶縁基板を浸漬して、基板表面と貫通孔の内壁に厚さ０．３～３．０μｍの無電解銅めっき膜３６を形成する（図３（Ｃ））。
〔無電解めっき液〕
ＮｉＳＯ4　　　　　　　　　　　 ０．００３　ｍｏｌ／ｌ
酒石酸　　　　　　　　　　　　　０．２００　ｍｏｌ／ｌ
硫酸銅　　　　　　　　　　　　　０．０３０　ｍｏｌ／ｌ
ＨＣＨＯ　　　　　　　　　　　　０．０５０　ｍｏｌ／ｌ
ＮａＯＨ　　　　　　　　　　　　０．１００　ｍｏｌ／ｌ
α、α’－ビピリジル　　　　　　１００　　ｍｇ／ｌ
ポリエチレングリコール　　　　　０．１０　　ｇ／ｌ
〔無電解めっき条件〕
時間　　　　　　　　　　　　４０　分
温度　　　　　　　　　　　　３４　℃
（３）下記組成の電解めっき液で貫通孔３４内及び絶縁基板３０の両面に第１電解めっき膜３８を形成する（図３（Ｄ））。この第１電解めっき膜３８は、基板の厚み方向の中央部において、貫通孔の内壁面から軸心（径方向中央部）Ｘ－Ｘに向かって突き出すように析出する。そして、軸心部分で先端が接続されて接続部３８ｃが形成される。
この第１電解めっき膜３８は、絶縁基板の第１面側に開口する第１開口部と、絶縁基板の第２面側に開口する第２開口部とを有している。第１電解めっき膜３８はパルスめっきにより形成される。
〔電解めっき液〕
硫酸　　　　　　　　　　　０．５　ｍｏｌ／ｌ
硫酸銅　　　　　　　　　　０．８　ｍｏｌ／ｌ
硫酸鉄　　　　　　　　　　　　５　ｇ／ｌ
レベリング剤　　　　　　　　　５０　　ｍｇ／ｌ
光沢剤　　　　　　　　　　　　５０　　ｍｇ／ｌ
〔電解めっき条件〕
温度　　　　　　　　　　　　３４±２　℃
本実施形態のパルスめっきについて説明する。
本実施形態のパルスめっきでは、絶縁基板３０の第１面側及び第２面側の一方に陽極電解を施し、絶縁基板３０の第１面側及び第２面側の他方に陰極電解を施し、これらの電極極性を周期的に逆転させる。
即ち、絶縁基板３０の上面側（第１面側）及び下面側（第２面側）において電極極性を適宜変更させながらめっきを行うことで、貫通孔３４の軸線方向中央部ではめっき膜の析出を継続しつつ、貫通孔３４の上面側（第１面側）及び下面側（第２面側）に対する第１電解めっき膜の析出・溶解を繰り返す。その結果、貫通孔３４内の中央部の第１電解めっき膜を相対的に厚くして膨らませ、貫通孔３４の第１面上及び第２面上の第１電解めっき膜を相対的に薄くしつつ、断面が略Ｕ字形状の開口部を形成することが可能となる。
（４）第１電解めっき膜３８により形成された開口部内を充填する第２電解めっき膜４０は、直流めっきにより形成される。この直流めっきを行う装置を図６を参照して説明する。
図６は、第１実施形態に係る直流めっき装置の構成を示す。めっき装置は、めっき液１２を満たしためっき槽１４と、めっき液１２を循環させるための循環装置１６と、プリント配線板３０の表面側のめっき面（基板表面）に接触している多孔質樹脂（スポンジ）から成る絶縁体２０Ａと、裏面側のめっき面（基板裏面）に接触しているスポンジから成る絶縁体２０Ｂと、絶縁体２０Ａ、２０Ｂをプリント配線板３０に沿って上下に移動させる昇降装置２４とから構成されている。絶縁体２０Ａ、２０Ｂは昇降装置２４により上下移動する昇降バー２２を介して移動する。プリント配線板２０は、陰極側に接続されている。めっき槽内には、図示しない陽極が設けられ、陽極内には銅球が収容されている。
めっき液１２の組成及びめっき条件は以下の通り。
〔電解めっき液〕
硫酸　　　　　　　　　　　２．２４　ｍｏｌ／ｌ
硫酸銅　　　　　　　　　　０．２６　ｍｏｌ／ｌ
硫酸鉄　　　　　　　　　　１９．５　ｍｌ／ｌ
レベリング剤　　　　　　　　　５０　　ｍｇ／ｌ
光沢剤　　　　　　　　　　　　５０　　ｍｇ／ｌ
〔電解めっき条件〕
電流密度　　　　　　　　　　１　Ａ／ｄｍ2
時間　　　　　　　　　　　　６５　分
温度　　　　　　　　　　　　２２±２　℃
図４（Ａ）、図４（Ｂ）を参照して、該めっき装置を用いる第２電解めっき膜４０の形成について説明する。まず、絶縁基板３０の上面に絶縁体２０Ａを押し当て、下面に絶縁体２０Ｂを押し当てる（図４（Ａ））。絶縁体２０Ａ、２０Ｂの大きさ（面積）は、絶縁基板の０．８０で、絶縁体の接触割合は絶縁基板に対して０．５０に調整する。絶縁体を絶縁基板３０に接触させる時、絶縁体が基板の表面に接触後、さらに基板（被めっき面）の表面に対して、１．０～１５．０ｍｍ押し込むことが望ましい。押し込み量が１．０ｍｍ未満では、絶縁体を用いないめっき方法と同等な結果になりやすい。１５．０ｍｍを越える押し込み量では、めっき液の供給が阻害されるために、第１電解めっき膜３８により形成された開口部内のめっき膜の厚さにバラツキが発生しやすい。基板表面や開口部内のめっき膜のバラツキを小さくするといった観点から２～８ｍの押し込み量が最も好ましい。そして、基板表面に形成される第２電解めっき膜の厚みが過剰に厚くなることを抑制することが可能となる。
絶縁基板３０に絶縁体２０Ａ、２０Ｂを接触させながら基板と絶縁体を相対的に移動させる（図４（Ａ））。基板に対する絶縁体の移動速度は７ｍ／ｍｉｎに設定する。この移動速度は１．０～１６．０ｍ／ｍｉｎの範囲であることが望ましい。この範囲であると、基板表面に形成される第２電解めっき膜の厚みを薄くすることが可能となる。その上、絶縁体により、第１電解めっき膜３８により形成された開口部内にめっき液を供給できるので、該開口部内をめっきで容易に充填することが可能となる。
第１実施形態では、上述のめっき液１２に絶縁基板を浸漬する。そして、絶縁体が絶縁基板に押し当てられる。絶縁体が絶縁基板に押し当てられながら絶縁体と基板は相対的に移動させられる。その状態を保ちながら基板３０表面に電解めっき膜４０ａ、４０ｂが形成され、同時に、貫通孔３４内の第１電解めっき膜３８により形成された開口部内に電解めっき膜４０ａ、４０ｂが充填される（図４（Ｂ））。
　なお、第１電解めっき膜４０ａ及び第２電解めっき膜４０ｂを形成する際の電解めっき液に鉄イオンを含有させてもよい。この場合、絶縁体が被めっき面へ接触することにより、その接触した部分ではめっき膜の成長が遅くなる。特に、絶縁体により鉄イオンがめっき界面に強制的に供給されて鉄イオンの還元反応が起こり、銅の析出を抑える。
　一方、絶縁体が接触しない部分ではめっき界面に鉄イオンが濃度勾配により拡散するのみで強制的には供給されず、鉄イオンの還元反応が低くめっきの成長速度が速い。そのために、開口部分のめっきは成長するが、開口部分以外の被めっき面上のめっき膜は厚くなりすぎない。このため、導体回路を形成する際のエッチング時間を短縮でき、高密度な導体回路を形成することが可能となる。
（５）第２電解めっき膜４０の形成後、所定パターンのエッチングレジスト４１を形成する（図４（Ｃ））。
（６）エッチングレジストから露出する、第２電解めっき膜４０、第１電解めっき膜３８、無電解めっき膜３６及び銅箔３２をエッチングで溶解した後、エッチングレジストを除去し、導体回路４４ａ、４４ｂを形成する（図２）。第１導体回路４４ａと第２導体回路４４ｂとはスルーホール導体４２を介して接続される。
第１実施形態のプリント配線板では、貫通孔３４の内部に電解めっきを行う際、まず第１開口部及び第２開口部を有する第１電解めっき膜を形成し、次いで、第１開口部内に第２電解めっき膜を形成し、第２開口部内に第３電解めっき膜を形成している。双方の開口部は、断面略Ｕ字状に形成されるため、第２電解めっき膜及び第３電解めっき膜を形成する際、緩やかに湾曲する壁面に沿ってめっき液の流れがスムーズになって循環しやすくなり、めっきが析出する際にボイドが生じにくい。このため、スルーホール導体の強度、接続信頼性を確保しやすくなる。加えて、スルーホール導体の表面（スルーホールランド）の平坦性が向上し、スルーホール導体の直上にビア導体を配置しても信頼性が低下しないと考えられる。
　本実施形態のようにドリルを用いて形成される貫通孔、即ち、軸線方向における径が略同一である貫通孔においても、上述したパルスめっきを用いることで、めっきを充填するのに最適な形状の開口部を形成することが可能となる。さらに、絶縁基板の表面のめっきの厚みの増大を極力抑制することが可能となる。
スルーホール導体用の貫通孔の直径は、８０～２５０μｍであることが望ましい。８０μｍ未満では、パルスめっきにより第１電解めっき膜を形成しても、断面を略Ｕ字形状にすることが難しい。一方、２５０μｍを越えると、パルスめっきにより第１電解めっき膜を形成しても貫通孔の中央部に接続部を形成することが難しくなる。
また、スルーホール用の貫通孔のアスペクト比は１～７の範囲であることが望ましい。７を越えると、パルスめっきにより第１電解めっき膜を形成しても、断面をＵ字形状にすることが難しい。一方、１未満では、パルスめっきにより第１電解めっき膜を形成しても貫通孔の中央部に接続部を形成することが難しくなる。
スルーホールの内壁面に形成される第１電解めっき膜の厚みａと、基板の表面に形成される第１電解めっき膜の厚みｂとの比率［（ａ／ｂ）×１００］で表わされるスローイングパワーの値が２００％以上となることが好ましい。この場合、絶縁基板の表面に析出される第１電解めっき膜の厚みを薄くしつつ、貫通孔の内壁に析出される第１電解めっき膜の厚みを厚くして有底の開口部を容易に形成することが可能となる。即ち、貫通孔の開口部分で第１電解めっき膜により貫通孔が閉塞されることが抑制されるとともに、導体回路を形成する際のエッチング時間の短縮が可能となる。
（第１実施形態の改変例）
　第２電解めっき膜及び第３電解めっき膜をパルスめっきにより形成してもよい。
[第２実施形態]
本発明の第２実施形態に係るプリント配線板の製造方法について、図７及び図８を参照して説明する。この第２実施形態では、絶縁基板の貫通孔をレーザーにより形成する。
（１）両面銅張積層板３０Ａを準備する（図７（Ａ））。まず、レーザーで両面銅張積層板の上面から開口を形成すると共に下面から開口を形成することで、開口径が約９０μｍ、中央部径（最小径）が約６０μｍの断面鼓状の貫通孔３４を形成する（図７（Ｂ））。
貫通孔３４の最小径Ｄ１と開口径Ｄ２は、Ｄ１／Ｄ２＝１／４～９／１０を満たすことが好ましい。Ｄ１／Ｄ２がこの範囲の場合、貫通孔３４の内部をめっきで充填しやすくなる。
（２）続いて、貫通孔３４の内面に残留するスミア等を過マンガン酸塩法を用いて除去する。そして、両面銅張積層板の表面、スルーホール用貫通孔３４の内壁面に触媒核を付着させる（図示せず）。次に、基板表面と貫通孔の内壁に無電解銅めっき膜３６を形成する（図７（Ｃ））。
（３）貫通孔３４の内部及び絶縁基板３０の両面に、上述の第１実施形態と同様に第１電解めっき膜３８を形成する（図８（Ａ））。この第１電解めっき膜３８は、絶縁基板３０の第１面側に開口する第１開口部３８ａ、第２面側に開口する第２開口部３８ｂを有する。
（４）第１電解めっき膜３８により形成された開口部内を充填する第２電解めっき膜４０は、直流めっきにより形成する（図８（Ｂ））。ここでは、第１実施形態と異なり絶縁体を接触させることなくめっきを行う。
（５）第２電解めっき膜４０の形成後、所定パターンのエッチングレジストを形成する（図示せず）。そして、エッチングレジストから露出する、第２電解めっき膜４０、第１電解めっき膜３８、無電解めっき膜３６及び銅箔３２をエッチングで溶解する。次いで、エッチングレジストを除去し、導体回路４４ａ、４４ｂ及びスルーホール導体４２を完成する（図８（Ｃ））。
（第２実施形態の改変例）
　第２電解めっき膜及び第３電解めっき膜をパルスめっきにより形成してもよい。
　１０　プリント配線板
　３０　絶縁基板
　３４　貫通孔
　３６　無電解めっき膜
　３８　第１電解めっき膜
　３８ａ　突出部
　４０　第１電解めっき膜
　４２　スルーホール導体
　４４　導体回路

Claims (15)

  1. 第１面と第１面とは反対側の第２面とを有し、貫通孔を備える基板と、該基板の第１面上に形成されている第１導体回路と、前記基板の第２面上に形成されている第２導体回路と、前記貫通孔に内部に充填されためっきからなり前記第１導体回路と前記第２導体回路とを接続するスルーホール導体とからなるプリント配線板であって、
    　前記スルーホール導体は、
    　前記貫通孔の内壁面上に形成された無電解めっき膜と、
    　該無電解めっき膜上に形成されていて、前記第１面に開口する第１開口部と前記第２面に開口する第２開口部とを有する第１電解めっき膜と、
    　前記第１開口部内に充填されている第２電解めっき膜と、
    　前記第２開口部内に充填されている第３電解めっき膜と、からなり、
    　前記第１開口部及び前記第２開口部は、前記貫通孔の軸方向の中央部に向かうに連れてテーパしていて、断面が略Ｕ字状であるプリント配線板。
  2. 前記第１電解めっき膜はパルスめっきにより形成されている請求項１のプリント配線板。
  3. 前記第２電解めっき膜及び前記第３電解めっき膜は直流めっきにより形成されている請求項１のプリント配線板。
  4. 前記第１電解めっき膜は、前記開口部のテーパの勾配を変化させる屈曲部を有している請求項１のプリント配線板。
  5. 前記開口部の開口端部から前記屈曲部に至るテーパの勾配は、前記屈曲部から前記開口部の底部に至るテーパの勾配よりも小さい請求項１のプリント配線板。
  6. 前記第２電解めっき膜及び前記第３電解めっき膜は同時に形成される請求項１のプリント配線板。
  7. 前記貫通孔の内壁面上に形成される第１電解めっき膜の厚さａと前記基板の第１面上に形成される第１電解めっき膜の厚さｂとの比率［（ａ／ｂ）×１００］で表わされるスローイングパワーの値は２００％以上である請求項１のプリント配線板。
  8. 前記貫通孔のアスペクト比は、１～７の範囲である請求項１のプリント配線板。
  9. 前記貫通孔の径は、該貫通孔の軸方向において略同一である請求項１のプリント配線板。
  10. 第１面と第１面とは反対側の第２面とを有し、貫通孔を備える基板と、該基板の第１面に形成されている第１導体回路と、前記基板の第２面に形成されている第２導体回路と、前記貫通孔に充填されためっきからなり前記第１導体回路と前記第２導体回路とを接続するスルーホール導体とからなるプリント配線板の製造方法であって、
    　前記貫通孔の内壁面上に無電解めっき膜を形成することと、
    　前記無電解めっき膜上に第１電解めっき膜を形成して、前記第１面に開口する第１開口部と前記第２面に開口する第２開口部とを設けることと、
    　前記第１開口部内に第２電解めっき膜を充填することと、
    　前記第２開口部内に第３電解めっき膜を充填することと、により前記スルーホール導体を形成し、
    　前記第１開口部及び前記第２開口部は、前記貫通孔の軸方向の中央部に向かうに連れてテーパしていて、断面が略Ｕ字状であるプリント配線板の製造方法。
  11. 前記第１電解めっき膜はパルスめっきにより形成される請求項１０のプリント配線板の製造方法。
  12. 前記第２電解めっき膜及び前記第３電解めっき膜は直流めっきにより形成される請求項１０のプリント配線板の製造方法
  13. 前記第１開口部内に前記第２電解めっき膜を充填することと、前記第２開口部内に前記第３電解めっき膜を充填することとは同時である請求項１０のプリント配線板の製造方法。
  14. 前記第１電解めっき膜は、前記開口部のテーパの勾配を変化させる屈曲部を有している請求項１０のプリント配線板の製造方法。
  15. 前記パルスめっきにより第１電解めっき膜を形成する際、
    前記基板の第１面側及び第２面側において周期的に電極極性を変更させる請求項１０のプリント配線板の製造方法。
PCT/JP2010/069070 2009-11-20 2010-10-27 プリント配線板及びプリント配線板の製造方法 WO2011062037A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011541865A JPWO2011062037A1 (ja) 2009-11-20 2010-10-27 プリント配線板及びプリント配線板の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US26322509P 2009-11-20 2009-11-20
US61/263,225 2009-11-20

Publications (1)

Publication Number Publication Date
WO2011062037A1 true WO2011062037A1 (ja) 2011-05-26

Family

ID=44059520

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/069070 WO2011062037A1 (ja) 2009-11-20 2010-10-27 プリント配線板及びプリント配線板の製造方法

Country Status (4)

Country Link
US (1) US8552312B2 (ja)
JP (1) JPWO2011062037A1 (ja)
TW (1) TW201132264A (ja)
WO (1) WO2011062037A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140044746A (ko) * 2012-10-05 2014-04-15 신꼬오덴기 고교 가부시키가이샤 배선 기판 및 그 제조 방법
JP2014095104A (ja) * 2012-11-07 2014-05-22 Toppan Printing Co Ltd めっきによる貫通孔の銅充填方法
JP2015060981A (ja) * 2013-09-19 2015-03-30 イビデン株式会社 プリント配線板
JP2020088192A (ja) * 2018-11-27 2020-06-04 新光電気工業株式会社 配線基板及びその製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120024288A (ko) * 2010-09-06 2012-03-14 삼성전기주식회사 인쇄회로기판의 도금층 형성 방법
JP2014225521A (ja) * 2013-05-15 2014-12-04 イビデン株式会社 プリント配線板
KR101474642B1 (ko) * 2013-05-23 2014-12-17 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
JP6286169B2 (ja) * 2013-09-26 2018-02-28 新光電気工業株式会社 配線基板及びその製造方法
JP2015231003A (ja) * 2014-06-06 2015-12-21 イビデン株式会社 回路基板および回路基板の製造方法
WO2017052642A1 (en) * 2015-09-25 2017-03-30 Sri Ranga Sai Boyapati Electronic assembly that includes void free holes
CN106455363A (zh) * 2016-08-09 2017-02-22 华进半导体封装先导技术研发中心有限公司 印刷线路板制作方法和印刷线路板
CN107820731B (zh) * 2017-03-07 2019-09-17 香港应用科技研究院有限公司 用于通孔填充的交替电镀和蚀刻过程
CN111508893B (zh) * 2019-01-31 2023-12-15 奥特斯(中国)有限公司 部件承载件及制造部件承载件的方法
CN111511102B (zh) * 2019-01-31 2023-12-15 奥特斯奥地利科技与系统技术有限公司 在通孔中具有符合最小距离设计原则的桥结构的部件承载件
KR20210088227A (ko) * 2020-01-06 2021-07-14 삼성전기주식회사 인쇄회로기판

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110241A (ja) * 2001-09-28 2003-04-11 Kyocera Corp 配線基板およびこれを用いた電子装置
JP2005072235A (ja) * 2003-08-25 2005-03-17 Shinko Electric Ind Co Ltd ヴィアの形成方法
JP2005159043A (ja) * 2003-11-26 2005-06-16 Kyocera Corp 配線基板およびその製造方法
JP2005310934A (ja) * 2004-04-20 2005-11-04 Dainippon Printing Co Ltd 多層配線基板およびその製造方法
JP2006339350A (ja) * 2005-06-01 2006-12-14 Daisho Denshi:Kk プリント配線板とその製造方法
JP2008214679A (ja) * 2007-03-01 2008-09-18 Shinko Electric Ind Co Ltd スルーホールの充填方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4248353B2 (ja) 2003-09-19 2009-04-02 新光電気工業株式会社 スルーホールの充填方法
KR100632552B1 (ko) * 2004-12-30 2006-10-11 삼성전기주식회사 내부 비아홀의 필 도금 구조 및 그 제조 방법
JP5021216B2 (ja) 2006-02-22 2012-09-05 イビデン株式会社 プリント配線板およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110241A (ja) * 2001-09-28 2003-04-11 Kyocera Corp 配線基板およびこれを用いた電子装置
JP2005072235A (ja) * 2003-08-25 2005-03-17 Shinko Electric Ind Co Ltd ヴィアの形成方法
JP2005159043A (ja) * 2003-11-26 2005-06-16 Kyocera Corp 配線基板およびその製造方法
JP2005310934A (ja) * 2004-04-20 2005-11-04 Dainippon Printing Co Ltd 多層配線基板およびその製造方法
JP2006339350A (ja) * 2005-06-01 2006-12-14 Daisho Denshi:Kk プリント配線板とその製造方法
JP2008214679A (ja) * 2007-03-01 2008-09-18 Shinko Electric Ind Co Ltd スルーホールの充填方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140044746A (ko) * 2012-10-05 2014-04-15 신꼬오덴기 고교 가부시키가이샤 배선 기판 및 그 제조 방법
JP2014075548A (ja) * 2012-10-05 2014-04-24 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
KR101956563B1 (ko) 2012-10-05 2019-03-11 신꼬오덴기 고교 가부시키가이샤 배선 기판 및 그 제조 방법
JP2014095104A (ja) * 2012-11-07 2014-05-22 Toppan Printing Co Ltd めっきによる貫通孔の銅充填方法
JP2015060981A (ja) * 2013-09-19 2015-03-30 イビデン株式会社 プリント配線板
JP2020088192A (ja) * 2018-11-27 2020-06-04 新光電気工業株式会社 配線基板及びその製造方法
JP7219598B2 (ja) 2018-11-27 2023-02-08 新光電気工業株式会社 配線基板及びその製造方法

Also Published As

Publication number Publication date
TW201132264A (en) 2011-09-16
US20110120762A1 (en) 2011-05-26
JPWO2011062037A1 (ja) 2013-04-04
US8552312B2 (en) 2013-10-08

Similar Documents

Publication Publication Date Title
WO2011062037A1 (ja) プリント配線板及びプリント配線板の製造方法
KR102061921B1 (ko) 결합된 스루홀 도금 및 비아 충전 방법
TWI479958B (zh) Copper foil for printed wiring board and manufacturing method thereof
US10455704B2 (en) Method for copper filling of a hole in a component carrier
JP4383863B2 (ja) 低いプロフィールの結合向上を有する銅箔
US6783654B2 (en) Electrolytic plating method and device for a wiring board
JP4932370B2 (ja) 電解めっき方法、プリント配線板及び半導体ウェハー
JP4000796B2 (ja) ビアホールの銅メッキ方法
JP2012518084A5 (ja)
JP2015029027A (ja) プリント配線板
JP4248353B2 (ja) スルーホールの充填方法
JP6079150B2 (ja) めっきによる貫通孔の銅充填方法
US20220304164A1 (en) Manufacturing sequences for high density interconnect printed circuit boards and a high density interconnect printed circuit board
JP2014225521A (ja) プリント配線板
JP2015106653A (ja) プリント配線板の製造方法
CN102014589A (zh) 印刷线路板的制造方法
KR20030061692A (ko) 비어 충전법
JP5875350B2 (ja) 電解銅合金箔及びキャリア箔付電解銅合金箔
WO2016063799A1 (ja) フレキシブルプリント配線板及びその製造方法
JP2005019577A (ja) 半導体装置用テープキャリアの製造方法
CN111101174A (zh) 一种基于双相脉冲的脉冲电镀方法
JPH1143797A (ja) ビアフィリング方法
JP2006339483A (ja) 配線基板の製造方法及び配線基板
CN112004963B (zh) 减少或消除不带助焊剂施加的焊料中的空隙的镀覆方法
JP6304829B2 (ja) レーザー加工用銅箔、キャリア箔付レーザー加工用銅箔、銅張積層体及びプリント配線板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10831432

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011541865

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10831432

Country of ref document: EP

Kind code of ref document: A1