JP2005072235A - ヴィアの形成方法 - Google Patents
ヴィアの形成方法 Download PDFInfo
- Publication number
- JP2005072235A JP2005072235A JP2003299706A JP2003299706A JP2005072235A JP 2005072235 A JP2005072235 A JP 2005072235A JP 2003299706 A JP2003299706 A JP 2003299706A JP 2003299706 A JP2003299706 A JP 2003299706A JP 2005072235 A JP2005072235 A JP 2005072235A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- hole
- metal layer
- substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/1025—Metallic discs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
- H05K2203/107—Using laser light
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/12—Using specific substances
- H05K2203/128—Molten metals, e.g. casting thereof, or melting by heating and excluding molten solder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/102—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding of conductive powder, i.e. metallic powder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【解決手段】 絶縁性材料から成る基板10に形成したスルーホール12内にめっきによって金属を充填しつつ、基板12の表面に所定厚さのめっき金属層16を形成し、基板12を貫通するヴィアを形成する際に、該スルーホール12の開口部と対応するめっき金属層16の部分に形成されたディンプル20を、その周縁近傍を形成するめっき金属層16の複数箇所にYAGレーザをスポット的に照射して、めっき金属層16の一部を溶融した溶融金属によって充填することを特徴とする。
【選択図】 図1
Description
かかるコア基板100の製造方法は、例えば下記に示す特許文献1に記載されている。
先ず、ドリル等によってコア基板100に形成した貫通孔106の内壁面を含むコア基板100の全表面に、無電解めっきによって形成した金属層108を給電層とする電解めっきによって、厚付した金属層110を形成する[図7(a),(b)]。
更に、金属層108,110が内壁面に形成された貫通孔106に、その両開口部に傘状部112aが形成できるように樹脂112を充填した後[図7(c)]、傘状部112aをマスクとして、金属層110にエッチングを施して薄くして薄金属層110aとする[図7(d)]。
次いで、傘状部112aは研磨等によって除去し、樹脂112の露出面も薄金属層110aと同一面とした後[図7(e)]、無電解めっきによって薄金属層110a及び樹脂112の露出面に金属層114を形成することによって、コア基板100を貫通するヴィア104を形成できる。「[図7(f)]。
その後、金属層108,薄金属層110a及び金属層114から成る金属層にパターニングを施して所望形状の配線パターン102,102・・を形成し[図7(g)]、図6に示すコア基板100を得ることができる。
しかし、コア基板100のヴィア104は、電気特性が大きく異なる金属と樹脂とから構成されているため、インピーダンス等の電位特性の向上を図るには限界がある。
このヴィアの形成方法では、先ず、図8(a)に示す様に、絶縁材料から成る基板200にスルーホール202を形成した後、図8(b)に示す様に、スルーホール202の内壁面を含む基板200の表面に無電解めっきによって金属から成るシード層204を形成する。
次いで、シード層204を給電層とする電解めっきを施し、図8(c)に示す様に、シード層204上にめっき金属層206を形成する。
更に、電解めっきを継続すると、図8(d)に示す様に、スルーホール202を金属で充填してヴィアを形成すると共に、基板100の表面上に所定厚さのめっき金属層206を形成できる。
その後、このめっき金属層206にパターニングを施すことによって基板200の両面の各々に所望の配線パターンを形成でき、かかる配線パターンに両端の各々が接続されて成るヴィアが形成された配線基板を得ることができる。
しかし、形成されたヴィア内には、図8(d)に示す如く、内部にボイド208が形成されたり、スルーホール202の開口部に対応するめっき金属層206の部分にディンプル210,210が形成される。
しかしながら、図9(a)に示す如く、ディンプル210,210の深さが、めっき金属層206の厚さを越える場合には、めっき金属層206をエッチング等で除去しても、ディンプル210,210を完全に除去できない。
また、図9(b)に示す如く、スルーホール202をめっき金属層206で閉塞できずに細孔(シーム)212が残存する場合には、めっき金属層206をエッチング等で除去しても、シーム212は依然として残存している。
しかも、コア基板100には、通常、多数個のヴィアを形成することを要し、基板200に形成した多数個のスルーホール202の各々に対して、めっき条件の最適化を図ることは極めて困難である。このため、基板200に形成した多数個のヴィア内には、ディンプル210やシーム212が形成されたヴィアが存在する。
しかし、大径の配線用パッドを各ヴィアの両端面側に形成することは、基板に形成する配線パターンの設計自由度が低減すると共に、配線パターン等の高密度化を図ることが困難となる。
そこで、本発明の課題は、絶縁性材料から成る基板に形成したスルーホール内にめっきによって金属を充填して形成したヴィアの端面上に直接配線パターンを形成し得るヴィアの形成方法を提供することにある。
その検討において、本発明者は、金属未充填箇所の開口部の周縁近傍を形成するめっき金属層の複数箇所にスポット的にYAGレーザを照射し、その熱により溶融した溶融金属によって、金属未充填箇所を充填できることを知り、本発明に到達した。
また、本発明は、絶縁性材料から成る基板に形成したスルーホール内にめっきによって金属を充填しつつ、前記基板の表面に所定厚さのめっき金属層を形成し、前記基板を貫通するヴィアを形成する際に、該スルーホールの開口部に対応するめっき金属層の部分に形成されたディンプルやシーム等の金属未充填箇所を金属箔又は金属粉によって覆い、前記金属未充填箇所を、前記金属箔又は金属粉の複数箇所にレーザをスポット的に照射して、前記金属箔又は金属粉の少なくとも一部を溶融した溶融金属によって充填することを特徴とするヴィアの形成方法でもある。
かかる本発明において、レーザを、金属未充填箇所の周縁に沿って順次照射することによって、金属未充填箇所の周縁近傍を形成するめっき金属層の一部を溶融し、スルーホールの開口部に対応するめっき金属層の部分に形成されたディンプルやシーム等の金属未充填箇所を溶融金属で充填できる。
また、レーザを、スルーホールの開口部の周縁近傍から内方にスパイラル状に順次照射することによって、金属未充填箇所に溶融金属を充填した部分に対しても再度溶融し、スルーホールの開口部に対応するめっき金属層の部分の均一化を図ることができる。
この様に、金属未充填箇所に溶融金属を充填することによって、基板の表面に形成しためっき金属層をエッチング等で除去することによって、端面が平坦なヴィアを得ることができ、ヴィアの端面上に直接配線パターンを形成できる。
その結果、基板に形成する配線パターンの設計自由度を増加できると共に、配線パターン等の高密度化にも寄与できる。
すなわち、樹脂等の絶縁材料から成る基板10に形成したスルーホール12の内壁面を含む基板10の表面に無電解めっきによって銅等の金属から成るシード層14を形成した後、シード層14を給電層とする電解めっきを施し、スルーホール12内を銅等の金属で充填しつつ、シード層14上に銅等の金属から成る所定厚さのめっき金属層16を形成する。
このスルーホール12の開口部に対応するめっき金属層16の部分には、図1に示す様に、金属未充填箇所としてのディンプル20が形成されることがある。このディンプル20は、めっき金属層16をエッチング等によって除去しても、ヴィアの端面には依然として残存する程度に深いものである。
かかるYAGレーザのスポット的な一回の照射では、その溶融される溶融金属量は少ない。このため、ディンプル20を充分に金属充填すべく、YAGレーザのスポット的な照射を複数回行うことが必要である。この際に、YAGレーザのスポット的な照射を、同一箇所に繰り返して行うと、その箇所が深く抉れるため、ディンプル20の周縁近傍の異なる複数箇所にYAGレーザのスポット的な照射を行う。
この様に、YAGレーザのスポット的な複数回の照射を施すことによって、ディンプル20は金属で充填される。このディンプル20の金属の充填程度は、めっき金属層16をエッチング等によって除去した際に、ディンプル20が消滅する充填程度であればよく、ディンプル20を完全に充填することは要しない。
また、YAGレーザのスポット的な複数回の照射を、例えば図2(b)に示す様に、スルーホール12の開口部の周縁近傍から内方にスパイラル状に順次照射することによって、ディンプル20に金属を充填した部分に対しても再度溶融し、スルーホール12の開口部に対応するめっき金属層16の部分の均一化を図ることができる。図3に、YAGレーザのスポット的な照射をスルーホール12の開口部の周縁近傍から内方にスパイラル状に順次照射した状態を示す。図3に示すスルーホール12の開口部の径は193μmであって、YAGレーザのスポット的な照射回数は579回である。
この様に、YAGレーザのスポット的な照射をスルーホール12の開口部の周縁近傍から内方にスパイラル状に順次照射することによって、ディンプル20の金属による充填は勿論のこと、スルーホール12内に充填された金属の全体が加熱されて図8(d)に示すボイド208の縮小乃至消滅も期待できる。
かかるヴィアの両端面には、直接配線パターンを形成でき、ヴィア径よりも大径の配線用パッドを形成することを要しない。このため、基板10に形成する配線パターンの設計自由度を増加できると共に、配線パターン等の高密度化も図ることができる。
このため、図4に示す様に、スルーホール12の開口部に対応するめっき金属層16の部分に形成されたディンプル20を、めっき金属層16を形成する金属と同種の金属から成る金属粉24で覆う。
次いで、金属粉24の複数箇所にYAGレーザをスポット的に照射し、金属粉24の少なくとも一部を溶融してディンプル20を充填する。
この様に、ディンプル20に予め充填した金属粉24の一部を、YAGレーザのスポット的な照射によって溶融してディンプル20を充填することにより、大径のディンプル20でも金属で充分に充填できる。
その後、必要に応じて未溶融の金属粉24を取り除き、めっき金属層16をエッチング等によって除去することによって、端面が平坦なヴィアを得ることができる。
ここで、図1〜5の説明では、レーザとしてYAGレーザを用いてきたが、YAGレーザにに代えてエキシマレーザを用いてもよい。
更に、図1〜図5においては、スルーホール12の開口部に対応するめっき金属層16の部分に形成されたディンプル20の充填方法について説明してきたが、図1〜図5に示す充填方法は、図9に示すシーム212の充填にも適用できる。
12 スルーホール
16 めっき金属層
20 ディンプル
24 金属粉
26 金属箔
Claims (4)
- 絶縁性材料から成る基板に形成したスルーホール内にめっきによって金属を充填しつつ、前記基板の表面に所定厚さのめっき金属層を形成し、前記基板を貫通するヴィアを形成する際に、
該スルーホールの開口部に対応するめっき金属層の部分に形成されたディンプルやシーム等の金属未充填箇所を、その周縁近傍を形成するめっき金属層の複数箇所にレーザをスポット的に照射して、前記めっき金属層の一部を溶融した溶融金属によって充填することを特徴とするヴィアの形成方法。 - 絶縁性材料から成る基板に形成したスルーホール内にめっきによって金属を充填しつつ、前記基板の表面に所定厚さのめっき金属層を形成し、前記基板を貫通するヴィアを形成する際に、
該スルーホールの開口部に対応するめっき金属層の部分に形成されたディンプルやシーム等の金属未充填箇所を金属箔又は金属粉によって覆い、
前記金属未充填箇所を、前記金属箔又は金属粉の複数箇所にレーザをスポット的に照射して、前記金属箔又は金属粉の少なくとも一部を溶融した溶融金属によって充填することを特徴とするヴィアの形成方法。 - レーザを、金属未充填箇所の周縁に沿って順次照射する請求項1又は請求項2記載のヴィアの形成方法。
- レーザを、スルーホールの開口部の周縁近傍から内方にスパイラル状に順次照射する請求項1又は請求項2記載のヴィアの形成方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003299706A JP4280583B2 (ja) | 2003-08-25 | 2003-08-25 | ヴィアの形成方法 |
US10/914,227 US7205230B2 (en) | 2003-08-25 | 2004-08-10 | Process for manufacturing a wiring board having a via |
TW093124033A TW200513159A (en) | 2003-08-25 | 2004-08-11 | A process for manufacturing a wiring board having a via |
EP04254904A EP1511367B1 (en) | 2003-08-25 | 2004-08-16 | Manufacturing a wiring board |
KR1020040065730A KR20050022324A (ko) | 2003-08-25 | 2004-08-20 | 비어를 구비한 배선 기판의 제조 방법 |
CNB200410056988XA CN100505989C (zh) | 2003-08-25 | 2004-08-24 | 制造具有过孔的线路板的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003299706A JP4280583B2 (ja) | 2003-08-25 | 2003-08-25 | ヴィアの形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005072235A true JP2005072235A (ja) | 2005-03-17 |
JP4280583B2 JP4280583B2 (ja) | 2009-06-17 |
Family
ID=34101150
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003299706A Expired - Fee Related JP4280583B2 (ja) | 2003-08-25 | 2003-08-25 | ヴィアの形成方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7205230B2 (ja) |
EP (1) | EP1511367B1 (ja) |
JP (1) | JP4280583B2 (ja) |
KR (1) | KR20050022324A (ja) |
CN (1) | CN100505989C (ja) |
TW (1) | TW200513159A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011062037A1 (ja) * | 2009-11-20 | 2011-05-26 | イビデン株式会社 | プリント配線板及びプリント配線板の製造方法 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4516320B2 (ja) * | 2004-01-08 | 2010-08-04 | シチズン電子株式会社 | Led基板 |
US8308053B2 (en) | 2005-08-31 | 2012-11-13 | Micron Technology, Inc. | Microfeature workpieces having alloyed conductive structures, and associated methods |
KR100753423B1 (ko) * | 2006-06-30 | 2007-08-30 | 주식회사 하이닉스반도체 | 비아패턴 형성방법 |
KR100968977B1 (ko) * | 2008-10-17 | 2010-07-14 | 삼성전기주식회사 | 무수축 세라믹 기판 및 무수축 세라믹 기판의 제조 방법 |
CN102215641B (zh) * | 2011-05-04 | 2012-11-07 | 深圳市博敏电子有限公司 | 一种带盘中孔的高密度印制板的加工工艺 |
JP2015029027A (ja) * | 2013-07-31 | 2015-02-12 | イビデン株式会社 | プリント配線板 |
US9053972B1 (en) | 2013-11-21 | 2015-06-09 | Freescale Semiconductor, Inc. | Pillar bump formed using spot-laser |
US9474162B2 (en) | 2014-01-10 | 2016-10-18 | Freescale Semiocnductor, Inc. | Circuit substrate and method of manufacturing same |
JP7499562B2 (ja) * | 2015-10-30 | 2024-06-14 | シューラット テクノロジーズ,インク. | 付加製造システム及び方法 |
US10478311B2 (en) | 2017-08-14 | 2019-11-19 | Globus Medical, Inc. | Medical devices including titanium surface treatment |
CN109673112B (zh) * | 2017-10-13 | 2021-08-20 | 鹏鼎控股(深圳)股份有限公司 | 柔性电路板以及柔性电路板的制作方法 |
US10212828B1 (en) * | 2017-11-27 | 2019-02-19 | International Business Machines Corporation | Via stub elimination by disrupting plating |
JP7063095B2 (ja) * | 2018-05-07 | 2022-05-09 | 住友電気工業株式会社 | プリント配線板及びプリント配線板の製造方法 |
US20190357364A1 (en) * | 2018-05-17 | 2019-11-21 | At&S Austria Technologie & Systemtechnik Aktiengesellschaft | Component Carrier With Only Partially Filled Thermal Through-Hole |
KR20200057855A (ko) | 2018-11-16 | 2020-05-27 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
CN110545620A (zh) * | 2019-08-06 | 2019-12-06 | 宁波华远电子科技有限公司 | 一种线路板通孔的填孔工艺 |
KR20220062533A (ko) * | 2019-09-13 | 2022-05-17 | 가부시키가이샤 제파 | 회로 성형 부품 및 전자기기 |
CN115484746A (zh) * | 2021-05-31 | 2022-12-16 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板及其制造方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4920070A (en) * | 1987-02-19 | 1990-04-24 | Fujitsu Limited | Method for forming wirings for a semiconductor device by filling very narrow via holes |
US5110759A (en) * | 1988-12-20 | 1992-05-05 | Fujitsu Limited | Conductive plug forming method using laser planarization |
JPH0350888A (ja) | 1989-07-19 | 1991-03-05 | Fujitsu Ltd | 導体ビアの修復方法 |
US5380678A (en) * | 1991-03-12 | 1995-01-10 | Yu; Chang | Bilayer barrier metal method for obtaining 100% step-coverage in contact vias without junction degradation |
US5340947A (en) | 1992-06-22 | 1994-08-23 | Cirqon Technologies Corporation | Ceramic substrates with highly conductive metal vias |
US5454928A (en) | 1994-01-14 | 1995-10-03 | Watkins Johnson Company | Process for forming solid conductive vias in substrates |
WO2001091924A1 (en) * | 2000-06-01 | 2001-12-06 | Board Of Regents, The University Of Texas System | Direct selective laser sintering of metals |
JP2002016357A (ja) | 2000-06-30 | 2002-01-18 | Shinko Electric Ind Co Ltd | 多層配線基板の製造方法及び半導体装置 |
JP4582938B2 (ja) | 2001-02-28 | 2010-11-17 | 京セラ株式会社 | 絶縁シートの製造方法および配線基板の製造方法 |
JP2002270718A (ja) * | 2001-03-07 | 2002-09-20 | Seiko Epson Corp | 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 |
US6504111B2 (en) | 2001-05-29 | 2003-01-07 | International Business Machines Corporation | Solid via layer to layer interconnect |
JP3807312B2 (ja) | 2002-01-18 | 2006-08-09 | 富士通株式会社 | プリント基板とその製造方法 |
US6835657B2 (en) * | 2002-12-02 | 2004-12-28 | Applied Materials, Inc. | Method for recrystallizing metal in features of a semiconductor chip |
-
2003
- 2003-08-25 JP JP2003299706A patent/JP4280583B2/ja not_active Expired - Fee Related
-
2004
- 2004-08-10 US US10/914,227 patent/US7205230B2/en not_active Expired - Fee Related
- 2004-08-11 TW TW093124033A patent/TW200513159A/zh unknown
- 2004-08-16 EP EP04254904A patent/EP1511367B1/en not_active Expired - Lifetime
- 2004-08-20 KR KR1020040065730A patent/KR20050022324A/ko not_active Application Discontinuation
- 2004-08-24 CN CNB200410056988XA patent/CN100505989C/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011062037A1 (ja) * | 2009-11-20 | 2011-05-26 | イビデン株式会社 | プリント配線板及びプリント配線板の製造方法 |
US8552312B2 (en) | 2009-11-20 | 2013-10-08 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing printed wiring board |
Also Published As
Publication number | Publication date |
---|---|
US20050048770A1 (en) | 2005-03-03 |
EP1511367A3 (en) | 2005-12-21 |
CN100505989C (zh) | 2009-06-24 |
JP4280583B2 (ja) | 2009-06-17 |
CN1592553A (zh) | 2005-03-09 |
US7205230B2 (en) | 2007-04-17 |
EP1511367B1 (en) | 2011-07-06 |
TW200513159A (en) | 2005-04-01 |
EP1511367A2 (en) | 2005-03-02 |
KR20050022324A (ko) | 2005-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4280583B2 (ja) | ヴィアの形成方法 | |
KR100682808B1 (ko) | 다층 회로 기판의 제조 방법 | |
JP2006188745A (ja) | 内部ビアホールの充填メッキ構造及びその製造方法 | |
JP6870608B2 (ja) | 印刷配線板及びその製造方法 | |
WO2013161180A1 (ja) | 多層配線基板及びその製造方法 | |
JP2014236029A (ja) | プリント配線板及びプリント配線板の製造方法 | |
US20140353025A1 (en) | Printed circuit board | |
JP2009099615A (ja) | 配線基板及びその製造方法 | |
JP2011222948A (ja) | 配線基板の製造方法 | |
JP2006100789A (ja) | 電気配線構造の製作方法 | |
JP2006237088A (ja) | 多層プリント配線板の製造方法 | |
CN100464618C (zh) | 布线基板及制造方法 | |
JP2014120756A (ja) | 印刷回路基板の製造方法 | |
JP2007053134A (ja) | 回路基板の製造方法、プリント回路板の製造方法およびプリント回路板 | |
JP2019176068A (ja) | 印刷配線板および印刷配線板の製造方法 | |
JP2000077568A (ja) | プリント配線基板の構造及びその製造方法 | |
JP4314263B2 (ja) | 微小ホールランドを有するビアホールおよびその形成方法 | |
JP2007317823A (ja) | プリント配線板とその製造方法 | |
KR100873835B1 (ko) | 프린트배선판 및 그 제조방법 | |
JP4153328B2 (ja) | 多層プリント配線板の製造方法 | |
JP3583279B2 (ja) | 穴あけ加工方法 | |
JP2010153571A (ja) | 配線基板及びその製造方法 | |
JP2009060151A (ja) | 積層配線板の製造方法 | |
JP2005057077A (ja) | 配線基板の製造方法 | |
KR20090060479A (ko) | 인쇄 회로 기판의 소구경 관통 홀 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060606 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090310 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090316 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |