KR100753423B1 - 비아패턴 형성방법 - Google Patents

Abstract

본 발명은 공정의 단순화를 이룰 수 있는 비아패턴 형성방법을 개시한다. 개시된 본 발명의 방법은, 웨이퍼의 소망하는 위치 상부에 레이저가 조사됨과 아울러 도전성 물질을 공급하는 캐필러리(capillary)를 배치시킨 상태에서 상기 캐필러리를 통해 레이저를 조사해서 웨이퍼 내에 트렌치를 형성하는 단계와, 상기 캐필러리를 통해 상기 트렌치 상부에 도전성 물질을 올려놓는 단계 및 상기 캐필러리를 통해 상기 도전성 물질에 레이저를 조사해서 상기 트렌치 상부의 도전성 물질을 녹이면서 상기 트렌치 내부에 도전성 물질을 매립하는 단계를 포함하는 것을 특징으로 한다.

Description

비아패턴 형성방법{Method of forming via pattern}

도 1 내지 도 3은 본 발명의 실시예에 따른 웨이퍼 대 웨이퍼 비아패턴 형성방법을 설명하기 위한 도면.

* 도면의 주요부분에 대한 부호의 설명 *

30: 웨이퍼 40: 도전성 물질

100: 캐필러리(capillary) 200: 도전성 물질 공급부

H: 관통부 T: 비아패턴

본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는, 같은 종류 또는 다양한 종류의 반도체 소자를 칩 상태 또는 웨이퍼 상태로 적층하고 비아패턴으로 연결하여 패키지를 구성하기 위한 비아패턴 형성방법에 관한 것이다.

반도체 소자 자체의 미세회로 제조기술은 회로의 복잡함에 따른 개발기간의 연장, 막대한 설비투자, 공정비용의 비약적 증가로 인해 각각의 제품에 적절히 대응하기가 점점 어려워지고 있다.

이에, 하나의 대안으로 같은 종류 또는 다양한 종류의 반도체소자를 칩 상태 (chip level) 또는 웨이퍼 상태(wafer level)로 수직으로 적층하고, 비아패턴으로 적층된 웨이퍼 또는 칩들간을 회로적으로 상호 연결하여 하나의 패키지로 만드는 멀티 칩 패키지(Multi Chip Package; 이하, MCP)가 주목되고 있다.

이러한 MCP는 기존의 단일 칩 패키지와는 상이하게 수직으로 칩을 쌓게 되므로, 동종 칩의 적층으로 저장밀도를 높이거나, 정보 저장기능, 논리연산 기능의 칩을 쌓아 복합 기능의 패키지를 제조함으로써 적용되는 최종제품을 보다 소형화, 경량화 및 다기능화 할 수 있다.

아울러, 상기 MCP는 기존에 개발된 반도체 칩을 조합하여 패키징하는 것이므로, 빠른 개발기간을 가지며, 기존의 설비를 그대로 이용함으로써 최종제품의 부가가치를 향상시키고, 다양한 고객의 요구에 대응이 용이하며, 다양한 제품군을 통해 신규시장을 창출하는 효과를 갖는다.

한편, MCP를 제조하기 위해 웨이퍼(wafer)를 수직으로 쌓고 비아패턴으로 상호 연결함에 있어서, 종래에는 다음과 같은 방법으로 비아패턴을 형성하고 있다.

이하에서는, 종래 MCP의 비아패턴 형성방법을 간략하게 설명하도록 한다.

먼저, 제조 완료된 웨이퍼 상에 공지의 포토리소그라피 공정에 따라 비아패턴 형성 영역을 노출시키는 감광막패턴을 형성한 후, 상기 감광막패턴을 식각장벽으로 이용해서 노출된 웨이퍼 영역들을 식각하여 깊은 트렌치를 형성한다. 그런다음, 상기 트렌치 내에 도전막, 예컨데, 전기전도성이 우수한 금속막을 매립(gap fill)시켜 비아패턴을 형성한다.

그러나, 전술한 종래의 비아패턴 형성방법은 다음과 같은 문제점이 부각되고 있다.

먼저, 종래에 적용하고 있는 비아홀 형성하는 기술은, 주로 감광막(photo resist) 패턴을 식각장벽으로 사용하는 방식으로 수행하고 있는데, 이와 같은 기술로 비아홀을 형성하는 경우에는, 별도의 전,후 프로세스(process)가 존재한다는 번거러운 공정이 뒤따르게 되어 공정의 복잡화를 갖는 문제점이 발생하게 된다.

또한, 종래에 적용하고 있는 비아홀 내에 금속막을 매립하여 비아패턴을 형성하는 기술은, 비아홀 내에 금속막을 매립한 후, 상기 금속막을 식각하는 방식으로 수행하고 있는데, 이와 같은 기술로 비아패턴을 형성하는 경우에는, 금속막의 특성상 금속막의 식각 어려움이 따르게 되는 단점이 부각되고 있는 실정이다. 게다가, 종래기술의 경우에는 진공장비를 사용하기 때문에 발생하는 공간을 많이 차지한다는 문제점이 있다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 반도체 소자를 칩 상태나 웨이퍼 상태로 스택하기 위한 비아패턴 형성 공정을 단순화 시킬 수 있는 비아패턴 형성방법을 제공함에 그 목적이 있다.

또한, 본 발명은 비아패턴 형성을 위한 금속막의 식각 공정을 스킵하여 금속막의 식각 어려움에 따른 문제점을 해결할 수 있는 비아패턴 형성방법을 제공함에 그 다른 목적이 있다.

게다가, 본 발명은 비아패턴의 형성시 발생하는 공간 부피의 문제점을 해결할 수 있는 비아패턴 형성방법을 제공함에 또 다른 목적이 있다.

상기와 같은 목적을 달성하기 위하여, 본 발명은 비아패턴 형성방법에 있어서, 웨이퍼의 소망하는 위치 상부에 레이저가 조사됨과 아울러 도전성 물질을 공급하는 캐필러리(capillary)를 배치시킨 상태에서 상기 캐필러리를 통해 레이저를 조사해서 웨이퍼 내에 트렌치를 형성하는 단계; 상기 캐필러리를 통해 상기 트렌치 상부에 도전성 물질을 올려놓는 단계; 및 상기 캐필러리를 통해 상기 도전성 물질에 레이저를 조사해서 상기 트렌치 상부의 도전성 물질을 녹이면서 상기 트렌치 내부에 도전성 물질을 매립하는 단계;를 포함하는 비아패턴 형성방법을 제공한다.

여기서, 상기 캐필러리는 레이저를 구비함과 아울러 외부로부터 도전성 물질 공급부가 연결되고, 상기 캐필러리 내부에 레이저가 통과함과 아울러 도전성 물질이 유입되는 관통구를 갖는 것을 특징으로 한다.

(실시예)

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.

먼저, 본 발명의 기술적 원리를 설명하면, 본 발명은 레이저가 구비되고, 외부로부터 도전성 물질 공급부가 연결된 캐필러리를 통해 비아패턴의 형성한다.

이렇게 하면, 비아패턴 형성을 하나의 장비, 즉, 캐필러리에서 수행이 가능하므로, 종래의 비아패턴 형성 공정에 비해 공정단순화가 가능하며, 공정 소요시간을 줄일 수 있게 된다.

자세하게, 도 1 내지 도 3은 본 발명의 실시예에 따른 비아패턴 형성방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다. 여기서, 각 도면은 비아패턴 형성 영역에 대해서만 도시하도록 한다.

도 1을 참조하면, 반도체 제조 공정이 완료된 웨이퍼(30)를 마련한 후, 상기 웨이퍼의 소망하는 위치 상부에 레이저(Laser)를 구비함과 아울러 외부로부터 도전성 물질 공급부(200)가 연결되고, 그리고, 내부에 레이저(Laser)가 통과함과 아울러 도전성 물질(40)이 유입되는 관통구(H)를 갖는 캐필러리(capillary, 100)를 배치시킨다.

그런다음, 상기 캐필러리의 관통구(H)를 통하여 상기 웨이퍼(30) 표면에 레이저(Laser)를 조사해서 웨이퍼(30) 내에 트렌치(T)를 형성한다. 즉, 상기 웨이퍼(30) 표면에 레이저(Laser)가 조사됨에 따라 상기 레이저가 조사된 웨이퍼 부분을 식각되면서 트렌치(T)가 형성하게 된다.

이때, 상기 레이저(Laser)는 웨이퍼의 결합을 끊을 수 있는 정도의 에너지를 가지며, 상기 캐필러리(100)는 레이저로 인해 분해된 웨이퍼의 실리콘(Si)를 흡입하는 장치(미도시)를 포함한다.

도 2를 참조하면, 상기 캐필러리의 관통구(H)를 통해 상기 도전성 물질 공급부(200)에 채워져 있는 도전성 물질들(40)을 상기 트렌치(T) 상부에 올려 놓는다.

자세하게는, 상기 캐필러리의 관통구(H)를 통해 상기 도전성 물질 공급부(200)에 채워져 있는 솔더 볼(solder ball)등의 필링(filling) 금속(40)이 하나씩 구분되어 떨어지도록 하여 상기 트렌치(T) 상부에 올려 놓는다.

도 3을 참조하면, 상기 캐필러리의 관통구(H)를 통해 상기 트렌치(T) 상부의 도전성 물질(40)에 레이저(Laser)를 조사하여 상기 도전성 물질(40)을 녹이면서 상기 트렌치(T) 내부에 상기 도전성 물질을 매립하여 비아패턴(V)을 형성한다.

자세하게는, 상기 트렌치(T) 상부에 놓여져 있는 도전성 물질(40)에 상기 캐필러리의 관통구(H)를 통해 레이저(Laser)를 조사하면 도전성 물질인 필링(filling) 금속(40)을 녹일 수 있다. 이때, 상기 레이저는 실리콘의 결합을 끊을 수 있을 정도의 세기로 조사한다.

이처럼, 상기 레이저(Laser)로 인해 녹여진 도전성 물질은 트렌치(T) 내부로 채워지면서 자연적으로 굳어지게 되어 비아패턴(V)이 형성된다.

이후, 도시하지는 않았으나, 상기 비아패턴이 형성된 웨이퍼에 대해 후속 공정으로 웨이퍼에 대해 백 그라인딩(back grinding)을 수행한다.

전술한 바와 같이, 본 발명은 캐필러리를 이용하여 비아패턴의 형성 공정을 수행함에 따라, 하나의 장비 내에서 비아패턴의 형성 공정이 가능하므로, 이를 통해, 공정 단순화가 가능하며, 웨이퍼 이동과 별도의 공정에 따른 공정 소요시간을 줄일 수 있다.

즉, 상기 비아패턴을 형성하는 공정은, 웨이퍼 내에 트렌치를 형성하는 공정과 트렌치 내에 도전성 물질을 매립하는 공정으로 이루어지는데, 본 발명에서는 상기 트렌치를 형성하는 공정과 상기 트렌치 내에 도전성 물질을 매립하는 공정을 하나의 장비 내에서 수행할 수 있어 종래의 비아패턴 형성방법에 비해 공정 단순화를 이룰 수 있다.

또한, 본 발명은 상기 도전성 물질의 식각 공정없이 상기 트렌치 내에 도전성 물질을 매립할 수 있으므로, 종래의 도전성 물질의 식각 공정시 발생되는 문제 점을 방지할 수 있다.

게다가, 본 발명은 비아패턴의 형성시 진공 장비를 사용할 필요가 없으므로 발생하는 공간의 부피를 줄일 수 있다.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.

이상에서와 같이, 본 발명은 트렌치를 형성하는 공정과 상기 트렌치 내에 도전성 물질을 매립하는 공정으로 구성된 비아패턴의 형성 공정을 하나의 장비인 캐필러리 내에서 수행할 수 있으므로, 이를 통해, 비아패턴 형성의 공정 단순화가 가능하다.

또한, 본 발명은 비아패턴 형성시 웨이퍼의 별도 이동이 없으며, 이로 인해, 별도 공정에 따른 공정 소요시간을 줄일 수가 있다.

게다가, 본 발명은 비아패턴의 형성시 진공 장비를 사용할 필요가 없으므로 발생하는 공간의 부피를 줄일 수 있다.

아울러, 본 발명은 비아패턴용 도전성 물질의 식각 공정없이 트렌치 내에 도전성 물질을 매립할 수 있으므로, 종래의 도전성 물질의 식각 공정시 발생되는 문제점을 방지할 수 있다.

Claims (2)

1. 비아패턴 형성방법에 있어서,

   웨이퍼의 소망하는 위치 상부에 레이저가 조사됨과 아울러 도전성 물질을 공급하는 캐필러리(capillary)를 배치시킨 상태에서 상기 캐필러리를 통해 레이저를 조사해서 웨이퍼 내에 트렌치를 형성하는 단계;

   상기 캐필러리를 통해 상기 트렌치 상부에 도전성 물질을 올려놓는 단계; 및

   상기 캐필러리를 통해 상기 도전성 물질에 레이저를 조사해서 상기 트렌치 상부의 도전성 물질을 녹이면서 상기 트렌치 내부에 도전성 물질을 매립하는 단계;

   를 포함하는 것을 특징으로 하는 비아패턴 형성방법.
2. 제 1 항에 있어서,

   상기 캐필러리는 레이저를 구비함과 아울러 외부로부터 도전성 물질 공급부가 연결되고, 상기 캐필러리 내부에 레이저가 통과함과 아울러 도전성 물질이 유입되는 관통구를 갖는 것을 특징으로 하는 비아패턴 형성방법.

Images