CN102479751A - 制造通孔和穿透硅通路的方法 - Google Patents

制造通孔和穿透硅通路的方法 Download PDF

Info

Publication number
CN102479751A
CN102479751A CN2011102403713A CN201110240371A CN102479751A CN 102479751 A CN102479751 A CN 102479751A CN 2011102403713 A CN2011102403713 A CN 2011102403713A CN 201110240371 A CN201110240371 A CN 201110240371A CN 102479751 A CN102479751 A CN 102479751A
Authority
CN
China
Prior art keywords
wafer
passive area
mask pattern
hole
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102403713A
Other languages
English (en)
Inventor
赵胜熙
金圣哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN102479751A publication Critical patent/CN102479751A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种制造通孔和穿透硅通路的方法。该制造通孔的方法包括：在晶片的第一表面上形成第一掩模图案，露出晶片的第一表面的一部分；采用第一掩模图案作为离子注入阻挡层，通过将杂质注入到晶片的第一表面的露出部分中而在晶片内形成钝化区域；在包括钝化区域的晶片的第一表面上形成蚀刻停止层；在背对晶片的第一表面的晶片的第二表面上形成第二掩模图案，其中该第二掩模图案露出钝化区域之间的区域之上的晶片的第二表面的一部分；以及采用第二掩模图案作为蚀刻掩模，通过蚀刻晶片而形成通孔。

Description

制造通孔和穿透硅通路的方法
技术领域
本发明的示范性实施例涉及半导体装置的制造，更具体地，涉及制造通孔和穿透硅通路(through-silicon via，TSV)的方法。
背景技术
近来，随着电子产品的尺寸变得更小且提供更高的性能，对超小型高容量的半导体存储装置的需求增加。半导体存储器的制造者做出大量的努力以通过多个半导体芯片安装在单一的半导体封装中的多芯片封装来增加半导体存储装置的存储容量。
多芯片封装技术通过简化的工艺可降低封装的制造成本，并且有利于批量生产，但是其缺点在于：由于要被堆叠的芯片的数量和尺寸的增加，封装件内用于电连接的互连空间不足。在这方面，已经提出采用TSV的封装结构。采用TSV的封装件被设计使得TSV形成在晶片级的芯片内，并且芯片通过TSV物理地且电连地连接在一起。
然而，为了实现TSV，在形成通孔时可能发生缺口现象(notchphenomenon)。就是说，通孔的下侧壁被过蚀刻。
图1是解释在形成通孔的工艺期间发生的缺口现象的截面图。
参考图1，蚀刻源提供到晶片100，且通孔形成在晶片100内。执行用于形成通孔的蚀刻工艺，直到蚀刻停止层105的表面露出。然而，由于晶片100的中心部分与边缘部分之间的厚度差，晶片100的中心部分上的蚀刻量可与晶片100的边缘部分上的蚀刻量不同。例如，在晶片100的相对薄的中心部分上的蚀刻比在晶片100的边缘部分上的蚀刻更早地完成，因此在晶片的中心部分的蚀刻停止层105的表面露出。然而，晶片100的中心部分暴露于蚀刻源，直到完成晶片100的边缘部分的蚀刻。因此，虽然由掩模110覆盖的晶片100的顶表面可不受蚀刻源的影响，但是蚀刻源可在通孔的下部(即，晶片100与蚀刻停止层105之间的界面)上积累。因此，由于所积累的蚀刻源，通孔的下部下面的晶片100可被过蚀刻，从而可形成缺口115。当缺口115形成在通孔的下部时，在随后的工艺中填充通孔可能是困难的，可能发生装置失效。
发明内容
本发明的实施例涉及制造通孔和TSV的方法，其在形成TSV的工艺期间可防止在通孔的下侧壁发生缺口现象。
在示范性实施例中，制造通孔的方法包括：在晶片的第一表面上形成第一掩模图案，露出晶片的第一表面的一部分；采用第一掩模图案作为离子注入阻挡层，通过将杂质注入到晶片的露出的部分中而在晶片内形成钝化区域；在包括钝化区域的晶片的第一表面上形成蚀刻停止层；在背对晶片的第一表面的晶片的第二表面上形成第二掩模图案，其中第二掩模图案露出钝化区域之间的区域之上的晶片的第二表面的一部分；以及采用第二掩模图案作为蚀刻掩模，通过蚀刻晶片而形成通孔。
在另一个示范性实施例中，形成穿透硅通路的方法包括：在晶片的第一表面上形成第一掩模图案，露出晶片的第一表面的一部分；采用第一掩模图案作为离子注入阻挡层，通过将杂质注入到晶片的露出部分中而在晶片内形成钝化区域；在包括钝化区域的晶片的第一表面上形成蚀刻停止层；在背对晶片的第一表面的晶片的第二表面上形成第二掩模图案，其中第二掩模图案露出钝化区域之间的区域之上的晶片的第二表面的一部分；采用第二掩模图案作为蚀刻掩模，通过蚀刻晶片而形成通孔；在通孔的露出表面上形成阻挡金属层；以及通过填充通孔形成贯穿晶片的穿透硅通路。
附图说明
从下面结合附图的详细描述，将更加清楚地理解以上和其它的方面、特征和其它优点，其中：
图1是解释在形成通孔的工艺期间发生的缺口现象的截面图；以及
图2至10是示出根据本发明实施例制造通孔和TSV的方法的截面图。
具体实施方式
在下文，将参考附图描述本发明的实施例。然而，实施例仅用于示例的目的，而不旨在限制本发明的范围。
图2是10是示出根据本发明实施例的制造通孔和TSV的方法的截面图。
参考图2，多个半导体芯片形成在硅晶片200中，第一掩模图案205形成在硅晶片200上使得硅晶片200的表面的一部分露出。第一掩模图案205可由抗蚀剂层形成。在此情况下，第一掩模图案205形成在硅晶片200的第一表面上，例如，其前侧上。
参考图3，通过在硅晶片200上执行离子注入工艺而在硅晶片200内形成钝化区域210。具体地，采用第一掩模图案205作为离子注入阻挡层，执行离子注入工艺以将杂质注入到硅晶片200的露出表面中，如箭头所示。这里，注入可将硅晶片200的硅改变成对硅具有蚀刻选择性的材料的杂质。在本发明的示范性实施例中，可注入包含氧(O2)离子的杂质。如果将包含氧(O2)离子的杂质注入到硅晶片200中，则通过氧(O2)离子与硅晶片200的硅(Si)之间的反应形成钝化区域210。在此情况下，采用氧化硅(Si-Ox)材料层形成钝化区域210。在调整包含氧(O2)离子的杂质的离子注入浓度和离子注入强度的同时执行离子注入工艺，使得钝化区域210的深度d1不超过一定的深度，例如，离硅晶片200的露出表面5μm。可在水平方向上以及垂直方向上执行离子注入工艺。在钝化区域210形成为具有大于5μm深度的情况下，杂质可在水平方向上扩散。因此，钝化区域210可延伸到被第一掩模图案205阻挡的区域，例如，要形成通孔的区域。在此情况下，在随后的工艺中通孔可能不会形成在杂质扩散区域中，从而装置失效可能发生。因此，钝化区域210形成为具有离硅晶片200的露出表面5μm或更小的深度。
在随后用于形成TSV的工艺中，钝化区域210用于保护硅晶片200不受蚀刻源30的影响，这将在后面详细描述。在离子注入工艺之后，第一掩模图案205通过剥离工艺被去除。
参考图4，蚀刻停止层215形成在钝化区域210和硅晶片200上，钝化区域210和硅晶片200的表面通过去除第一掩模图案(图3中的205)而被露出。蚀刻停止层215用于指示在随后形成TSV的蚀刻工艺中蚀刻要被停止的位置。蚀刻停止层215可由对硅晶片200具有蚀刻选择性的材料形成。氧化硅(SiO2)可用作对硅晶片200具有蚀刻选择性的材料。
参考图5，载体晶片220附着到蚀刻停止层215。背对附着有蚀刻停止层215和载体晶片220的第一表面的硅晶片200的第二表面，也就是硅晶片200的后侧，凹陷第一深度d2。
参考图6，第二掩模图案225形成在凹陷第一深度d2后的硅晶片200上，第二掩模图案225露出其上要形成TSV的硅晶片200的表面的一部分。第二掩模图案225可采用抗蚀剂层形成。为了在形成TSV的方法当中应用从硅晶片200的后侧形成通孔的方法，第二掩模图案225形成在背对硅晶片200的第一表面的第二表面(例如，后侧)上。在此情况下，由第二掩模图案225露出的硅晶片200的后侧表面使形成钝化层210的区域之外的区域的表面露出。
参考图7，采用第二掩模图案225作为蚀刻掩模，执行蚀刻工艺以蚀刻硅晶片200的后侧表面的露出表面，从而形成通孔230。具体地，采用第二掩模图案225作为蚀刻掩模，蚀刻源被提供到硅晶片200。通过提供可蚀刻硅的干蚀刻源或湿蚀刻源可执行蚀刻工艺。例如，可蚀刻硅的蚀刻源包括氟(F)，因此可通过提供包含CF4气体的蚀刻源来执行蚀刻工艺。当蚀刻源提供到硅晶片200时，硅晶片200被蚀刻以形成通孔230，如箭头所示。可执行用于形成通孔230的蚀刻工艺直到完成对硅晶片200的硅的蚀刻并且露出蚀刻停止层215的表面。
在硅晶片200内形成通孔230的蚀刻工艺期间，钝化区域210在通孔230的下侧壁被露出。钝化区域210由对硅(Si)具有蚀刻选择性的材料形成，例如，氧化硅(SiO2)。因此，形成有钝化区域210的通孔230的下侧壁不被硅蚀刻源蚀刻。也就是说，因为钝化区域210用作蚀刻阻挡层，所以硅晶片200可不受蚀刻工艺的影响。因此，可减少缺口(图1中的115)的发生，该缺口在用于形成通孔的蚀刻工艺期间，当在蚀刻停止层与硅晶片之间的界面上积累蚀刻源时被引起，从而硅晶片通过积累的蚀刻源被蚀刻。
参考图8，去除用作形成通孔230的蚀刻掩模的第二掩模图案(图7中的225)。因此，蚀刻层215的表面由通孔230露出，通孔230形成在要形成TSV的区域中。
参考图9，阻挡金属层235形成在形成有通孔230的硅晶片200之上。然后，种子金属层形成在阻挡金属层235上。在通孔230内执行电解质电镀工艺，从而用电解质材料(即，金属层240)填充通孔230。阻挡金属层235包括选自由氮化钛(TiN)、钛(Ti)和钛钨(TiW)组成的组中的至少一种。阻挡金属层235用于防止金属层240与硅晶片200或钝化区域210之间的反应。此外，填充通孔230的金属层240包括选自由金(Au)、铜(Cu)、钨(W)和多晶Si化合物组成的组中的单层或多层。
参考图10，考虑到堆叠封装制造的总厚度，金属层(图9中的240)和阻挡金属层(图9中的235)被回蚀刻以露出硅晶片200的表面。因此，形成TSV 245，其包括填充通孔230的金属图案240a和阻挡金属图案235a。
根据本发明的示范性实施例，当从硅晶片的后侧形成通孔的方法被应用于实现TSV时，将杂质注入到硅晶片的表面中的离子注入工艺被执行，从而形成不被硅蚀刻源蚀刻的钝化区域。以此方法，可控制缺口现象。结果，可改善封装制造工艺的可靠性和工艺裕度。
本发明的实施例以示例的目的被公开。本领域的技术人员应理解，在不背离所附权利要求所公开的本发明的范围和精神的情况下，各种修改、附加和替代都是可能的。
本申请要求2010年11月19日提交韩国知识产权局的韩国申请No.10-2010-0115715的优先权，将其全部内容引用结合于此。

Claims (16)

1.一种制造通孔的方法，包括：
在晶片的第一表面上形成第一掩模图案，露出该晶片的该第一表面的一部分；
采用该第一掩模图案作为离子注入阻挡层，通过将杂质注入到该晶片的该第一表面的该露出部分中而在该晶片内形成钝化区域；
在包括该钝化区域的该晶片的该第一表面上形成蚀刻停止层；
在背对该晶片的该第一表面的该晶片的第二表面上形成第二掩模图案，其中该第二掩模图案露出在该钝化区域之间的区域之上的该晶片的该第二表面的一部分；以及
采用该第二掩模图案作为蚀刻掩模，通过蚀刻该晶片而形成通孔。
2.如权利要求1所述的方法，还包括，在形成该蚀刻停止层之后：
在该蚀刻停止层上附着载体晶片；以及
使该晶片的该第二表面凹陷第一深度。
3.如权利要求1所述的方法，其中该晶片的该第一表面是该晶片的前侧，而该晶片的该第二表面是该晶片的后侧。
4.如权利要求1所述的方法，其中该钝化区域的形成包括：
将包含氧离子的杂质注入到该晶片的该第一表面的该露出部分中；以及
通过诱发该晶片的硅和该氧离子之间的反应而形成该钝化区域。
5.如权利要求4所述的方法，其中通过该诱发反应，该钝化区域形成为氧化硅材料层。
6.如权利要求1所述的方法，其中该钝化区域形成为具有离该晶片的该表面5μm或更小的深度。
7.如权利要求1所述的方法，其中该蚀刻停止层包括对该晶片的构成材料具有蚀刻选择性的材料。
8.如权利要求6所述的方法，其中该蚀刻停止层包括氧化硅层。
9.如权利要求1所述的方法，其中通过对该晶片提供干蚀刻源或湿蚀刻源而形成该通孔。
10.如权利要求1所述的方法，其中该通孔的下侧壁由该钝化区域保护，由此该通孔以垂直形状形成。
11.一种形成穿透硅通路的方法，包括：
在晶片的第一表面上形成第一掩模图案，露出该晶片的该第一表面的一部分；
采用该第一掩模图案作为离子注入阻挡层，通过将杂质注入到该晶片的该第一表面的该露出部分中而在该晶片内形成钝化区域；
在包括该钝化区域的该晶片的该第一表面上形成蚀刻停止层；
在背对该晶片的该第一表面的该晶片的第二表面上形成第二掩模图案，其中该第二掩模图案露出该钝化区域之间的区域之上该晶片的该第二表面的一部分；
采用该第二掩模图案作为蚀刻掩模，通过蚀刻该晶片而形成通孔；
在该通孔的露出表面上形成阻挡金属层；以及
通过填充该通孔而形成穿过该晶片的穿透硅通路。
12.如权利要求11所述的方法，其中该晶片的该第一表面是该晶片的前侧，而该晶片的该第二表面是该晶片的后侧。
13.如权利要求11所述的方法，其中该钝化区域的形成包括：
将包含氧离子的杂质注入到该晶片的该第一表面的该露出部分中；以及
通过诱发该晶片的硅和该氧离子之间的反应而形成该钝化区域。
14.如权利要求13所述的方法，其中通过该诱发反应，该钝化区域形成为氧化硅材料层。
15.如权利要求11所述的方法，其中该钝化区域形成为具有离该晶片的该表面5μm或更小的深度。
16.如权利要求11所述的方法，其中该通孔的下侧壁由该钝化区域保护，由此该通孔以垂直形状形成。
CN2011102403713A 2010-11-19 2011-08-19 制造通孔和穿透硅通路的方法 Pending CN102479751A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100115715A KR101163223B1 (ko) 2010-11-19 2010-11-19 비아 홀 및 관통 전극 형성방법
KR10-2010-0115715 2010-11-19

Publications (1)

Publication Number Publication Date
CN102479751A true CN102479751A (zh) 2012-05-30

Family

ID=46064739

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102403713A Pending CN102479751A (zh) 2010-11-19 2011-08-19 制造通孔和穿透硅通路的方法

Country Status (3)

Country Link
US (1) US20120129341A1 (zh)
KR (1) KR101163223B1 (zh)
CN (1) CN102479751A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979274A (zh) * 2014-04-04 2015-10-14 中芯国际集成电路制造(上海)有限公司 硅通孔形成方法
CN111564410A (zh) * 2020-05-18 2020-08-21 南京诚芯集成电路技术研究院有限公司 一种提高后段金属线通孔的工艺窗口的方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102142366B1 (ko) 2013-11-14 2020-08-07 삼성전자 주식회사 반도체 집적 회로 소자 및 그 제조 방법, 반도체 패키지
US9418915B2 (en) 2014-01-16 2016-08-16 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6261876B1 (en) * 1999-11-04 2001-07-17 International Business Machines Corporation Planar mixed SOI-bulk substrate for microelectronic applications
US20090120679A1 (en) * 2005-08-30 2009-05-14 Andry Paul S Conductive through via structure and process for electronic device carriers
CN101490817A (zh) * 2006-07-20 2009-07-22 东京毅力科创株式会社 半导体装置的制造方法、半导体装置的制造装置、半导体装置、计算机程序以及存储介质

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372660B1 (en) 2000-11-29 2002-04-16 Macronix International Co., Ltd. Method for patterning a dual damascene with masked implantation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6261876B1 (en) * 1999-11-04 2001-07-17 International Business Machines Corporation Planar mixed SOI-bulk substrate for microelectronic applications
US20090120679A1 (en) * 2005-08-30 2009-05-14 Andry Paul S Conductive through via structure and process for electronic device carriers
CN101490817A (zh) * 2006-07-20 2009-07-22 东京毅力科创株式会社 半导体装置的制造方法、半导体装置的制造装置、半导体装置、计算机程序以及存储介质

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979274A (zh) * 2014-04-04 2015-10-14 中芯国际集成电路制造(上海)有限公司 硅通孔形成方法
CN104979274B (zh) * 2014-04-04 2018-08-10 中芯国际集成电路制造(上海)有限公司 硅通孔形成方法
CN111564410A (zh) * 2020-05-18 2020-08-21 南京诚芯集成电路技术研究院有限公司 一种提高后段金属线通孔的工艺窗口的方法
CN111564410B (zh) * 2020-05-18 2023-08-11 南京诚芯集成电路技术研究院有限公司 一种提高后段金属线通孔的工艺窗口的方法

Also Published As

Publication number Publication date
KR20120054370A (ko) 2012-05-30
KR101163223B1 (ko) 2012-07-06
US20120129341A1 (en) 2012-05-24

Similar Documents

Publication Publication Date Title
US11094639B2 (en) Semiconductor package
US8421193B2 (en) Integrated circuit device having through via and method for preparing the same
KR100826979B1 (ko) 스택 패키지 및 그 제조방법
KR100895813B1 (ko) 반도체 패키지의 제조 방법
EP3871258B1 (en) Method for removing a bulk substrate from a bonded assembly of wafers
US20120168935A1 (en) Integrated circuit device and method for preparing the same
CN104904006A (zh) 半导体器件以及其制造方法
KR20080111228A (ko) 몰드 재형상 웨이퍼와 이를 이용한 스택 패키지 및 그의제조 방법
US9343364B2 (en) Semiconductor device and method for manufacturing the same
CN102479751A (zh) 制造通孔和穿透硅通路的方法
US20120032339A1 (en) Integrated circuit structure with through via for heat evacuating
US20100090219A1 (en) Method for fabrication of semiconductor device
US20150179580A1 (en) Hybrid interconnect structure and method for fabricating the same
CN103441097B (zh) 一种深孔底部氧化硅绝缘层的刻蚀方法
KR100983471B1 (ko) 반도체 장치 및 그 제조 방법
CN113950738A (zh) 三维堆叠半导体组合件及其制造方法
US20120007213A1 (en) Semiconductor chip and method for fabricating the same
US20230068435A1 (en) Semiconductor die assemblies with sidewall protection and associated methods and systems
US20240071989A1 (en) Semiconductor device circuitry formed from remote reservoirs
US9530694B2 (en) Method for fabricating semiconductor device having through silicon via
KR20120022142A (ko) 반도체칩 및 이의 제조방법
KR101159723B1 (ko) 반도체 소자의 콘택 및 그 형성 방법
KR101185451B1 (ko) 반도체 장치 및 그 제조 방법
KR101001205B1 (ko) 반도체 장치 및 그 제조 방법
KR101195461B1 (ko) 반도체칩 및 이의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120530