TWI818498B - 封裝結構及其形成方法 - Google Patents

封裝結構及其形成方法 Download PDF

Info

Publication number
TWI818498B
TWI818498B TW111112964A TW111112964A TWI818498B TW I818498 B TWI818498 B TW I818498B TW 111112964 A TW111112964 A TW 111112964A TW 111112964 A TW111112964 A TW 111112964A TW I818498 B TWI818498 B TW I818498B
Authority
TW
Taiwan
Prior art keywords
circuit substrate
control member
protruding portion
package
warp control
Prior art date
Application number
TW111112964A
Other languages
English (en)
Other versions
TW202310259A (zh
Inventor
林昱聖
陳見宏
賴柏辰
林柏堯
鄭心圃
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202310259A publication Critical patent/TW202310259A/zh
Application granted granted Critical
Publication of TWI818498B publication Critical patent/TWI818498B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Led Device Packages (AREA)
  • Die Bonding (AREA)

Abstract

一種封裝結構及封裝結構的形成方法。封裝結構包括電路基板和通過接合結構接合到電路基板的晶片封裝。封裝結構更包括貼附到電路基板的翹曲控制構件。翹曲控制構件具有延伸到電路基板中的凸出部分。翹曲控制構件的高度大於晶片封裝的高度。

Description

封裝結構及其形成方法
本發明是關於封裝結構及其形成方法，特別是關於具有翹曲控制構件。
半導體積體電路 (IC)工業經歷了快速增長。半導體製造製程的不斷進步導致半導體元件具有更精細的特徵及/或更高的積體密度。功能密度（即，每晶片面積的互連元件數量）普遍增加，而特徵尺寸（即，可以使用製造製程創建的最小組件）已減少。這種尺寸縮小化的過程通常通過提高生產效率和降低相關成本來提供好處。
晶片封裝不僅可以保護半導體元件免受環境污染物的影響，還可以為封裝在其中的半導體元件提供連接界面。已開發出佔用較少空間或高度較低的較小封裝結構來封裝半導體元件。
已經開發出新的封裝技術以進一步提高密度和功能。這些形式相對較新的半導體晶片封裝技術面臨製造挑戰。
根據一些實施例，提供了一種封裝結構。封裝結構包括電路基板和通過接合結構而接合至電路基板的晶片封裝。封裝結構還包括貼附到電路基板的翹曲控制構件。翹曲控制構件具有延伸到電路基板中的凸出部分。翹曲控制構件的高度大於晶片封裝的高度。
根據一些實施例，提供了一種封裝結構。封裝結構包括電路基板以及電路基板上方的晶片結構。封裝結構還包括穿入電路基板的翹曲控制構件。翹曲控制構件具有朝電路基板的底面延伸的凸出部分。翹曲控制構件的頂面位於比晶片結構的頂面高的高度水平處。
根據一些實施例，提供了一種形成封裝結構的方法。方法包括在電路基板上方設置晶片封裝。方法還包括在電路基板上方設置翹曲控制構件，使得翹曲控制構件的凸出部分穿過電路基板的頂面。凸出部分部分地圍繞晶片封裝的轉角。
以下揭露內容提供了許多不同的實施例或範例，用於實施所提供之申請專利之發明的不同部件。組件和配置的具體範例描述如下，以簡化本發明實施例的說明。當然，這些僅僅是範例，並非用以限定本發明的實施例。舉例而言，以下敘述中提及第一部件形成於第二部件上或上方，可能包含第一與第二部件直接接觸的實施例，也可能包含額外的部件形成於第一與第二部件之間，使得第一與第二部件不直接接觸的實施例。此外，本發明實施例在各種範例中可能重複元件符號的數字及/或字母，此重複是為了簡化和清楚，並非在討論的各種實施例及/或組態之間指定其關係。
再者，在此可使用空間相對用詞，例如「在……下方」、「在……下」、「低於」、「下方的」、「在……上」、「高於」、「上方的」及類似的用詞以助於描述圖中所示之其中一個元件或部件相對於另一(些)元件或部件之間的關係。這些空間相對用詞係用以涵蓋圖式所描繪的方向以外，使用中或操作中之裝置的不同方向。裝置可能被轉向(旋轉90度或其他方向)，且可與其相應地解釋在此使用之空間相對描述。
本領域技術人員將理解說明書中的術語“大抵”，例如“大抵平坦”或“大抵共平面”等。在一些實施例中，形容術語大抵可以被移除。在適用的情況下，術語“大抵”還可以包括具有“完全”、“徹底”、“全部”等的實施例。在適用的情況下，術語“大抵”還可以涉及指定內容的90%或更高，例如95%或更高，尤其是99%或更高，包括100%。此外，例如“大抵平行”或“大抵垂直”的術語將被解釋為不排除與指定佈置的微小偏差並且可以包括例如高達10度的偏差。“大抵”一詞不排除“完全”，例如“大抵不含”Y 的組合物可能完全不含 Y。
與特定距離或尺寸結合的例如“大約”之類的術語將被解釋為不排除與特定距離或尺寸的微小偏差，並且可以包括例如高達10%的偏差。與數值x相關的術語“約”可表示x±5%或10%。
描述了本揭露的一些實施例。可以在這些實施例中描述的階段之前、期間及/或之後提供額外的操作。對於不同的實施例，可以替換或消除所描述的一些階段。可以向半導體元件結構及/或封裝結構添加附加特徵。對於不同的實施例，下面描述的一些特徵可以被替換或消除。儘管一些實施例討論了以特定順序執行的操作，但是這些操作可以以另一邏輯順序執行。
本揭露的實施例可以涉及三維(3D)封裝或三維積體電路(3D-IC)元件。還可以包括其他特徵和過程。例如，可以包括測試結構以輔助3D封裝或3D-IC元件的驗證測試。測試結構可以包括例如形成在重佈線層中或在基板上的測試接墊，其允許測試3D封裝或3D-IC、使用探針及/或探針卡等。驗證測試可以在中間結構以及最終結構上執行。此外，本文公開的結構和方法可以與結合已知良好晶片的中間驗證的測試方法結合使用，以增加產量並降低成本。
第1A-1F圖是根據一些實施例之用於形成封裝結構的各個階段製程剖面圖。如第1A圖所示，提供或接收載板100。載板100在製造過程中用作支撐基板。在一些實施例中，載板100是臨時支撐載體並且稍後將被移除。
載板100可由介電材料、半導體材料、一種或多種其他適合的材料、或前述之組合所製成或可包括介電材料、半導體材料、一種或多種其他適合的材料、或前述之組合。在一些實施例中，載板100是介電基板，例如玻璃晶圓。在一些其他實施例中，載板100是半導體基板，例如矽晶圓。半導體基板可以由矽、鍺、矽鍺、一種或多種其他適合的半導體材料、或前述之組合所製成或可包括矽、鍺、矽鍺、一種或多種其他適合的半導體材料、或前述之組合。
如第1A圖所示，根據一些實施例，在載板100上方形成重佈線結構102。重佈線結構102可以包括離型膜101、多個絕緣層104和多個導電部件106。離型膜101和載板100後續可以一起被移除。
在一些實施例中，絕緣層104是含高分子層。絕緣層104可以由一種或多種高分子材料製成或包括一種或多種高分子材料。高分子材料可包括聚苯並噁唑(PBO)、聚醯亞胺(PI)、環氧基樹脂(epoxy-based resin)、一種或多種其他適合的高分子材料、或前述之組合。在一些實施例中，高分子材料是光敏的。因此，可以使用微影製程在絕緣層104中形成具有所需圖案的開口。這些開口可以用於容納一些導電部件106。
導電部件106可以包括導線(conductive lines)、導電通道(conductive vias)、及/或導電墊(conductive pads)。導電部件106可由銅、鈷、錫、鈦、金、鉑、鋁、鎢、一種或多種其他適合的材料、或前述之組合製成或可包括銅、鈷、錫、鈦、金、鉑、鋁、鎢、一種或多種其他適合的材料、或前述之組合。導電部件106可以使用電鍍製程、化學鍍製程、一種或多種其他適合的製程、或前述之組合形成。導電部件106的形成可進一步涉及一個或多個蝕刻製程。
如第1A圖所示，重佈線結構102中的一些導電部件106是導電通道。在一些實施例中，導電通道的上部比導電通道的下部寬，如第1A圖所示。
如第1B圖所示，根據一些實施例，將多個晶片結構（或包含晶片的結構）108A和108B設置在重佈線結構102上方。在一些實施例中，在設置晶片結構108A和108B之前，對重佈線結構102進行測試操作，以確保重佈線結構102的品質和可靠度。
在一些實施例中，晶片結構108A和108B通過導電連結構件(conductive connectors)112接合到重佈線結構102的導電墊上。在一些實施例中，晶片結構108A和108B中的每一個包括具有焊料構件形成於其上的導電柱(或導電墊)110。焊料構件也可以形成在重佈線結構102的導電墊上。晶片結構108A和108B被拾取並放置到重佈線結構102上。在一些實施例中，將晶片結構108A和108B的焊料構件及/或重佈線結構102的導電墊上的焊料構件一起回焊(reflow)。結果，回焊的焊料構件形成導電連結構件112。
晶片結構108A和108B中的每一個可以是單一半導體晶片、系統整合單晶片(system-on-integrated chips，SoIC)及/或包括一個或多個被封裝或保護的半導體晶片的封裝體。對於系統整合單晶片，可以將多個半導體晶片堆疊並接合在一起以形成這些半導體晶片之間的電性連接。在一些實施例中，半導體晶片是包括多種功能的單晶片系統（system-on-chip，SoC）晶片。在一些實施例中，半導體晶片的背面朝上，而半導體晶片的正面面向重佈線結構102。在一些實施例中，一些半導體晶片包括例如高頻寬記憶體(HBM)元件的記憶體元件。在一些實施例中，晶片結構108A和108B是半導體晶片，例如SoC晶片。在一些實施例中，晶片結構108A和108B中的每一個是包括堆疊在一起的多個半導體晶片的系統整合單晶片(SoIC)。在一些其他實施例中，晶片結構108A和108B是其中包括一個或多個半導體晶片的封裝體。在一些其他實施例中，晶片結構108A是SoIC晶片，而晶片結構108B包括記憶體元件。
如第1C圖所示，根據一些實施例，形成底部填充材料114以圍繞並保護導電連結構件112。底部填充材料114可以由高分子材料製成或可以包括高分子材料，例如其中分散有填料的環氧基樹脂。填料可包括纖維（如二氧化矽纖維及/或含碳纖維）、顆粒（如二氧化矽顆粒及/或含碳顆粒）、或及前述之組合。
然後，根據一些實施例，如第1C圖所示，在重佈線結構102上方形成保護層116以圍繞並保護晶片結構108A和108B。在一些實施例中，保護層116與重佈線結構102直接接觸。在一些實施例中，底部填充材料114分隔了保護層116與在晶片結構108A和108B下方的導電連結構件112。
然而，本揭露的實施例不限於此。可以對本揭露的實施例進行許多變化及/或修改。在一些其他實施例中，不形成底部填充材料114。在這些情況下，保護層116可以與在晶片結構108A和108B下方的導電連結構件112直接接觸。
在一些實施例中，保護層116由絕緣材料製成或包括絕緣材料，絕緣材料例如是封膠材料(molding material)。封膠材料可以包括高分子材料，例如其中分散有填料的環氧基樹脂。填料可包括纖維（如二氧化矽纖維及/或含碳纖維）、顆粒（如二氧化矽顆粒及/或含碳顆粒）、或及前述之組合。在一些實施例中，保護層116中填料的分佈密度大於底部填充材料114中填料的分佈密度。在一些實施例中，保護層116中填料的重量百分比大於底部填充材料114中填料的重量百分比。保護層116和底部填充材料114中填料的輪廓、尺寸及/或材料可以彼此不同。
在一些實施例中，引入或注入封膠材料(例如液態封膠材料)以覆蓋重佈線結構102以及晶片結構108A和108B。在一些實施例中，然後使用熱處理來固化液態封膠材料並將其轉變為保護層116。在一些實施例中，對保護層116執行平坦化製程以提高保護層116的平坦度。例如，平坦化製程可以包括研磨製程、化學機械研磨(CMP)製程、乾式拋光製程、一種或多種其他適合的製程、或前述之組合。在一些實施例中，在平坦化製程之後，露出了晶片結構108A和108B的表面。在一些實施例中，保護層116的頂面與晶片結構108A和108B的表面大抵等高。
然後，根據一些實施例，將第1C圖中所示的結構倒置並貼附到載帶(carrier tape)118上。然後，根據一些實施例，如第1D圖所示，移除載板100和離型膜101。如此一來，露出了重佈線結構102原先被載板100覆蓋的表面。
如第1E圖所示，根據一些實施例，將一個或多個晶片結構（或包含晶片的結構）120通過導電連結構件124接合到重佈線結構102。導電連結構件124的材料及形成方法可與導電連結構件112相同或相似。通過導電連結構件124，在晶片結構120的導電柱(或導電墊)122與重佈線結構102的一些導電部件106之間形成電性連接。在一些實施例中，晶片結構120通過重佈線結構102的一些導電部件106而在晶片結構108A與108B之間形成電性連接，如第1E圖所示。
晶片結構120可以是單個半導體晶片、系統整合單晶片(SoIC)及/或包括一個或多個被封裝或保護之半導體晶片的封裝體。對於系統整合單晶片，多個半導體晶片堆疊並接合在一起以在這些半導體晶片之間形成電性連接。在一些實施例中，半導體晶片是包括多種功能的單晶片系統（SoC）晶片。在一些實施例中，一些半導體晶片包括例如高頻寬記憶體(HBM)元件的記憶體元件。在一些實施例中，晶片結構120是互連晶片(interconnection chip)，其從晶片結構108A和108B接收及/或傳輸電信號到晶片結構108A和108B。在一些實施例中，晶片結構120中沒有形成主動元件。在其他一些實施例中，晶片結構120包括形成於其中的主動元件和被動元件。在一些其他實施例中，表面安裝元件用於代替晶片結構120。表面安裝元件(surface mounted device)可以包括例如電阻、電容、絕緣體、一個或多個其他適合的元件、或前述之組合。
如第1E圖所示，根據一些實施例，在重佈線結構102之上形成底部填充材料126以圍繞導電連結構件124。底部填充材料126的材料和形成方法可以與底部填充材料114的材料和形成方法相同或相似。可以對本揭露的實施例進行許多變化及/或修改。在一些其他實施例中，不形成底部填充材料126。在其他一些實施例中，不形成晶片結構120。
在一些實施例中，使用切割製程將第1E圖所示的結構切割成多個單獨的晶片封裝。在切割製程之後，根據一些實施例，如第1F圖所示，從載帶118拾取一個晶片封裝10並將其倒置。晶片封裝10將與其他構件整合以形成更大的封裝結構。
然而，本揭露的實施例不限於此。可以對本揭露的實施例進行許多變化及/或修改。在一些其他實施例中，不執行切割製程以將第1E圖中的結構分成多個更小的晶片封裝。整個封裝結構可以直接整合至大型封裝結構，無需切割。
第2A-2E圖是根據一些實施例之用於形成封裝結構的一部分的各個階段製程剖面圖。如第2A圖所示，接收或提供電路基板(或封裝基板)20。在一些實施例中，電路基板20包括核心部分200。電路基板20還可包括多個絕緣層202a和202b以及多個導電部件204a和204b。導電部件204a和204b可以用於在電路基板20的相對側之間傳送電信號。絕緣層202a和202b可以由一種或多種高分子材料製成或包括一種或多種高分子材料。導電部件204a和204b可由銅、鋁、鈷、鎢、金、一種或多種其他適合的材料、或前述之組合製成或可包括銅、鋁、鈷、鎢、金、一種或多種其他適合的材料、或前述之組合。
核心部分200可以包括例如可以容易地層壓的材料的有機材料。在一些實施例中，核心部分200可以包括單面或雙面覆銅層壓板、環氧樹脂、樹脂、玻璃纖維、封膠化合物、塑料(例如聚氯乙烯(PVC)、丙烯腈、丁二烯和苯乙烯(ABS)、聚丙烯(PP)、聚乙烯(PE)、聚苯乙烯(PS)、聚甲基丙烯酸甲酯(PMMA)、聚對苯二甲酸乙二醇酯(PET)、聚碳酸酯(PC)、聚苯硫醚(PPS)）、一種或多種其他適合的元素、或及前述之組合。導電通道可以延伸穿過核心部分200以提供設置在核心部分200任一側上的元件之間的電性連接。在一些實施例中，電路基板20還包括接合結構206和208。在一些實施例中，接合結構206和208是焊料凸塊。在一些實施例中，接合結構208用於與另一元件例如印刷電路板接合。
在一些實施例中，電路基板20具有多個未形成導電部件的預定區域。可以部分移除預定區域以稍後形成一個或多個凹陷。凹陷可用於容納其他元件構件（例如半導體晶片）及/或其他構件（例如稍後將形成的翹曲控制構件的凸出部分）。
如第2B圖所示，根據一些實施例，部分移除電路基板20之其中一預定區域以形成凹陷210。在部分移除電路基板20之後，形成出電路基板20的內側壁。電路基板20的內側壁界定凹陷210的側壁，如第2B圖所示。
在一些實施例中，凹陷210是使用能量束鑽孔製程形成的。能量束鑽孔製程可包括雷射束鑽孔製程、離子束鑽孔製程、電子束鑽孔製程、一種或多種其他適合的製程、或前述之組合。可以對電路基板20的不同區域進行多次能量束鑽孔製程。從而，形成具有所設計輪廓的凹陷210。在一些其他實施例中，凹陷210是使用機械鑽孔製程形成的。例如，可以使用電腦數控(CNC)雕刻機來形成凹陷210。在一些其他實施例中，使用一種或多種微影製程和一種或多種蝕刻製程來部分地移除電路基板20，從而形成凹陷210。在一些其它實施例中，使用能量束鑽孔製程、機械鑽孔製程、蝕刻製程、一個或多個其他適用的方法、或及前述之組合來部分地移除電路基板20。
如第2C圖所示，接收或提供與第1F圖所示的晶片封裝10相同或相似的晶片封裝10’。在一些實施例中，拾取晶片封裝10’並放置在電路基板20上。之後，通過接合結構206將晶片封裝10’接合至電路基板20。
在一些實施例中，晶片封裝10’係設置在電路基板20上方，使得重佈線結構102的之導電墊與接合結構206直接接觸。在一些其他實施例中，在將晶片封裝10’設置在電路基板20上之前，可以在導電的重佈線結構102的導電墊上形成額外的焊料構件。之後，使用熱回焊製程及/或熱壓縮製程以將晶片封裝10’接合到電路基板20。如此，晶片封裝10’的部件(例如晶片結構120)進入凹陷210，如第2C圖所示。凹陷210提供用於部分容納晶片封裝10’之部件的空間。封裝結構的總高度因此可以進一步減少。在一些其他實施例中，進入凹陷210的晶片封裝的部件是表面安裝元件，其包括例如電阻、電容、絕緣體、一個或多個其他適合的元件、或前述之組合。
然後，根據一些實施例，沿著晶片封裝10’的一側將底部填充液體分配到電路基板20上。底部填充液體可由高分子材料製成或包括高分子材料，例如是其中分散有填料的環氧基樹脂。填料可包括纖維（如二氧化矽纖維及/或含碳纖維）、顆粒（如二氧化矽顆粒及/或含碳顆粒）、或及前述之組合。底部填充液體可以通過毛細作用力而吸入晶片封裝10’和電路基板20之間的空間中以圍繞一些接合結構206。
之後，根據一些實施例，底部填充液進一步被吸入凹陷210中，並通過毛細作用力而到達晶片封裝10’的另一側。在一些實施例中，將底部填充液加熱固化以形成底部填充材料214。因而，形成圍繞接合結構206並填充凹陷210的底部填充材料214，如第2D圖所示。在一些實施例中，底部填充材料214與電路基板20的內側壁直接接觸。
如第2E圖所示，根據一些實施例，在電路基板20上方設置翹曲控制構件218。在一些實施例中，翹曲控制構件218通過黏著層216而貼附到電路基板20。黏著層216可以由環氧基材料、一種或多種其他合適材料、或前述之組合製成。翹曲控制構件218可有助於在後續形成製程及/或可靠度測試製程期間減少電路基板20的翹曲。在一些實施例中，翹曲控制構件218的高度大於晶片封裝10’的高度。在一些實施例中，翹曲控制構件218的頂面位於較晶片結構108A和108B的頂面還高的高度水平。
在一些實施例中，翹曲控制構件218由金屬材料製成或包括金屬材料。金屬材料可包括鋁、銅、鋼、金、一種或多種其他適合的材料、或前述之組合。在一些其他實施例中，翹曲控制構件218由半導體材料、陶瓷材料、高分子材料、金屬材料、一種或多種其他適合的材料或前述之組合製成或包括半導體材料、陶瓷材料、高分子材料、金屬材料、一種或多種其他適合的材料或前述之組合製成。在一些實施例中，翹曲控制構件218具有類似於電路基板20的熱膨脹係數。
在一些實施例中，翹曲控制構件218與晶片封裝10’隔開一段距離。在一些實施例中，翹曲控制構件218與晶片封裝10’分離，而不與晶片封裝10’直接接觸。在一些實施例中，翹曲控制構件218與底部填充材料214分離，而不與底部填充材料214直接接觸。
第3圖是根據一些實施例之封裝結構的一部分的剖面圖。第4圖是根據一些實施例之封裝結構的一部分的平面圖。在一些實施例中，第4圖示出了第2E圖和3所示結構的俯視圖。在一些實施例中，第2E圖示出了沿第4圖中的2E-2E線截取的封裝結構剖面圖。在一些實施例中，第3圖示出了沿第4圖中的3-3線截取的封裝結構剖面圖。
在一些實施例中，翹曲控制構件218包括環狀結構或是環狀結構，如第4圖所示。翹曲控制構件218圍繞電路基板20之放置有晶片封裝10’的區域。翹曲控制構件218具有露出電路基板20之該區域的開口。在一些實施例中，翹曲控制構件218連續地圍繞晶片封裝10’，如第4圖所示。
如上所述，第3圖顯示沿第4圖中3-3線截取的封裝結構剖面圖。在一些實施例中，翹曲控制構件218具有凸出部分218P 1、218P 2、218P 3、和218P 4，其延伸到電路基板20之中，如第3圖所示。凸出部分218P 1、218P 2、218P 3、和218P 4朝向電路基板20的底面延伸。在一些實施例中，部分移除電路基板20以形成多個凹陷。將翹曲控制構件218設置於電路基板20上方，使得凸出部分218P 1、218P 2、218P 3、和218P 4穿過電路基板20的頂面並進入形成於電路基板20中的凹陷。
在第4圖中，翹曲控制構件218的主體部分(main portion)下方的凸出部分218P 1、218P 2、218P 3、和218P 4係以虛線示出。由於凸出部分218P 1、218P 2、218P 3、和218P 4延伸到電路基板20中，進一步提高了翹曲控制構件218與電路基板20之間的黏著。凸出部分218P 1、218P 2、218P 3、和218P 4連同翹曲控制構件的主體部分因而可以消除或減少電路基板20的翹曲，以進一步減輕整個封裝結構的翹曲。
在一些實施例中，每一凸出部分218P 1、218P 2、218P 3、和218P 4部分地圍繞由該翹曲控制構件218所圍成的區域的各個相應轉角，如第4圖所示。在一些實施例中，該區域的四個轉角分別被凸出部分218P 1、218P 2、218P 3、和218P 4部分地圍繞。在一些實施例中，凸出部分218P 1、218P 2、218P 3、和218P 4中的每一個都與由翹曲控制構件218圍繞的區域的相應轉角相鄰接。
在一些實施例中，凸出部分218P 1至218P 2被設計為僅形成於電路基板20之被翹曲控制構件218所圍繞的區域的轉角附近。因此，電路基板20的空間是由凸出部分218P 1至218P 2佔據和控制。在電路基板20中留有足夠的空間用於導電路徑佈線。在不嚴重影響電路基板20中的佈線線路徑的情況下，減輕了整個封裝結構的翹曲程度。
如第3圖所示，凸出部分218P 1具有高度H 1，而翹曲控制構件218之主體部分具有高度H 2。在一些實施例中，高度H 2大於H 1。在一些其他實施例中，高度H 2大抵等於高度H 1。高度H 1可以在從大約100μm到大約1mm的範圍內。高度H 2可以在從大約1mm到大約3mm的範圍內。
如第4圖所示，晶片封裝10’具有沿第一方向(例如水平方向)延伸的第一側邊和沿第二方向(例如垂直方向)延伸的第二側邊。第一側邊具有長度L 1，第二側邊具有長度L 2。在一些實施例中，第一側邊長於第二側邊。如第4圖所示，每一凸出部分218P 1、218P 2、218P 3、及218P 4具有沿第一方向延伸的第一部分和沿第二方向延伸的第二部分。第一部分具有長度L A，第二部分具有長度L B，如第4圖所示。
在一些實施例中，長度L A和L B彼此不同，如第4圖所示。在一些實施例中，具有長度L A的第一部分比具有長度L B的第二部分更長，如第4圖所示。在第4圖中，由於晶片封裝10’的第一側邊比晶片封裝10’的第二側邊長，電路基板20上沿第一方向的應力可能相對較高。由於凸出部分被設計為具有沿第一方向較長的第一部分，因此可以減輕整個封裝結構的翹曲。
如第4圖所示，翹曲控制構件218具有沿第一方向(例如水平方向)延伸的第一部分。翹曲控制構件218的第一部分具有長度L L和寬度W L，如第4圖所示。翹曲控制構件218具有沿第二方向(例如垂直方向)延伸的第二部分。翹曲控制構件218的第二部分具有長度L S和寬度W S。在一些實施例中，第一方向大抵垂直於第二方向。在一些實施例中，長度L L大於長度L S。在一些實施例中，寬度W L大於寬度W S。
由於晶片封裝10’的第一側邊長於晶片封裝10’的第二側邊，因此電路基板20上沿第一方向的應力可能相對較高。翹曲控制構件218之較寬的第一部分可以具有更大的強度以減少整個封裝結構的翹曲。
在第4圖所示的實施例中，形成了多個凸出部分218P 1至218P 4在轉角區域以增強電路基板20與翹曲控制構件218之間的黏著性。然而，本揭露的實施例不限於此。可以對本揭露的實施例進行許多變化及/或修改。在一些實施例中，翹曲控制構件218的凸出部分圍繞電路基板20之由翹曲控制構件218所圍繞的整個區域。
第5圖是根據一些實施例之封裝結構的一部分的平面圖。第6圖是根據一些實施例之封裝結構的一部分的剖面圖。在一些實施例中，第6圖示出了沿第5圖中6-6線所截取的封裝結構的剖面圖。在一些實施例中，翹曲控制構件218具有延伸到電路基板20中的凸出部分218P，如第6圖所示。在一些實施例中，凸出部分218P包括環狀結構，如第5圖所示。在一些實施例中，凸出部分218P圍繞電路基板20之被環狀結構圍繞的區域，如第5圖所示。在一些實施例中，凸出部分218P連續圍繞電路基板20之被翹曲控制構件218圍繞的區域，如第5圖所示。
可以對本揭露的實施例進行許多變化及/或修改。第7圖是根據一些實施例之封裝結構的一部分的平面圖。如第7圖所示，晶片封裝10’具有在第一方向（例如水平方向）上延伸的第一側邊和在第二方向（例如垂直方向）上延伸的第二側邊。在一些實施例中，第一側邊長於第二側邊。如第7圖所示，凸出部分218P 1、218P 2、218P 3、和218P 4中的每一個具有在第一方向上延伸的第一部分和在第二方向上延伸的第二部分。如第7圖所示，第一部分具有長度L A，第二部分具有第二長度L B。在一些實施例中，具有長度L A的第一部分大抵與具有長度L B的第二部分一樣長，如第7圖所示。
可以對本揭露的實施例進行許多變化及/或修改。第8圖是根據一些實施例之封裝結構的一部分的平面圖。如第8圖所示，晶片封裝10’具有在第一方向（例如水平方向）上延伸的第一側邊和在第二方向（例如垂直方向）上延伸的第二側邊。在一些實施例中，第一側邊長於第二側邊。如第8圖所示，凸出部分218P 1、218P 2、218P 3、和218P 4中的每一個具有沿第一方向延伸的第一部分和沿第二方向延伸的第二部分。第一部分具有長度L A，第二部分具有第二長度L B，如第7圖所示。在一些實施例中，長度L A和L B彼此不同，如第7圖所示。在一些實施例中，具有長度L B的第二部分長於具有長度L A的第一部分，如第8圖所示。
在第4圖所示的實施例中，凸出部分218P 1至218P 4中的每一個都鄰接電路基板20之被翹曲控制構件218圍繞的區域的各個相應轉角。然而，本揭露的實施例不限於此。可以對本揭露的實施例進行許多變化及/或修改。在其他一些實施例中，其中一個或一些凸出部分不與電路基板20的被翹曲控制構件218圍繞的區域的相應轉角相鄰接。
第9圖是根據一些實施例之封裝結構的一部分的平面圖。在一些實施例中，凸出部分218P 1至218P 4中的每一個不與電路基板20之被翹曲控制構件218圍繞的區域的各個相應轉角相鄰接。在一些實施例中，凸出部分218P 1至218P 4中的每一個部分地圍繞該區域的各個相應轉角，如第9圖所示。凸出部分218P 1至218P 4中的每一個與所部分地圍繞的各個相應轉角分離。
可以對本揭露的實施例進行許多變化及/或修改。第10圖是根據一些實施例之封裝結構的一部分的平面圖。類似於第4圖所示的實施例，翹曲控制構件218具有凸出部分218P1至218P 4，其部分地圍繞被翹曲控制構件218圍繞的區域的轉角。在一些實施例中，翹曲控制構件218還包括凸出部分218P 5和218P 6。與凸出部分218P 1至218P 2類似，凸出部分218P 5和218P 6也延伸到電路基板20中。在一些實施例中，凸出部分218P 5和218P 6中的每一個橫向延伸跨過晶片結構108A和108B之間的間隙。凸出部分218P 5和218P 6中的每一個橫向延伸跨過晶片結構108A和108B的相對側邊。
在一些實施例中，翹曲控制構件218還包括凸出部分218P 7、218P 8、218P 9、和218P 10。與凸出部分218P 1至218P 2相似，凸出部分218P 7至218P 10也延伸至電路基板20中，如第10圖所示。在一些實施例中，凸出部分218P 7至218P 10中的每一個均相應地位於翹曲控制構件218的轉角處。
可以對本揭露的實施例進行許多變化及/或修改。第11圖是根據一些實施例之封裝結構的一部分的平面圖。在一些實施例中，凸出部分218P 1至218P 4中的每一個包括延伸到電路基板20中的多個凸出件(protruding elements)。在一些實施例中，電路基板20之部分(portions of the circuit substrate 20)使這些凸出件被彼此隔開。
在一些實施例中，凸出部分218P 1的凸出件一起部分地圍繞被翹曲控制構件218所圍繞的區域的一轉角。相似地，凸出部分218P 2至218P 4中的每一個的凸出件部分地圍繞由翹曲控制構件218所圍繞之電路基板20的區域的各個相應轉角。
在一些實施例中，凸出部分218P 1至218P 4的每一凸出件具有正方形或類似正方形的上視圖輪廓。然而，本揭露的實施例不限於此。可以對本揭露的實施例進行許多變化及/或修改。在一些其他實施例中，凸出部分218P 1至218P 4的每一凸出件具有長方形上視圖輪廓、類似長方形狀上視圖輪廓、圓形上視圖輪廓、類似圓形上視圖輪廓、卵形上視圖輪廓、或類似卵形上視圖輪廓。在一些其他實施例中，一些凸出件具有不同於其他凸出件的上視圖輪廓。
可以對本揭露的實施例進行許多變化及/或修改。第12圖是根據一些實施例之封裝結構的一部分的平面圖。在一些實施例中，凸出部分218P包括多個延伸到電路基板20中的凸出件。在一些實施例中，凸出部分218P的凸出件一起圍繞電路基板20之由翹曲控制構件218所圍繞的區域。
可以對本揭露的實施例進行許多變化及/或修改。第13圖是根據一些實施例之封裝結構的一部分的平面圖。類似於第5圖所示的實施例，翹曲控制構件218包括圍繞著電路基板20之由翹曲控制構件218所圍繞的區域的凸出部分218P 1。在一些實施例中，翹曲控制構件218還包括凸出部分218P 2，如第13圖所示。在一些實施例中，凸出部分218P 2延伸到電路基板20中。在一些實施例中，凸出部分218P 2為環狀結構。在一些實施例中，凸出部分218P 2圍繞凸出部分218P 1。在一些實施例中，凸出部分218P 2還圍繞電路基板20之被翹曲控制構件218所圍繞的區域。
在第3圖和第6圖所示的一些實施例中，翹曲控制構件218的凸出部分與電路基板20直接接觸。然而，本揭露的實施例不限於此。可以對本揭露的實施例進行許多變化及/或修改。第14圖是根據一些實施例之封裝結構的一部分的剖面圖。在一些實施例中，在於電路基板20上方設置控制翹曲元件218之前，黏著層216延伸到電路基板20之凹陷中。例如，在將翹曲控制構件218設置於電路基板20上方之前，用於形成黏著層216的膠水可流入形成在電路基板20中的凹陷內。在翹曲控制構件218貼附於電路基板20之後，翹曲控制構件218的凸出部分218P直接接觸黏著層216，而不與電路基板20直接接觸。
本揭露的實施例形成具有翹曲控制構件的封裝結構，翹曲控制構件用於控制承載一個或多個晶片封裝之電路基板的翹曲。翹曲控制構件包括延伸到電路基板中的一個或多個凸出部分。由於凸出部分延伸到電路基板中，進一步提高了翹曲控制構件與電路基板之間的黏著力。凸出部分連同翹曲控制構件的主體部分可共同消除或減少電路基板的翹曲，以進一步減輕整個封裝結構的翹曲。翹曲控制構件具有除凸出部分之外的不延伸到電路基板中的部分。因此，電路基板中留有足夠的空間用於導電路徑佈線。大大提高了封裝結構的可靠度和品質。
根據一些實施例，提供了一種封裝結構。封裝結構包括電路基板和通過接合結構而接合至電路基板的晶片封裝。封裝結構還包括貼附到電路基板的翹曲控制構件。翹曲控制構件具有延伸到電路基板中的凸出部分。翹曲控制構件的高度大於晶片封裝的高度。
根據一些實施例，提供了一種封裝結構。封裝結構包括電路基板以及電路基板上方的晶片結構。封裝結構還包括穿入電路基板的翹曲控制構件。翹曲控制構件具有朝電路基板的底面延伸的凸出部分。翹曲控制構件的頂面位於比晶片結構的頂面高的高度水平處。
根據一些實施例，提供了一種形成封裝結構的方法。方法包括在電路基板上方設置晶片封裝。方法還包括在電路基板上方設置翹曲控制構件，使得翹曲控制構件的凸出部分穿過電路基板的頂面。凸出部分部分地圍繞晶片封裝的轉角。
還可以包括其他特徵和過程。例如，可以包括測試結構以輔助3D封裝或3D-IC元件的驗證測試。測試結構可以包括例如形成在重佈線層中或在基板上的測試接墊，其允許測試3D封裝或3D-IC、使用探針及/或探針卡等。驗證測試可以對中間結構執行，也可以對最終結構執行。此外，本文公開的結構和方法可以與已導入已知良好晶片之中間驗證的測試方法結合使用以增加產量並降低成本。
根據一些實施例，提供一種封裝結構，包括：一電路基板；一晶片封裝，通過接合結構而接合至該電路基板；以及一翹曲控制構件，貼附於該電路基板，其中該翹曲控制構件具有一凸出部分，伸入該電路基板，且該翹曲控制構件的高度大於該晶片封裝的高度。
在一些實施例中，其中該翹曲控制構件包括一環狀結構，圍繞該電路基板的一區域，且該晶片封裝位於該區域上方。
在一些實施例中，其中該凸出部分部分地圍繞該環狀結構所圍繞的該區域的一轉角。
在一些實施例中，其中該晶片封裝具有沿一第一方向延伸的一第一側邊，該晶片封裝具有沿一第二方向延伸的一第二側邊，該第一側邊長於該第二側邊，該凸出部分具有沿該第一方向延伸之一第一部分，該凸出部分具有沿該第二方向延伸之一第二部分，且該第一部分與該第二部分的長度不同。
在一些實施例中，其中該第一部分長於該第二部分。
在一些實施例中，其中該凸出部分鄰接該環狀結構所圍繞的該區域的該轉角。
在一些實施例中，其中該凸出部分包括複數個凸出件，伸入該電路基板中，且該些凸出件一起部分圍繞該環狀結構所圍成的該區域的一轉角。
在一些實施例中，其中該翹曲控制構件具有一第二凸出部分，伸入該電路基板，且該第二凸出部分部分地圍繞該環狀結構所圍成的該區域的一第二轉角。
在一些實施例中，其中該凸出部分包括複數個凸出件，伸入該電路基板，且該些凸出件共同圍繞該電路基板之由該環狀結構所圍繞的該區域。
在一些實施例中，其中該晶片封裝具有沿一第一方向延伸的一第一側邊，該晶片封裝具有沿一第二方向延伸的一第二側邊，該第一側邊長於該第二側邊，該環狀結構具有一第一部分，沿該第一方向延伸，該環狀結構具有一第二部分，沿該第二方向延伸，且該環狀結構的該第一部分寬於該環狀結構的該第二部分。
在一些實施例中，其中該翹曲控制構件的該凸出部分包括一環狀結構，圍繞該電路基板的一區域，且該晶片封裝位於該區域上方。
提供一種封裝結構，包括：一電路基板；一晶片結構，位於該電路基板上方；以及一翹曲控制構件，穿入該電路基板，其中該翹曲控制構件具有一凸出部分，朝該電路基板的一底面延伸，且該翹曲控制構件的一頂面位於比該晶片結構的一頂面還高的一高度水平處。
在一些實施例中，其中該翹曲控制構件具有一第二凸出部分，貫穿該電路基板的一頂面。
在一些實施例中，其中該凸出部分連續圍繞該晶片結構。
在一些實施例中，其中該翹曲控制構件圍繞該電路基板之一區域，該晶片結構位處該區域，且該凸出部分部分地圍繞該翹曲控制構件所圍繞的該區域的一轉角。
提供一種封裝結構的形成方法，包括：在一電路基板上設置一晶片封裝；以及於該電路基板上方設置一翹曲控制構件，使該翹曲控制構件的一凸出部分穿過該電路基板的一頂面，其中該凸出部分部分地圍繞該晶片封裝的一轉角。
在一些實施例中，更包括：在該電路基板上形成一黏著層；以及通過該黏著層將該翹曲控制構件貼附到該電路基板。
在一些實施例中，其中該翹曲控制構件具有一開口，露出該晶片封裝。
在一些實施例中，更包括：在該電路基板上方形成一底部填充材料，其中一部分的該底部填充材料位於該晶片封裝與該電路基板之間；加熱該底部填充材料；以及在加熱該底部填充材料之後，將該翹曲控制構件設置在該電路基板之上。
在一些實施例中，其中該翹曲控制構件的該凸出部分係設置成與該電路基板直接接觸。
前述內文概述了許多實施例的特徵，使所屬技術領域中具有通常知識者可以從各個方面更佳地了解本發明實施例。所屬技術領域中具有通常知識者應可理解，且可輕易地以本發明實施例為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。所屬技術領域中具有通常知識者也應了解這些均等的結構並未背離本發明實施例的發明精神與範圍。在不背離本發明實施例的發明精神與範圍之前提下，可對本發明實施例進行各種改變、置換或修改。
10, 10’:晶片封裝 20:電路基板 100:載板 101:離型膜 102:重佈線結構 104:絕緣層 106:導電部件 108A, 108B:晶片結構 110:導電柱 112:導電連結構件 114:底部填充材料 116:保護層 118:載帶 120:晶片結構 122:導電柱 124:導電連結構件 126:底部填充材料 200:核心部分 202a, 202b:絕緣層 204a, 204b:導電部件 206:接合結構 208:接合結構 210:凹陷 214:底部填充材料 216:黏著層 218:翹曲控制構件 218P, 218P 1, 218P 2, 218P 3, 218P 4, 218P 5, 218P 6, 218P 7, 218P 8, 218P 9, 218P 10:凸出部分 H 1, H 2:高度 L 1, L 2, L A, L B, L L, L S:長度 W L, W S:寬度
藉由以下的詳述配合所附圖式可更加理解本文揭露的內容。要強調的是，根據產業上的標準作業，各個部件(feature)並未按照比例繪製，且僅用於說明目的。事實上，為了能清楚地討論，可能任意地放大或縮小各個部件的尺寸。 第1A-1F圖是根據一些實施例之用於形成封裝結構的一部分的各個階段製程剖面圖。 第2A-2E圖是根據一些實施例之用於形成封裝結構的一部分的各個階段製程剖面圖。 第3圖是根據一些實施例之封裝結構的一部分的剖面圖。 第4圖是根據一些實施例之封裝結構的一部分的平面圖。 第5圖是根據一些實施例之封裝結構的一部分的平面圖。 第6圖是根據一些實施例之封裝結構的一部分的剖面圖。 第7圖是根據一些實施例之封裝結構的一部分的平面圖。 第8圖是根據一些實施例之封裝結構的一部分的平面圖。 第9圖是根據一些實施例之封裝結構的一部分的平面圖。 第10圖是根據一些實施例之封裝結構的一部分的平面圖。 第11圖是根據一些實施例之封裝結構的一部分的平面圖。 第12圖是根據一些實施例之封裝結構的一部分的平面圖。 第13圖是根據一些實施例之封裝結構的一部分的平面圖。 第14圖是根據一些實施例之封裝結構的一部分的剖面圖。
無
10’:晶片封裝
20:電路基板
102:重佈線結構
108A,108B:晶片結構
112:導電連結構件
114:底部填充材料
116:保護層
120:晶片結構
124:導電連結構件
126:底部填充材料
200:核心部分
202a,202b:絕緣層
204a,204b:導電部件
206:接合結構
208:接合結構
210:凹陷
214:底部填充材料
216:黏著層
218:翹曲控制構件
218P:凸出部分

Claims (10)

  1. 一種封裝結構，包括：一電路基板；一晶片封裝，通過接合結構而接合至該電路基板；以及一翹曲控制構件，貼附於該電路基板，其中該翹曲控制構件具有一凸出部分，伸入該電路基板，且該凸出部分的底表面直接接觸該電路基板的一絕緣層，且該翹曲控制構件的高度大於該晶片封裝的高度。
  2. 如請求項1所述的封裝結構，其中該翹曲控制構件包括一環狀結構，圍繞該電路基板的一區域，且該晶片封裝位於該區域上方。
  3. 如請求項2所述的封裝結構，其中該凸出部分部分地圍繞該環狀結構所圍繞的該區域的一轉角。
  4. 如請求項3所述的封裝結構，其中該晶片封裝具有沿一第一方向延伸的一第一側邊，該晶片封裝具有沿一第二方向延伸的一第二側邊，該第一側邊長於該第二側邊，該凸出部分具有沿該第一方向延伸之一第一部分，該凸出部分具有沿該第二方向延伸之一第二部分，且該第一部分與該第二部分的長度不同，其中該第一部分長於該第二部分。
  5. 如請求項2所述的封裝結構，其中該凸出部分包括複數個凸出件，伸入該電路基板中，且該些凸出件一起部分圍繞該環狀結構所圍成的該區域的一轉角。
  6. 如請求項2-5項中任一項所述的封裝結構，其中該翹曲控制構件具有一第二凸出部分，伸入該電路基板，且該第二凸出部分部分地圍繞該環狀結構所圍成的該區域的一第二轉角。
  7. 如請求項2-5項中任一項所述的封裝結構，其中該晶片封裝具有沿一第一方向延伸的一第一側邊，該晶片封裝具有沿一第二方向延伸的一第二側邊，該第一側邊長於該第二側邊，該環狀結構具有一第一部分，沿該第一方向延伸，該環狀結構具有一第二部分，沿該第二方向延伸，且該環狀結構的該第一部分寬於該環狀結構的該第二部分。
  8. 如請求項1所述的封裝結構，其中該翹曲控制構件的該凸出部分包括一環狀結構，圍繞該電路基板的一區域，且該晶片封裝位於該區域上方。
  9. 一種封裝結構，包括：一電路基板；一晶片結構，位於該電路基板上方；以及一翹曲控制構件，穿入該電路基板，其中該翹曲控制構件具有一凸出部分，朝該電路基板的一底面延伸，且該凸出部分的底表面直接接觸該電路基板的一絕緣層，且該翹曲控制構件的一頂面位於比該晶片結構的一頂面還高的一高度水平處。
  10. 一種封裝結構的形成方法，包括：在一電路基板上設置一晶片封裝；以及於該電路基板上方設置一翹曲控制構件，使該翹曲控制構件的一凸出部分穿過該電路基板的一頂面，且該凸出部分的底表面直接接觸該電路基板的一絕緣層，其中該凸出部分部分地圍繞該晶片封裝的一轉角。
TW111112964A 2021-08-30 2022-04-06 封裝結構及其形成方法 TWI818498B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/461,567 US11676916B2 (en) 2021-08-30 2021-08-30 Structure and formation method of package with warpage-control element
US17/461,567 2021-08-30

Publications (2)

Publication Number Publication Date
TW202310259A TW202310259A (zh) 2023-03-01
TWI818498B true TWI818498B (zh) 2023-10-11

Family

ID=84739928

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111112964A TWI818498B (zh) 2021-08-30 2022-04-06 封裝結構及其形成方法

Country Status (3)

Country Link
US (2) US11676916B2 (zh)
CN (1) CN115565957A (zh)
TW (1) TWI818498B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220199480A1 (en) * 2020-12-21 2022-06-23 Intel Corporation Microelectronic structures including bridges
US11676916B2 (en) * 2021-08-30 2023-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of package with warpage-control element

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200941670A (en) * 2008-03-19 2009-10-01 Ati Technologies Ulc Die substrate with reinforcement structure
TW201836080A (zh) * 2017-03-09 2018-10-01 台灣積體電路製造股份有限公司 半導體元件
TW202115839A (zh) * 2019-10-14 2021-04-16 聯發科技股份有限公司 半導體晶片封裝

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3486557B2 (ja) * 1998-07-30 2004-01-13 宮崎沖電気株式会社 トランスファ成形装置及び半導体装置の製造方法
US6882041B1 (en) * 2002-02-05 2005-04-19 Altera Corporation Thermally enhanced metal capped BGA package
US6909176B1 (en) * 2003-11-20 2005-06-21 Altera Corporation Structure and material for assembling a low-K Si die to achieve a low warpage and industrial grade reliability flip chip package with organic substrate
JP2005347299A (ja) * 2004-05-31 2005-12-15 Shinko Electric Ind Co Ltd チップ内蔵基板の製造方法
TWI354418B (en) 2008-03-25 2011-12-11 Tai Hui Liu Pointer
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
US9443783B2 (en) 2012-06-27 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC stacking device and method of manufacture
KR101989516B1 (ko) * 2012-09-24 2019-06-14 삼성전자주식회사 반도체 패키지
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US8993380B2 (en) 2013-03-08 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D IC package
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9425126B2 (en) 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for chip-on-wafer-on-substrate
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US9666502B2 (en) 2015-04-17 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Discrete polymer in fan-out packages
US9461018B1 (en) 2015-04-17 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out PoP structure with inconsecutive polymer layer
KR101787832B1 (ko) * 2015-10-22 2017-10-19 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지
US9735131B2 (en) 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US9935082B2 (en) * 2015-12-29 2018-04-03 Micron Technology, Inc. Stacked semiconductor dies with selective capillary under fill
JP6914078B2 (ja) 2017-03-31 2021-08-04 株式会社荏原製作所 真空吸着パッドおよび基板保持装置
US11107801B2 (en) * 2018-08-29 2021-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Multi fan-out package structure and method for forming the same
US20220310518A1 (en) * 2021-03-25 2022-09-29 Intel Corporation Embedded bridge architecture with thinned surface
US11764118B2 (en) * 2021-04-29 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of chip package with protective lid
US11978722B2 (en) * 2021-08-27 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of package containing chip structure with inclined sidewalls
US11784130B2 (en) * 2021-08-27 2023-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of package with underfill
US11676916B2 (en) * 2021-08-30 2023-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of package with warpage-control element

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200941670A (en) * 2008-03-19 2009-10-01 Ati Technologies Ulc Die substrate with reinforcement structure
TW201836080A (zh) * 2017-03-09 2018-10-01 台灣積體電路製造股份有限公司 半導體元件
TW202115839A (zh) * 2019-10-14 2021-04-16 聯發科技股份有限公司 半導體晶片封裝

Also Published As

Publication number Publication date
US12087705B2 (en) 2024-09-10
TW202310259A (zh) 2023-03-01
US20230062783A1 (en) 2023-03-02
CN115565957A (zh) 2023-01-03
US11676916B2 (en) 2023-06-13
US20230253344A1 (en) 2023-08-10

Similar Documents

Publication Publication Date Title
TWI628778B (zh) 半導體封裝結構及其形成方法
EP3096350B1 (en) Semiconductor package assembly and method for forming the same
US9502386B2 (en) Fan-out package structure and methods for forming the same
KR102079790B1 (ko) 팬 아웃 구조물을 갖는 패키지
KR20180028790A (ko) FOWLP 형태의 반도체 패키지 및 이를 가지는 PoP 형태의 반도체 패키지
CN110323143B (zh) 包括多芯片模块的电子卡
TWI818498B (zh) 封裝結構及其形成方法
TWI626717B (zh) 半導體封裝結構
CN101499445A (zh) 半导体器件及其制造方法
US11784130B2 (en) Structure and formation method of package with underfill
US11817425B2 (en) Package structure with underfill
CN115565959A (zh) 封装结构及其形成方法
US20240250055A1 (en) Package structure with protective lid
TW201839869A (zh) 整合扇出型封裝及其製作方法
WO2022203788A1 (en) Embedded bridge architecture with thinned surface
TWI821953B (zh) 封裝結構及其形成方法
TWI854216B (zh) 封裝結構及其形成方法
KR102653531B1 (ko) 반도체 패키지
US11984381B2 (en) Semiconductor package structure and method for forming the same