TWI821953B - 封裝結構及其形成方法 - Google Patents

封裝結構及其形成方法 Download PDF

Info

Publication number
TWI821953B
TWI821953B TW111110333A TW111110333A TWI821953B TW I821953 B TWI821953 B TW I821953B TW 111110333 A TW111110333 A TW 111110333A TW 111110333 A TW111110333 A TW 111110333A TW I821953 B TWI821953 B TW I821953B
Authority
TW
Taiwan
Prior art keywords
wafer
side wall
cutting blade
acute angle
conductive
Prior art date
Application number
TW111110333A
Other languages
English (en)
Other versions
TW202310086A (zh
Inventor
葉書伸
賴柏辰
楊哲嘉
廖莉菱
林柏堯
鄭心圃
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202310086A publication Critical patent/TW202310086A/zh
Application granted granted Critical
Publication of TWI821953B publication Critical patent/TWI821953B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Packages (AREA)

Abstract

提供了一種封裝結構的形成方法。方法包括在一基板之上設置一晶片結構。晶片結構具有一傾斜側壁，傾斜側壁與一垂直方向成一銳角，垂直方向為垂直於晶片結構主表面的方向，且銳角介於約12度至約45度之間。方法更包括形成一保護層以圍繞晶片結構。

Description

封裝結構及其形成方法
本發明實施例是關於封裝結構及其形成方法，特別是關於具有傾斜側壁之晶片結構之封裝結構。
半導體積體電路 (IC)工業經歷了快速增長。半導體製造製程的不斷進步導致半導體元件具有更精細的特徵及/或更高的積體密度。功能密度（即，每晶片面積的互連元件數量）普遍增加，而特徵尺寸（即，可以使用製造製程創建的最小組件）已減少。這種尺寸縮小化的過程通常通過提高生產效率和降低相關成本來提供好處。
晶片封裝不僅可以保護半導體元件免受環境污染物的影響，還可以為封裝在其中的半導體元件提供連接界面。已開發出佔用較少空間或高度較低的較小封裝結構來封裝半導體元件。
已經開發出新的封裝技術以進一步提高密度和功能。這些形式相對較新的半導體晶片封裝技術面臨製造挑戰。
根據一些實施例，提供了一種封裝結構的形成方法。該方法包括在一基板之上設置一晶片結構。晶片結構具有一傾斜側壁，傾斜側壁與一垂直方向成一銳角，垂直方向為垂直於晶片結構主表面的方向，且銳角介於約12度至約45度之間。該方法更包括形成一保護層以圍繞晶片結構。
根據一些實施例，提供了一種封裝結構。封裝結構包括一晶片結構，位於一重佈線結構之上。晶片結構具有一傾斜側壁，傾斜側壁與垂直方向成銳角，垂直方向為垂直於晶片結構主表面的方向，且銳角為從大約12度到大約45度的範圍。封裝結構更包括一保護層，位於重佈線結構之上。保護層圍繞晶片結構。
根據一些實施例，提供了一種封裝結構。封裝結構包括重佈線結構之上的晶片結構。晶片結構具有正面、背面以及連接正面和背面的側壁。正面和背面具有不同的寬度。封裝結構更包括重佈線結構上方的保護層。保護層圍繞晶片結構。
以下揭露內容提供了許多不同的實施例或範例，用於實施所提供之申請專利之發明的不同部件。組件和配置的具體範例描述如下，以簡化本發明實施例的說明。當然，這些僅僅是範例，並非用以限定本發明的實施例。舉例而言，以下敘述中提及第一部件形成於第二部件上或上方，可能包含第一與第二部件直接接觸的實施例，也可能包含額外的部件形成於第一與第二部件之間，使得第一與第二部件不直接接觸的實施例。此外，本發明實施例在各種範例中可能重複元件符號的數字及/或字母，此重複是為了簡化和清楚，並非在討論的各種實施例及/或組態之間指定其關係。
再者，在此可使用空間相對用詞，例如「在……下方」、「在……下」、「低於」、「下方的」、「在……上」、「高於」、「上方的」及類似的用詞以助於描述圖中所示之其中一個元件或部件相對於另一(些)元件或部件之間的關係。這些空間相對用詞係用以涵蓋圖式所描繪的方向以外，使用中或操作中之裝置的不同方向。裝置可能被轉向(旋轉90度或其他方向)，且可與其相應地解釋在此使用之空間相對描述。
本領域技術人員將理解說明書中的術語“大抵”，例如“大抵平坦”或“大抵共平面”等。在一些實施例中，形容術語大抵可以被移除。在適用的情況下，術語“大抵”還可以包括具有“完全”、“徹底”、“全部”等的實施例。在適用的情況下，術語“大抵”還可以涉及指定內容的 90% 或更高，例如95%或更高，尤其是99%或更高，包括100%。此外，例如“大抵平行”或“大抵垂直”的術語將被解釋為不排除與指定佈置的微小偏差並且可以包括例如高達10度的偏差。“大抵”一詞不排除“完全”，例如“大抵不含”Y 的組合物可能完全不含 Y。
與特定距離或尺寸結合的例如“大約”之類的術語將被解釋為不排除與特定距離或尺寸的微小偏差，並且可以包括例如高達10%的偏差。與數值x相關的術語“約”可表示x±5%或10%。
描述了本揭露的一些實施例。可以在這些實施例中描述的階段之前、期間及/或之後提供額外的操作。對於不同的實施例，可以替換或消除所描述的一些階段。可以向半導體元件結構及/或封裝結構添加附加特徵。對於不同的實施例，下面描述的一些特徵可以被替換或消除。儘管一些實施例討論了以特定順序執行的操作，但是這些操作可以以另一邏輯順序執行。
本揭露的實施例可以涉及三維(3D)封裝或三維積體電路(3D-IC)元件。還可以包括其他特徵和過程。例如，可以包括測試結構以輔助3D封裝或3D-IC元件的驗證測試。測試結構可以包括例如形成在重佈線層中或在基板上的測試接墊，其允許測試3D封裝或3D-IC、使用探針及/或探針卡等。驗證測試可以在中間結構以及最終結構上執行。此外，本文公開的結構和方法可以與結合已知良好晶片的中間驗證的測試方法結合使用，以增加產量並降低成本。
第1A-1F圖是根據一些實施例之用於形成封裝結構的各個階段製程剖面圖。如第1A圖所示，提供或接收載板100。載板100在製造過程中用作支撐基板。在一些實施例中，載板100是臨時支撐載體並且稍後將被移除。
載板100可由介電材料、半導體材料、一種或多種其他適合的材料、或前述之組合所製成或可包括介電材料、半導體材料、一種或多種其他適合的材料、或前述之組合。在一些實施例中，載板100是介電基板，例如玻璃晶圓。在一些其他實施例中，載板100是半導體基板，例如矽晶圓。半導體基板可以由矽、鍺、矽鍺、一種或多種其他適合的半導體材料、或前述之組合所製成或可以包括矽、鍺、矽鍺、一種或多種其他適合的半導體材料、或前述之組合。
如第1A圖所示，根據一些實施例，在載板100上方形成重佈線結構102。重佈線結構102可以包括離型膜101、多個絕緣層104和多個導電部件(conductive features)106。離型膜101和載板100可以在以後一起被移除。
在一些實施例中，絕緣層104是含高分子材料層。絕緣層104可以由一種或多種高分子材料所製成或包括一種或多種高分子材料。高分子材料可包括聚苯並噁唑(PBO)、聚醯亞胺(PI)、環氧基樹脂、一種或多種其他適合的高分子材料、或前述之組合。在一些實施例中，高分子材料是光敏的。因此，可以使用微影製程在絕緣層 104 中形成具有所需圖案的開口。這些開口可以用於容納一些導電部件 106。
導電部件106可以包括導線(conductive line)、導電通道(conducive via)及/或導電墊。導電部件106可由銅、鈷、錫、鈦、金、鉑、鋁、鎢、一種或多種其他適合的材料、或前述之組合所製成或可包括銅、鈷、錫、鈦、金、鉑、鋁、鎢、一種或多種其他適合的材料、或前述之組合。導電部件106可以使用電鍍製程、化學鍍製程(electroless plating process)、一種或多種其他適合的製程、或前述之組合形成。導電部件106的形成可進一步涉及一個或多個蝕刻製程。
如第1A圖所示，重佈線結構102中的一些導電部件106是導電通道。在一些實施例中，導電通道的上部比導電通道的下部寬，如第1A圖所示。
如第1B圖所示，根據一些實施例，多個晶片結構（或包含晶片的結構）108A和108B設置在重佈線結構102上方。在一些實施例中，在設置晶片結構108A和108B之前，對重佈線結構102進行測試操作，以保證重佈線結構102的品質和可靠度。
在一些實施例中，晶片結構108A和108B通過導電連接部件(conductive connectors)112接合到重佈線結構102的導電墊上。在一些實施例中，晶片結構108A和108B中的每一個包括具有焊料元件形成於其上的導電柱(或導電墊)110。焊料元件也可以形成在重新分佈結構102的導電墊上。拾取晶片結構108A和108B並將之放置到重新分佈結構102上。在一些實施例中，晶片結構108A和108B的焊料元件及/或重佈線結構102的導電墊上的焊料元件一起回流(reflowed together)。結果，回流的焊料元件形成導電連接部件112。
晶片結構108A和108B中的每一個可以是單一半導體晶片、系統整合單晶片(system-on-integrated chips，SoIC)及/或包括一個或多個被封裝或保護的半導體晶片的封裝體。對於系統整合單晶片，多個半導體晶片堆疊並接合在一起，以在這些半導體晶片之間形成電性連接。在一些實施例中，半導體晶片是包括多種功能的單晶片系統（system-on-chip，SoC）晶片。在一些實施例中，半導體晶片的背面朝上，而半導體晶片的正面面向重佈線結構102。在一些實施例中，導電柱(或導電墊)110形成在正面。
在一些實施例中，一些半導體晶片包括例如是高頻寬記憶體(high bandwidth memory，HBM)裝置的記憶體裝置。在一些實施例中，晶片結構108A和108B是例如單晶片系統(SoC)晶片的半導體晶片。在一些實施例中，晶片結構108A和108B中的每一個是包括堆疊在一起的多個半導體晶片的系統整合單晶片(SoIC)。在一些其他實施例中，晶片結構108A和108B是其中包括一個或多個半導體晶片於其中的封裝體。
在一些實施例中，晶片結構108A和108B中的每一個都具有一個或多個傾斜側壁S 1，如第1B圖所示。在一些實施例中，傾斜側壁S 1直接連接晶片結構108A或108B的正面109A和背面109B。在一些實施例中，形成有導電柱（或導電墊）110的正面109A和背面109B具有不同的寬度。在一些實施例中，正面109A比背面109B寬，如第1B圖所示。
晶片結構108A和108B的傾斜側壁可以幫助釋放或減少隨後所形成圍繞晶片結構108A和108B的保護層中的應力。如第1B圖所示，傾斜側壁S 1與垂直方向成銳角θ 1。在一些實施例中，垂直方向是垂直於晶片結構108A或108B的主表面的方向。或者，垂直方向是垂直於例如是載板100的下層基板的頂面的方向。銳角θ 1可大於約12度。銳角θ 1可以在從大約12度到大約45度的範圍內。
在某些情況下，如果銳角θ 1小於約12度，則隨後形成的圍繞晶片結構108A和108B的保護層中的應力可能仍然很高。隨後形成的保護層中的高應力可能導致保護層中缺陷及/或裂紋的形成。在其他一些情況下，如果銳角θ 1大於約45度，則晶片結構108A或108B的太多空間可能無法用於容納元件元件，這可能不是想採用的方案。
在一些實施例中，晶片結構108A和108B中的每一個是通過切割半導體晶圓獲得的。在一些實施例中，晶片結構108A和108B是通過切割不同的半導體晶圓而獲得的。在一些其他實施例中，晶片結構108A和108B是通過切割相同的半導體晶圓而獲得的。
第3A-3D圖是根據一些實施例之用於形成封裝結構的一部分的各個階段製程剖面圖。在一些實施例中，第3A-3D圖顯示出了用於獲得晶片結構108A及/或108B的切割製程。
如第3A圖所示，根據一些實施例，將半導體晶圓302貼附到載體300上，並且將使用切割刀304進行切割。切割刀304可用於切割預定切割區域(或預定切割線)，以將半導體晶圓302分離成多個半導體晶片。切割刀304具有用於旋轉切割刀304的刀片的旋轉軸。在一些實施例中，切割刀304沿著從切割刀304的邊緣朝向切割刀304內部的方向逐漸變厚鋸。如第3A圖所示，切割刀304具有傾斜的側壁。切割刀304在切割刀304的旋轉軸附近具有第一寬度W 1，並且在切割刀304的邊緣處具有第二寬度W 2。第一寬度W 1大於第二寬度W 2。切割刀304可以朝向半導體晶圓302移動以切割半導體晶圓302的第一預定切割區域。
如第3B圖所示，根據一些實施例，通過切割刀304移除半導體晶圓302的一部分。在一些實施例中，切割刀304切穿半導體晶圓302。切割刀304可以在切割刀304到達載體300時停止。
如第3C圖所示，根據一些實施例，切割刀304向上移動，並移動到半導體晶圓302的第二預定切割區域上方。切割刀304接著可移向半導體晶圓302以切割半導體晶圓302的第二預定切割區域。如第3C圖所示，切割刀304切割後形成了溝槽306a。由於切割刀304的輪廓，溝槽306a具有傾斜的側壁。
如第3D圖所示，根據一些實施例，切割刀304向上移動，並移動到半導體晶圓302的第三預定切割區域上方。切割刀304接著可移向半導體晶圓302以切割半導體晶圓302的第三預定切割區域。如第3D圖所示，切割刀304切割後，形成了溝槽306b。由於切割刀304的輪廓，溝槽306b具有傾斜的側壁。
在一些實施例中，在隨後的切割製程之後，形成更多與溝槽306a和306b相交的溝槽（未繪示）。結果，獲得各都與半導體晶圓302的其他部分分離的晶片結構108。晶片結構108可與載體300分離並用作第1B圖中的晶片結構108A或108B。每一晶片結構108具有一傾斜側壁S 1 ，其延伸於晶片結構108的正面109A與背面109B之間。傾斜側壁S 1與垂直方向成銳角θ 1。銳角θ 1可以大於大約12度。銳角θ 1可以在從大約12度到大約45度的範圍內。
第9圖是根據一些實施例之晶片結構的俯視圖。在一些實施例中，第9圖示出了第3D圖所示的晶片結構108的俯視圖。晶片結構108的俯視圖可以與第1B圖所示的晶片結構108A或108B的俯視圖相同或相似。
如第9圖所示，傾斜側壁S 1連接晶片結構108的正面109A和背面109B。在晶片結構108的俯視圖中，晶片結構108具有第一區域R A，第二區域R B和轉角區域R C。第二區域R B位於第一區域R A與轉角區域R C之間。在一些實施例中，第一區域R A內的傾斜側壁S 1與垂直方向具有銳角θ A，第二區域R B與垂直方向具有銳角θ B，轉角區域R C與垂直方向具有銳角θ C。銳角θ A、θ B和θ C中的每一個可以大於大約12度。銳角θ A、θ B和θ C中的每一個可以在從大約12度到大約45度的範圍內。在一些實施例中，這些區域R A、R B和R C中的銳角θ A、θ B和θ C大抵彼此相等。
然而，本揭露的實施例不限於此。可以對本揭露的實施例進行許多變化及/或修改。在一些其它實施例中，在這些區域R A、R B、和R C中之銳角θ A、θ B、和θ C彼此不同。在一些實施例中，銳角θ C大於銳角θ B，並且銳角θ B大於銳角θ A。在一些實施例中，在第一區域R A中之傾斜側壁S 1比在第二區域R B中之傾斜側壁S 1更陡，而在第二區域R B中之傾斜側壁S 1比在轉角區域R C中之傾斜側壁S 1更陡。銳角θ A可以在從大約12度到大約20度的範圍內。銳角θ B可以在從大約15度到大約25度的範圍內。銳角θ C可以在從大約20度到大約45度的範圍內。在一些實施例中，靠近轉角區域R C的傾斜側壁可能有助於降低在隨後形成的保護層中之7％至10％左右的成型應力(molding stress)。
在一些實施例中，不同的切割刀用於切割半導體晶圓的不同部分以形成晶片結構108。因此，晶片結構108的不同部分可能包括與垂直方向具有不同銳角的側壁。
或者，在一些其他實施例中，可以使用一種或多種微影製程和一種或多種蝕刻製程來部分地移除晶片結構108。因此，晶片結構108的不同部分可具有相對於垂直方向具有不同銳角的傾斜側壁。
可以對本揭露的實施例進行許多變化及/或修改。第10圖是根據一些實施例之晶片結構的俯視圖。在一些實施例中，第10圖示出了第3D圖所示的晶片結構108的俯視圖。晶片結構108的俯視圖可以與第1B圖所示的晶片結構108A或108B的俯視圖相同或相似。
如第10圖所示，類似於第9圖所示的實施例，晶片結構108具有第一區域R A、第二區域R B和轉角區域R C。在一些實施例中，轉角區域R C的俯視圖具有圓弧輪廓。圓弧輪廓可能有助於進一步降低轉角應力。轉角區域R C可以使用切割刀進行修飾，以形成圓弧輪廓。或者，可使用一種或多種微影製程和一種或多種蝕刻製程來形成轉角區域R C的圓弧輪廓。
如第10圖所示，與第9圖所示的實施例類似，不同區域的傾斜側壁S 1與垂直方向分別呈銳角。在一些實施例中，區域R A、R B和R C中的銳角θ A、θ B和θ C大抵彼此相等。在一些其它實施例中，在這些區域R A、R B、和R C中之銳角θ A、θ B、和θ C彼此不同。在一些實施例中，銳角θ C大於銳角θ B，並且銳角θ B大於銳角θ A。在一些實施例中，在第一區域R A中之傾斜側壁S 1比在第二區域R B中之傾斜側壁S 1更陡，而在第二區域R B中之傾斜側壁S 1比在轉角區域R C中之傾斜側壁S 1更陡。
參照第1C圖，根據一些實施例，形成底部填充材料(underfill material)114以圍繞並保護導電連接部件112。底部填充材料114可以由高分子材料製成或包括高分子材料，其例如是分散有填料於其中的環氧基樹脂。填料可包括纖維（如二氧化矽纖維及/或含碳纖維）、顆粒（如二氧化矽顆粒及/或含碳顆粒）、或前述之組合。
接著，根據一些實施例，如第1C圖所示，在重佈線結構102上方形成保護層116以包圍並保護晶片結構108A和108B。在一些實施例中，保護層116與重佈線結構102直接接觸。在一些實施例中，保護層116與晶片結構108A和108B的傾斜側壁直接接觸。在一些實施例中，保護層116通過底部填充材料114而與晶片結構108A和108B下方的導電連接部件112分離。
然而，本揭露的實施例不限於此。可以對本揭露的實施例進行許多變化及/或修改。在一些其他實施例中，不形成底部填充材料114。在這些情況下，保護層116可以與晶片結構108A和108B下方的導電連接部件112直接接觸。
在一些實施例中，保護層116由絕緣材料製成或包括絕緣材料，其例如是封膠材料(molding material)。封膠材料可以包括高分子材料，例如其中分散有填料的環氧基樹脂。填料可包括纖維（如二氧化矽纖維及/或含碳纖維）、顆粒（如二氧化矽顆粒及/或含碳顆粒）、或前述之組合。在一些實施例中，保護層116中填充物的分佈密度大於底部填充材料114中填充物的分佈密度。在一些實施例中，保護層116中填充物的重量百分比大於底部填充材料114中填充物的百分比。保護層116和底部填充材料114中填充物的輪廓、尺寸及/或材料可以彼此不同。
在一些實施例中，引入或注入封膠材料(例如液態封膠材料)以覆蓋重佈線結構102以及晶片結構108A和108B。在一些實施例中，接著使用熱成型製程來固化液態封膠材料，並將其轉變為保護層116。在一些實施例中，對保護層116進行平坦化製程以提高保護層116的平坦度。例如，平坦化製程可包括研磨製程、化學機械研磨(CMP)製程、乾式拋光製程、一個或多個其他適用的製程、或前述之組合。在一些實施例中，在平坦化製程之後，保護層116的頂面與晶片結構108A和108B的表面大抵齊平。
由於晶片結構108A和108B的傾斜側壁，在晶片結構108A和108B周圍提供了更多可用空間。允許在晶片結構108A和108B周圍形成更大量的封膠材料。在用於形成保護層116的熱成型製程期間，封膠材料可以起到像是緩衝組件的作用。因此可以釋放及/或減少成型應力。大大提高了封裝結構的可靠度和效能。
接著，根據一些實施例，將第1C圖中所示的結構倒置並貼附到載帶(carrier tape)118上。接著，根據一些實施例，如第1D圖所示，移除載板100和離型膜101。如此一來，露出重佈線結構102原本由載板100所覆蓋的表面。
如第1E圖所示，根據一些實施例，將一個或多個晶片結構（或包含晶片的結構）120通過導電連接部件124接合到重佈線結構102。導電連接部件124的材料及形成方法可與導電連接部件112相同或相似。通過導電連接部件124，在晶片結構120的導電柱(或導電墊)122與重佈線結構102的一些導電部件106之間形成電性連接。。在一些實施例中，晶片結構120通過重佈線結構102的一些導電部件106在晶片結構108A和108B之間形成電性連接，如第1E圖所示。
晶片結構120可以是單個半導體晶片、系統整合單晶片(SoIC)及/或包括一個或多個被封裝或保護的半導體晶片的封裝體。對於系統整合單晶片，多個半導體晶片堆疊並接合在一起，以在這些半導體晶片之間形成電性連接。在一些實施例中，半導體晶片是包括多種功能的單晶片系統（SoC）晶片。在一些實施例中，一些半導體晶片包括例如高頻寬記憶體(HBM)裝置的記憶體裝置。在一些實施例中，晶片結構120是互連晶片(interconnection die)，其從晶片結構108A和108B接收及/或傳輸電信號到晶片結構108A和108B。在一些實施例中，晶片結構120中沒有形成主動元件。在其他一些實施例中，晶片結構120包括形成於其中的主動元件和被動元件。在一些其他實施例中，表面安裝元件(surface mounted device)用於代替晶片結構120。表面安裝元件可以包括例如電阻、電容、絕緣體、一個或多個其他適合的元件、或前述之組合。
在一些實施例中，類似於晶片結構108A和108B，晶片結構120具有一個或多個傾斜側壁，如第1E圖所示。如第1E圖所示，晶片結構120的傾斜側壁與垂直方向成銳角θ 2。在一些實施例中，銳角θ 2大於約12度。在一些實施例中，銳角θ 2在從大約12度到大約45度的範圍內。在一些實施例中，晶片結構120的俯視圖與第9圖所示相同或相似。在其他一些實施例中，晶片結構120的俯視圖與第10圖所示相同或相似。
然而，本揭露的實施例不限於此。可以對本揭露的實施例進行許多變化及/或修改。在一些實施例中，晶片結構120不具有傾斜的側壁。在一些實施例中，晶片結構120具有垂直側壁。
如第1E圖所示，根據一些實施例，底部填充材料126形成在重佈線結構102之上以圍繞導電連接部件124。底部填充材料126的材料和形成方法可以與底部填充材料114的材料和形成方法相同或相似。可以對本揭露的實施例進行許多變化及/或修改。在一些其他實施例中，不形成底部填充材料126。
在一些實施例中，使用切割製程將第1E圖所示的結構切割成多個單獨的晶片封裝。在切割製程之後，根據一些實施例，如第1F圖所示，從載帶118拾取一個晶片封裝10並將其倒置。晶片封裝10將與其他構件整合以形成更大的封裝結構。
然而，本揭露的實施例不限於此。可以對本揭露的實施例進行許多變化及/或修改。在一些其他實施例中，不執行切割製程以將第1E圖中的結構分成多個更小的晶片封裝。整個晶圓級封裝結構可以直接整合至大型封裝結構中，無需切割。
第2A-2D圖是根據一些實施例之用於形成封裝結構的一部分的各個階段製程剖面圖。如第2A圖所示，接收或提供電路基板(或封裝基板)20。在一些實施例中，電路基板20包括核心部分200。電路基板20還可包括多個絕緣層202a和202b以及多個導電部件204a和204b。導電部件204a和204b可以用於在電路基板20的相對側之間傳送電信號。絕緣層202a和202b可以由一種或多種高分子材料製成或包括一種或多種高分子材料。導電部件204a和204b可由銅、鋁、鈷、鎢、金、一種或多種其他適合的材料、或前述之組合所製成或可包括銅、鋁、鈷、鎢、金、一種或多種其他適合的材料、或前述之組合。
核心部分200可以包括例如是可以容易地層壓之材料的有機材料。在一些實施例中，核心部分200可以包括單面或雙面覆銅板、環氧樹脂、樹脂、玻璃纖維、封膠料、塑料(例如聚氯乙烯(PVC)、丙烯腈(acrylonitril)、丁二烯和苯乙烯(ABS)、聚丙烯(PP)、聚乙烯(PE)、聚苯乙烯 (PS)、聚甲基丙烯酸甲酯 (PMMA)、聚對苯二甲酸乙二醇酯(PET)、聚碳酸酯(PC)、聚苯硫醚(PPS)）、一種或多種其他適合的元素，或前述之組合。導電通道可以延伸穿過核心部分200以提供設置在核心部分200任一側上的元件之間的電性連接。在一些實施例中，電路基板20更包括接合結構206和208。在一些實施例中，接合結構206和208是焊料凸塊(solder bump)。在一些實施例中，接合結構208用於與另一元件例如印刷電路板接合。
在一些實施例中，電路板20具有未形成導電部件的預定區域。稍後，將部分移除預定區域以形成一個或多個凹槽。
如第2B圖所示，根據一些實施例，部分移除電路基板20的預定區域以形成凹槽210。在部分移除電路基板20之後，形成了電路基板20的內側壁。電路基板20的內側壁形成凹槽210的側壁，如第2B圖所示。
在一些實施例中，使用能量束鑽孔製程形成凹槽210。能量束鑽孔製程可包括雷射光束鑽孔製程、離子束鑽孔製程、電子束鑽孔製程、一種或多種其他適合的製程、或前述之組合。能量束鑽孔製程可以對電路基板20的不同區域進行多次。從而形成具有所設計輪廓的凹槽210。在一些其他實施例中，使用機械鑽孔製程形成凹槽210。例如，可以使用電腦數控（CNC）雕刻機來形成凹槽210。在其他一些實施例中，使用一種或多種微影製程和一種或多種蝕刻製程來部分移除電路基板20，從而形成凹槽210。在一些其他實施例中，使用能量束鑽孔製程、機械鑽孔製程、蝕刻製程、一種或多種其他適合的製程、或前述之組合來部分地移除電路基板20。
如第2C圖所示，接收或提供與第1F圖所示的晶片封裝10相同或相似的晶片封裝10’。在一些實施例中，拾取晶片封裝10’並將之放置在電路基板20上方。之後，晶片封裝10’通過接合結構206而接合至電路基板20。
在一些實施例中，將晶片封裝10’設置在電路基板20上方，使得重佈線結構102的導電墊與接合結構206直接接觸。在一些其他實施例中，在將晶片封裝10’設置在電路基板20上方之前，可以形成額外的焊料元件在重新分配結構102的導電墊上。之後，使用熱回流製程及/或熱壓製程將晶片封裝10’接合到電路基板20。結果，晶片封裝10’的組件(例如晶片結構120)進入了凹槽210，如第2C圖所示。凹槽210提供用於部分地容納晶片封裝10’之部件的空間。封裝結構的總高度可因此進一步降低。在一些其他實施例中，晶片封裝之進入凹槽210的部件是表面安裝元件，其包括例如電阻、電容、絕緣體、一個或多個其他適合的元件、或前述之組合。
如第2D圖所示，根據一些實施例，形成圍繞接合結構206並填充凹槽210的底部填充材料214。在一些實施例中，根據一些實施例，底部填充液體沿著晶片封裝10’的一側而分配到電路基板20上。底部填充液體可由高分子材料製成或包括高分子材料，例如是其中分散有填料的環氧基樹脂。填料可包括纖維（如二氧化矽纖維及/或含碳纖維）、顆粒（如二氧化矽顆粒及/或含碳顆粒）、或前述之組合。
底部填充液體可被吸入晶片封裝10’和電路基板20之間的空間中。底部填充液體進一步被吸入凹槽210中，並通過毛細管力(capillary force)到達晶片封裝10’的另一側。結果，底部填充液體形成底部填充材料214，其圍繞接合結構206並填充凹陷210。可以使用熱固化操作來硬化底部填充材料214。在一些實施例中，底部填充材料214與電路基板20的內側壁直接接觸。在一些實施例中，底部填充材料214的最高點更高低於底部填充材料114的最高點，如第2D圖所示。
由於晶片結構120的傾斜側壁，因此在晶片結構120周圍提供了更多可用空間。允許在晶片結構120周圍形成更大量的底部填充材料214。底部填充材料214可以起到像是晶片結構120周圍的緩衝組件的作用。因此可以釋放及/或減少底部填充材料214中之應力。大大提高了封裝結構的可靠度和效能。
在一些實施例中，晶片結構108A、108B或120的傾斜側壁直接連接各個晶片結構108A、108B或120的正面和背面。然而，本揭露的實施例不限於此。可以對本揭露的實施例進行許多變化及/或修改。在其他一些實施例中，傾斜側壁不直接連接晶片結構120的正面和背面。在一些實施例中，晶片結構的垂直側壁直接連接傾斜側壁的底邊。具有傾斜側壁和垂直側壁組合的晶片結構可以使用類似於第3A-3D圖所示的適合的切割製程獲得。
第4A-4F圖是根據一些實施例之用於形成封裝結構的一部分的各個階段製程剖面圖。在一些實施例中，第4A-4F圖示出了用以獲得具有傾斜側壁和垂直側壁組合的晶片結構的切割製程。
如第4A圖所示，類似於第3A圖和第3B圖所示的實施例，切割刀304朝向半導體晶圓302移動，以切割半導體晶圓302的第一預定切割區域。如第4A圖所示，使用切割刀304切割半導體晶圓302的上部。不同於第3B圖所示的實施例，切割刀304不完全切穿半導體晶圓302而到達載體300。切割刀304在到達預定切割深度後停止切割。
之後，將切割刀304向上移動。如第4B圖所示，根據一些實施例，由於切割刀304的切割，在半導體晶圓302中形成溝槽406a。由於切割刀304的輪廓，溝槽406a具有傾斜的側壁。如第4B圖所示，將另一個切割刀404移動到溝槽406a上方以繼續隨後的切割製程。接著可以將切割刀404移向半導體晶圓302以切割半導體晶圓302的下部，從而加深溝槽406a。
類似於切割刀304，切割刀404具有用於旋轉切割刀404的刀片的旋轉軸。在一些實施例中，切割刀404的刀片具有垂直側壁。切割刀304在切割刀404的旋轉軸附近具有寬度W 3，並且在切割刀404的邊緣處具有寬度W 4。在一些實施例中，寬度W 3大抵等於寬度W 4。在一些實施例中，切割刀404的寬度W 3比切割刀304的寬度W 1還短。在一些實施例中，切割刀404的寬度W 3大致等於切割刀304的寬度W 2。在一些其它實施例中，切割刀404的寬度W 3略大於切割刀304的寬度W 2。在一些其它實施例中，切割刀404的寬度W 3略小於切割刀404的寬度W 3。寬度W 3與寬度W 2的比率（W 3/W 2）可以是在範圍從約0.95至約1.05。
如第4C圖所示，根據一些實施例，通過切割刀404移除溝槽406下方的半導體晶圓302的下部。在一些實施例中，切割刀404切穿半導體晶圓302。切割刀404可以在切割刀404到達載體300時停止。
之後，將切割刀404向上移動。如第4D圖所示，根據一些實施例，由於切割刀404的切割，加深了溝槽406a以在半導體晶圓302中形成溝槽406a’。由於切割刀304的輪廓，溝槽406a’的上部具有傾斜的側壁。由於切割刀404的輪廓，溝槽406a’的下部具有垂直側壁。
如第4D圖所示，根據一些實施例，類似於第4A圖所示的實施例，切割刀304用於切割半導體晶圓的第二預定區域。切割刀304並未完全切穿半導體晶圓302而到達載體300。切割刀304在達到預定切割深度後停止。
如第4E圖所示，類似於第4B圖和第4C圖所示的實施例，根據一些實施例，接著使用切割刀404切割半導體晶圓302的下部。在一些實施例中，切割刀404切穿半導體晶圓302。切割刀404可以在切割刀404到達載體300時停止。
之後，將切割刀404向上移動。如第4F圖所示，根據一些實施例，將切割刀304移動到半導體晶圓302的第三預定切割區域上方。接著可以使切割刀304朝向半導體晶圓302移動以切割半導體晶圓302的第三預定切割區域。
如第4F圖所示，由於如第4D及4E圖所示之切割刀304和404，根據一些實施例，在半導體晶圓302中形成溝槽406b’。由於切割刀304的輪廓，溝槽406a’的上部具有傾斜的側壁。由於切割刀304的輪廓，溝槽406a’的下部具有垂直側壁。
在一些實施例中，在隨後的切割製程之後，形成更多與溝槽406a’和406b’相交的溝槽（未繪示）。結果，獲得各自與半導體晶圓302的其他部分分離的晶片結構108。各晶片結構108具有從背面109B向正面109A延伸的傾斜側壁S 1。傾斜側壁S 1與垂直方向成銳角θ 1。銳角θ 1可以大於大約12度。銳角θ 1可以在從大約12度到大約45度的範圍內。在一些實施例中，各晶片結構108具有從傾斜側壁S 1的底邊緣延伸至正面109A的垂直側壁S 2。
如第4F圖所示，晶片結構108具有垂直側壁S 2的部分具有厚度h，且晶片結構108具有總厚度H。厚度h與總厚度H的比值(h/H)可以小於約0.6。例如，比率(h/H)可以在約0.3至約0.6的範圍內。在一些實施例中，晶片結構108的具有垂直側壁S 2的部分大抵與晶片結構108的具有傾斜側壁S 1的部分一樣厚。
在一些情況下，如果比率(h/H)大於約0.6，則晶片結構108的具有傾斜側壁S 1的部分可能太薄。可能沒有足夠的空間容納後續形成的保護層。後續形成的保護層中的應力可能仍然很高，這可能導致後續形成的保護層中形成裂紋及/或缺陷。
類似於第3D圖中所示的晶片結構108，第4F圖中所示的晶片結構108的邊緣輪廓也可以幫助減少及/或釋放隨後所形成圍繞著晶片結構108之保護層中的應力。
第5圖是根據一些實施例之封裝結構的一部分的剖面圖。第5圖示出了與第2D圖所示的封裝結構類似的封裝結構。主要區別在於第4F圖中之晶片結構108作為晶片結構108A、108B或120。如第5圖所示，垂直側壁S 2連接傾斜側壁S 1的底邊。在一些實施例中，底部填充材料214的最高點低於底部填充材料114的最高點，如第5圖所示。
如上所述，晶片結構108A、108B或120可以使用第4A-4F圖所示的切割製程獲得。然而，本揭露的實施例不限於此。可以對本揭露的實施例進行許多變化及/或修改。晶片結構108A、108B或120可使用另一切割製程獲得。
第14A-14C圖是根據一些實施例之用於形成封裝結構的一部分的各個階段製程剖面圖。第14A-14C圖示出了可用於形成第5圖中的晶片結構108A、108B或120的切割製程。
如第14A圖所示，類似於第4A圖所示的實施例，根據一些實施例，切割刀304用於切割半導體晶圓302的多個上部。結果，形成延伸到半導體晶圓302中的溝槽406a和406b。如第14A圖所示，接著將切割刀304移往下一個預定切割區域上方以進行後續切割操作。
根據一些實施例，在形成多個溝槽（包括溝槽406a、406b和406c）之後，切割刀404用於隨後的切割操作，如第14B圖所示。類似於第4B-4D圖中所示的實施例。將切割刀404用於加深溝槽406a、406b和406c。
如第14C圖所示，根據一些實施例，在切割刀404切割之後，形成完全穿透半導體晶圓302的溝槽406a’、406b’和406c’。如第14C圖所示，類似於第4F圖所示的實施例，獲得了多個晶片結構108。各晶片結構108具有相互連接的傾斜側壁和垂直側壁。晶片結構108可用作第5圖所示封裝結構之晶片結構108A、108B或120。
如上所述，晶片結構的傾斜側壁可以幫助釋放及/或降低保護層116或底部填充材料214中的應力。然而，本揭露的實施例不限於此。可以對本揭露的實施例進行許多變化及/或修改。在其他一些實施例中，晶片結構的傾斜側壁為具弧度的側壁。可以使用適合的切割製程獲得具有傾斜及弧度之側壁的晶片結構。
第13A-13B圖是根據一些實施例之用於形成封裝結構的一部分的各個階段製程剖面圖。如第13A圖所示，在半導體晶圓302上方提供切割刀1304。類似於切割刀304，切割刀1304具有用於旋轉切割刀1304的刀片的旋轉軸。在一些實施例中，如第13A圖所示，切割刀1304的刀片具有彎曲和傾斜的側壁。靠近旋轉軸線的葉片部分比靠近葉片邊緣的葉片部分還寬。
如第13B圖所示，與第3B-3D圖所示的實施例類似，根據一些實施例，以切割刀1304切割半導體晶圓302而形成溝槽306a和306b。由於切割刀1304的輪廓，溝槽306a和306b具有彎曲且傾斜的側壁S’。切割製程完成後，形成多個晶片結構108。各晶片結構108具有彎曲且傾斜的側壁。具有彎曲和傾斜側壁S’的晶片結構108可用於替代第2D圖或5所示封裝結構中的晶片結構108A、108B或120。
由於晶片結構108A、108B及/或120之彎曲且傾斜的側壁S’，在晶片結構108A、108B及/或120周圍提供了更多可用空間。允許在晶片結構108A、108B及/或120周圍形成更大量的保護層116及/或底部填充材料214。保護層116及/或底部填充材料214可以起到像是晶片結構108A、108B及/或120周圍的緩衝組件之效用。因此可以釋放及/或減少保護層116及/或底部填充材料214中的應力。晶片結構108A、108B或120的彎曲邊緣輪廓可以使晶片結構108A、108B或120與保護層116及/或底部填充材料214之間具有更好的粘附性。封裝結構的可靠度和效能得到極大提升。
可以對本揭露的實施例進行許多變化及/或修改。例如，用於接合到電路基板20的晶片封裝可以使用不同的製程而形成。
第6A-6E圖是根據一些實施例之用於形成封裝結構的一部分的各個階段製程剖面圖。如第6A圖所示，接收或提供載板600。載板600的材料可以與第1A圖所示的載板100的材料相同或相似。
如第6A圖所示，根據一些實施例，將晶片結構（或包含晶片的結構）602A和602B設置在載板600上方。在一些實施例中，晶片結構602A和602B使用接合層或接合膠貼附到載板600上。晶片結構602A和602B中的每一個可以是單個半導體晶片、系統整合單晶片(SoIC)及/或包括一個或多個被封裝或保護的半導體晶片的封裝體。在一些實施例中，晶片結構602A和602B是包括多種功能的單晶片系統(SoC)晶片。在一些實施例中，晶片結構602A和602B的正面朝上，而晶片結構602A和602B的背面面向載板600。如第6A圖所示，每一個晶片結構602A和602B包括在正面的導電墊（或導電柱）604。
類似於第1B圖所示的晶片結構108A和108B，晶片結構602A和602B中的每一個都具有一個或多個傾斜側壁S 1，如第6A圖所示。在一些實施例中，傾斜側壁S 1直接連接晶片結構602A或602B的正面和背面。在一些實施例中，形成有導電墊 (或導電柱)604的正面和背面具有不同的寬度。在一些實施例中，正面比背面寬，如第6A圖所示。
晶片結構602A和602B的傾斜側壁可以幫助釋放或減少隨後形成的圍繞晶片結構602A和602B的保護層中的應力。如第6A圖所示，傾斜側壁S 1與垂直方向成銳角θ 1。銳角θ 1可以大於大約12度。銳角θ 1可以在從大約12度到大約45度的範圍內。
如第6B圖所示，根據一些實施例，形成保護層606在載板600上方以圍繞晶片結構602A和602B。保護層606的材料和形成方法可以與第1C圖所示的保護層116的材料和形成方法相同或相似。在一些實施例中，晶片結構602A和602B的導電墊604被露出而沒有被保護層606覆蓋。
由於晶片結構602A和602B的輪廓，允許在晶片結構602A和602B周圍形成更大量的封膠材料。在用於形成保護層606的熱成型製程期間，封膠材料可以起到像是緩衝組件的作用。因此可以釋放及/或減少成型應力。大大提高了封裝結構的可靠度和效能。
如第6C圖所示，根據一些實施例，在保護層606以及晶片結構602A和602B上方形成重佈線結構608。類似於第1A圖中的重佈線結構102，重佈線結構608包括多個絕緣層610和多個導電部件612。各導電墊604可以電性連接到重佈線結構608中的相應導電部件612。重佈線結構608的材料及形成方法可以與第1A圖所示的重佈線結構102相同或相似。
如第6D圖所示，根據一些實施例，晶片結構（或包含晶片的結構）614通過導電連接部件618而接合到重佈線結構608上。導電連接部件618的材料和形成方法可以與第1E圖所示的導電連接部件124的材料和形成方法相同或相似。通過導電連接部件618，在晶片結構614的導電柱(或導電墊)616與重佈線結構608的一些導電部件612之間形成了電性連接。在一些實施例中，晶片結構614通過重佈線結構608的一些導電部件612形成了晶片結構602A和602B之間的電性連接，如第6D圖所示。
晶片結構614可以是單個半導體晶片、系統整合單晶片(SoIC)及/或包括一個或多個被封裝或保護的半導體晶片的封裝體。對於系統整合單晶片，多個半導體晶片堆疊並接合在一起，以在這些半導體晶片之間形成電性連接。在一些實施例中，半導體晶片是包括多種功能的單晶片系統（SoC）晶片。在一些實施例中，一些半導體晶片包括記憶體裝置，例如是高頻寬記憶體(HBM)裝置。在一些實施例中，晶片結構614是互連晶片，其從晶片結構602A和602B接收電信號及/或傳輸電信號到晶片結構602A和602B。在一些實施例中，晶片結構614中沒有形成主動元件。在其他一些實施例中，晶片結構614包括形成在其中的主動元件和被動元件。在一些其他實施例中，表面安裝元件用於代替晶片結構614。表面安裝元件可以包括例如電阻、電容、絕緣體、一個或多個其他適合的元件、或前述之組合。在一些實施例中，晶片結構614或表面安裝元件具有傾斜的側壁。
如第6D圖所示，根據一些實施例，形成底部填充材料620在重佈線結構608之上以圍繞導電連接部件618。底部填充材料620的材料和形成方法可以與第1E圖所示的底部填充材料126的材料和形成方法相同或相似。可以對本揭露的實施例進行許多變化及/或修改。在一些其他實施例中，不形成底部填充材料620。
如第6E圖所示，根據一些實施例，移除載板600，並接著使用載帶622固定封裝結構。在一些實施例中，接著使用切割製程將第6E圖所示的結構切割成多個單獨的晶片封裝。在切割製程之後，從載帶622拾取一個晶片封裝並將其倒置。晶片封裝將與其他構件整合以形成更大的封裝結構。
然而，本揭露的實施例不限於此。可以對本揭露的實施例進行許多變化及/或修改。在一些其他實施例中，不執行切割製程以將第6E圖中的結構分成多個更小的晶片封裝。整個晶圓級封裝結構可以直接整合至大型封裝結構，無需切割。
第7圖是根據一些實施例之封裝結構的一部分的剖面圖。類似於第2C圖中所示的實施例，接收或提供與第6E圖中所示的晶片封裝相同或相似的晶片封裝60’。在一些實施例中，拾取晶片封裝60’並放置在電路基板20上方。之後，晶片封裝60’通過接合結構206而接合至電路基板20。
接著，根據一些實施例，如第7圖所示，形成底部填充材料714以圍繞接合結構206和晶片結構614。底部填充材料714的材料和形成方法可以與第2D圖所示的底部填充材料214的材料和形成方法相同或相似。由於晶片結構614的輪廓，允許在晶片結構614周圍形成更大量的底部填充材料714。底部填充材料714可以起到像是緩衝組件的作用。因此，可以釋放及/或減少應力。大大提高了封裝結構的可靠度和效能。
在一些實施例中，晶片結構602A和602B與重佈線結構608直接接觸，如第7圖所示。晶片結構602A和602B的導電墊604直接連接到重佈線結構608的一些導電部件612，而沒有形成其他導電連接部件(例如焊料凸塊)形成於其間。在一些實施例中，重佈線結構608的導電部件612包括多個導電通道。在一些實施例中，各導電通道具有靠近晶片結構602A或602B的上端和靠近電路基板20的下端。在一些實施例中，下端比上端寬，如第7圖所示。
在一些實施例中，重佈線結構102或608包括多個含高分子的絕緣層，如第2D圖或7所示。然而，本揭露的實施例不限於此。可以對本揭露的實施例進行許多變化及/或修改。在一些實施例中，接合至電路基板20的重佈線結構包括多個非高分子材料絕緣層所製成或主要由非高分子材料所製成的絕緣層。在一些實施例中，半導體中介層基板(semiconductor interposer substrate)用作重佈線結構以替代含高分子的重佈線結構102或608。
第8A-8K圖是根據一些實施例之用於形成封裝結構的一部分的各個階段製程剖面圖。在一些實施例中，接收或提供半導體晶圓（例如矽晶圓）。如第8A圖所示，半導體晶圓包括半導體基板800和形成在半導體基板800上方的內連線結構(interconnection structure)804。
半導體基板800可由矽、鍺、矽鍺、砷化鎵、一種或多種其他適合的材料、或前述之組合所製成或可包括矽、鍺、矽鍺、砷化鎵、一種或多種其他適合的材料、或前述之組合。內連線結構804可以包括多個介電層和多個導電部件。介電層可由氧化矽、碳化矽、含碳氧化矽、氮化矽、氮氧化矽、一種或多種其他適合的材料、或前述之組合所製成或可包括氧化矽、碳化矽、含碳氧化矽、氮化矽、氮氧化矽、一種或多種其他適合的材料、或前述之組合。導電部件可以包括導線、導電通道和導電墊。導電部件可由銅、鋁、鎢、鈷、釕、一種或多種其他適合的材料、或前述之組合所製成或可包括銅、鋁、鎢、鈷、釕、一種或多種其他適合的材料、或前述之組合。內連線結構804的形成可涉及多個沉積製程、多個圖案化製程和多個平坦化製程。如第8A圖所示，示出了內連線結構804的導電墊(或最頂部的金屬層)806。
在一些實施例中，如第8A圖所示，在半導體基板800中形成多個導電結構802。導電結構802可以用作導電通道。在一些實施例中，在形成內連線結構804之前，部分移除半導體基板800以形成多個開口。可以使用一種或多種微影製程和一種或多種蝕刻製程來形成開口。
接著，根據一些實施例，在半導體基板800上方沉積介電層(第8A圖中未繪示)。介電層沿著開口的側壁和底部延伸。介電層可用於將半導體基板800與稍後形成的導電結構802電性隔離。介電層可由氧化矽、氮氧化矽、氮化矽、含碳氧化矽、含碳氮氧化矽、含碳氮化矽、碳化矽、一種或多種其他適合的材料、或前述之組合所製成或可包括氧化矽、氮氧化矽、氮化矽、含碳氧化矽、含碳氮氧化矽、含碳氮化矽、碳化矽、一種或多種其他適合的材料、或前述之組合。可以使用化學氣相沉積(CVD)製程、原子層沉積(ALD)製程、熱氧化製程、一種或多種其他適合的製程、或前述之組合來沉積介電層。
根據一些實施例，接著在半導體基板800上沉積導電材料以部分或完全填充半導體基板800的開口。導電材料可以由銅、鋁、鈷、鎢、金、鈦、鉑、一種或多種其他適合的材料、或前述之組合所製成或可以包括銅、鋁、鈷、鎢、金、鈦、鉑、一種或多種其他適合的材料、或前述之組合。可以使用物理氣相沉積(PVD)製程、化學氣相沉積(CVD)製程、原子層沉積(ALD)製程、電鍍製程、化學鍍製程、一種或多種其他適合的製程、或前述之組合來沉積導電材料。
接著，部分地移除導電材料。結果，導電材料的剩餘部分形成導電結構802，如第8A圖所示。可以使用平坦化製程來移除導電材料位於開口外的部分。開口中導電材料的剩餘部分形成導電結構802。平坦化製程可以包括化學機械研磨(CMP)製程、研磨製程、蝕刻製程、乾式拋光製程、一種或多種其他適合的製程、或前述之組合。
接著，根據一些實施例，在半導體基板800和導電結構802上方形成內連線結構804。如上所述，內連線結構804包括多個介電層和多個導電部件。一些導電部件可以用於形成通往導電結構802的電性連接。
如第8B圖所示，根據一些實施例，將晶片結構（或包含晶片的結構）808A和808B接合到半導體晶圓上。在一些實施例中，晶片結構808A和808B通過形成在內連線結構804的導電墊806與晶片結構808A和808B的導電墊810之間的導電連接部件812而接合到半導體晶圓上。導電連接部件812可以包括焊料凸塊。在一些其他實施例中，晶片結構808A和808B通過包括例如是金屬對金屬鍵合(metal-to-metal bonding)與介電質對介電質鍵合(dielectric-to-dielectric bonding)的直接混合鍵合(direct hybrid bonding)而接合到半導體晶圓上。在這些情況下，不形成導電連接部件812。
晶片結構808A和808B中的每一個可以是單個半導體晶片、系統整合單晶片(SoIC)及/或包括一個或多個被封裝或保護的半導體晶片的封裝體。對於系統整合單晶片，多個半導體晶片堆疊並接合在一起，以在這些半導體晶片之間形成電性連接。在一些實施例中，半導體晶片是包括多種功能的單晶片系統（SoC）晶片。在一些實施例中，半導體晶片的背面朝上，半導體晶片的正面面向內連線結構804。在一些實施例中，半導體晶片中的一些包括記憶體元件，例如是高頻寬記憶體(HBM)元件。
類似於第1B圖所示的晶片結構108A和108B，晶片結構808A和808B中的每一個都具有一個或多個傾斜側壁S 1，如第8B圖所示。在一些實施例中，傾斜側壁S 1直接連接晶片結構808A或808B的正面和背面。在一些實施例中，形成有導電柱(或導電墊)810的正面和背面具有不同的寬度。在一些實施例中，正面比背面寬，如第8B圖所示。
晶片結構808A和808B的傾斜側壁可以幫助釋放或減少隨後所形成圍繞著晶片結構808A和808B之保護層中的應力。如第8B圖所示，傾斜側壁S 1與垂直方向成銳角θ 1。銳角θ 1可以大於大約12度。銳角θ 1可以在從大約12度到大約45度的範圍內。
如第8C圖所示，根據一些實施例，形成保護層814以圍繞晶片結構808A和808B。保護層814的材料和形成方法可以與第1C圖所示的保護層116的材料和形成方法相同或相似。在一些實施例中，保護層814的頂面與晶片結構808A和808B的背面大抵齊平。
由於晶片結構808A和808B的輪廓，允許在晶片結構808A和808B周圍形成更大量的封膠材料。在用於形成保護層814的熱成型製程期間，封膠材料可以起到像是緩衝組件的作用。因此可以釋放及/或減少成型應力。大大提高了封裝結構的可靠度和效能。
如第8D圖所示，根據一些實施例，將第8C圖所示的結構倒置，接著貼附到臨時支撐基板816。臨時支撐基板816可由介電材料、半導體材料、金屬材料、一種或多種其他適合的材料、或前述之組合製成。例如，臨時支撐基板816是矽晶圓或玻璃晶圓。在一些實施例中，可以使用膠帶或接合膠將臨時支撐基板816貼附到保護層814。
如第8E圖所示，根據一些實施例，部分移除半導體基板800以露出導電結構802。在部分移除半導體基板800之後，導電結構802可以穿透半導體基板800。導電結構802因此可用作穿基底導電通道(through substrate vias，TSV)。在一些實施例中，薄化製程用於部分移除半導體基板800。薄化製程可包括化學機細研磨(CMP)製程、研磨製程、蝕刻製程、乾式拋光製程、一種或多種其他適合的製程、或前述之組合。
如第8F圖所示，根據一些實施例，形成內連線結構818在半導體基板800和導電結構802上方。類似於內連線結構804，內連線結構818包括多個介電層和多個導電部件。內連線結構818的導電部件包括導線、導電通道以及導電墊820A和820B。在一些實施例中，各導電結構802電性連接到相應的導電墊820A或820B與相應的導電墊806。
可以對本揭露的實施例進行許多變化及/或修改。在一些其他實施例中，類似於第1A圖中所示的重佈線結構102，內連線結構818包括多個含高分子的絕緣層和多個導電部件。
如第8G圖所示，根據一些實施例，將晶片結構（或包含晶片的結構）822接合到內連線結構818上。在一些實施例中，晶片結構822通過導電連接部件824而接合到內連線結構818的導電墊820B上。導電連接部件824的材料和形成方法可以與第1E圖所示的導電連接部件124的材料和形成方法相同或相似。
可以對本揭露的實施例進行許多變化及/或修改。在一些其他實施例中，晶片結構822通過包括金屬對金屬鍵合(metal-to-metal bonding)和介電質對介電質鍵合(dielectric-to-dielectric bonding)的直接混合鍵合(direct hybrid bonding)而接合到內連線結構818上。在這些情況下，不形成導電連接部件824。
晶片結構822可以是單個半導體晶片、系統整合單晶片(SoIC)及/或包括一個或多個被封裝或保護的半導體晶片的封裝體。對於系統整合單晶片，多個半導體晶片堆疊並接合在一起，以在這些半導體晶片之間形成電性連接。在一些實施例中，半導體晶片是包括多種功能的單晶片系統（SoC）晶片。在一些實施例中，一些半導體晶片包括記憶體裝置，例如是高頻寬記憶體(HBM)裝置的。在一些實施例中，晶片結構822是互連晶片，其從晶片結構808A和808B接收電信號及/或傳輸電信號到晶片結構808A和808B。在一些實施例中，晶片結構822中沒有形成主動元件。在其他一些實施例中，晶片結構822包括形成在其中的主動元件和被動元件。在一些其他實施例中，表面安裝元件用於代替晶片結構822。表面安裝元件可以例如包括電阻、電容、絕緣體、一個或多個其他適合的元件、或前述之組合。在一些實施例中，晶片結構822或表面安裝元件具有傾斜的側壁。
如第8G圖所示，根據一些實施例，形成底部填充材料826在內連線結構818上方以圍繞導電連接部件824。底部填充材料826的材料和形成方法可以與第1E圖所示的底部填充材料126的材料和形成方法相同或相似。可以對本揭露的實施例進行許多變化及/或修改。在一些其他實施例中，不形成底部填充材料826。
然而，本揭露的實施例不限於此。在一些實施例中，晶片結構822通過直接混合鍵合而接合到內連線結構818上。在一些實施例中，由於在晶片結構822和內連線結構818之間沒有形成額外的導電連接部件，所以不形成底部填充材料826。
如第8H圖所示，根據一些實施例，將臨時支撐基板816移除，接著以載帶828用來固定封裝結構。在一些實施例中，接著使用切割製程來將第8H圖中所示的結構切割成多個單獨的晶片封裝。
然而，本揭露的實施例不限於此。可以對本揭露的實施例進行許多變化及/或修改。在一些其他實施例中，不執行切割製程以將第8H圖中的結構分成多個更小的晶片封裝。整個晶圓級封裝結構可以直接整合至大型封裝結構，無需切割。
在切割製程之後，根據一些實施例，如第8I圖所示，從載帶828拾取一個晶片封裝80並將其倒置。晶片封裝80將與其他構件(例如電路基板20)整合以形成更大的封裝結構，如第8I圖所示。
如第8J圖所示，根據一些實施例，類似於第2C圖所示的實施例，將晶片封裝80放置在電路基板20之上。之後，晶片封裝80通過接合結構206而接合至電路基板20。
如第8K圖所示，根據一些實施例，形成底部填充材料830以圍繞接合結構206和晶片結構822。底部填充材料830的材料和形成方法可以與第2D圖所示的底部填充材料214的材料和形成方法相同或相似。由於晶片結構822的輪廓，允許在晶片結構822周圍形成更大量的底部填充材料830。底部填充材料830可以起到像是緩衝組件的作用。因此可以釋放及/或減少應力。大大提高了封裝結構的可靠度和效能。
如上所述，在一些實施例中，傾斜側壁直接連接晶片結構的正面和背面。在一些實施例中，形成有導電柱(或導電墊)的正面比晶片結構的背面寬。然而，本揭露的實施例不限於此。可以對本揭露的實施例進行許多變化及/或修改。在其他一些實施例中，形成有導電柱(或導電墊)的晶片結構的正面比晶片結構的背面窄。
第11圖是根據一些實施例之封裝結構的一部分的剖面圖。如第11圖所示，形成類似於第2D圖所示封裝結構的封裝結構。主要區別在於晶片結構108A、108B或120的背面比形成有導電墊之晶片結構108A、108B或120的正面更寬。類似地，晶片結構108A、108B或120的傾斜側壁可有助於提高封裝結構的可靠度和效能。背面較寬而正面較窄的晶片結構也可用於替代第5、6E、7或8K圖所示的一個或一些晶片結構。
可以對本揭露的實施例進行許多變化及/或修改。在一些實施例中，封裝結構中不同晶片結構之側壁的傾斜度是不同的。
第12圖是根據一些實施例之封裝結構的一部分的剖面圖。如第12圖所示，形成類似於第7圖所示封裝結構的封裝結構。主要區別在於晶片結構602A與602B的側壁傾斜度不同。如第12圖所示，晶片結構602A具有寬度W A，而晶片結構602B具有寬度W B。在一些實施例中，寬度W A大於寬度W B。
如第12圖所示，晶片結構602A具有傾斜側壁S A，晶片結構602B具有傾斜側壁S B。在一些實施例中，傾斜側壁S B比傾斜側壁S A更陡峭。如第12圖所示，傾斜側壁S A與垂直方向成銳角θ A’。銳角θ A’可以大於大約12度。銳角θ A’可以在從大約12度到大約45度的範圍內。傾斜側壁S B與垂直方向成銳角θ B’。銳角θ B’可以大於大約12度。銳角θ B’可以在從大約12度到大約45度的範圍內。
在一些實施例中，銳角θ A’大於銳角θ B’。例如，銳角θ A’可以在從大約20度到大約45度的範圍內，並且銳角θ B’可以在從大約12度到大約30度的範圍內。在一些實施例中，較寬的晶片結構602A可在靠近晶片結構602A的保護層606的部分上引起較高的應力。在這些情況下，由於傾斜側壁S A之更大的銳角θ A’，相較於晶片結構602B，允許形成更大量的封膠材料以圍繞晶片結構602A。因此可以防止更寬的晶片結構602A周圍產生高成型應力。大大提高了封裝結構的可靠度和效能。
可以對本揭露的實施例進行許多變化及/或修改。具有不同側壁傾斜度的晶片結構可以用來替代第5、6E、7或8K圖所示的晶片結構中的一個或一些。
可以對本揭露的實施例進行許多變化及/或修改。在其他一些實施例中，晶片結構602A和602B的銳角θ A’和銳角θ B’大抵彼此相等。
本揭露的實施例提供一種封裝結構，其包括一個或多個具有傾斜側壁的晶片結構和圍繞晶片結構的保護層。由於晶片結構的傾斜側壁，在晶片結構周圍提供了更多的可用空間。允許在晶片結構周圍形成更大量的封膠材料或底部填充材料。在用於形成保護層或底部填充材料的熱成型製程期間，封膠材料或底部填充材料可以起到像是緩衝組件的作用。因此可以釋放及/或減少應力。大大提高了封裝結構的可靠度和效能。
根據一些實施例，提供了一種封裝結構的形成方法。該方法包括在基板之上設置晶片結構。晶片結構具有傾斜側壁，傾斜側壁與垂直方向成銳角，垂直方向為垂直於晶片結構主表面的方向，且銳角大於約12度。該方法更包括形成保護層以圍繞晶片結構。
根據一些實施例，提供了一種封裝結構的形成方法。該方法包括在一基板之上設置一晶片結構。晶片結構具有一傾斜側壁，傾斜側壁與一垂直方向成一銳角，垂直方向為垂直於晶片結構主表面的方向，且銳角介於約12度至約45度之間。該方法更包括形成一保護層以圍繞晶片結構。
在一些實施例中，更包括切割一半導體晶圓以獲得晶片結構。
在一些實施例中，其中係以一切割刀來切割半導體晶圓，且切割刀沿著自切割刀之一邊緣朝向切割刀之一較內部分之方向而逐漸變厚。
在一些實施例中，更包括：使用一第一切割刀切割半導體晶圓的一較上部分以形成延伸到半導體晶圓中的一溝槽，其中該第一切割刀沿著從該第一切割刀的一邊緣朝向該第一切割刀的一較內部分的方向逐漸變厚;以及使用一第二切割刀切割該半導體晶圓的一較下部分以加深該溝槽，其中第二切割刀的一邊緣部分和一較內部分大抵彼此一樣厚。
在一些實施例中，更包括：使用一第一切割刀切割該半導體晶圓的一較上部分以形成延伸到該半導體晶圓中之複數個溝槽，其中該第一切割刀沿著從該第一切割刀的一邊緣朝向該第一切割刀的一較內部分的方向逐漸變厚；以及使用一第二切割刀切割該半導體晶圓的一較下部分以加深該些溝槽，其中該第二切割刀的一邊緣部分和一較內部分大抵彼此一樣厚。
在一些實施例中，更包括在設置該晶片結構之前，在該基板上方形成一重佈線結構。
在一些實施例中，更包括在該晶片結構與該保護層上方形成重佈線結構。
在一些實施例中，更包括在形成該保護層後移除該基板。
在一些實施例中，更包括在形成該保護層之前，在該基板上方設置一第二晶片結構。
在一些實施例中，其中該第二晶片結構具有一第二傾斜側壁，且該第二傾斜側壁比該晶片結構的該傾斜側壁更陡峭。
根據一些實施例，提供了一種封裝結構。封裝結構包括重佈線結構之上的晶片結構。晶片結構具有一傾斜側壁，傾斜側壁與垂直方向成銳角，垂直方向為垂直於晶片結構主表面的方向，且銳角大於約12度。封裝結構更包括重佈線結構上方的保護層。保護層圍繞晶片結構。
根據一些實施例，提供了一種封裝結構。封裝結構包括一晶片結構，位於一重佈線結構之上。晶片結構具有一傾斜側壁，傾斜側壁與垂直方向成銳角，垂直方向為垂直於晶片結構主表面的方向，且銳角為從大約12度到大約45度的範圍。封裝結構更包括一保護層，位於重佈線結構之上。保護層圍繞晶片結構。
在一些實施例中，晶片結構具有一第一側區、一第二側區及一轉角區，該轉角區連接該第一側區與該第二側區，該晶片結構於該第一側區中具有一第一傾斜側壁，且該晶片結構在該轉角區具有一第二傾斜側壁。
在一些實施例中，第一傾斜側壁比該第二傾斜側壁更陡峭。
在一些實施例中，轉角部的一俯視圖具有一圓弧輪廓。
在一些實施例中，保護層與該晶片結構的該傾斜側壁直接接觸。
在一些實施例中，晶片結構更具有一垂直側壁，連接該傾斜側壁的一底邊。
在一些實施例中，更包括一第二晶片結構，位於該重佈線結構之上，且被該保護層包圍，其中該第二晶片結構比該晶片結構還寬，該第二晶片結構具有一第二傾斜側壁，該第二傾斜側壁與該垂直方向成一第二銳角，且該第二晶片結構的該第二銳角大於該晶片結構的該銳角。
根據一些實施例，提供了一種封裝結構。封裝結構包括重佈線結構之上的晶片結構。晶片結構具有正面、背面以及連接正面和背面的側壁。正面和背面具有不同的寬度。封裝結構更包括重佈線結構上方的保護層。保護層圍繞晶片結構。
在一些實施例中，側壁包括至少一傾斜部分。
在一些實施例中，側壁為一弧形側壁。
前述內文概述了許多實施例的特徵，使所屬技術領域中具有通常知識者可以從各個方面更佳地了解本發明實施例。所屬技術領域中具有通常知識者應可理解，且可輕易地以本發明實施例為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。所屬技術領域中具有通常知識者也應了解這些均等的結構並未背離本發明實施例的發明精神與範圍。在不背離本發明實施例的發明精神與範圍之前提下，可對本發明實施例進行各種改變、置換或修改。
10、10’:晶片封裝 20:電路基板 60’:晶片封裝 80:晶片封裝 101:離型膜 102:重佈線結構 104:絕緣層 106:導電部件 108、108A、108B:晶片結構 109A:正面 109B:背面 110:導電柱 112:導電連接部件 114:底部填充材料 116:保護層 118:載帶 120:晶片結構 122:導電柱 124:導電連接部件 126:底部填充材料 200:核心部分 202a、202b:絕緣層 204a、204b:導電部件 206:接合結構 208:接合結構 210:凹槽 214:底部填充材料 300:載體 302:半導體晶圓 304:切割刀 306a、306b:溝槽 404:切割刀 406a、406a’、406b、406b’、406c’:溝槽 600:載板 602A、602B:晶片結構 604:導電墊 606:保護層 608:重佈線結構 610:絕緣層 612:導電部件 614:晶片結構 616:導電柱 618:導電連接部件 620:底部填充材料 622:載帶 714:底部填充材料 800:半導體基板 802:導電結構 804:內連線結構 806:導電墊 808A、808B:晶片結構 810:導電墊 812:導電連接部件 814:保護層 816:臨時支撐基板 818:內連線結構 820A、820B:導電墊 822:晶片結構 824:導電連接部件 826:底部填充材料 828:載帶 830:底部填充材料 1304:切割刀 R A、R B、R C:區域 S 1、S A、S B:傾斜側壁 S 2:垂直側壁 S’:側壁 W 1、W 2、W 3、W 4、W A、W B:寬度 θ 1、θ 2、θ A、θ A’、θ B、θ B’、θ C:銳角
藉由以下的詳述配合所附圖式可更加理解本文揭露的內容。要強調的是，根據產業上的標準作業，各個部件(feature)並未按照比例繪製，且僅用於說明目的。事實上，為了能清楚地討論，可能任意地放大或縮小各個部件的尺寸。 第1A-1F圖是根據一些實施例，用於形成封裝結構之一部分的各個階段製程剖面圖。 第2A-2D圖是根據一些實施例，用於形成封裝結構之一部分的各個階段製程剖面圖。 第3A-3D圖是根據一些實施例，用於形成封裝結構之一部分的各個階段製程剖面圖。 第4A-4F圖是根據一些實施例，用於形成封裝結構之一部分的各個階段製程剖面圖。 第5圖是根據一些實施例之封裝結構之一部分的剖面圖。 第6A-6E圖是根據一些實施例，用於形成封裝結構之一部分的各個階段製程剖面圖。 第7圖是根據一些實施例之封裝結構之一部分的剖面圖。 第8A-8K圖是根據一些實施例，用於形成封裝結構之一部分的各個階段製程剖面圖。 第9圖是根據一些實施例之晶片結構的俯視圖。 第10圖是根據一些實施例之晶片結構的俯視圖。 第11圖是根據一些實施例之封裝結構之一部分的剖面圖。 第12圖是根據一些實施例之封裝結構之一部分的剖面圖。 第13A-13B圖是根據一些實施例，用於形成封裝結構之一部分的各個階段製程剖面圖。 第14A-14C圖是根據一些實施例，用於形成封裝結構之一部分的各個階段製程剖面圖。
10:晶片封裝
102:重佈線結構
104:絕緣層
106:導電部件
108A、108B:晶片結構
110:導電柱
112:導電連接部件
114:底部填充材料
116:保護層
120:晶片結構
122:導電柱
124:導電連接部件
126:底部填充材料

Claims (10)

  1. 一種封裝結構的形成方法，包括：於一基板之上設置一晶片結構，其中該晶片結構具有一傾斜側壁，該傾斜側壁與一垂直方向成一銳角，該垂直方向垂直於該晶片結構之一主表面，且該銳角介於約12度至約45度之間；形成一底部填充材料覆蓋該晶片結構的該傾斜側壁；以及形成一保護層以圍繞該晶片結構及該底部填充材料。
  2. 如請求項1之封裝結構的形成方法，更包括切割一半導體晶圓以獲得該晶片結構。
  3. 如請求項2之封裝結構的形成方法，其中係以一切割刀來切割該半導體晶圓，且該切割刀沿著自該切割刀之一邊緣朝向該切割刀之一較內部分之方向而逐漸變厚。
  4. 如請求項2之封裝結構的形成方法，更包括：使用一第一切割刀切割該半導體晶圓的一較上部分以形成延伸到該半導體晶圓中的一溝槽，其中該第一切割刀沿著從該第一切割刀的一邊緣朝向該第一切割刀的一較內部分的方向逐漸變厚；以及使用一第二切割刀切割該半導體晶圓的一較下部分以加深該溝槽，其中第二切割刀的一邊緣部分和一較內部分大抵彼此一樣厚。
  5. 如請求項2所述的封裝結構的形成方法，更包括：使用一第一切割刀切割該半導體晶圓的一較上部分以形成延伸到該半導體晶圓中之複數個溝槽，其中該第一切割刀沿著從該第一切割刀的一邊緣朝向該第一切割刀的一較內部分的方向逐漸變厚；以及 使用一第二切割刀切割該半導體晶圓的一較下部分以加深該些溝槽，其中該第二切割刀的一邊緣部分和一較內部分大抵彼此一樣厚。
  6. 一種封裝結構，包括：一晶片結構，位於一重佈線結構之上，其中該晶片結構具有一傾斜側壁，該傾斜側壁與一垂直方向成一銳角，該垂直方向為垂直於該晶片結構之一主表面的方向，該銳角為從大約12度到大約45度的範圍；一底部填充材料，覆蓋該晶片結構的該傾斜側壁；以及一保護層，位於該重佈線結構之上，其中該保護層圍繞該晶片結構及該底部填充材料。
  7. 如請求項6所述的封裝結構，其中該晶片結構具有一第一側區、一第二側區及一轉角區，該轉角區連接該第一側區與該第二側區，該晶片結構於該第一側區中具有一第一傾斜側壁，且該晶片結構在該轉角區具有一第二傾斜側壁，其中該第一傾斜側壁比該第二傾斜側壁更陡峭。
  8. 如請求項6-7中任一項所述的封裝結構，其中該晶片結構更具有一垂直側壁，連接該傾斜側壁的一底邊。
  9. 如請求項6所述的封裝結構，更包括一第二晶片結構，位於該重佈線結構之上，且被該保護層包圍，其中該第二晶片結構比該晶片結構還寬，該第二晶片結構具有一第二傾斜側壁，該第二傾斜側壁與該垂直方向成一第二銳角，且該第二晶片結構的該第二銳角大於該晶片結構的該銳角。
  10. 一種封裝結構，包括：一晶片結構，位於一重佈線結構之上，其中該晶片結構具有一正面、一背面以及連接該正面和該背面的一側壁，且該正面和該背面具有不同的寬度； 一底部填充材料，覆蓋該晶片結構的該側壁；以及一保護層，位於該重佈線結構之上，其中該保護層圍繞該晶片結構及該底部填充材料。
TW111110333A 2021-08-27 2022-03-21 封裝結構及其形成方法 TWI821953B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/459,314 2021-08-27
US17/459,314 US11978722B2 (en) 2021-08-27 2021-08-27 Structure and formation method of package containing chip structure with inclined sidewalls

Publications (2)

Publication Number Publication Date
TW202310086A TW202310086A (zh) 2023-03-01
TWI821953B true TWI821953B (zh) 2023-11-11

Family

ID=84738861

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111110333A TWI821953B (zh) 2021-08-27 2022-03-21 封裝結構及其形成方法

Country Status (3)

Country Link
US (1) US11978722B2 (zh)
CN (1) CN115565956A (zh)
TW (1) TWI821953B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160099195A1 (en) * 2014-10-07 2016-04-07 Xintec Inc. Chip package and method for forming the same
TW201903996A (zh) * 2017-05-31 2019-01-16 台灣積體電路製造股份有限公司 封裝中具有不同厚度的熱界面材料
TW202105658A (zh) * 2019-07-29 2021-02-01 精材科技股份有限公司 晶片結構及其製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3822043B2 (ja) * 2000-09-25 2006-09-13 太陽誘電株式会社 チップ部品組立体の製造方法
JP2003249465A (ja) * 2002-02-26 2003-09-05 Seiko Epson Corp 半導体装置及びその製造方法
US20080157342A1 (en) * 2007-01-03 2008-07-03 Advanced Chip Engineering Technology Inc. Package with a marking structure and method of the same
US20080197435A1 (en) * 2007-02-21 2008-08-21 Advanced Chip Engineering Technology Inc. Wafer level image sensor package with die receiving cavity and method of making the same
US9299664B2 (en) * 2010-01-18 2016-03-29 Semiconductor Components Industries, Llc Method of forming an EM protected semiconductor die
US8350381B2 (en) * 2010-04-01 2013-01-08 Infineon Technologies Ag Device and method for manufacturing a device
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
US9443783B2 (en) 2012-06-27 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC stacking device and method of manufacture
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US8993380B2 (en) 2013-03-08 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D IC package
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9425126B2 (en) 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for chip-on-wafer-on-substrate
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US9666502B2 (en) 2015-04-17 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Discrete polymer in fan-out packages
US9461018B1 (en) 2015-04-17 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out PoP structure with inconsecutive polymer layer
US9646946B2 (en) * 2015-10-07 2017-05-09 Invensas Corporation Fan-out wafer-level packaging using metal foil lamination
US9735131B2 (en) 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US10950738B2 (en) * 2018-08-02 2021-03-16 Xintec Inc. Chip package and method for forming the same
US11024616B2 (en) * 2019-05-16 2021-06-01 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
JP7093859B2 (ja) * 2020-01-06 2022-06-30 精材科技股▲ふん▼有限公司 チップパッケージ及びその製造方法
TWI753686B (zh) * 2020-12-04 2022-01-21 矽品精密工業股份有限公司 電子封裝件及其製法
US11854927B2 (en) * 2021-03-24 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method of forming same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160099195A1 (en) * 2014-10-07 2016-04-07 Xintec Inc. Chip package and method for forming the same
TW201903996A (zh) * 2017-05-31 2019-01-16 台灣積體電路製造股份有限公司 封裝中具有不同厚度的熱界面材料
TW202105658A (zh) * 2019-07-29 2021-02-01 精材科技股份有限公司 晶片結構及其製造方法

Also Published As

Publication number Publication date
US11978722B2 (en) 2024-05-07
US20230069311A1 (en) 2023-03-02
TW202310086A (zh) 2023-03-01
CN115565956A (zh) 2023-01-03

Similar Documents

Publication Publication Date Title
KR101864477B1 (ko) 팬아웃 패키지의 개별적인 폴리머
TWI614850B (zh) 半導體封裝結構及其形成方法
KR101362715B1 (ko) 반도체 패키지, 그 제조 방법 및 패키지 온 패키지
US9293369B2 (en) Three-dimensional integrated circuit (3DIC)
KR101918608B1 (ko) 반도체 패키지
TWI831969B (zh) 半導體結構及其製造方法
US20130264706A1 (en) Semiconductor Package and Method of Manufacturing the Same
CN112420643A (zh) 半导体结构及其制造方法
TWI740501B (zh) 積體電路封裝及形成封裝結構的方法
TWI775858B (zh) 製造半導體封裝結構的方法
KR20190049411A (ko) 팬 아웃 구조물을 갖는 패키지
TW201906127A (zh) 半導體封裝及其製造方法
US11817425B2 (en) Package structure with underfill
TW202147545A (zh) 半導體封裝
US20240021529A1 (en) Package structure with underfill
KR102491942B1 (ko) 다이 적층 구조체 및 그 형성 방법
US20230223360A1 (en) Package structure with reinforced element
US12002799B2 (en) Die stacking structure and method forming same
TWI821953B (zh) 封裝結構及其形成方法
TW202324670A (zh) 封裝結構及其形成方法
TWI818498B (zh) 封裝結構及其形成方法
US11855044B2 (en) Semiconductor package utilizing a hybrid bonding process and method of manufacturing the same