TW202324670A - 封裝結構及其形成方法 - Google Patents

封裝結構及其形成方法 Download PDF

Info

Publication number
TW202324670A
TW202324670A TW111114251A TW111114251A TW202324670A TW 202324670 A TW202324670 A TW 202324670A TW 111114251 A TW111114251 A TW 111114251A TW 111114251 A TW111114251 A TW 111114251A TW 202324670 A TW202324670 A TW 202324670A
Authority
TW
Taiwan
Prior art keywords
package
circuit substrate
underfill
chip package
reinforcement
Prior art date
Application number
TW111114251A
Other languages
English (en)
Inventor
賴柏辰
游明志
林柏堯
林昱聖
鄭心圃
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202324670A publication Critical patent/TW202324670A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

提供了一種封裝結構及其形成方法。封裝結構包括電路基板和通過接合結構而接合到電路基板的晶片封裝。封裝結構還包括電路基板上方的加強結構。加強結構部分地圍繞晶片封裝的轉角。封裝結構更包括圍繞接合結構的底部填充結構。底部填充結構與加強結構直接接觸。

Description

封裝結構及其形成方法
本發明是關於封裝結構及其形成方法，特別是關於具有加強結構之封裝結構。
半導體積體電路(IC)工業經歷了快速增長。半導體製造製程的不斷進步導致半導體元件具有更精細的特徵及/或更高的積體密度。功能密度（即，每晶片面積的互連元件數量）普遍增加，而特徵尺寸（即，可以使用製造製程創建的最小組件）已減少。這種尺寸縮小化的過程通常通過提高生產效率和降低相關成本來提供好處。
晶片封裝不僅可以保護半導體元件免受環境污染物的影響，還可以為封裝在其中的半導體元件提供連接界面。已開發出佔用較少空間或高度較低的較小封裝結構來封裝半導體元件。
已經開發出新的封裝技術以進一步提高密度和功能。這些形式相對較新的半導體晶片封裝技術面臨製造挑戰。
根據一些實施例，提供了一種封裝結構。封裝結構包括電路基板和通過接合結構而接合至電路基板的晶片封裝。封裝結構還包括電路基板上方的加強結構。加強結構部分地圍繞晶片封裝的轉角。封裝結構還包括圍繞接合結構的底部填充結構。底部填充結構與加強結構直接接觸。
根據一些實施例，提供了一種封裝結構。封裝結構包括電路基板和電路基板上方的晶片封裝。封裝結構還包括通過黏著層而貼附到電路基板的加強結構。加強結構具有較內側壁和較外側壁，較內側壁面向晶片封裝的第一側壁和第二側壁。封裝結構更包括電路基板和晶片封裝之間的底部填充結構。底部填充結構鄰接黏著層。
根據一些實施例，提供了一種形成封裝結構的方法。方法包括在電路基板上設置晶片封裝和加強結構。加強結構部分地圍繞晶片封裝的轉角。方法還包括在設置加強結構之後，在電路基板上形成底部填充結構。底部填充結構的第一部分位於晶片封裝和電路基板之間。底部填充結構的第二部分橫向延伸而超越加強結構的較內側壁。
以下揭露內容提供了許多不同的實施例或範例，用於實施所提供之申請專利之發明的不同部件。組件和配置的具體範例描述如下，以簡化本發明實施例的說明。當然，這些僅僅是範例，並非用以限定本發明的實施例。舉例而言，以下敘述中提及第一部件形成於第二部件上或上方，可能包含第一與第二部件直接接觸的實施例，也可能包含額外的部件形成於第一與第二部件之間，使得第一與第二部件不直接接觸的實施例。此外，本發明實施例在各種範例中可能重複元件符號的數字及/或字母，此重複是為了簡化和清楚，並非在討論的各種實施例及/或組態之間指定其關係。
再者，在此可使用空間相對用詞，例如「在……下方」、「在……下」、「低於」、「下方的」、「在……上」、「高於」、「上方的」及類似的用詞以助於描述圖中所示之其中一個元件或部件相對於另一(些)元件或部件之間的關係。這些空間相對用詞係用以涵蓋圖式所描繪的方向以外，使用中或操作中之裝置的不同方向。裝置可能被轉向(旋轉90度或其他方向)，且可與其相應地解釋在此使用之空間相對描述。
本領域技術人員將理解說明書中的術語“大抵”，例如“大抵平坦”或“大抵共平面”等。在一些實施例中，形容術語大抵可以被移除。在適用的情況下，術語“大抵”還可以包括具有“完全”、“徹底”、“全部”等的實施例。在適用的情況下，術語“大抵”還可以涉及指定內容的 90% 或更高，例如95%或更高，尤其是99%或更高，包括100%。此外，例如“大抵平行”或“大抵垂直”的術語將被解釋為不排除與指定佈置的微小偏差並且可以包括例如高達10度的偏差。“大抵”一詞不排除“完全”，例如“大抵不含”Y的組合物可能完全不含 Y。
與特定距離或尺寸結合的例如“大約”之類的術語將被解釋為不排除與特定距離或尺寸的微小偏差，並且可以包括例如高達10%的偏差。與數值x相關的術語“約”可表示x±5%或10%。
描述了本揭露的一些實施例。可以在這些實施例中描述的階段之前、期間及/或之後提供額外的操作。對於不同的實施例，可以替換或消除所描述的一些階段。可以向半導體元件結構及/或封裝結構添加附加特徵。對於不同的實施例，下面描述的一些特徵可以被替換或消除。儘管一些實施例討論了以特定順序執行的操作，但是這些操作可以以另一邏輯順序執行。
本揭露的實施例可以涉及三維(3D)封裝或三維積體電路(3D-IC)元件。還可以包括其他特徵和過程。例如，可以包括測試結構以輔助3D封裝或3D-IC元件的驗證測試。測試結構可以包括例如形成在重佈線層中或在基板上的測試接墊，其允許測試3D封裝或3D-IC、使用探針及/或探針卡等。驗證測試可以在中間結構以及最終結構上執行。此外，本文公開的結構和方法可以與結合已知良好晶片(known good dies)的中間驗證的測試方法結合使用，以增加產量並降低成本。
第1A-1F圖是根據一些實施例之用於形成封裝結構的製程的各個階段的剖面圖。如第1A圖所示，提供或接收載板100。載板100在製造過程中用作支撐基板。在一些實施例中，載板100是臨時支撐載體，並且稍後將被移除。
載板100可以由介電材料、半導體材料、一種或多種其他適合的材料、或前述之組合製成或可包括介電材料、半導體材料、一種或多種其他適合的材料、或前述之組合。在一些實施例中，載板100是介電基板，例如玻璃晶圓。在一些其他實施例中，載板100是半導體基板，例如矽晶圓。半導體基板可以由矽、鍺、矽鍺、一種或多種其他適合的半導體材料、或前述之組合製成或可以包括矽、鍺、矽鍺、一種或多種其他適合的半導體材料、或前述之組。
如第1A圖所示，根據一些實施例，在載板100上方形成重佈線結構(redistribution structure)102。重佈線結構102可以包括離型膜101、多個絕緣層104和多個導電部件106。離型膜101和載板100可以隨後一起被移除。
在一些實施例中，絕緣層104是含高分子層。絕緣層104可以由一種或多種高分子材料製成或包括一種或多種高分子材料。高分子材料可以包括聚苯並噁唑(PBO)、聚醯亞胺(PI)、環氧基樹脂、一種或多種其他適合的高分子材料、或前述之組合。在一些實施例中，高分子材料是光敏的。因此，可以使用微影製程在絕緣層104中形成具有所需圖案的開口。這些開口可以用於容納一些導電部件106。
導電部件106可以包括導線(conductive lines)、導電通道(conductive vias)及/或導電墊(conductive pads)。導電部件106可以由銅、鈷、錫、鈦、金、鉑、鋁、鎢、一種或多種其他適合的材料、或前述之組合製成或可以包括銅、鈷、錫、鈦、金、鉑、鋁、鎢、一種或多種其他適合的材料、或前述之組合。可以使用電鍍製程、化學鍍製程、一種或多種其他適合的製程、或前述之組合來形成導電部件106。導電部件106的形成可進一步涉及一種或多種蝕刻製程。
如第1A圖所示，重佈線結構102中的一些導電部件106是導電通道。在一些實施例中，導電通路的上部比導電通路的下部寬，如第1A圖所示。
在一些實施例中，重佈線結構102用作有機中介層(organic interposer)。然而，本揭露的實施例不限於此。在一些其他實施例中，使用半導體中介層(semiconductor interposer)作為重佈線結構102。
如第1B圖所示，根據一些實施例，將多個晶片結構(或包含晶片的結構)108A和108B設置在重佈線結構102之上。在一些實施例中，在設置晶片結構108A和108B之前，對重佈線結構102進行測試操作，以確保重佈線結構102的品質和可靠度。
在一些實施例中，晶片結構108A和108B通過導電連結構件(conductive connectors)112而接合到重佈線結構102的導電墊上。在一些實施例中，晶片結構108A和108B中的每一個包括具有焊料構件在其上形成的導電柱(或導電墊)110。焊料構件也可以形成在重佈線結構102的導電墊上。晶片結構108A和108B被拾取並放置在重佈線結構102上。在一些實施例中，將晶片結構108A和108B的焊料構件及/或重佈線結構102的導電墊上的焊料構件一起回流(reflowed together)。結果，回流的焊料構件形成導電連結構件112。
晶片結構108A和108B中的每一個可以是單一半導體晶片、系統整合單晶片(system-on-integrated chips，SoIC)及/或包括一個或多個被封裝或保護的半導體晶片的封裝體。對於系統整合單晶片，可以將多個半導體晶片堆疊並接合在一起以形成這些半導體晶片之間的電性連接。在一些實施例中，半導體晶片是包括多種功能的單晶片系統（system-on-chip，SoC）晶片。在一些實施例中，半導體晶片的背面朝上，而半導體晶片的正面面向重佈線結構102。在一些實施例中，一些半導體晶片包括例如高頻寬記憶體(HBM)元件的記憶體元件。在一些實施例中，晶片結構108A和108B是半導體晶片，例如SoC晶片。在一些實施例中，晶片結構108A和108B中的每一個是包括堆疊在一起的多個半導體晶片的系統整合單晶片(SoIC)。在一些其他實施例中，晶片結構108A和108B是其中包括一個或多個半導體晶片的封裝體。在一些其他實施例中，晶片結構108A是SoIC晶片，而晶片結構108B包括記憶體元件。
如第1C圖所示，根據一些實施例，形成底部填充材料114以圍繞並保護導電連結構件112。底部填充材料114可以由高分子材料製成或可以包括高分子材料，例如其中分散有填料的環氧基樹脂。填料可包括纖維（如二氧化矽纖維及/或含碳纖維）、顆粒（如二氧化矽顆粒及/或含碳顆粒）、或及前述之組合。
然後，根據一些實施例，如第1C圖所示，在重佈線結構102上方形成保護層116以圍繞並保護晶片結構108A和108B。在一些實施例中，保護層116與重佈線結構102直接接觸。在一些實施例中，底部填充材料114分隔了保護層116與在晶片結構108A和108B下方的導電連結構件112。
然而，本揭露的實施例不限於此。可以對本揭露的實施例進行許多變化及/或修改。在一些其他實施例中，不形成底部填充材料114。在這些情況下，保護層116可以與在晶片結構108A和108B下方的導電連結構件112直接接觸。
在一些實施例中，保護層116由絕緣材料製成或包括絕緣材料，絕緣材料例如是封膠材料(molding material)。封膠材料可以包括高分子材料，例如其中分散有填料的環氧基樹脂。填料可包括纖維（如二氧化矽纖維及/或含碳纖維）、顆粒（如二氧化矽顆粒及/或含碳顆粒）、或及前述之組合。在一些實施例中，保護層116中填料的分佈密度大於底部填充材料114中填料的分佈密度。在一些實施例中，保護層116中填料的重量百分比大於底部填充材料114中填料的重量百分比。保護層116和底部填充材料114中填料的輪廓、尺寸及/或材質可以彼此不同。
在一些實施例中，引入或注入封膠材料(例如可流動的封膠材料)以覆蓋重佈線結構102以及晶片結構108A和108B。在一些實施例中，然後使用熱處理來固化可流動的封膠材料並將其轉變為保護層116。在一些實施例中，對保護層116執行平坦化製程以提高保護層116的平坦度。例如，平坦化製程可以包括研磨製程、化學機械研磨(CMP)製程、乾式拋光製程、一種或多種其他適合的製程、或前述之組合。在一些實施例中，在平坦化製程之後，露出了晶片結構108A和108B的表面。在一些實施例中，保護層116的頂表面與晶片結構108A和108B的表面大抵等高。
然後，根據一些實施例，將第1C圖中所示的結構倒置並貼附到載帶(carrier tape)118上。然後，根據一些實施例，如第1D圖所示，移除載板100和離型膜101。如此一來，露出了重佈線結構102原先被載板100覆蓋的表面。
如第1E圖所示，根據一些實施例，將一個或多個晶片結構（或包含晶片的結構）120通過導電連結構件124接合到重佈線結構102。導電連結構件124的材料及形成方法可與導電連結構件112相同或相似。通過導電連結構件124，在晶片結構120的導電柱(或導電墊)122與重佈線結構102的一些導電部件106之間形成電性連接。在一些實施例中，晶片結構120通過重佈線結構102的一些導電部件106而在晶片結構108A與108B之間形成電性連接，如第1E圖所示。
晶片結構120可以是單個半導體晶片、系統整合單晶片(SoIC)及/或包括一個或多個被封裝或保護之半導體晶片的封裝體。對於系統整合單晶片，多個半導體晶片堆疊並接合在一起以在這些半導體晶片之間形成電性連接。在一些實施例中，半導體晶片是包括多種功能的單晶片系統（SoC）晶片。在一些實施例中，一些半導體晶片包括例如高頻寬記憶體(HBM)元件的記憶體元件。在一些實施例中，晶片結構120是互連晶片(interconnection chip)，其從晶片結構108A和108B接收及/或傳輸電信號到晶片結構108A和108B。在一些實施例中，晶片結構120中沒有形成主動元件。在其他一些實施例中，晶片結構120包括形成於其中的主動元件和被動元件。在一些其他實施例中，表面安裝元件用於代替晶片結構120。表面安裝元件(surface mounted device)可以包括例如電阻、電容、絕緣體、一個或多個其他適合的元件、或前述之組合。
如第1E圖所示，根據一些實施例，在重佈線結構102之上形成底部填充材料126以圍繞導電連結構件124。底部填充材料126的材料和形成方法可以與底部填充材料114的材料和形成方法相同或相似。可以對本揭露的實施例進行許多變化及/或修改。在一些其他實施例中，不形成底部填充材料126。在其他一些實施例中，不形成晶片結構120。
在一些實施例中，使用切割製程將第1E圖所示的結構切割成多個單獨的晶片封裝。在切割製程之後，根據一些實施例，如第1F圖所示，從載帶118拾取一個晶片封裝10並將其倒置。晶片封裝10將與其他構件整合以形成更大的封裝結構。
然而，本揭露的實施例不限於此。可以對本揭露的實施例進行許多變化及/或修改。在一些其他實施例中，不執行切割製程以將第1E圖中的結構分成多個更小的晶片封裝。整個封裝結構可以直接整合至大型封裝結構，無需切割。
第2A-2F圖是根據一些實施例之用於形成封裝結構之一部分的各個階段製程剖面圖。如第2A圖所示，接收或提供電路基板(或封裝基板)20。在一些實施例中，電路基板20包括核心部分200。電路基板20還可以包括多個絕緣層202a和202b以及多個導電部件204a和204b。
導電部件204a和204b可用於在電路基板20的相對側之間傳遞電信號。絕緣層202a和202b可以由一種或多種高分子材料製成或包括一種或多種高分子材料。導電部件204a和204b可以由銅、鋁、鈷、鎢、金、一種或多種其他適合的材料、或前述之組合製成或可以包括銅、鋁、鈷、鎢、金、一種或多種其他適合的材料、或前述之組合。
核心部分200可以包括例如可以容易地層壓的材料的有機材料。在一些實施例中，核心部分200可以包括單面或雙面覆銅層壓板、環氧樹脂、樹脂、玻璃纖維、封膠化合物、塑料(例如聚氯乙烯(PVC)、丙烯腈、丁二烯和苯乙烯(ABS)、聚丙烯(PP)、聚乙烯(PE)、聚苯乙烯(PS)、聚甲基丙烯酸甲酯(PMMA)、聚對苯二甲酸乙二醇酯(PET)、聚碳酸酯(PC)、聚苯硫醚(PPS)）、一種或多種其他適合的元素、或及前述之組合。導電通道可以延伸穿過核心部分200以提供設置在核心部分200任一側上的元件之間的電性連接。在一些實施例中，電路基板20還包括接合結構206和208。在一些實施例中，接合結構206和208是焊料凸塊。在一些實施例中，接合結構208用於與另一元件例如印刷電路板接合。
在一些實施例中，電路基板20具有多個未形成導電部件的預定區域。可以部分移除預定區域以稍後形成一個或多個凹陷。凹陷可用於容納其他元件構件（例如半導體晶片）及/或其他構件（例如稍後將形成的翹曲控制構件的凸出部分）。
可以對本揭露的實施例進行許多變化及/或修改。在一些其他實施例中，電路基板20包括兩個或更多個核心部分。在一些實施例中，電路基板20包括大量的基板層。
如第2B圖所示，根據一些實施例，部分移除電路基板20的其中一預定區域以形成凹陷210。在部分移除電路基板20之後，形成出了電路基板20的內側壁(interior sidewalls)。電路基板20的內側壁界定凹陷210的側壁，如第2B圖所示。在一些其他實施例中，在電路基板20中形成多個凹陷。
在一些實施例中，凹陷210是使用能量束鑽孔製程形成的。能量束鑽孔製程可包括雷射束鑽孔製程、離子束鑽孔製程、電子束鑽孔製程、一種或多種其他適合的製程、或前述之組合。可以對電路基板20的不同區域進行多次能量束鑽孔製程。從而，形成具有所設計輪廓的凹陷210。在一些其他實施例中，凹陷210是使用機械鑽孔製程形成的。例如，可以使用電腦數控(CNC)雕刻機來形成凹陷210。在一些其他實施例中，使用一種或多種微影製程和一種或多種蝕刻製程來部分地移除電路基板20，從而形成凹陷210。在一些其它實施例中，使用能量束鑽孔製程、機械鑽孔製程、蝕刻製程、一個或多個其他適用的方法、或及前述之組合來部分地移除電路基板20。
可以對本揭露的實施例進行許多變化及/或修改。在一些其他實施例中，不形成凹陷210。
如第2C圖所示，接收或提供與第1F圖所示的晶片封裝10相同或相似的晶片封裝10’。在一些實施例中，拾取晶片封裝10’並放置在電路基板20上。之後，通過接合結構206將晶片封裝10’接合至電路基板20。可以使用第1A-1F圖之實施例中所述的製程來形成晶片封裝10’。或者，可以使用另一種可應用的製程來形成晶片封裝10’。
在一些實施例中，將晶片封裝10’設置在電路基板20上方，使得重佈線結構102的導電墊與接合結構206直接接觸。在一些其他實施例中，在將晶片封裝10’設置在電路基板20上之前，可以在重佈線結構102的導電墊上形成額外的焊料構件。
之後，使用熱回焊製程及/或熱壓縮製程以將晶片封裝10’接合到電路基板20。如此，晶片封裝10’的部件(例如晶片結構120)進入凹陷210，如第2C圖所示。凹陷210提供用於部分容納晶片封裝10’之部件的空間。封裝結構的總高度因此可以進一步減少。在一些其他實施例中，進入凹陷210的晶片封裝的部件是表面安裝元件，其包括例如電阻、電容、絕緣體、一個或多個其他適合的元件、或前述之組合。
之後，根據一些實施例，將一個或多個加強結構(reinforcing structures)設置在電路基板20上方。如第2D圖所示，根據一些實施例，將包括加強結構302A和302B的多個加強結構設置在電路基板20上方。加強結構302A和302B可以用作支撐結構以提高封裝結構的結構完整性。加強結構302A和302B也可以用作阻擋結構以限制稍後將形成的底部填充材料的延伸區域。
在一些實施例中，還有兩個更多的加強結構302C和302D(第2D圖中未繪示)也設置在電路基板20之上。加強結構302A-302D的俯視輪廓和位置將稍後更詳細地於第4圖說明。
在一些實施例中，加強結構302A-302D是通過黏著層(或黏合構件)304貼附到電路基板20。黏著層304可以由環氧樹脂基材料、一種或多種其他適合的材料、或前述之組合製成或可以包括環氧樹脂基材料、一種或多種其他適合的材料、或前述之組合。黏著層304的厚度可以在從大約0.05mm到大約0.15mm的範圍內。
在一些實施例中，加強結構302A和302B的頂表面位在低於晶片封裝10’的頂表面的高度水平，如第2D圖所示。在一些其他實施例中，加強結構302A和302B的頂表面與晶片封裝10’的頂表面大抵齊平。在一些實施例中，加強結構302A和黏著層304的總高度與晶片封裝10’的總高度的比率在從大約0.5到大約1的範圍內。
加強結構302A-302D可以由半導體材料、金屬材料、陶瓷材料、高分子材料、一種或多種其他適合的材料、或前述之組合製成或可以包括半導體材料、金屬材料、陶瓷材料、高分子材料、一種或多種其他適合的材料、或前述之組合。例如，加強結構302A-302D由矽製成。加強結構302A-302D的熱膨脹係數(CTE)可以在從大約2ppm/攝氏度到大約20ppm/攝氏度的範圍內。加強結構302A-302D的楊氏模數(Young’s modulus)可以在範圍從大約40GPa 到大約200GPa。
在第2C-2D圖所示的實施例中，晶片封裝10’是在加強結構302A和302B之前設置在電路基板20之上。然而，本揭露的實施例不限於此。可以對本揭露的實施例進行許多變化及/或修改。在一些其他實施例中，加強結構302A和302B是在晶片封裝10’之前設置在電路基板20上方。
之後，根據一些實施例，沿著晶片封裝10’的一側將底部填充材料分配到電路基板20上。底部填充材料可以由高分子材料製成或包括高分子材料，例如具有填料分散在其中的環氧基樹脂。填料可以包括纖維(例如二氧化矽纖維及/或含碳纖維)、顆粒(例如二氧化矽顆粒及/或含碳顆粒)、或前述之組合。底部填充材料可以通過毛細作用力而被吸入晶片封裝10’和電路基板20之間的空間中以圍繞一些接合結構206。
根據一些實施例，通過毛細作用力，底部填充材料進一步被吸入凹陷210中並到達晶片封裝10’的另一側。類似地，根據一些實施例，底部填充材料可以通過毛細作用力進一步被吸入晶片封裝10’和加強結構302A-302D之間的間隙中。
在一些實施例中，將底部填充材料加熱並固化以形成底部填充結構214。結果，形成圍繞接合結構206並填充凹陷210的底部填充結構214，如第2E圖所示。在一些實施例中，底部填充結構214與電路基板20的內側壁直接接觸。在一些實施例中，底部填充結構214與加強結構302A和302B直接接觸，如第2E圖所示。在一些實施例中，底部填充結構214與黏著層304相鄰接。在一些實施例中，底部填充結構214與黏著層304直接接觸。在一些實施例中，底部填充結構214直接接觸加強結構302A和302B之較內側壁與晶片封裝10’的側壁，如第2E圖所示。
在一些實施例中，位於加強結構302A、302B和晶片封裝10’的側壁之間的底部填充結構214的較上表面之頂部大抵上與加強結構302A和302B的較上表面齊平，如第2E圖所示。在一些其他實施例中，底部填充結構214的較上表面之頂部可以高於或低於加強結構302A和302B的較上表面。
如第2F圖所示，根據一些實施例，將翹曲控制構件218設置在電路基板20上方。在一些實施例中，翹曲控制構件218通過黏著層216而貼附到電路基板20。黏著層216可以由環氧樹脂基材料、一種或多種其他適合的材料、或前述之組合製成或可以包括環氧樹脂基材料、一種或多種其他適合的材料、或前述之組合。翹曲控制構件218可以幫助減少電路基板20在後續的形成製程及/或可靠度測試過程中的翹曲。
在一些實施例中，翹曲控制構件218的較外側壁與載板20的邊緣大抵對齊。在一些實施例中，翹曲控制構件218的較外側壁和載板20的邊緣大致上共平面並且共同形成封裝結構的側壁(例如是垂直側壁)。
在一些實施例中，翹曲控制構件218由金屬材料製成或包括金屬材料。金屬材料可以包括鋁、銅、鋼、金、一種或多種其他適合的材料、或前述之組合。在一些其他實施例中，翹曲控制構件218由半導體材料、陶瓷材料、高分子材料、金屬材料、一種或多種其他適合的材料、或前述之組合製成或包括半導體材料、陶瓷材料、高分子材料、金屬材料、一種或多種其他適合的材料、或前述之組合。在一些實施例中，翹曲控制構件218具有類似於電路基板20的熱膨脹係數。
在一些實施例中，翹曲控制構件218與晶片封裝10’分隔一距離。在一些實施例中，翹曲控制構件218與晶片封裝10’分隔而不與晶片封裝10’直接接觸。在一些實施例中，翹曲控制構件218與底部填充結構214分離，而不與底部填充結構214直接接觸。在一些實施例中，翹曲控制構件218與加強結構302A和302B分離，而不與加強結構302A和302B直接接觸，如第2F圖所示。
可以對本揭露的實施例進行許多變化及/或修改。在一些其他實施例中，不形成翹曲控制構件218和黏著層216。
第3圖是根據一些實施例之封裝結構的一部分的剖面圖。第4圖是根據一些實施例之封裝結構的一部分的平面圖。在一些實施例中，第4圖顯示出了第2F圖和第3圖所示結構的平面圖。在一些實施例中，第2F圖顯示出了沿第4圖中的線2F-2F截取的封裝結構的剖面圖。在一些實施例中，第3圖顯示出了沿第4圖中的線3-3截取的封裝結構的剖面圖。
在一些實施例中，翹曲控制構件218包括環形結構，或者是一環形結構，如第4圖所示。翹曲控制構件218圍繞電路基板20之晶片封裝10’所處的區域。翹曲控制構件218具有暴露電路基板20之該區域的開口。在一些實施例中，翹曲控制構件218圍繞晶片封裝10’和加強結構302A-302D。在一些實施例中，翹曲控制構件218連續地圍繞晶片封裝10’和加強結構302A-302D，如第4圖所示。
在一些實施例中，加強結構302A、302B、302C和302D分別部分地圍繞晶片封裝10’的第一、第二、第三和第四轉角。 在一些實施例中，加強結構302A、302B、302C和302D彼此分離，如第2F和4圖所示。在一些實施例中，加強結構302A至302D中的每一個具有L形或類L形的俯視圖輪廓。
可以對本揭露的實施例進行許多變化及/或修改。加強結構302A至302D的俯視圖輪廓可以具有其他形狀。例如，加強結構302A至302D中的每一個可以具有正方形俯視圖輪廓、長方形俯視圖輪廓、圓形俯視圖輪廓、卵形俯視圖輪廓、C形俯視圖輪廓、類C形俯視圖輪廓，或其他適合的俯視圖輪廓。
由於電路基板20和晶片封裝10’之間的熱膨脹係數(CTE)不匹配，在晶片封裝10’的轉角附近可能會產生高應力。因此，在可靠度測試及/或未來操作期間，晶片封裝10’的轉角(即，保護層116之位於轉角處的部分)可能暴露於高破裂風險中，尤其是對於大型封裝模組而言。在一些實施例中，加強結構302A-302D對保護層116在鄰近晶片封裝10’之轉角的部分提供額外的支撐。加強結構302A-302D用於確保晶片封裝10’的良好結構完整性。保護層116的破裂風險顯著降低。封裝結構的性能和可靠度大大提高。
如第4圖所示，加強結構302A-302D中的每一個都具有較內側壁SI和較外側壁SO。較內側壁SI位於較外側壁SO和晶片封裝10’之間。較內側壁SI面向晶片封裝10’。如第4圖所示，晶片封裝10’具有第一側壁和第二側壁，它們在加強結構302A所部分圍繞的轉角處相交。在一些實施例中，加強結構302A的較內側壁SI面向晶片封裝10’的第一側壁和第二側壁，如第4圖所示。
如第2F和4圖所示，底部填充結構214具有第一部分214(H 1)，其厚度為H 1。第一部分214(H 1)在晶片封裝10’和加強結構302A之間。第一部分214(H 1)填充加強結構302A和晶片封裝10’之間的間隙。在一些實施例中，加強結構302A或302B的較內側壁SI完全被底部填充結構214覆蓋。在一些實施例中，第一部分214(H 1)的頂表面與加強結構302A的頂表面大抵齊平。在這些情況下，第一部分214(H 1)的厚度H 1大抵等於加強結構302A和黏著層304的總高度。厚度H 1可以在從大約0.25mm到大約大約0.75mm的範圍內。
可以對本揭露的實施例進行許多變化及/或修改。在一些其他實施例中，底部填充結構214延伸越過加強結構302A和302B的頂表面。在這些情況下，第一部分214(H1)高於加強結構302A的頂表面。
如第3和4圖所示，底部填充結構214具有第二部分214(H 2)，其具有厚度H 2。第二部分214(H 2)與晶片封裝10’的側壁鄰接。厚度H 2可以在從大約0.25mm到大約0.75mm的範圍內。在一些實施例中，第一部分214(H 1)比第二部分214(H 2)厚。在這些情況下，厚度H 2可以在從大約0.15mm到大約0.65mm的範圍內。
如第2F和4圖所示，底部填充結構214具有具有厚度H 3的第三部分214(H 3)。第三部分214(H 3)鄰接加強結構302A的較外側壁SO。在一些實施例中，第二部分214(H 2)比第三部分214(H 3)厚。
如第4圖所示，根據一些實施例，底部填充結構214橫向延伸而超越（或延伸超過）加強結構302A-302D的較內側壁SI。在一些實施例中，底部填充結構214橫向延伸而超越加強結構302A-302D的較內側壁SI和較外側壁SO，如第4圖所示。
如第2F和4圖所示，根據一些實施例，加強結構302A-302D的較外側壁SO被底部填充結構214部分覆蓋。在一些實施例中，較外側壁SO的第一部分被底部填充結構214的第三部分214(H 3)覆蓋。在一些實施例中，較外側壁SO的第二部分未被底部填充結構214觸及，如第4圖所示。
如第4圖所示，晶片封裝10’具有沿第一方向(例如水平方向)延伸的第一側邊和沿第二方向(例如垂直方向)延伸的第二側邊。第一側邊的長度為L1，而第二側邊的長度為L2。在一些實施例中，第一側邊長於第二側邊。
如第4圖所示，翹曲控制構件218具有沿第一方向(例如水平方向)延伸的第一部分。如第4圖所示，翹曲控制構件218的第一部分具有長度LL和寬度WL。翹曲控制構件218具有沿第二方向延伸的第二部分（例如垂直方向）。翹曲控制構件218的第二部分具有長度LS和寬度WS。在一些實施例中，第一方向大抵垂直於第二方向。在一些實施例中，長度LL大於長度LS 。在一些實施例中，寬度WL大於寬度WS。
由於晶片封裝10’的第一側邊長於晶片封裝10’的第二側邊，因此電路基板20在第一方向上的應力可能相對較高。翹曲控制構件218的較寬的第一部分可以具有更大的強度以減少整個封裝結構的翹曲。
第5圖是根據一些實施例之封裝結構的一部分的平面圖。在一些實施例中，第5圖是放大平面圖，其顯示加強結構302A和晶片封裝10’之相鄰加強結構302A的一部分的俯視圖。
如第5圖所示，加強結構302A具有沿第一方向(例如x方向)延伸的第一部分P1和沿第二方向(例如y方向)延伸的第二部分P2。第一部分P1具有長度Lx，而第二部分P2具有長度Ly。在一些實施例中，第一部分P1大致上與第二部分P2一樣長。長度Lx大致上等於長度Ly。在一些其他實施例中，第一部分P1和第二部分P2的長度Lx和Ly彼此不同。長度Lx和Ly中的每一個可以在從大約4mm到大約10mm的範圍內。
如第5圖所示，加強結構302A的第一部分P1具有寬度Wy，而加強結構302A的第二部分P2具有寬度Wx 。在一些實施例中，第一部分P1大致上與第二部分P2一樣寬。寬度Wx大致上等於寬度Wy。在一些其他實施例中，寬度Wx和Wy彼此不同。寬度W x和Wy中的每一個可以在從大約2mm到大約5mm的範圍內。
如第5圖所示，第一部分P1與晶片封裝10’隔開距離Sy，而第二部分P2與晶片封裝10’隔開距離Sx。在一些實施例中，距離Sx大致上等於距離Sy。在一些其他實施例中，距離Sx和Sy彼此不同。距離Sx和Sy中的每一個可以在從大約0.1mm到大約0.25mm的範圍內。
如第5圖所示，加強結構302A的第一部分P1延伸超越晶片結構108A的邊緣並且橫向重疊晶片結構108A的一部分。如第5圖所示，第一部分P1與晶片結構108A重疊的部分具有長度Dx。如第5圖所示，加強結構302A的第二部分P2延伸超越晶片結構108A之另一邊緣且橫向重疊晶片結構108A的另一部分。。如第5圖所示，第二部分P2與晶片結構108A重疊的部分具有長度Dy。在一些實施例中，長度Dx大致上等於長度Dy。在一些其他實施例中，長度Dx和Dy彼此不同。長度Dx和Dy中的每一個可以在從大約1mm到大約2mm的範圍內。
可以對本揭露的實施例進行許多變化及/或修改。第6圖是根據一些實施例之封裝結構的一部分的平面圖。類似於第4圖所示的實施例，加強結構302A-302D部分地圍繞晶片封裝10’的轉角。在一些實施例中，有額外的加強結構302E和302F設置在電路基板20的絕緣層202a之上。在一些實施例中，加強結構302E和302F中的每一個橫向延伸越過晶片結構108A和108B之間的間隙。如第6圖所示，加強結構302E和302F中的每一個在平面圖中橫向延伸越過晶片結構108A和108B的相對側。由於加強結構302E和302F的支撐，保護層116之位於晶片結構108A和108B間之間隙中的部份的破裂風險可以顯著降低。
在第4圖和6所示的實施例中，晶片封裝10’的各轉角皆受到一加強結構部分地圍繞。然而，本揭露的實施例不限於此。可以對本揭露的實施例進行許多變化及/或修改。在一些其他實施例中，兩個或更多個加強結構共同用以部分地圍繞晶片封裝10’的各個轉角。
第7圖是根據一些實施例之封裝結構的一部分的平面圖。在一些實施例中，將加強結構302A1和302A2設置在電路基板20的絕緣層202a之上。加強結構302A1和302A2一起部分地圍繞晶片封裝10’的第一轉角。在一些實施例中，加強結構302A1和302A2的尺寸及/或俯視輪廓彼此不同。然而，本揭露的實施例不限於此。在一些其他實施例中，加強結構302A1和302A2的尺寸或俯視輪廓大抵相同。
在一些實施例中，將加強結構302B1、302B2、302C1、302C2、302D1和302D2設置在電路基板20的絕緣層202a之上，如第7圖所示。加強結構302B1和302B2一起部分地圍繞晶片封裝10’的第二轉角。加強結構302C1和302C2一起部分地圍繞晶片封裝10’的第三轉角。加強結構302D1和302D2一起部分地圍繞晶片封裝10’的第四轉角。
302A1、302A2 、302B1、302B2、302C1、302C2、302D1和302D2的尺寸及/或俯視輪廓彼此不同。然而，本揭露的實施例不限於此。在一些其他實施例中，加強結構302A1、302A2、302B1、302B2、302C1、302C2、302D1和302D2的尺寸或俯視輪廓大抵相同。
可以對本揭露的實施例進行許多變化及/或修改。在一些其他實施例中，三個或更多個加強結構一起用於部分地圍繞晶片封裝10’的各轉角。第8圖是根據一些實施例之封裝結構的一部分的平面圖。
在一些實施例中，將加強結構302A1、302A2和302A3設置在電路基板20的絕緣層202a之上，如第8圖所示。加強結構302A1至302A3一起部分地圍繞晶片封裝10’的第一轉角。。在一些實施例中，加強結構302A1至302A3的尺寸及/或俯視輪廓彼此不同。然而，本揭露的實施例不限於此。在一些其他實施例中，加強結構302A1至302A3的尺寸或俯視輪廓大抵相同。在一些實施例中，加強結構302A1至302A3中的兩個之尺寸及/或俯視輪廓大抵相同。
在一些實施例中，將加強結構302B1、302B2、302B3、302C1、302C2、302C3、302D1、302D2和302D3設置在電路基板20的絕緣層202a之上，如第8圖所示。加強結構302B1至302B3一起部分地圍繞晶片封裝10’的第二轉角。加強結構302C1至302C3一起部分地圍繞晶片封裝10’的第三轉角。加強結構302D1至302D3一起部分地圍繞晶片封裝10’的第四轉角。
在一些實施例中，加強結構302A1、302A2、302A3、302B1、302B2、302B3、302C1、302C2、302C3、302D1、302D2和302D3之尺寸及/或俯視輪廓彼此不同。然而，本揭露的實施例不限於此。在一些其他實施例中，加強結構302A1、302A2、302A3、302B1、302B2、302B3、302C1、302C2、302C3、302D1、302D2和302D3的尺寸或俯視輪廓大抵相同。在一些其他實施例中，一些加強結構302A1、302A2、302A3、302B1、302B2、302B3、302C1、302C2、302C3、302D1、302D2、和302D3之尺寸或俯視輪廓大抵相同。
在第2A-2F圖所示的實施例中，加強結構通過黏著層304貼附於電路基板20。然而，本發明的實施例不限於此。可以對本揭露的實施例進行許多變化及/或修改。在一些其他實施例中，加強結構通過例如是焊料凸塊的接合結構(bonding structures)而接合到電路基板20。
第9A-9C圖是根據一些實施例之用於形成封裝結構之一部分的各個階段製程剖面圖。在一些實施例中，形成或獲得與第2C圖所示結構相同或相似的結構。之後，根據一些實施例，如第9A圖所示，將包括加強結構302A和302B的多個加強結構通過接合結構902而接合到電路基板20。在一些實施例中，每一個加強結構302A和302B是通過一個接合結構902而接合到電路基板20。在一些其他實施例中，每一個加強結構302A和302B通過兩個或更多個接合結構902而接合到電路基板20。
在一些實施例中，接合結構902包括焊料凸塊。在一些實施例中，接合結構902是含錫焊料凸塊。含錫焊料凸塊還可以包括銅、銀、金、鋁、鉛、一種或多種其他適合的材料、或前述之組合。在一些其他實施例中，接合結構902是無鉛的。在一些實施例中，在將加強結構302A和302B放置在電路基板20上之前，將焊料材料設置在加強結構302A和302B的底部及/或一些導電部件204a的頂表面之上。之後，將加強結構302A和302B放置在電路基板20上方，並執行熱回流製程。結果，焊料材料被回流以形成接合結構902，如第9A圖所示。
如第9B圖所示，根據一些實施例，類似於第2E圖所示的實施例，形成底部填充結構214。在一些實施例中，底部填充結構214圍繞接合結構902和206，如第9B圖所示。
如第9C圖所示，類似於第2F和3圖所示的實施例，根據一些實施例，將翹曲控制構件218通過黏著層216而貼附到電路基板20。在一些實施例中，翹曲控制構件218是環形結構。在一些實施例中，翹曲控制構件218連續地圍繞晶片封裝10’、接合結構902及加強結構302A和302B。
在第2F、4、6、7、8和9C圖所示的實施例中，底部填充結構214延伸到加強結構和晶片封裝10’之間的間隙中。然而，本揭露的實施例不限於此。可以對本揭露的實施例進行許多變化及/或修改。在一些其他實施例中，底部填充結構214不延伸到加強結構和晶片封裝10’之間的間隙中。
第10A-10B圖是根據一些實施例之用於形成封裝結構之一部分的各個階段製程剖面圖。如第10A圖所示，類似於第2D圖所示的實施例，加強結構302A和302B通過黏著層(或黏著構件)304’而貼附到電路基板20。在一些實施例中，黏著層304’沿著加強結構302A和302B的底面和較內側壁SI延伸。
在一些實施例中，黏著層304’與加強結構302A和302B的較內側壁SI直接接觸。在一些實施例中，黏著層304’進一步與晶片封裝10’直接接觸，如第10A圖所示。在一些實施例中，黏著層304’與保護層116和晶片封裝10’的重佈線結構102直接接觸。在一些實施例中，黏著層304’完全填充晶片封裝10’與加強結構302A和302B之間的間隙。
如第10B圖所示，根據一些實施例，類似於第2E圖所示的實施例，形成底部填充結構214。在一些實施例中，底部填充結構214圍繞接合結構206並填充凹陷210，如第10B圖所示。
之後，類似於第2F圖、3和9C圖所示的實施例，根據一些實施例，將翹曲控制構件218通過黏著層216而貼附到電路基板20，如第10B圖所示。在一些實施例中，翹曲控制構件218是環形結構。在一些實施例中，翹曲控制構件218連續地圍繞晶片封裝10’以及加強結構302A和302B。
第11圖是根據一些實施例之封裝結構的一部分的平面圖。在一些實施例中，第11圖示出了第10B圖所示結構的平面圖。在一些實施例中，第10B圖示出了沿第11圖中的線10B-10B截取的封裝結構的剖面圖。
在一些實施例中，晶片封裝10與加強結構302A至302D之間的間隙為黏著層304’所佔據，如第11和10B圖所示。。底部填充結構214不延伸到晶片封裝10’和加強結構302A至302D之間的間隙中。在一些實施例中，底部填充結構214與黏著層304’相鄰接，如第10B和11圖所示。在一些實施例中，底部填充結構214與黏著層304’直接接觸。
在一些實施例中，底部填充結構214延伸超越加強結構302A至302D的較內側壁SI，如第11圖所示。在一些實施例中，底部填充結構214進一步延伸超越加強結構302A到302D的較外側壁SO，如第11圖所示。在一些實施例中，底部填充結構214沒有觸及加強結構302A到302D的較外側壁SO，如第11圖所示。加強件的較外側壁SO結構302A至302D不與底部填充結構214直接接觸。
本發明的實施例形成具有一個或多個加強結構的封裝結構。加強結構設置在設置有晶片封裝的電路基板上。各加強結構部分地圍繞晶片封裝的相應高應力區域（例如相應轉角）。加強結構為晶片封裝的轉角部分提供支撐，以確保晶片封裝的良好結構完整性。轉角部分附近晶片封裝的破裂風險顯著降低。封裝結構的性能和可靠度大大提高。
根據一些實施例，提供了一種封裝結構。封裝結構包括電路基板和通過接合結構而接合至電路基板的晶片封裝。封裝結構還包括電路基板上方的加強結構。加強結構部分地圍繞晶片封裝的轉角。封裝結構還包括圍繞接合結構的底部填充結構。底部填充結構與加強結構直接接觸。
根據一些實施例，提供了一種封裝結構。封裝結構包括電路基板和電路基板上方的晶片封裝。封裝結構還包括通過黏著層而貼附到電路基板的加強結構。加強結構具有較內側壁和較外側壁，較內側壁面向晶片封裝的第一側壁和第二側壁。封裝結構更包括電路基板和晶片封裝之間的底部填充結構。底部填充結構鄰接黏著層。
根據一些實施例，提供了一種形成封裝結構的方法。方法包括在電路基板上設置晶片封裝和加強結構。加強結構部分地圍繞晶片封裝的轉角。方法還包括在設置加強結構之後，在電路基板上形成底部填充結構。底部填充結構的第一部分位於晶片封裝和電路基板之間。底部填充結構的第二部分橫向延伸而超越加強結構的較內側壁。
根據一些實施例，提供了一種封裝結構。封裝結構包括一電路基板；一晶片封裝，通過接合結構而接合到該電路基板；一加強結構，位於該電路基板上方，其中該加強結構部分地圍繞該晶片封裝的一轉角；以及一底部填充結構，圍繞該接合結構，其中該底部填充結構與該加強結構直接接觸。
在一些實施例中，該底部填充結構具有一第一部分，位於該晶片封裝與該加強結構之間，該底部填充結構具有一第二部分，鄰接該晶片封裝的一側壁，且該第一部分厚於該第二部分。
在一些實施例中，該加強結構具有一較內側壁與一較外側壁，該較內側壁位於該較外側壁與該晶片封裝之間，且該較內側壁完全被該底部填充結構所覆蓋。
在一些實施例中，該加強結構的該較外側壁被該底部填充結構部分覆蓋。
在一些實施例中，該底部填充結構具有一第三部分，鄰接該加強結構的該較外側壁，且該第二部分比該第三部分厚。
在一些實施例中，該加強結構包括一半導體材料、一金屬材料、一陶瓷材料、一高分子材料、或前述之組合。
在一些實施例中，更包括一第二加強結構，位於該電路基板上方，其中該第二加強結構部分地圍繞該晶片封裝的一第二轉角，且該第二加強結構與該加強結構分離。
在一些實施例中，更包括一第二加強結構，位於該電路基板上方，其中該第二加強結構與該加強結構共同部分地圍繞該晶片封裝的該轉角。
在一些實施例中，該晶片封裝具有一第一半導體晶片結構與一第二半導體晶片結構，且該封裝結構更包括一第二加強結構於該電路基板上方，其中在一平面圖中，該第二加強結構橫向延伸而超越該第一半導體晶片結構和該第二半導體晶片結構的相對側。
在一些實施例中，該加強結構通過一黏著層或一焊料凸塊而與該電路基板接合。
在一些實施例中，更包括一翹曲控制構件，位於該電路基板上方，其中該翹曲控制構件圍繞該加強結構與該晶片封裝。
根據一些實施例，提供了一種封裝結構。封裝結構包括一電路基板；一晶片封裝，位於該電路基板之上；一加強結構，通過一黏著層而貼附於該電路基板，其中該加強結構具有一較內側壁和一較外側壁，該較內側壁面向該晶片封裝的一第一側壁和一第二側壁；以及一底部填充結構，位於電路基板與晶片封裝之間，其中該底部填充結構鄰接該黏著層。
在一些實施例中，更包括一翹曲控制環結構，位於該電路基板上方，其中該翹曲控制環結構圍繞該加強結構和該晶片封裝。
在一些實施例中，該黏著層直接接觸該加強結構的該較內側壁及該晶片封裝。
在一些實施例中，該底部填充結構橫向延伸超過該加強結構的該較內側壁和該較外側壁。
在一些實施例中，該底部填充結構橫向延伸而超越該加強結構的該較內側壁。
提供一種形成封裝結構的方法。方法包括於一電路基板上設置一晶片封裝及一加強結構，其中該加強結構部分地圍繞該晶片封裝的一轉角；以及在設置該加強結構後，在該電路基板上形成一底部填充結構，其中該底部填充結構的一第一部分位於該晶片封裝和該電路基板之間，且該底部填充結構的一第二部分橫向延伸而超越該加強結構的一較內側壁。
在一些實施例中，更包括在形成該底部填充結構之後，在該電路基板上設置一翹曲控制構件，其中該翹曲控制構件圍繞該晶片封裝和該加強結構。
在一些實施例中，更包括通過一黏著層而將該加強結構貼附於該電路基板，其中該黏著層與該底部填充結構直接接觸。
在一些實施例中，更包括在形成該底部填充結構之前，設置一第二加強結構以部分地圍繞該晶片封裝的一第二轉角。
前述內文概述了許多實施例的特徵，使所屬技術領域中具有通常知識者可以從各個方面更佳地了解本發明實施例。所屬技術領域中具有通常知識者應可理解，且可輕易地以本發明實施例為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。所屬技術領域中具有通常知識者也應了解這些均等的結構並未背離本發明實施例的發明精神與範圍。在不背離本發明實施例的發明精神與範圍之前提下，可對本發明實施例進行各種改變、置換或修改。
10, 10’:晶片封裝 20:電路基板 100:載板 101:離型膜 102:重佈線結構 104:絕緣層 106:導電部件 108A, 108B:晶片結構 110:導電柱 112:導電連結構件 114:底部填充材料 116:保護層 118:載帶 120:晶片結構 122:導電柱 124:導電連結構件 126:底部填充材料 200:核心部分 202a, 202b:絕緣層 204a, 204b:導電部件 206:接合結構 208:接合結構 210:凹陷 214:底部填充結構 214(H 1), 214(H 2), 214(H 3):部分 216:黏著層 218:翹曲控制構件 302A, 302A 1, 302A 2, 302A 3, 302B, 302B 1, 302B 2, 302B 3, 302C, 302C 1, 302C 2, 302C 3, 302D, 302D 1, 302D 2, 302D 3, 302E, 302F:加強結構 304, 304’:黏著層 902:接合結構 D x, D y:長度 H 1, H 2, H 3:厚度 L 1, L 2, L L, L S, L x, L y:長度 P 1, P 2:部分 S I, S O:側壁 S x, S y:距離 W L, W S, W x, W y:寬度
藉由以下的詳述配合所附圖式可更加理解本文揭露的內容。要強調的是，根據產業上的標準作業，各個部件(feature)並未按照比例繪製，且僅用於說明目的。事實上，為了能清楚地討論，可能任意地放大或縮小各個部件的尺寸。 第1A-1F圖是根據一些實施例之用於形成封裝結構之一部分的各個階段製程剖面圖。 第2A-2F圖是根據一些實施例之用於形成封裝結構之一部分的各個階段製程剖面圖。 第3圖是根據一些實施例之封裝結構的一部分的剖面圖。 第4圖是根據一些實施例之封裝結構的一部分的平面圖。 第5圖是根據一些實施例之封裝結構的一部分的平面圖。 第6圖是根據一些實施例之封裝結構的一部分的平面圖。 第7圖是根據一些實施例之封裝結構的一部分的平面圖。 第8圖是根據一些實施例之封裝結構的一部分的平面圖。 第9A-9C圖是根據一些實施例之用於形成封裝結構之一部分的各個階段製程剖面圖。 第10A-10B圖是根據一些實施例之用於形成封裝結構之一部分的各個階段製程剖面圖。 第11圖是根據一些實施例之封裝結構的一部分的平面圖。
無
10’:晶片封裝
108A,108B:晶片結構
116:保護層
202a:絕緣層
214:底部填充結構
214(H1),214(H2),214(H3):部分
218:翹曲控制構件
302A,302B,302C,302D:加強結構
L1,L2,LL,LS:長度
SI,SO:側壁
WL,WS:寬度

Claims (20)

  1. 一種封裝結構，包括： 一電路基板； 一晶片封裝，通過接合結構而接合到該電路基板； 一加強結構，位於該電路基板上方，其中該加強結構部分地圍繞該晶片封裝的一轉角；以及 一底部填充結構，圍繞該接合結構，其中該底部填充結構與該加強結構直接接觸。
  2. 如請求項1所述的封裝結構，其中該底部填充結構具有一第一部分，位於該晶片封裝與該加強結構之間，該底部填充結構具有一第二部分，鄰接該晶片封裝的一側壁，且該第一部分厚於該第二部分。
  3. 如請求項2所述的封裝結構，其中該加強結構具有一較內側壁與一較外側壁，該較內側壁位於該較外側壁與該晶片封裝之間，且該較內側壁完全被該底部填充結構所覆蓋。
  4. 如請求項3所述的封裝結構，其中該加強結構的該較外側壁被該底部填充結構部分覆蓋。
  5. 如請求項4所述的封裝結構，其中該底部填充結構具有一第三部分，鄰接該加強結構的該較外側壁，且該第二部分比該第三部分厚。
  6. 如請求項1所述的封裝結構，其中該加強結構包括一半導體材料、一金屬材料、一陶瓷材料、一高分子材料、或前述之組合。
  7. 如請求項1所述的封裝結構，更包括一第二加強結構，位於該電路基板上方，其中該第二加強結構部分地圍繞該晶片封裝的一第二轉角，且該第二加強結構與該加強結構分離。
  8. 如請求項1所述的封裝結構，更包括一第二加強結構，位於該電路基板上方，其中該第二加強結構與該加強結構共同部分地圍繞該晶片封裝的該轉角。
  9. 如請求項1所述的封裝結構，其中該晶片封裝具有一第一半導體晶片結構與一第二半導體晶片結構，且該封裝結構更包括一第二加強結構於該電路基板上方，其中在一平面圖中，該第二加強結構橫向延伸而超越該第一半導體晶片結構和該第二半導體晶片結構的相對側。
  10. 如請求項1所述的封裝結構，其中該加強結構通過一黏著層或一焊料凸塊而與該電路基板接合。
  11. 如請求項1所述的封裝結構，更包括一翹曲控制構件，位於該電路基板上方，其中該翹曲控制構件圍繞該加強結構與該晶片封裝。
  12. 一種封裝結構，包括： 一電路基板； 一晶片封裝，位於該電路基板之上； 一加強結構，通過一黏著層而貼附於該電路基板，其中該加強結構具有一較內側壁和一較外側壁，該較內側壁面向該晶片封裝的一第一側壁和一第二側壁；以及 一底部填充結構，位於電路基板與晶片封裝之間，其中該底部填充結構鄰接該黏著層。
  13. 如請求項12所述的封裝結構，更包括一翹曲控制環結構，位於該電路基板上方，其中該翹曲控制環結構圍繞該加強結構和該晶片封裝。
  14. 如請求項12所述的封裝結構，其中該黏著層直接接觸該加強結構的該較內側壁及該晶片封裝。
  15. 如請求項12所述的封裝結構，其中該底部填充結構橫向延伸超過該加強結構的該較內側壁和該較外側壁。
  16. 如請求項12所述的封裝結構，其中該底部填充結構橫向延伸而超越該加強結構的該較內側壁。
  17. 一種形成封裝結構的方法，包括： 於一電路基板上設置一晶片封裝及一加強結構，其中該加強結構部分地圍繞該晶片封裝的一轉角；以及 在設置該加強結構後，在該電路基板上形成一底部填充結構，其中該底部填充結構的一第一部分位於該晶片封裝和該電路基板之間，且該底部填充結構的一第二部分橫向延伸而超越該加強結構的一較內側壁。
  18. 如請求項17所述的形成封裝結構的方法，更包括在形成該底部填充結構之後，在該電路基板上設置一翹曲控制構件，其中該翹曲控制構件圍繞該晶片封裝和該加強結構。
  19. 如請求項17所述的封裝結構的形成方法，更包括通過一黏著層而將該加強結構貼附於該電路基板，其中該黏著層與該底部填充結構直接接觸。
  20. 如請求項17所述的形成封裝結構的方法，更包括在形成該底部填充結構之前，設置一第二加強結構以部分地圍繞該晶片封裝的一第二轉角。
TW111114251A 2021-08-30 2022-04-14 封裝結構及其形成方法 TW202324670A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/461,391 2021-08-30
US17/461,391 US20230064277A1 (en) 2021-08-30 2021-08-30 Structure and formation method of chip package with reinforcing structures

Publications (1)

Publication Number Publication Date
TW202324670A true TW202324670A (zh) 2023-06-16

Family

ID=84738178

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111114251A TW202324670A (zh) 2021-08-30 2022-04-14 封裝結構及其形成方法

Country Status (3)

Country Link
US (1) US20230064277A1 (zh)
CN (1) CN115565959A (zh)
TW (1) TW202324670A (zh)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5720100A (en) * 1995-12-29 1998-02-24 Motorola, Inc. Assembly having a frame embedded in a polymeric encapsulant and method for forming same
US6570259B2 (en) * 2001-03-22 2003-05-27 International Business Machines Corporation Apparatus to reduce thermal fatigue stress on flip chip solder connections
US8415809B2 (en) * 2008-07-02 2013-04-09 Altera Corporation Flip chip overmold package
KR101481577B1 (ko) * 2008-09-29 2015-01-13 삼성전자주식회사 잉크 젯 방식의 댐을 구비하는 반도체 패키지 및 그 제조방법
US8143110B2 (en) * 2009-12-23 2012-03-27 Intel Corporation Methods and apparatuses to stiffen integrated circuit package
US9887144B2 (en) * 2011-09-08 2018-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Ring structure for chip packaging
US20140091461A1 (en) * 2012-09-30 2014-04-03 Yuci Shen Die cap for use with flip chip package
US20140167243A1 (en) * 2012-12-13 2014-06-19 Yuci Shen Semiconductor packages using a chip constraint means
JP6728363B2 (ja) * 2016-01-07 2020-07-22 ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ 改良された補剛材を有する積層シリコンパッケージアセンブリ
US11342320B2 (en) * 2017-12-29 2022-05-24 Intel Corporation Microelectronic assemblies
US11652014B2 (en) * 2020-09-30 2023-05-16 Advanced Semiconductor Engineering, Inc. Electronic package and method of manufacturing the same
WO2022126434A1 (zh) * 2020-12-16 2022-06-23 华为技术有限公司 一种芯片封装以及芯片封装的制备方法
TWI778560B (zh) * 2021-03-30 2022-09-21 力成科技股份有限公司 封裝結構及其製造方法
US11784130B2 (en) * 2021-08-27 2023-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of package with underfill

Also Published As

Publication number Publication date
US20230064277A1 (en) 2023-03-02
CN115565959A (zh) 2023-01-03

Similar Documents

Publication Publication Date Title
US20230378078A1 (en) Package with fan-out structures
CN101499445B (zh) 半导体器件及其制造方法
KR20180028790A (ko) FOWLP 형태의 반도체 패키지 및 이를 가지는 PoP 형태의 반도체 패키지
TWI626717B (zh) 半導體封裝結構
CN115910814A (zh) 形成封装结构的方法
US11764159B2 (en) Package with fan-out structures
US20200135653A1 (en) Structure and formation method of package structure with fan-out structure
US20210242177A1 (en) Package structure with underfill
US20230369149A1 (en) Package structure with protective lid
US20240021529A1 (en) Package structure with underfill
US20230223360A1 (en) Package structure with reinforced element
US11978715B2 (en) Structure and formation method of chip package with protective lid
US20220310518A1 (en) Embedded bridge architecture with thinned surface
TW202324670A (zh) 封裝結構及其形成方法
TWI818498B (zh) 封裝結構及其形成方法
TWI757864B (zh) 封裝結構及其形成方法
KR102653531B1 (ko) 반도체 패키지
US11978722B2 (en) Structure and formation method of package containing chip structure with inclined sidewalls
US11404394B2 (en) Chip package structure with integrated device integrated beneath the semiconductor chip
TWI821476B (zh) 半導體裝置及其製造方法
US20220367312A1 (en) Semiconductor package structure and method for forming the same