JP6728363B2 - 改良された補剛材を有する積層シリコンパッケージアセンブリ - Google Patents

改良された補剛材を有する積層シリコンパッケージアセンブリ Download PDF

Info

Publication number
JP6728363B2
JP6728363B2 JP2018535415A JP2018535415A JP6728363B2 JP 6728363 B2 JP6728363 B2 JP 6728363B2 JP 2018535415 A JP2018535415 A JP 2018535415A JP 2018535415 A JP2018535415 A JP 2018535415A JP 6728363 B2 JP6728363 B2 JP 6728363B2
Authority
JP
Japan
Prior art keywords
package substrate
stiffener
chip package
package
package assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018535415A
Other languages
English (en)
Other versions
JP2019501534A (ja
Inventor
ゾフニ，ナエル
ロー，シン・エス
シン，インダージット
チャワレ，ラグフナンダン
ハリハラン，ガネシュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of JP2019501534A publication Critical patent/JP2019501534A/ja
Application granted granted Critical
Publication of JP6728363B2 publication Critical patent/JP6728363B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明の実施形態は、概してチップパッケージアセンブリに関し、特に、パッケージ基板上に配置された少なくとも１つの集積回路（ＩＣ）ダイと補剛材とを備えるチップパッケージアセンブリに関する。上記補剛材は、面外変形の防止のためにパッケージ基板を補剛する。
背景
タブレット、コンピュータ、コピー機、デジタルカメラ、スマートフォン、制御システム、および現金自動支払機等の電子機器は特に、高機能化および部品の高密度化のためにチップパッケージアセンブリを活用する電子部品を使用することが多い。従来のチップパッケージング方式は、多くの場合シリコン貫通ビア（through-silicon-via：ＴＳＶ）インターポーザとともにパッケージ基板を使用することにより、複数の集積回路（ＩＣ）ダイを単一のパッケージ基板に搭載できるようにすることが多い。このＩＣダイは、メモリ、ロジックまたはその他のＩＣデバイスを含み得る。
パッケージ基板の面外変形は、従来のチップパッケージング方式にとって問題となり得る。多くの場合、面外変形の防止のために補剛材を利用してパッケージ基板を補剛する。しかしながら、特に大型のチップパッケージアセンブリでは、補剛材自体が屈曲するもしくは捩じれる、またはパッケージ基板から層状に剥離することさえあり、依然として製造および／または使用中に望ましくない反りおよび屈曲が生じる可能性がある。このようなパッケージ基板の反りおよび屈曲は、はんだ接続の不良またはチップパッケージアセンブリの部品およびデバイスのその他の損傷に繋がる可能性があり、デバイスの性能および信頼性に悪影響を及ぼし得る。
このため、改良されたチップパッケージアセンブリ、特に改良された補剛材を有するチップパッケージアセンブリが必要とされている。
概要
チップパッケージアセンブリおよびその製造方法が提供される。これは、補剛材を利用して面外変形の防止のためにパッケージ基板を改良する。一例において提供されるチップパッケージアセンブリは、パッケージ基板と、少なくとも１つの集積回路（ＩＣ）ダイと、補剛材とを備える。パッケージ基板は、側壁によって結合された第１の面と第２の面とを有する。少なくとも１つのＩＣダイはパッケージ基板の第１の面に配置されている。補剛材は、少なくとも１つのＩＣダイの外側に配置されている。補剛材は、パッケージ基板の側壁の外側に配置されこの側壁に接合された第１の面を有する。補剛材は、パッケージ基板の第１および第２の面のうちの少なくとも一方に接合された第２の面を有する。
いくつかの実施形態において、補剛材は、パッケージ基板の側壁と第１の面とに接合されている。
いくつかの実施形態において、補剛材はパッケージ基板の側壁と第２の面とに接合されている。
いくつかの実施形態において、補剛材は、パッケージ基板の第２の面よりも下に突出するスタンドオフ部分をさらに含む。
いくつかの実施形態において、チップパッケージアセンブリは、パッケージ基板の第２の面に配置された複数のはんだボールをさらに備え、はんだボールは、パッケージ基板の第２の面からスタンドオフ部分を超える距離だけ延在している。
いくつかの実施形態において、チップパッケージアセンブリは、補剛材に結合されＩＣダイ全体にわたって延在する蓋をさらに備える。
いくつかの実施形態において、補剛材はパッケージ基板の第１の面と蓋とに接合されている。
いくつかの実施形態において、補剛材はパッケージ基板の第２の面と蓋とに接合されている。
いくつかの実施形態において、補剛材は、パッケージ基板の第２の面よりも下に突出するスタンドオフ部分をさらに含む。
いくつかの実施形態において、チップパッケージアセンブリは、パッケージ基板の第２の面に配置された複数のはんだボールをさらに備え、はんだボールは、パッケージ基板の第２の面からスタンドオフ部分を超える距離だけ延在している。
いくつかの実施形態において、補剛材の第２の面は、パッケージ基板の第１の角を覆う第１の部分と、パッケージ基板の第２の角を覆う第２の部分とをさらに含み、補剛材の第２の面は、第１の部分と第２の部分との間において連続していない。
いくつかの実施形態において、補剛材の第２の面は、パッケージ基板の第１の面または第２の面のうちの一部分のみを覆う。
いくつかの実施形態において、補剛材の第１の面は、パッケージ基板の側壁の一部分のみを覆う。
いくつかの実施形態において、チップパッケージアセンブリは補剛材に結合されたアダプタをさらに備える。
いくつかの実施形態において、補剛材はアダプタとパッケージ基板の第１の面とに接合されている。
いくつかの実施形態において、補剛材はアダプタとパッケージ基板の第２の面とに接合されている。
いくつかの実施形態において、補剛材は、パッケージ基板の第２の面よりも下に突出するスタンドオフ部分をさらに含む。
いくつかの実施形態において、チップパッケージアセンブリは、パッケージ基板の第２の面に配置された複数のはんだボールをさらに備え、はんだボールは、パッケージ基板の第２の面からスタンドオフ部分を超える距離だけ延在している。
いくつかの実施形態において、チップパッケージアセンブリは、アダプタに結合されＩＣダイ全体にわたって延在する蓋をさらに備える。
いくつかの実施形態において、補剛材は複数の補剛材セグメントを含み、各セグメントはパッケージ基板の異なる部分に接合されている。
別の例において提供されるチップパッケージアセンブリの製造方法は、１つ以上のＩＣダイをパッケージ基板に装着する前に補剛材をパッケージ基板に装着することを含む。
本発明の上記特徴を詳細に理解できるよう、先に簡単に要約した本発明のより具体的な説明を、その一部が添付の図面に示されている実施形態を参照しながら述べる。しかしながら、添付の図面は、この発明の典型的な実施形態しか示していないので、その範囲を限定するものとみなされてはならず、本発明にはその他の等しく有効な実施形態が認められる。
パッケージ基板上に配置された少なくとも１つの集積回路（ＩＣ）ダイと補剛材とを含む集積チップパッケージアセンブリの概略断面図である。 パッケージ基板上に配置された少なくとも１つの集積回路（ＩＣ）ダイと補剛材とを含む集積チップパッケージアセンブリの概略断面図である。 パッケージ基板上に配置された少なくとも１つの集積回路（ＩＣ）ダイと補剛材とを含む集積チップパッケージアセンブリの概略断面図である。 パッケージ基板上に配置された少なくとも１つの集積回路（ＩＣ）ダイと補剛材とを含む集積チップパッケージアセンブリの概略断面図である。 図１〜図４の集積チップパッケージアセンブリのような集積チップパッケージアセンブリにおいて使用し得る補剛材の代替例の部分断面図である。 図１〜図４の集積チップパッケージアセンブリのような集積チップパッケージアセンブリにおいて使用し得る補剛材の上面図である。 図１〜図４の集積チップパッケージアセンブリのような集積チップパッケージアセンブリにおいて使用し得る補剛材の上面図である。 図１〜図４の集積チップパッケージアセンブリのような集積チップパッケージアセンブリにおいて使用し得る補剛材の上面図である。 図８の線９−−９に沿う補剛材の断面図である。 図８の線１０−−１０に沿う補剛材の断面図である。 図１〜図４の集積チップパッケージアセンブリのような集積チップパッケージアセンブリにおいて使用し得る補剛材の上面図である。 図１〜図４の集積チップパッケージアセンブリのような集積チップパッケージアセンブリにおいて使用し得るアダプタ付き補剛材の部分断面図である。 図１〜図４の集積チップパッケージアセンブリのような集積チップパッケージアセンブリにおいて使用し得るアダプタ付き補剛材の部分断面図である。 改良された補剛材を有するチップパッケージアセンブリを形成する方法の一例のブロック図である。 改良された補剛材を有するチップパッケージアセンブリを形成する方法の別の例のブロック図である。
理解し易くするために、可能な場合は図面に共通する同一要素を示すために同一の参照番号を使用している。一実施形態の要素が他の実施形態に有益に組込まれ得ることを意図している。
詳細な説明
改良された補剛材を利用するチップパッケージアセンブリおよびその製造方法が提供される。本明細書に記載のチップパッケージアセンブリは、パッケージ基板上に配置された少なくとも１つの集積回路（ＩＣ）ダイと補剛材とを含む。補剛材は、チップパッケージアセンブリの製造および使用中の面外変形に対するパッケージ基板の耐性を高めるように構成される。好都合には、チップパッケージアセンブリのスチフネスを高めることにより、信頼性および性能を改善する。本明細書に記載のさまざまな例において、１つ以上の利点を実現し得る。それは、いくつかある利点の中でも特に、パッケージ基板が水平および鉛直軸双方において補剛されること、接着剤で装着する面積の増大による層状剥離の低減、チップキャパシタ等の表面実装回路要素のための空間の増大、パッケージ厚みの縮小、およびボールグリッドアレイ（ＢＧＡ）のスタンドオフ高さの制御を含む。
次に図１を参照すると、例示的な集積チップパッケージアセンブリ１００が模式的に示されている。このチップパッケージアセンブリ１００は、任意で貫通シリコンビア（ＴＳＶ）インターポーザ１１２によりパッケージ基板１１２に接続されている少なくとも１つ以上のＩＣダイ１１４を含む。図１に示されているのは２つのＩＣダイ１１４であるが、ＩＣダイの数は、１〜チップパッケージアセンブリ１００内に装着できる数の範囲であってもよい。いくつかの実装例において、インターポーザ１１２を省略して１つ以上のＩＣダイ１１４をパッケージ基板１２２の上面１０２に直接接続してもよい。補剛材１５４が、以下でさらに説明するように面外変形を防止するためにパッケージ基板１２２の耐性を高めるようにパッケージ基板１２２の少なくとも１つの側壁１０６に結合される。
インターポーザ１１２は、存在するときは、ダイ１１４をパッケージ基板１２２の回路に電気的に接続するための回路を含む。インターポーザ１１２の回路は、任意でトランジスタおよび／またはその他の回路要素を含み得る。「Ｃ４バンプ」としても知られているパッケージバンプ１２０を用いてインターポーザ１１２の回路とパッケージ基板１２２の回路との間の電気的接続を提供してもよい。パッケージ基板１２２の底面１０４は、はんだボール１３４、ワイヤボンディングまたはその他適切な技術によってプリント回路基板（ＰＣＢ）１３６の上面１０８に搭載されて接続されてもよい。アンダーモールド１４４を利用してＰＣＢ１３６とインターポーザ１１２との間においてパッケージバンプ１２０が存在していない空間を埋めてもよい。
ＩＣダイ１１４は、インターポーザ１１２の１つ以上の表面に、またはその代わりにインターポーザが使用されない実装例ではパッケージ基板１２２に装着される。ＩＣダイ１１４は、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）等のプログラマブルロジックデバイス、メモリデバイス、光デバイス、プロセッサ、またはその他のＩＣロジック構造であってもよい。光デバイスは、光検出器、レーザ、光源等を含む。図１に示す例において、ＩＣダイ１１４は、複数のマイクロバンプ１１８によってインターポーザ１１２の上面に装着されている。マイクロバンプ１１８は各ＩＣダイ１１４の回路をインターポーザ１１２の回路に電気的に接続する。インターポーザ１１２の回路は、マイクロバンプ１１８を選択的にパッケージバンプ１２０に接続し、したがって、選択的に各ＩＣダイ１１４の回路をパッケージ基板１２２に接続することにより、チップパッケージアセンブリ１００を電子デバイス（図示せず）内に装着した後のダイ１１４とＰＣＢ１３６との間の伝達が可能になる。任意のインターポーザ１１２がない場合、マイクロバンプ１１８が選択的に各ＩＣダイ１１４の回路をパッケージ基板１２２に接続することによりダイ１１４とＰＣＢ１３６との間の伝達を可能にする。アンダーモールド１４２を用いることにより、ダイ１１４とインターポーザ１１２との間においてマイクロバンプ１１８が存在しない空間を埋めることができる。
任意の蓋１５０（仮想線で示す）がダイ１１４の上に配置される。いくつかの実装例において、蓋１５０は、プラスチック材料またはその他適切な材料から製造すればよい。特にダイ１１４からの熱を受けるために蓋１５０を利用することが望ましいその他の実装例において、蓋１５０は、その他適切な材料の中でも特に、銅、ニッケルめっき銅またはアルミニウム等の熱伝導性材料から製造してもよい。蓋１５０の厚さは約０．５ｍｍと約３．０ｍｍとの間であってもよいが、その他の厚さを用いてもよい。図示されていないがヒートシンクを任意で蓋１５０の上に設けてもよい。
蓋１５０を補剛材１５４に結合することによってチップパッケージアセンブリ１００の剛性を高めてもよい。たとえば、蓋１５０を、エポキシ等の接着剤（図示せず）によって補剛材１５４に結合してもよい。
接着剤１４０を用いて蓋１５０をダイ１１４に結合してもよい。接着剤１４０は、蓋１５０とダイ１１４との間に熱伝導経路を与えることにより、ダイ１１４から発生した熱が蓋１５０を通して放散されるように、選択すればよい。接着剤１４０は、チップパッケージアセンブリ１００内の隣合うダイ１１４の高さの違いを埋め合わせることができる軟質または柔軟な接着剤であってもよい。一例において、接着剤１４０は、たとえばニュージャージー州Princeton JunctionのAI Technologyから入手可能なパッケージ部品装着接着剤のようなサーマルゲルまたはサーマルエポキシであってもよい。
補剛材１５４は、ＩＣパッケージ１１４の外側においてパッケージ基板１２２に結合される。補剛材１５４は、パッケージ基板１２２の側壁１０６を超えて延在することにより、チップパッケージアセンブリ１００が曲がったり捩じれたりすることを防止するのに役立つ機械的サポートを提供する。補剛材１５４は単層構造であっても多層構造であってもよい。補剛材１５４は単一の一体構造であっても複数部品からなる構造であってもよい。補剛材１５４は、単一構造としてパッケージ基板１２２を取り囲んでもよく、接続されたまたは接続されていない複数の構造体を使用してもよい。補剛材１５４は図１において断面の輪郭しか示されていないが、補剛材１５４は、閉じられたリング形状、開かれたリング形状、または、パッケージ基板１２２の剛性を高めるのに適したその他の適切な形状であってもよい。
補剛材１５４は、幾つかある材料の中でも特に、セラミック、金属、またはその他さまざまな無機材料からなるものであればよく、これらの無機材料は、たとえば酸化アルミニウム（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化ケイ素（ＳｉＮ）、シリコン（Ｓｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、およびステンレス鋼等である。また、補剛材１５４は、銅張積層板等の有機材料からなるものであってもよい。
補剛材１５４は一般的に、上壁１６４によって外壁１５２に結合された内壁１５６を含む。補剛材１５４はまた、上壁１６４に対し補剛材１５４の反対側の端部に位置する底壁１６２を含む。底壁１６２は少なくとも外壁１５２に結合される。
補剛材１５４は、内壁１５６と底壁１６２との間の界面において、側部装着面１６０と底部装着面１５８とを含む。一例において側部装着面１６０は、パッケージ基板１２２の平面方向に対して概ね垂直であり、上壁１６４および底壁１６２のうちの一方または双方に対して垂直であってもよい。同様に、底部装着面１５８は、パッケージ基板１２２の平面方向に対して概ね平行であり、上壁１６４および底壁１６２のうちの一方または双方に対して平行であってもよい。側部装着面１６０は、内壁１５６から延在し底部装着面１５８と交差してもよく、底部装着面１５８は底壁１６２まで延びている。装着面１５８、１６０はまた、補剛材１５４の概ね矩形の輪郭を中断させることにより、補剛材１５４の剛性を高める。加えて、底部装着面１５８は、補剛材１５４の内壁１５６と外壁１５２との間の幅の一部しか占めていないので、内壁１５６はパッケージ基板１２２の側壁１０６により近く、そのため、従来のチップパッケージアセンブリと比較すると、補剛材１５４の内側に露出しているパッケージ基板１２２の上面１０２の面積が大きくなる。パッケージ基板１２２の上面の面積が大きくなることで、ダイオード、キャパシタ、抵抗器等の表面実装部品およびＩＣダイ１１４を収容するのに利用できる面積が増す。
装着面１５８、１６０は、補剛材１５４をパッケージ基板１２２に接触させて固定するように構成される。一例において、底部装着面１５８は、パッケージ基板１２２の上面１０２に接触し接合される。底部装着面１５８は、エポキシまたはその他適切な接着剤を用いてパッケージ基板１２２の上面１０２に接合し得る。底部装着面１５８を上面１０２に接合するための適切な接着剤の例は、特に、Henkel MC-723、Dow Corning SE-4450、およびShin-Etsu 9080S-1を含む。
同様に、側部装着面１６０は、パッケージ基板１２２の側壁１０６に接触し接合される。側部装着面１６０は、エポキシまたは底部装着面１５８を接合するのに適したその他の接着剤を用いてパッケージ基板１２２の側壁１０６に接合してもよい。これに代えて、装着面１５８、１６０のうちの一方または双方を、かしめ、スナップ嵌め、プレス嵌め、締付け等の機械的技術、またはその他適切な技術を用いてパッケージ基板１２２に固定してもよい。
補剛材１５４はパッケージ基板１２２の側壁１０６に結合されているので、補剛材１５４の外壁１５２は概ね、パッケージ基板の側壁１０６よりも、パッケージ基板１２２の中心から遠い。それに比べて、従来の補剛材の外壁は概ね、パッケージ基板１２２の中心からの距離が、側壁１０６と同一である。結果として、従来の補剛材の外壁と比較すると、補剛材１５４の外壁１５２は概ね、パッケージ基板１２２の中心からより遠いところにあるので、パッケージ基板１２２の側壁１０６をチッピングまたはその他の損傷から保護するとともに、製造中チップパッケージアセンブリ１００を渡すための表面積を大きくすることができる。
補剛材１５４を、パッケージ基板１２２のさまざまな面（すなわち上面１０２および側壁１０６）に接合することにより、補剛材がパッケージ基板の上面にしか接合されていない従来のチップパッケージアセンブリと比べて、パッケージ基板１２２のスチフネスを高める。加えて、装着面１５８、１６０は、補剛材１５４を接合するための面積を増し、それによっても補剛材からパッケージ基板への接続の堅牢性が高まる。たとえば、接合強度が高まり層状剥離傾向は最小になる。さらにもう１つの利点は、パッケージ基板１２２の側壁１０６と接続されている側部装着面１６０が、補剛材１５４をパッケージ基板１２２の上面１０２上に正確に位置決めすることにより、その後の製造プロセスおよび部品用の十分な空間を保証する一方で、自動生産およびハンドリング機器およびプロセスのための良好な基準面を提供する。
図２は、パッケージ基板１２２上に配置された、少なくとも１つのＩＣダイ１１４と補剛材２５４とを含む、別の集積チップパッケージアセンブリ２００の概略断面図である。集積チップパッケージアセンブリ２００は、パッケージ基板１２２の底面１０４よりも下に延在するスタンドオフ部分２０２を補剛材２５４が含む点を除いて、図１に示す集積チップパッケージアセンブリ１００と本質的には同一である。
補剛材２５４のスタンドオフ部分２０２は、パッケージ基板１２２の底面１０４よりも下に位置する、補剛材２５４の外壁１５２および側部装着面１６０の一部分として定義することができる。補剛材２５４のスタンドオフ部分２０２は、パッケージ基板１２２の底面１０４よりも下に距離２０４だけ底面１６２まで延在していてもよい。この距離２０４は、補剛材２５４の内側に配置されるはんだボール１３４の潰れ高さを制御するように選択してもよい。ある実装例において、距離２０４は、はんだボール１３４が潰れる前の高さの約８０％になるように選択してもよい。たとえば、リフロー中、はんだボール１３４は、チップパッケージアセンブリ２００をＰＣＢ１３６に実装しているときに潰れる。実装中、補剛材２５４の底壁１６２は、ＰＣＢ１３６の上面１０８に接触することにより、はんだボール１３４の潰れ高さを予め定められた量に抑制する。スタンドオフ部分２０２のもう１つの利点は、スタンドオフ部分２０２が、ＰＣＢ１３６への装着前のはんだボール１３４を保護することである。
図３は、パッケージ基板１２２上に配置された、少なくとも１つのＩＣダイ１１４と補剛材３５４とを含む、他の集積チップパッケージアセンブリ３００の概略断面図である。集積チップパッケージアセンブリ３００は、補剛材３５４がパッケージ基板１２２の側壁１０６と底面１０４の両方に装着されている点を除いて、図１に示す集積チップパッケージアセンブリ１００と本質的には同一である。
たとえば、補剛材３５４の側部装着面１６０は、上記パッケージ基板１２２の側壁１０６に接触しかつ接合されており、上部装着面３５８はパッケージ基板１２２の底面１０４に接触しかつ接合されている。装着面１６０、３５８は、上記のようにエポキシまたはその他の接着剤を用いてパッケージ基板１２２に接合し得る。
ある実装例において、補剛材３５４の内壁１５６は、パッケージ基板１２２の側壁１０６よりも外側に位置することで、ダイの実装または表面実装回路部品のために利用できるパッケージ基板１２２の上面１０２の面積を最大にすることが、好都合である。図３に示す実装例のもう１つの利点は、補剛材３５４の底壁１６２が、パッケージ基板１２２の底面１０４よりも下に延びていることで、ＰＣＢ１３６への装着前のはんだボール１３４を保護することである。
図３に示す例において、示されている補剛材３５４は任意の蓋１５０に結合されている。しかしながら、他の例において、蓋１５０がない場合もある。さらに他の例において、補剛材３５４の上壁１６４は、パッケージ基板１２２の上面１０２と同じ高さ、または、それよりもわずかに下にあってもよい。
図４は、パッケージ基板１２２上に配置された、少なくとも１つのＩＣダイ１１４と補剛材４５４とを含む、他の集積チップパッケージアセンブリ４００の概略断面図である。集積チップパッケージアセンブリ４００は、パッケージ基板１２２の底面１０４よりも下に延在するスタンドオフ部分２０２を補剛材４５４が含む点を除いて、図１に示す集積チップパッケージアセンブリ４００と本質的には同一である。その他の点において、補剛材４５４は補剛材３５４と本質的には同一である。
図４に示す実装例において、スタンドオフ部分２０２は、パッケージ基板１２２の底面１０４の下に距離２０４だけ延びている。先に述べたように、この距離２０４は、補剛材２５４の内側に配置されたはんだボール１３４の潰れ高さを制御するように選択してもよい。ある実装例において、この距離２０４は、はんだボール１３４の潰れ高さの約８０％になるように選択される。スタンドオフ部分２０２のもう１つの利点は、スタンドオフ部分２０２が、ＰＣＢ１３６への装着前のはんだボール１３４を保護することである。
図４に示す例において、示されている補剛材４５４は任意の蓋１５０に結合されている。しかしながら、他の例において、蓋１５０がない場合もある。さらに他の例において、補剛材４５４の上壁１６４は、パッケージ基板１２２の上面１０２と同じ高さ、または、それよりもわずかに下にあってもよい。
図５は、特に図１〜図４の集積チップパッケージアセンブリ１００、２００、３００、４００等の集積チップパッケージアセンブリにおいて使用し得る補剛材５００の代替例の部分断面図である。任意で、補剛材５００は、図２または図４に示すようなスタンドオフ部分２０２を含み得る。
本明細書に記載の他の補剛材と同様、補剛材５００は、上壁５１４と、底壁５１６と、外壁５１２と、内壁５１０とを含む。補剛材５００の内壁５１０は、パッケージ基板１２２の側壁１０６を保持するように構成された基板縁部収容ポケット５１８を含む。基板縁部収容ポケット５１８は、補剛材５００の内壁５１０から延在する突出部と突出部との間の溝または領域であってもよい。図５に示す実装例において、基板縁部収容ポケット５１８は、補剛材５００の内壁５１０から延在する２つの棘状部５０２、５０４の間に画定される。これらの棘状部５０２、５０４は、パッケージ基板１２２の側壁１０６が基板縁部収容ポケット５１８内にスライドしてスナップ嵌めされることを容易にする入口角５３０を含む。いくつかの実装例では、パッケージ基板１２２を基板縁部収容ポケット５１８に接合するための接着剤の使用を省略してもよい。
図６は、特に図１〜図４の集積チップパッケージアセンブリ１００、２００、３００、４００等の集積チップパッケージアセンブリにおいて使用し得る補剛材６１０の上面図である。補剛材６１０は、上記いずれかのやり方またはその他適切なやり方で、チップパッケージアセンブリ１００のパッケージ基板１２２に固定し得る。
補剛材６１０は、側壁１０６の縁に沿って配置されている。任意で、補剛材６１０は、側壁１０６の縁に沿って延在しパッケージ基板１２２の角６０２と係合していてもよい。補剛材６１０は、補剛材１５４、２５４、３５４、４５４、５００に関して先に述べた輪郭のうちのいずれかまたはその他適切な輪郭を有し得る。図６に示されている、パッケージ基板１２２の１つおきの側壁１０６と係合している補剛材６１０は１つだけであるが、１つ以上の補剛材６１０がパッケージ基板１２２の少なくとも１つの側壁１０６と係合していてもよい。たとえば、パッケージ基板１２２の４つの側壁１０６各々に、１つ以上の補剛材６１０が係合していてもよい。
加えて、示されている補剛材６１０はパッケージ基板１２２の上面１０２と側壁１０６とに係合しているが、補剛材６１０はそれに代えて、図３に示すようにパッケージ基板１２２の底面１０４と側壁１０６とに係合していてもよい、または、図５に示すようにパッケージ基板が収容ポケット５１８と係合していてもよい。任意で、補剛材６１０は図２または図４に示すスタンドオフ部分２０２を含み得る。
図７は、特に図１〜図４に示す集積チップパッケージアセンブリ１００、２００、３００、４００等の集積チップパッケージアセンブリにおいて使用し得る補剛材７１０の上面図である。補剛材７１０は、上記いずれかのやり方またはその他適切なやり方で、チップパッケージアセンブリ１００のパッケージ基板１２２に固定し得る。
補剛材７１０は、側壁１０６の縁に沿って配置され、パッケージ基板１２２の少なくとも１つの角６０２と係合している。補剛材７１０は、補剛材１５４、２５４、３５４、４５４、５００、６１０に関して先に述べた輪郭のうちのいずれかまたはその他適切な輪郭を有し得る。図７に示されている、パッケージ基板１２２の側壁１０６の周囲を囲んでいる補剛材７１０は２つだけであるが、３つ以上の補剛材７１０を使用してもよい。
加えて、示されている補剛材７１０はパッケージ基板１２２の上面１０２と側壁１０６とに係合しているが、補剛材７１０はそれに代えて、図３に示すようにパッケージ基板１２２の底面１０４と側壁１０６とに係合していてもよい、または、図５に示すようにパッケージ基板が収容ポケット５１８と係合していてもよい。
図８は、特に図１〜図４に示す集積チップパッケージアセンブリ１００、２００、３００、４００等の集積チップパッケージアセンブリにおいて使用し得る補剛材８１０の上面図である。補剛材８１０は、上記いずれかのやり方またはその他適切なやり方で、チップパッケージアセンブリ１００のパッケージ基板１２２に固定し得る。図８に示されている、パッケージ基板１２２の側壁１０６の周囲を囲んでいる環状の補剛材８１０は１つだけであるが、複数の補剛材８１０を使用してもよい。
補剛材８１０は、側壁１０６の縁に沿って配置され、パッケージ基板１２２の角６０２と係合している。補剛材８１０は概ね、補剛材１５４、２５４、３５４、４５４、５００に関して先に述べた輪郭のうちのいずれかまたはその他適切な輪郭を有し得る。加えて、示されている補剛材８１０はパッケージ基板１２２の上面１０２と側壁１０６とに係合しているが、補剛材８１０はそれに代えて、図３に示すようにパッケージ基板１２２の底面１０４と側壁１０６とに係合していてもよい、または、図５に示すようにパッケージ基板が収容ポケット５１８と係合していてもよい。
図８に示す実装例において、補剛材８１０は、パッケージ基板１２２の角６０２のうちの少なくとも１つにおいて上面１０２に重なる、少なくとも１つの部分、たとえば表面実装パッド８５０を含む。表面実装パッド８５０間における補剛材８１０の他の部分８５２は上面１０２に重なっている。示されている例において、補剛材８１０は、パッケージ基板１２２の角６０２それぞれにおいて上面１０２に重なる４つの実装パッド８５０を含む。表面実装パッド８５０は、隣合う角６０２の間の側壁１０６の領域全体（すなわち部分８５２）には重なっていない。
図８の切断線９−−９に沿う図９の断面図においてより明確に示すように、補剛材８１０は、側部装着面１６０と外壁８２０とを含む。側部装着面１６０は、先に述べたようにパッケージ基板１２２の側壁１０６に接合される。さらに図８の切断線１０−−１０に沿う図１０の断面図に示すように、補剛材８１０は、先に述べたようにパッケージ基板１２２の上面１０２に接合された底部装着面１５８を含む。
これに代えて、実装パッド８５０は、パッケージ基板１２２の底面１０４に重なっていてもよい。このような実装例において、補剛材８１０は、図３を参照しながら述べたようにパッケージ基板１２２の底面１０４に接合された上部装着面３５８を含むように構成される。
図１１は、特に図１〜図４の集積チップパッケージアセンブリ１００、２００、３００、４００等の集積チップパッケージアセンブリにおいて使用し得る補剛材１１１０の上面図である。補剛材１１１０は、パッケージ基板１２２の角６０２と角６０２との間において上面１０２に重なる少なくとも１つの表面実装パッド８５０を補剛材１１１０が含む点を除いて、上記補剛材８１０と同様である。パッケージ基板１２２の角６０２は概ね補剛材１１１０から露出している。
示されている例において、補剛材１１１０は、パッケージ基板１２２の角６０２と角６０２との間それぞれにおいて上面１０２に重なる４つの実装パッド８５０を含む。補剛材１１１０の表面実装パッド８５０はパッケージ基板１２２の角６０２には重なっていない。上面１０２に重なっていない補剛材１１１０の部分は、図９に示す補剛材８１０の断面図に示すように構成される。上面１０２に重なっている補剛材１１１０の部分（すなわち表面実装パッド８５０）は、図１０に示す補剛材８１０の断面図に示すように構成される。
補剛材１１１０は、上記いずれかのやり方またはその他適切なやり方で、チップパッケージアセンブリ１００のパッケージ基板１２２に固定し得る。図１１に示されている、パッケージ基板１２２の側壁１０６の周囲を囲んでいる環状の補剛材１１１０は１つだけであるが、複数の補剛材１１１０を使用してもよい。
補剛材１１１０は、側壁１０６の縁に沿って配置され、パッケージ基板１２２の角６０２と係合している。補剛材１１１０は概ね、補剛材１５４、２５４、３５４、４５４、５００に関して先に述べた輪郭のうちのいずれかまたはその他適切な輪郭を有し得る。加えて、示されている補剛材１１１０はパッケージ基板１２２の上面１０２と側壁１０６とに係合しているが、補剛材１１１０はそれに代えて、図３に示すようにパッケージ基板１２２の底面１０４と側壁１０６とに係合していてもよい、または、図５に示すようにパッケージ基板が収容ポケット５１８と係合していてもよい。
図１１に示す実装例において、補剛材１１１０は、パッケージ基板１２２の少なくとも２つの角６０２の間において上面１０２に重なる少なくとも１つの表面実装パッド８５０を含む。示されている例において、補剛材１１１０は、パッケージ基板１２２の角６０２と角６０２との間それぞれにおいて上面１０２に重なる４つの実装パッド８５０を含む。表面実装パッド８５０は、パッケージ基板１２２の角６０２には重なっていない。
これに代えて、実装パッド８５０は、パッケージ基板１２２の底面１０４に重なっていてもよい。このような実装例において、補剛材１１１０は、図３を参照しながら述べたようにパッケージ基板１２２の底面１０４に接合された上部装着面３５８を含むように構成される。
図１２〜図１３は、特に図１〜図４の集積チップパッケージアセンブリ１００、２００、３００、４００等の集積チップパッケージアセンブリにおいて使用し得るアダプタ１２００またはアダプタ１３００に接続されている補剛材１５４の部分断面図である。図１２〜図１３に示されるアダプタ１２００、１３００は補剛材１５４に接続されているが、アダプタ１２００、１３００を本明細書に記載の他の補剛材とともに使用してもよい。たとえば、補剛材１５４は、図４に示すスタンドオフ部分２０２を含み得る。
アダプタ１２００は、補剛材１５４と同一の材料から作られてもよい。アダプタ１２００は、補剛材１５４に接合されることによってパッケージ基板１２２の剛性を高める。アダプタ１２００は、補剛材１５４をパッケージ基板１２２に接合するために使用する接着剤等のいずれか適切な接着剤を用いて接合し得る。これに代えて、アダプタ１２００は補剛材１５４に機械的に連結されてもよい。任意の蓋１５０がチップパッケージアセンブリに組込まれる場合、蓋１５０はアダプタ１２００に接合されてもよい。
先ず図１２に示す実装例を参照して、アダプタ１２００は、上壁１２０６と、底壁１２１０と、内壁１２１２と、外壁１２０４とを含む。アダプタ１２００はまた、外部装着面１２０２と底部装着面１２０８とを含む。装着面１２０２、１２０８のうちの少なくとも一方または双方を、補剛材１５４の隣接する面に接合することにより、補剛材/アダプタアセンブリの全体のスチフネスを高め、結果としてそこに装着されるパッケージ基板１２２のスチフネスを高める。外部装着面１２０２と補剛材１５４の内壁１５６との間の界面は、正確にアダプタ１２００を補剛材１５４の上に位置付ける。
次に図１３に示す実装例を参照して、アダプタ１３００は、上壁１３０６と、底壁１３１０と、内壁１３１２と、外壁１３０４とを含む。アダプタ１３００はまた、内部装着面１３０２と底部装着面１３０８とを含む。装着面１３０２、１３０８のうちの少なくとも一方または双方を、補剛材１５４の隣接する面に接合することにより、補剛材／アダプタアセンブリの全体のスチフネスを高め、結果としてそこに装着されるパッケージ基板１３２のスチフネスを高める。内部装着面１３０２と補剛材１５４の外壁１５２との間の界面は、正確にアダプタ１３００を補剛材１５４の上に位置付ける。
アダプタ１２００、１３００により、標準化された補剛材を、多様なＩＣパッケージアセンブリの構成において予め定められたパッケージ基板とともに使用することができ、固有の設計に合わせて簡単で低コストのアダプタをカスタマイズするだけでよい。たとえば、アダプタ１２００、１３００は、蓋１５０とともにまたは蓋１５０なしで上記補剛材１５４、２５４、４５４、５００、７１０、８１０、１１１０のうちのいずれかとともに使用し得る。標準化された補剛材およびパッケージ基板のサイズを使用することにより、さまざまなチップパッケージアセンブリを、より速く低コストで製造することができる。
図１４は、改良された補剛材を有するチップパッケージアセンブリ１００を形成する方法１４００の一例のブロック図である。この補剛材は、上記補剛材のうちのいずれか、またはその他適切な補剛材であってもよい。この方法１４００は、ブロック１４０２において、パッケージ基板１２２等の基板上の表面部品を配置すべきパッド位置に表面実装ペーストを印刷することから始まる。表面実装ペーストは、スクリーン印刷、インクジェット印刷、またはその他適切なプロセスを用いて印刷し得る。
ブロック１４０４において、ダイオード、キャパシタ、抵抗器等の表面部品を、表面実装ペーストに載置する。ブロック１４０６において、第１のリフロープロセスを実行してはんだをリフローすることにより表面部品の部品リードをパッケージ基板１２２上のパッドに電気的に接続する。第１のリフロープロセスは、コンベアオーブンにおいて、またはその他適切な技術を用いて実行し得る。ブロック１４０８において、パッケージ基板１２２上に形成したはんだバンプをコイニング（coining）する。そうすると、パッケージバンプ１２０がコイニング面に形成される。
ブロック１４１０において、補剛材をパッケージ基板１２２に装着する。上述のように、補剛材は、パッケージ基板１２２の側壁１０６と上面１０２および底面１０４のうちの少なくとも一方とに、エポキシまたはその他適切な接着剤を用いて装着してもよい。ブロック１４１２において、ＩＣダイ１１４等のＩＣチップをパッケージ基板１２２に装着する。ＩＣダイ１１４は、パッケージ基板１２２に直接装着してもよく、または、ＩＣダイ１１４が既に装着されているインターポーザ１１２をパッケージ基板１２２に装着してもよい。補剛材が既にパッケージ基板１２２に装着されているので、パッケージ基板１２２は、ブロック１４１２におけるチップ装着プロセス中に反りおよび／または屈曲が発生し難い。
ブロック１４１４において、第２のリフロープロセスを実行してパッケージバンプ１２０内のはんだをリフローすることによりＩＣダイ１１４をパッケージ基板１２２に電気的に接続する。第２のリフロープロセスは、コンベヤオーブンにおいて、またはその他適切な技術を用いて実行し得る。補剛材が既にパッケージ基板１２２に装着されているので、パッケージ基板１２２は、ブロック１４１４において実行される第２のリフロー中に熱膨張による反りおよび／または屈曲が発生し難い。
ブロック１４１６において、アンダーモールド（undermolding）１４４等のアンダーフィルをパッケージ基板１２２とインターポーザ１１２との間に供給する。ＩＣダイ１１４をパッケージ基板１２２に直接実装する場合、アンダーフィルはＩＣダイ１１４とパッケージ基板１２２との間に直接供給すればよい。任意で蓋１５０を使用する場合、蓋１５０をＩＣダイ１１４の上に配置しブロック１４１６においてアンダーフィルプロセスが終了した後に補剛材に結合すればよい。
ブロック１４１８において、はんだボール１３４を、ＩＣダイ１１４の反対側であるパッケージ基板１２２の側に装着する。ブロック１４１８において実行するはんだボール装着プロセス中、パッケージ基板１２２は反りおよび／または屈曲が生じ難い。
ブロック１４２０において、第３のリフロープロセスを実行してはんだボール１３４内のはんだをリフローすることにより、パッケージ基板１２２をＰＣＢ１３６に電気的に接続する。第３のリフロープロセスは、コンベアオーブンにおいて、またはその他適切な技術を用いて実行し得る。補剛材が既にパッケージ基板１２２に装着されているので、パッケージ基板１２２は、ブロック１４２０において実行される第３のリフロー中に熱膨張による反りおよび／または屈曲が発生し難い。
図１５は、改良された補剛材を有するチップパッケージアセンブリ１００を形成する方法の別の例１５００のブロック図である。この補剛材は、上記補剛材のうちのいずれか、またはその他適切な補剛材であってもよい。この方法１５００は、ブロック１４１０において、補剛材をパッケージ基板１２２に装着することから始まる。上述のように、補剛材は、エポキシまたはその他適切な接着材を用いて、パッケージ基板１２２の側壁１０６と上面１０２および底面１０４のうちの少なくとも一方とに装着してもよい。
ブロック１４０２において、パッケージ基板１２２等の基板上の表面部品を配置すべきパッド位置に表面実装ペーストを印刷する。表面実装ペーストは、スクリーン印刷、インクジェット印刷、またはその他適切なプロセスを用いて印刷し得る。ブロック１４０４において、ダイオード、キャパシタ、抵抗器等の表面部品を、表面実装ペーストに装着する。
ブロック１４１２において、ＩＣダイ１１４等のＩＣチップをパッケージ基板１２２に装着する。ＩＣダイ１１４は、パッケージ基板１２２に直接装着してもよく、または、ＩＣダイ１１４が既に装着されているインターポーザ１１２をパッケージ基板１２２に装着してもよい。補剛材が既にパッケージ基板１２２に装着されているので、パッケージ基板１２２は、ブロック１４１２におけるチップ装着プロセス中に反りおよび／または屈曲が発生し難い。
ブロック１４１４において、リフロープロセスを実行してパッケージバンプ１２０内のはんだをリフローすることによりＩＣダイ１１４をパッケージ基板１２２に電気的に接続する。リフロープロセスは、コンベヤオーブンにおいて、またはその他適切な技術を用いて実行し得る。補剛材が既にパッケージ基板１２２に装着されているので、パッケージ基板１２２は、ブロック１４１４において実行されるリフロープロセス中に熱膨張による反りおよび／または屈曲が発生し難い。
ブロック１４１６において、アンダーモールド１４４等のアンダーフィルをパッケージ基板１２２とインターポーザ１１２との間に供給する。ＩＣダイ１１４をパッケージ基板１２２に直接実装する場合、アンダーフィルはＩＣダイ１１４とパッケージ基板１２２との間に直接供給すればよい。任意で蓋１５０を使用する場合、蓋１５０をＩＣダイ１１４の上に配置しブロック１４１６においてアンダーフィルプロセスが終了した後に補剛材に結合すればよい。
ブロック１４１８において、はんだボール１３４を、ＩＣダイ１１４の反対側であるパッケージ基板１２２の側に装着する。補剛材が既にパッケージ基板１２２に装着されているので、ブロック１４１８において実行するはんだボール装着プロセス中、パッケージ基板１２２は反りおよび／または屈曲が生じ難い。
ブロック１４２０において、別のリフロープロセスを実行してはんだボール１３４内のはんだをリフローすることにより、パッケージ基板１２２をＰＣＢ１３６に電気的に接続する。ブロック１４２０において実行するリフロープロセスは、コンベアオーブンにおいて、またはその他適切な技術を用いて実行し得る。補剛材が既にパッケージ基板１２２に装着されているので、パッケージ基板１２２は、ブロック１４２０において実行されるリフロープロセス中に熱膨張による反りおよび／または屈曲が発生し難い。
方法１４００、１５００の１つの利点は、ブロック１４１０における補剛材装着がブロック１４１２におけるチップ装着よりも前に行なわれる点である。従来の製造プロセスを実施するときこの順序は逆である。チップよりも前に補剛材を装着することにより、その後のはんだリフローにおいて生じ得る反りが減じられる。よって、方法１４００、１５００は、チップ装着リフロー中、基板を平坦に保つことで、適切なＣ４接合形成を確実なものにする。加えて、より平らなチップパッケージアセンブリ１００は、従来通りに製造されたチップパッケージと比較すると、Ｃ４はんだ接合に対する応力が小さいので、リフロー後のはんだ接合欠陥の発生の防止に役立つ。
このように、補剛材を利用して面外変形に対するパッケージ基板の耐性を改善するチップパッケージアセンブリおよびその製造方法について説明してきた。上記実装例は好都合に以下の利点のうちの１つ以上を提供する。これらの利点は、特に、下側のパッケージの輪郭を保ちつつ反りの制御を向上すること、ＢＧＡはんだボール高さ潰れの制御、カスタマイズ可能なアダプタの使用による補剛材の標準化、チップ装着リフローにおける反りの制御の向上のために補剛材を予め装着すること、パッケージ製造中のクランプのための表面積を増大するより大きな補剛材、取扱いおよび加工中におけるパッケージ基板の縁部の保護、および、ＢＧＡはんだボールを機械的損傷から保護すること、である。
これまでの説明は本発明の実施形態に向けられているが、本発明のその他およびさらに他の実施形態は、その基本的な範囲から逸脱することなく考案することができ、本発明の範囲は以下の請求項によって決まる。

Claims (14)

  1. チップパッケージアセンブリであって、
    側壁によって結合された第１の面と第２の面とを有するパッケージ基板と、
    前記パッケージ基板の前記第１の面上に配置された少なくとも１つの集積回路（ＩＣ）ダイと、
    前記パッケージ基板の前記側壁の外側に配置され前記側壁に接合された第１の面を有する補剛材とを備え、前記補剛材は、前記パッケージ基板の前記第１の面および前記第２の面のうちの少なくとも一方に接合された第２の面と、前記補剛材の前記第１の面に対向すするとともに平行な第３の面とを有し、前記補剛材は前記ＩＣダイを囲んでおり、
    前記補剛材とは別個の、前記補剛材に結合された少なくとも１つの装着面を含むアダプタを備え、
    前記アダプタは、前記補剛材の前記第３の面に揃えられた外壁を含む、チップパッケージアセンブリ。
  2. 前記補剛材は、前記パッケージ基板の前記側壁と前記第１の面とに接合されている、または、前記補剛材は前記パッケージ基板の前記側壁と前記第２の面とに接合されている、請求項１に記載のチップパッケージアセンブリ。
  3. 前記補剛材は、前記パッケージ基板の前記第２の面よりも下に突出するスタンドオフ部分をさらに含む、請求項１に記載のチップパッケージアセンブリ。
  4. 前記パッケージ基板の前記第２の面に配置された複数のはんだボールをさらに備え、前記はんだボールは、前記パッケージ基板の前記第２の面から前記スタンドオフ部分を超える距離だけ延在している、請求項３に記載のチップパッケージアセンブリ。
  5. 前記アダプタに結合され前記ＩＣダイ全体にわたって延在する蓋をさらに備える、請求項１に記載のチップパッケージアセンブリ。
  6. 前記補剛材は前記パッケージ基板の前記第１の面と前記蓋とに接合されている、または、前記補剛材は前記パッケージ基板の前記第２の面と前記蓋とに接合されている、請求項５に記載のチップパッケージアセンブリ。
  7. 前記補剛材は、前記パッケージ基板の前記第２の面よりも下に突出するスタンドオフ部分をさらに含み、前記チップパッケージアセンブリは、前記パッケージ基板の前記第２の面に配置された複数のはんだボールをさらに備え、前記はんだボールは、前記パッケージ基板の前記第２の面から前記スタンドオフ部分を超える距離だけ延在している、請求項５に記載のチップパッケージアセンブリ。
  8. 前記補剛材の前記第２の面は、
    前記パッケージ基板の第１の角を覆う第１の部分と、
    前記パッケージ基板の第２の角を覆う第２の部分とをさらに含み、
    前記補剛材の前記第２の面は、前記第１の部分と前記第２の部分との間において連続していない、請求項１に記載のチップパッケージアセンブリ。
  9. 前記補剛材の前記第２の面は、前記パッケージ基板の前記第１の面または前記第２の面のうちの一部分のみを覆う、請求項１に記載のチップパッケージアセンブリ。
  10. 前記補剛材の前記第１の面は、前記パッケージ基板の前記側壁の一部分のみを覆う、請求項１に記載のチップパッケージアセンブリ。
  11. 前記補剛材は前記アダプタと前記パッケージ基板の前記第１の面とに接合されている、または、前記補剛材は前記アダプタと前記パッケージ基板の前記第２の面とに接合されている、請求項１に記載のチップパッケージアセンブリ。
  12. 前記補剛材は、前記パッケージ基板の前記第２の面よりも下に突出するスタンドオフ部分をさらに含み、前記チップパッケージアセンブリは、前記パッケージ基板の前記第２の面に配置された複数のはんだボールをさらに備え、前記はんだボールは、前記パッケージ基板の前記第２の面から前記スタンドオフ部分を超える距離だけ延在している、請求項１に記載のチップパッケージアセンブリ。
  13. 前記アダプタに結合され前記ＩＣダイ全体にわたって延在する蓋をさらに備える、請求項１に記載のチップパッケージアセンブリ。
  14. 前記補剛材は複数の別々の補剛材セグメントを含み、各セグメントは前記パッケージ基板の異なる部分に接合されている、請求項１に記載のチップパッケージアセンブリ。
JP2018535415A 2016-01-07 2016-10-26 改良された補剛材を有する積層シリコンパッケージアセンブリ Active JP6728363B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201614990560A 2016-01-07 2016-01-07
US14/990,560 2016-01-07
PCT/US2016/058788 WO2017119937A1 (en) 2016-01-07 2016-10-26 Stacked silicon package assembly having enhanced stiffener

Publications (2)

Publication Number Publication Date
JP2019501534A JP2019501534A (ja) 2019-01-17
JP6728363B2 true JP6728363B2 (ja) 2020-07-22

Family

ID=57286830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018535415A Active JP6728363B2 (ja) 2016-01-07 2016-10-26 改良された補剛材を有する積層シリコンパッケージアセンブリ

Country Status (6)

Country Link
US (1) US10840192B1 (ja)
EP (1) EP3357085A1 (ja)
JP (1) JP6728363B2 (ja)
KR (1) KR102542735B1 (ja)
CN (1) CN108431946B (ja)
WO (1) WO2017119937A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018204764A1 (de) * 2018-03-28 2019-10-02 Infineon Technologies Ag Halbleiter- packagesystem
US10764996B1 (en) 2018-06-19 2020-09-01 Xilinx, Inc. Chip package assembly with composite stiffener
KR20200113581A (ko) * 2019-03-26 2020-10-07 삼성전자주식회사 반도체 패키지
TWI768294B (zh) 2019-12-31 2022-06-21 力成科技股份有限公司 封裝結構及其製造方法
KR102596757B1 (ko) 2020-03-27 2023-11-02 삼성전자주식회사 스티프너를 갖는 반도체 패키지
US11721641B2 (en) * 2020-05-19 2023-08-08 Google Llc Weight optimized stiffener and sealing structure for direct liquid cooled modules
CN114513893A (zh) * 2020-11-16 2022-05-17 华为技术有限公司 一种加强结构及电子设备
US11830746B2 (en) * 2021-01-05 2023-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
US20220230969A1 (en) * 2021-01-15 2022-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
US20230063295A1 (en) * 2021-08-27 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure with stiffener ring having slant sidewall
US20230064277A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of chip package with reinforcing structures

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4092697A (en) 1976-12-06 1978-05-30 International Business Machines Corporation Heat transfer mechanism for integrated circuit package
US4265775A (en) 1979-08-16 1981-05-05 International Business Machines Corporation Non-bleeding thixotropic thermally conductive material
US5028984A (en) 1988-11-04 1991-07-02 International Business Machines Corporation Epoxy composition and use thereof
US5471027A (en) 1994-07-22 1995-11-28 International Business Machines Corporation Method for forming chip carrier with a single protective encapsulant
JP3004578B2 (ja) 1995-05-12 2000-01-31 財団法人工業技術研究院 熱放散増強のための多熱導伝路とパッケージ統合性及び信頼性向上のための縁の周りを囲むキャップからなる集積回路パッケージ
US5956576A (en) 1996-09-13 1999-09-21 International Business Machines Corporation Enhanced protection of semiconductors with dual surface seal
US6218730B1 (en) 1999-01-06 2001-04-17 International Business Machines Corporation Apparatus for controlling thermal interface gap distance
JP4214640B2 (ja) * 1999-11-02 2009-01-28 ソニー株式会社 多層プリント配線板
JP3900768B2 (ja) 2000-01-06 2007-04-04 三菱電機株式会社 パワーモジュール
JP3400427B2 (ja) * 2000-11-28 2003-04-28 株式会社東芝 電子部品ユニット及び電子部品ユニットを実装した印刷配線板装置
KR100394809B1 (ko) * 2001-08-09 2003-08-14 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP2003100924A (ja) * 2001-09-21 2003-04-04 Kyocera Corp 半導体装置
US6646356B1 (en) 2002-05-09 2003-11-11 Bae Systems, Information And Electronic Systems Integration Inc. Apparatus for providing mechanical support to a column grid array package
US6903271B2 (en) 2003-09-30 2005-06-07 Intel Corporation Electronic assembly with thermally separated support
JP2005159136A (ja) * 2003-11-27 2005-06-16 Nikon Corp Ｃｏｂ実装用の枠体、パッケージ実装用の枠体、及び半導体装置
JP2006196857A (ja) * 2004-12-16 2006-07-27 Murata Mfg Co Ltd ケース付き複合回路基板及びその製造方法
TWI257135B (en) * 2005-03-29 2006-06-21 Advanced Semiconductor Eng Thermally enhanced three dimension package and method for manufacturing the same
TWI311366B (en) * 2006-06-30 2009-06-21 Advanced Semiconductor Eng A flip-chip package structure with stiffener
TWI309879B (en) 2006-08-21 2009-05-11 Advanced Semiconductor Eng Reinforced package and the stiffener thereof
US7808100B2 (en) * 2008-04-21 2010-10-05 Infineon Technologies Ag Power semiconductor module with pressure element and method for fabricating a power semiconductor module with a pressure element
US20090321925A1 (en) * 2008-06-30 2009-12-31 Gealer Charles A Injection molded metal ic package stiffener and package-to-package interconnect frame
JP2010192653A (ja) * 2009-02-18 2010-09-02 Panasonic Corp 半導体装置
JP2011124413A (ja) * 2009-12-11 2011-06-23 Murata Mfg Co Ltd 電子部品モジュールの製造方法及び電子部品モジュール
US8679900B2 (en) * 2011-12-14 2014-03-25 Stats Chippac Ltd. Integrated circuit packaging system with heat conduction and method of manufacture thereof
US20140091461A1 (en) * 2012-09-30 2014-04-03 Yuci Shen Die cap for use with flip chip package
US20140167243A1 (en) 2012-12-13 2014-06-19 Yuci Shen Semiconductor packages using a chip constraint means
US10032696B2 (en) * 2012-12-21 2018-07-24 Nvidia Corporation Chip package using interposer substrate with through-silicon vias
US9978660B2 (en) * 2014-03-14 2018-05-22 Taiwan Semiconductor Manufacturing Company Package with embedded heat dissipation features

Also Published As

Publication number Publication date
WO2017119937A1 (en) 2017-07-13
CN108431946A (zh) 2018-08-21
US10840192B1 (en) 2020-11-17
EP3357085A1 (en) 2018-08-08
JP2019501534A (ja) 2019-01-17
KR20180100603A (ko) 2018-09-11
CN108431946B (zh) 2021-12-07
KR102542735B1 (ko) 2023-06-12

Similar Documents

Publication Publication Date Title
JP6728363B2 (ja) 改良された補剛材を有する積層シリコンパッケージアセンブリ
US10236229B2 (en) Stacked silicon package assembly having conformal lid
US7679178B2 (en) Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof
US20100109138A1 (en) Wafer-level chip-on-chip package, package on package, and methods of manufacturing the same
JP2005045251A (ja) スタック半導体チップｂｇａパッケージ及びその製造方法
US11869829B2 (en) Semiconductor device with through-mold via
TW201810566A (zh) 半導體裝置之製造方法
KR20020061812A (ko) 볼 그리드 어레이형 멀티 칩 패키지와 적층 패키지
US7660130B2 (en) Semiconductor device
JP2006156797A (ja) 半導体装置
KR101450761B1 (ko) 반도체 패키지, 적층형 반도체 패키지 및 반도체 패키지의 제조방법
US8796834B2 (en) Stack type semiconductor package
JP5547703B2 (ja) 半導体装置の製造方法
US20110304038A1 (en) Semiconductor chip designed to dissipate heat effectively, semiconductor package including the same, and stack package using the same
TWI676266B (zh) 半導體裝置及其製造方法
US8519522B2 (en) Semiconductor package
TWI423405B (zh) 具載板之封裝結構
TW201330220A (zh) 具凹槽之封裝結構及其製造方法
KR20160112345A (ko) 반도체 칩
KR20080067891A (ko) 멀티 칩 패키지
JP2007067234A (ja) 半導体装置及びその製造方法
KR20080074654A (ko) 적층 반도체 패키지
CN112447690B (zh) 天线置顶的半导体封装结构
US20200381400A1 (en) Semiconductor package and semiconductor device including the same
KR20150056406A (ko) 반도체 플립칩 패키지

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A529

Effective date: 20180905

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191024

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20191024

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20191106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200701

R150 Certificate of patent or registration of utility model

Ref document number: 6728363

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250