JP4214640B2 - 多層プリント配線板 - Google Patents

多層プリント配線板 Download PDF

Info

Publication number
JP4214640B2
JP4214640B2 JP31273099A JP31273099A JP4214640B2 JP 4214640 B2 JP4214640 B2 JP 4214640B2 JP 31273099 A JP31273099 A JP 31273099A JP 31273099 A JP31273099 A JP 31273099A JP 4214640 B2 JP4214640 B2 JP 4214640B2
Authority
JP
Japan
Prior art keywords
wiring board
wiring
pieces
multilayer printed
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31273099A
Other languages
English (en)
Other versions
JP2001135937A (ja
Inventor
敏彦 小池
芳邦 谷口
忠良 池野
康夫 久世
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP31273099A priority Critical patent/JP4214640B2/ja
Publication of JP2001135937A publication Critical patent/JP2001135937A/ja
Application granted granted Critical
Publication of JP4214640B2 publication Critical patent/JP4214640B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、電子部品を高密度実装するために3個以上の配線板を積層した多層プリント配線板に関するものである。
【0002】
【従来の技術】
近年、電子機器(特に携帯用電子機器)の小型化、薄型化に伴って、半導体デバイス、抵抗、コンデンサ等の電子部品のプリント配線板への実装密度が非常に高くなってきている。
【0003】
従来の表面実装技術(SMT)では、電子部品の小型化や電子部品間のギャップ縮小によって実装密度を上げてきた。例えば、LSI(大規模集積回路)を例に取ると、QFP(クワッドフラットパッケージ)であったLSIをBGA(ボールグリッドアレイ)若しくはCSP(チップサイズパッケージ)にしたり、或いはベアチップ実装する等していた。これにより、同程度の性能、機能等を有するLSI等の実装面積を縮小し、同じ回路規模を持つプリント配線板の小型化が図られていた。
【0004】
ところが、これらは同一平面上の実装面積を問題とした二次元実装であるため、実装面積はあくまでもプリント配線板の表面の面積のみであった。そのため、更なる小型化を図るには、プリント配線板上に他のプリント配線板を積層する三次元実装に移行する必要がある。
【0005】
このような三次元実装を可能とした多層プリント配線板としては、例えば、図10A〜Fに示すようなものが知られている。この図10A〜Fは、LSIを収納した多層プリント配線板1を製造する工程を示すものである。多層プリント配線板1は、四角形をなす3枚の配線板からなる下部配線板2と、四角形の枠体からなる中部配線板3と、四角形の上部配線板4と、電子部品であるLSI5等を備えている。
【0006】
図10Aに示すように、下部配線板2は、3枚の配線板を上下に重ね合わせることにより一体に形成されている。各配線板には所定形状の配線パターンがそれぞれ設けられており、それらの配線パターンは各配線板を貫通するスルーホール6aによって電気的に接続されている。下部配線板2の最上層の配線板の上面には、LSI5が実装される配線パターン7が設けられている。この下部配線板2の上面に、図10Bに示すように、中部配線板3が積層されている。
【0007】
中部配線板3は、配線パターン7の中央部を露出させる開口部8を有し、この開口部8内に、図10Cに示すように、配線パターン7の所定位置に装着されたLSI5が挿入されている。この中部配線板3には多数の層間スルーホール6bが設けられており、また、開口部8には、図10Dに示すように、封止樹脂9が埋め込まれている。この中部配線板3の上面に、図10Eに示すように、上部配線板4が積層されている。
【0008】
上部配線板4には、所定形状の配線パターン10が設けられている。この配線パターン10の所定位置には、図10Fに示すように、LSI5aや抵抗5bその他の電子部品が表面実装されている。この上部配線板4には多数の層間スルーホール6cが設けられており、これらの層間スルーホール6cが中部配線板3の層間スルーホール6bを介して下部配線板2の層間スルーホール6aと電気的に接続されている。
【0009】
【発明が解決しようとする課題】
しかしながら、このような従来の多層プリント配線板1においては、中部配線板3に開口部8を設けてこの開口部8内に下部配線板2の上面に実装されたLSI5を収納し、この開口部8を樹脂9で埋め込んだ後、開口部8を閉鎖するように上部配線板4を取り付ける構成となっていた。そのため、開口部8内に充填される樹脂9の量が多いと、余分な樹脂9が下部配線板2と中部配線板3との間や中部配線板3と上部配線板4との間に入り込み、層間スルーホール6aと層間スルーホール6bとの間又は層間スルーホール6bと層間スルーホール6cとの間を引き剥がし、接触不良を引き起こすおそれがあるという課題があった。
【0010】
一方、中部配線板3の開口部8を樹脂9で埋めない場合には、上部配線板4に電子部品5a,5bを表面実装する際に、半田を溶かす熱によって上部配線板4が加熱され、その熱で開口部8内に密封された空気が膨張する。また、実装後に上部配線板4の熱が下がると、開口部8内に密封された空気が収縮する。このような温度変化が上部配線板4に加えられると、上部配線板4と中部配線板3との接合部にストレスが発生する。このストレスによって接合部に剥離が生じると、同じく層間スルーホール6aと層間スルーホール6bとの間又は層間スルーホール6bと層間スルーホール6cとの間が引き剥がされ、接触不良を引き起こすおそれがある。
【0011】
本発明は、このような従来の課題に鑑みてなされたものであり、中部配線板を複数個の配線片で構成し、この複数個の配線片を枠状に組み合わせることにより、上部配線板等に余分なストレスが加えられないようにして接触不良等の不具合の発生を防止し、上記課題を解決することを目的としている。
【0012】
【課題を解決するための手段】
上述したような課題等を解決し、上記目的を達成するために、本出願は、電子部品が装着される下部配線板と、この下部配線板上に積層されると共に電子部品が挿入される開口部を設けた中部配線板と、この中部配線板上に積層されると共に開口部を閉鎖する上部配線板と、開口部に充填された封止樹脂と、を備え、中部配線板は、複数個の配線片からなり、この複数個の配線片を枠状に組み合わせて中部配線板を構成したものである。
【0015】
また、本出願は、中部配線板の複数個の配線片は、少なくとも1箇所において隣合う配線片間に隙間を形成するように配置したものである。
【0016】
上述のように構成したことにより、本発明では、複数個の配線片を枠状に組み合わせて中部配線板を構成し、この中部配線板の開口部内に封止樹脂を充填することにより、中部配線板の材料取りの無駄を少なくしてコストダウンを図ることができると共に、電子部品に水分が付着するのを防止することができ、また、組立時の作業性を向上することができる。
【0019】
本発明では、隣合う配線片の少なくとも1箇所に隙間を設けて複数個の配線片を配置し、この隙間から空気を流通させることにより、内外の温度変化によって上部配線板に無理な力が加えられるのを防止し、上部配線板の剥離や電気的接触不良の発生を防ぐことができる。
【0020】
【発明の実施の形態】
以下、本発明の実施の形態を添付図面を参照して説明する。図1〜図9は本発明の実施例を示すもので、図1〜図4は本発明に係る多層プリント配線板の第1の実施例の製造工程を説明する斜視図、図5は同じく分解状態の断面図、図6は同じく組立状態の断面図、図7は本発明の多層プリント配線板の第1の実施例に係る配線片を示す斜視図、図8は本発明に係る多層プリント配線板の第2の実施例を示す斜視図、図9は本発明に係る多層プリント配線板の第3の実施例を示す斜視図である。
【0021】
図1〜図6に示すように、第1の実施例に係る多層プリント配線板11は、下部配線板12と中部配線板13と上部配線板14とを備えている。下部配線板12は、四角形をなす3枚の配線片12a,12b,12cを厚み方向に重ね合わせた積層構造となっている。3枚の配線片12a,12b,12cは、主として合成樹脂によって板状に形成したものが使用されるが、必要に応じてセラミックスその他の基板材料を使用することもできる。
【0022】
これらの配線片12a,12b,12cの上面又は下面或いは上下両面には、必要に応じて所定の配線パターンが設けられている。図5及び図6においては、下部配線板12の下層の配線片12aの下面に設けた配線パターン15aと、上層の配線片12cの上面に設けた配線パターン15bとが図示されている。この下部配線板12は、3枚の配線片12a,12b,12cを積層した状態で加圧接着する等の固着手段により接合されて一体的に構成されている。更に、下部配線板12の四辺及び中央部には、3枚の配線片12a,12b,12cを積層方向に貫通する層間スルーホール16aが多数個設けられている。各層間スルーホール16aの内面には銅等の導電性金属がメッキ処理されて筒状に付着されており、この層間スルーホール16aを介して上下の配線パターン15a,15bが電気的に接続されている。
【0023】
中部配線板13は、図1及び図2に示すように、L字状に形成された2個の配線片13a,13bの組み合わせによって構成されている。2個の配線片13a,13bは、互いの凹側を対向させて全体として四角形の枠体を形成するように配置され、この状態で下部配線板12の上層の配線片12cの上面に載置されている。2個の配線片13a,13bの両端の先端部間には、それぞれ適宜な大きさの隙間17,17が設定されている。更に、各配線片13a,13bには、厚み方向に貫通する層間スルーホール16bが多数個設けられている。各層間スルーホール16bの内面には銅等の導電性金属がメッキ処理されて筒状に付着されており、この層間スルーホール16bによって上下面間の導通が確保されている。
【0024】
このような配線片13a,13bは、例えば、図7に示すように配置することにより、材料取りの無駄を少なくして効率良く製造することができ、これにより、コストダウンを図ることができる。多数の配線片13a,13bは、互いに平行に配置された一対のコーナー部材19,19によって連結支持されている。隣合う配線片13a,13bは、互いに山形に重ね合わせるように配置されており、両端の先端部から側方に突出したゲート部19a,19aによって各配線片13a,13bが一対のコーナー部材19,19に連結されている。これら配線片13a,13bの材質としては合成樹脂が好適であるが、必要に応じてセラミックスその他の材料を適用することができる。
【0025】
図2に示すように、2個の配線片13a,13bで囲まれた開口部18内には、電子部品の一具体例を示すLSI(大規模集積回路)20が収納されている。このLSI20は、下部配線板12の上層の配線片12cに設けた上面配線パターン15bの中央部に実装され、例えば、はんだボールを電極として電気的に接続されている。この中部配線板13の上に上部配線板14が載置され、例えば、加圧接着等の固着手段により接合されている。
【0026】
上部配線板14は、主として合成樹脂によって四角形の板状に形成したものが使用されるが、必要に応じてセラミックスその他の基板材料を使用することもできる。上部配線板14の上面又は下面或いは上下両面には、必要に応じて所定の配線パターンが設けられている。図5及び図6においては、上部配線板14の下面には下面配線パターン21aが設けられ、上面には上面配線パターン21bが設けられている。更に、上部配線板14には、厚み方向に貫通する層間スルーホール16cが多数個設けられている。各層間スルーホール16cの内面には銅等の導電性金属がメッキ処理されて筒状に付着されており、この層間スルーホール16cを介して上下の配線パターン21a,21bが電気的に接続されている。
【0027】
図6に示すように、下部配線板12のスルーホール16aと中部配線板13のスルーホール16bと上部配線板14のスルーホール16cとは、何箇所かにおいて上下方向へ重なり合うように設けられており、これにより、上中下3枚の配線板12,13,14を共通に貫通する貫通スルーホール16が複数箇所に設けられている。この貫通スルーホール16により、下部配線板12の上下の配線パターン15a,15bと上部配線板14の上下の配線パターン21a,21bとが電気的に接続されている。
【0028】
また、上部配線板14に設けた上面配線パターン21bには、開口部18内に収納されたLSI20とは異なる他のLSI22や、電子部品の他の実施例を示す抵抗23、コンデンサ等が実装され、例えば、はんだボールを電極として電気的に接続されている。
【0029】
このような構成を有する多層プリント配線板11は、例えば、次のようにして組み立てることができる。まず、予め所定の配線パターンが設けられた3枚の配線片12a〜12cを積層し、下部配線板12を形成する。この際、図5に示すように、積層された3枚の配線片12a〜12cには、その厚み方向に貫通する穴を設け、その穴の内面に銅メッキを施して層間スルーホール16aを形成する。
【0030】
次に、図1に示すように、下部配線板12に中部配線板13を積層する。これは、下部配線板12の上層の配線片12cの上面に、L字状に形成された2個の配線片13a,13bを、互いの角部を対角線方向に配置してそれぞれの凹側を対向させる。このとき、2個の配線片13a,13bの先端部間には、それぞれ隙間17を設定する。これにより、各配線片13a,13bに設けた層間スルーホール16bが、下部配線板12に設けた対応する層間スルーホール16aに一致される。この状態で、接着剤による接着或いは加圧接着等の接合手段によって各配線片13a,13bを下部配線板12に固定する。
【0031】
次に、図2に示すように、中部配線板13によって囲まれた開口部18内にLSI20(必要によりその他の電子部品を含む)を収納し、開口部18内に現れた配線パターン15bの所定位置にLSI20を実装する。その後、図3に示すように、LSI20が実装された開口部18内に、例えば、エポキシ樹脂等の封止樹脂25を充填する。これにより、LSI20の表面に水分が付着するのを防止し、この水分の付着によるLSI20の特性の劣化を防止することができる。
【0032】
次に、図3に示すように、中部配線板13の上に上部配線板14を積層し、この上部配線板14を中部配線板13に加圧接着等の接合手段によって接合する。この場合、中部配線板13で囲まれた開口部18に蓋をするように上部配線板14を組み立てると、開口部18内に充填された封止樹脂25の余分な部分が両サイドの隙間17内に入り込み、その余分な封止樹脂25が中部配線板13と上部配線板14との重ね合せ部分に入り込むのを抑制することができる。その結果、余分な封止樹脂が中部配線板13との接合部に入り込んで上部配線板14を持ち上げることによる電気的接触不良等の不具合の発生を防止することができる。
【0033】
これに対して、中部配線板13に隙間17を設けない従来の多層プリント配線板においては、封止樹脂25の充填量が多すぎても少なすぎても問題を生じるため、正確な量の封止樹脂25を充填するのが困難であった。即ち、開口部18内に充填される封止樹脂25の量が多すぎると、開口部18からはみ出した封止樹脂25が中部配線板13と上部配線板14との接合部に入り込み、上部配線板14を持ち上げて層間スルーホール16cを中部配線板13の層間スルーホール16bから離反させる。これにより、貫通スルーホール16が途中で切断され、上部配線板14の配線パターン21a,21bと下部配線板12の配線パターン15a,15bとの間に電気的な接触不良が生じることがあった。
【0034】
一方、開口部18内に充填される封止樹脂25の量が少なすぎると、開口部18内に空洞部分ができて空気が溜り、この空気中に含まれている水分が配線パターンに接触して腐食させることがある。また、封止樹脂25で開口部18を埋めない場合、例えば、上部配線板14にLSI22等の電子部品を実装する工程において、はんだを溶かすための熱によって開口部18内の空気や水分が膨張し、この膨張力によって上部配線板14に剥離を生じることもある。更に、実装後に空気や水分が冷却されると、空気等が収縮して同様のストレスが上部配線板14に与えられ、同じく電気的な接触不良を生じることがある。従って、上述したように本願発明によれば、このような従来の問題点を解決することができる。
【0035】
次に、上部配線板14の上面配線パターン21bに、LSI22、抵抗23、コンデンサ等の電子部品を所定位置に実装し、例えば、はんだボールを電極として電気的に接続する。これにより、多層プリント配線板11の組立作業が完了する。
【0036】
図8は、この発明に係る多層プリント配線板の第2の実施例を示すものである。この多層プリント配線板31は、中部配線板33を4個の配線片33a〜33dで構成したものである。4個の配線片33a〜33dは同一のものであって、一種類4個の配線片33a〜33dの組み合わせによって中部配線板33が構成されている。各配線片33a〜33dはI字状をなしており、その長手方向に沿って複数の層間スルーホール16bが設けられている。4個の配線片33a〜33dは、全体として枡型を構成するよう隣合う配線片間において直角方向に延在するように配置されている。そして、隣合う配線片間において所定間隔の隙間17を設け、この隙間17によって開口部18が外部に連通されている。
【0037】
他の構成は、上述した第1の実施例に係る多層プリント配線板11と同様である。このような構成を有する多層プリント配線板31によっても、多層プリント配線板11と同様の効果を得ることができる。
【0038】
図9は、この発明に係る多層プリント配線板の第3の実施例を示すものである。この多層プリント配線板41は、中部配線板43を二種類4個の配線片43a〜43dで構成したものである。二の種類は長さの長短によって分けられており、寸法の長い2個の配線片43a,43bと寸法の短い2個の配線片43c,43dとの組み合わせによって中部配線板43が構成されている。各配線片43a〜43dはI字状をなしており、その長手方向に沿って複数の層間スルーホール16bが設けられている。
【0039】
4個の配線片43a〜43dは、二の種類の配線片を交互に配置して全体として枡型を構成している。そして、隣合う配線片間において所定間隔の隙間17を設け、この隙間17によって開口部18が外部に連通されている。他の構成は、上述した第1の実施例に係る多層プリント配線板11と同様である。このような構成を有する多層プリント配線板41によっても、多層プリント配線板11と同様の効果を得ることができる。
【0040】
以上説明したが、本発明は上記実施の例に限定されるものではなく、例えば、上記実施例においては下部配線板12に中部配線板13を積層した後、LSI20を配線パターン15bに実装する例について説明したが、LSI20を先に実装してから中部配線板13を下部配線板12に積層する手順とすることもできる。更に、上記実施例では、LSI20をフリップチップ実装した例について説明したが、リード線やワイヤボンディングを用いて実装することができることは勿論である。更に又、上部配線板14の下面にLSI等の電子部品を実装する構成とすることもできる。
【0041】
また、上記実施例においては、各配線板12〜14の上面及び下面を層間スルーホール16a〜16cにより接続して上下両面間の導通を図る構成とした例について説明したが、細い針状の導電部材で上下両面間の導通を図る構成とすることもできる。例えば、中部配線板をエラストマで形成すると共に、このエラストマ内に多数の針状導電部材を垂直に埋設することによって実現することができる。更に、上記実施例では、中部配線板を2個又は4個の配線片で構成した例について説明したが、配線片は3個であってもよく、また、5個以上の配線片の組み合わせによって中部配線板13を構成することもできる。このように、本発明は、その趣旨を逸脱しない範囲で種々変更できるものである。
【0042】
【発明の効果】
以上説明したように、本発明によれば、複数個の配線片を枠状に組み合わせて中部配線板を構成し、この中部配線板の開口部内に封止樹脂を充填するようにしたため、中部配線板の材料取りの無駄を少なくしてコストダウンを図ることができると共に、電子部品に水分が付着するのを防止することができ、また、組立時の作業性を向上することができるという効果を得ることができる。
【0045】
本発明によれば、隣合う配線片の少なくとも1箇所に隙間を設けて複数個の配線片を配置し、この隙間から空気を流通させる構成としたため、内外の温度変化によって上部配線板に無理な力が加えられるのを防止し、上部配線板の剥離や電気的接触不良の発生を防ぐことができるという効果を得ることができる。
【図面の簡単な説明】
【図1】本発明に係る多層プリント配線板の第1の実施例の製造工程を説明するもので、下部配線板に中部配線板を積層した状態を示す斜視図である。
【図2】本発明に係る多層プリント配線板の第1の実施例の製造工程を説明するもので、下部配線板の上面配線パターンに電子部品を実装した状態を示す斜視図である。
【図3】本発明に係る多層プリント配線板の第1の実施例の製造工程を説明するもので、中部配線板の開口部内に樹脂を充填した後、中部配線板に上部配線板を積層した状態を示す一部を断面した斜視図である。
【図4】本発明に係る多層プリント配線板の第1の実施例の製造工程を説明するもので、上部配線板に電子部品を実装した後の組立完了状態を示す斜視図である。
【図5】本発明に係る多層プリント配線板の第1の実施例を示すもので、分解した状態の断面図である。
【図6】本発明に係る多層プリント配線板の第1の実施例を示すもので、組立完了状態の断面図である。
【図7】本発明の多層プリント配線板の第1の実施例に係る配線片の製造状態を示す斜視図である。
【図8】本発明に係る多層プリント配線板の第2の実施例を示すもので、上部配線板を中部配線板に組み立てる状態を示す斜視図である。
【図9】本発明に係る多層プリント配線板の第3の実施例を示すもので、上部配線板を中部配線板に組み立てる状態を示す斜視図である。
【図10】従来の多層プリント配線板の製造工程を説明する説明図である。
【符号の説明】
11,31,41 多層プリント配線板、 12 下部配線板、 12a,12b,12c 配線片、 13,33,43 中部配線板、 13a,13b,33a〜33d,43a〜43d 配線片、 15a,15b,21a,21b配線パターン、 16,16a〜16c スルーホール、 17 隙間、 18 開口部、 20,22 LSI(電子部品)、 25樹脂

Claims (2)

  1. 電子部品が装着される下部配線板と、
    上記下部配線板上に積層されると共に上記電子部品が挿入される開口部を設けた中部配線板と、
    上記中部配線板上に積層されると共に上記開口部を閉鎖する上部配線板と
    上記開口部に充填された封止樹脂と、を備え、
    上記中部配線板は、複数個の配線片からなり、この複数個の配線片を枠状に組み合わせて中部配線板を構成した
    多層プリント配線板。
  2. 上記中部配線板の複数個の配線片は、少なくとも1箇所において隣合う配線片間に隙間を形成するように配置した
    請求項1記載の多層プリント配線板。
JP31273099A 1999-11-02 1999-11-02 多層プリント配線板 Expired - Fee Related JP4214640B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31273099A JP4214640B2 (ja) 1999-11-02 1999-11-02 多層プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31273099A JP4214640B2 (ja) 1999-11-02 1999-11-02 多層プリント配線板

Publications (2)

Publication Number Publication Date
JP2001135937A JP2001135937A (ja) 2001-05-18
JP4214640B2 true JP4214640B2 (ja) 2009-01-28

Family

ID=18032742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31273099A Expired - Fee Related JP4214640B2 (ja) 1999-11-02 1999-11-02 多層プリント配線板

Country Status (1)

Country Link
JP (1) JP4214640B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100006332A1 (en) * 2007-02-09 2010-01-14 Panasonic Corporation Circuit board, laminating circuit board and electronic apparatus
JP6728363B2 (ja) 2016-01-07 2020-07-22 ザイリンクス インコーポレイテッドXilinx Incorporated 改良された補剛材を有する積層シリコンパッケージアセンブリ

Also Published As

Publication number Publication date
JP2001135937A (ja) 2001-05-18

Similar Documents

Publication Publication Date Title
KR100231276B1 (ko) 반도체패키지의 구조 및 제조방법
JP4830120B2 (ja) 電子パッケージ及びその製造方法
JP2008098273A (ja) 複合部品
JP4214640B2 (ja) 多層プリント配線板
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
JP2715934B2 (ja) 多層印刷配線基板装置及びその製造方法
JPS6110299A (ja) 集積回路実装構造
JP4013339B2 (ja) バンプを有する電子部品の製造方法
JP3450477B2 (ja) 半導体装置及びその製造方法
JP2001291792A (ja) 半導体装置
JPH10313170A (ja) 配線基板
JP2001135936A (ja) 多層プリント配線板
JP2001358445A (ja) 電子部品の実装構造
JPH09266266A (ja) 半導体装置およびその製造方法並びに半導体装置のキャップ
JPH11163489A (ja) 電子部品の実装構造
KR100243023B1 (ko) 반도체 패키지와 그 제조방법 및 그 적층방법
JPH0734511B2 (ja) 多層基板の電子部品実装構造及びその実装方法
JPH0722730A (ja) 複合電子部品
JPS58134450A (ja) 半導体装置およびその製造方法
JPH0230199B2 (ja) Fukugopurintohaisenbannoseizohoho
JP2500404B2 (ja) 回路基板の実装構造
JPH0314292A (ja) 高密度実装モジュールの製造方法
KR200316604Y1 (ko) 스택 패키지
JPH0669371A (ja) Pgaパッケージ
JP3405718B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080624

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081014

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081027

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees