CN108431946A - 具有加强件的堆叠的硅封装组件 - Google Patents

具有加强件的堆叠的硅封装组件 Download PDF

Info

Publication number
CN108431946A
CN108431946A CN201680077521.4A CN201680077521A CN108431946A CN 108431946 A CN108431946 A CN 108431946A CN 201680077521 A CN201680077521 A CN 201680077521A CN 108431946 A CN108431946 A CN 108431946A
Authority
CN
China
Prior art keywords
reinforcer
package substrate
chip encapsulation
encapsulation assembly
assembly according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680077521.4A
Other languages
English (en)
Other versions
CN108431946B (zh
Inventor
N·佐尼
S·S·洛
I·辛格
R·沙瓦里
G·哈里哈兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of CN108431946A publication Critical patent/CN108431946A/zh
Application granted granted Critical
Publication of CN108431946B publication Critical patent/CN108431946B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

公开了一种利用加强件(154、254、454、500、710、810、1110)来改善封装衬底(122)以防止出现离面变形的芯片封装组件(100、200、300、400)和用于制造该芯片封装组件的方法(1400)。在一个示例中，提供了一种芯片封装组件，其包括封装衬底、至少一个集成电路(IC)裸片(114)和加强件。封装衬底具有由侧壁(106)耦接的第一表面(102)和第二表面(104)。该至少一个IC裸片被设置在封装衬底的第一表面上。加强件被设置在该至少一个IC裸片的外部。加强件具有第一表面(160)，其被设置在封装衬底的侧壁的外侧并与侧壁结合。加强件具有第二表面(158、358)，其与封装衬底的第一和第二表面(102、104)中的至少一个相结合。

Description

具有加强件的堆叠的硅封装组件
技术领域
本申请的实施例主要涉及芯片封装组件，并尤其涉及包括被设置在封装衬底上的至少一个集成电路(IC)裸片和加强件的芯片封装组件，加强件使封装衬底加固而不会离面变形。
背景技术
电子设备，例如平板电脑、计算机、复印机、数码照相机、智能电话、控制系统和自动取款机等通常采用电子部件，所述电子部件利用芯片封装组件来获得改善的功能和更高的组件密度。传统的芯片封装方案通常利用封装衬底，并通常与硅通孔(TSV)中介层结合，以使多个集成电路(IC)裸片能够被安装到单个封装衬底上。IC裸片可以包括存储器、逻辑或其他IC器件。
对于常规芯片封装方案，封装衬底的离面变形可能成为问题。在许多情况下，利用加强件来加固封装衬底以防止出现离面变形。然而，特别是在较大的芯片封装组件中，加强件自身可能弯曲或扭曲，或甚至从封装衬底剥离，因此在制造和/或使用期间仍然会使不期望的翘曲和弯曲发生。封装衬底的这种翘曲和弯曲可导致焊接连接故障或对芯片封装组件的部件和器件造成其他损坏，这可能对设备性能和可靠性产生不利的影响。
因此，需要一种改进的芯片封装组件，特别是具有改进的加强件的芯片封装组件。
发明内容
提供了一种芯片封装组件及其制造方法，其利用加强件来改善封装衬底以防止离面变形。在一个示例中，提供了一种芯片封装组件，其包括封装衬底，至少一个集成电路(IC)裸片和加强件。封装衬底具有由侧壁耦接的第一表面和第二表面。至少一个IC裸片被设置在封装衬底的第一表面上。加强件被设置在至少一个IC裸片的外部。加强件具有第一表面，该第一表面被设置在封装衬底的侧壁的外侧并且与侧壁相结合。加强件具有第二表面，该第二表面被结合到封装衬底的第一表面和第二表面中的至少一个。
在一些实施例中，加强件被结合到封装衬底的侧壁和第一表面。
在一些实施例中，加强件被结合到封装衬底的侧壁和第二表面。
在一些实施例中，加强件还包括伸出到封装衬底的第二表面下方的支架部分。
在一些实施例中，芯片封装组件还包括被设置在封装衬底的第二表面上的多个焊球，焊球从封装衬底的第二表面延伸一段距离并越过支架部分。
在一些实施例中，芯片封装组件进一步包括被耦接到加强件并延伸横跨IC裸片的盖子。
在一些实施例中，加强件被结合到封装衬底的第一表面和盖子。
在一些实施例中，加强件被结合到封装衬底的第二表面和盖子。
在一些实施例中，加强件还包括伸出到封装衬底的第二表面下方的支架部分。
在一些实施例中，芯片封装组件还包括被设置在封装衬底的第二表面上的多个焊球，焊球从封装衬底的第二表面延伸一段距离并越过支架部分。
在一些实施例中，加强件的第二表面还包括覆盖封装衬底的第一角部的第一部分和覆盖封装衬底的第二角部的第二部分，其中加强件的第二表面在第一和第二部分之间不连续。
在一些实施例中，加强件的第二表面仅覆盖封装衬底的第一表面或第二表面的一部分。
在一些实施例中，加强件的第一表面仅覆盖封装衬底的侧壁的一部分。
在一些实施例中，芯片封装组件还包括被耦接到加强件的适配件。
在一些实施例中，加强件被结合到间隔件和封装衬底的第一表面。
在一些实施例中，加强件被结合到间隔件和封装衬底的第二表面。
在一些实施例中，加强件还包括伸出到封装衬底的第二表面下方的支架部分。
在一些实施例中，芯片封装组件还包括被设置在封装衬底的第二表面上的多个焊球，焊球从封装衬底的第二表面延伸一段距离并越过支架部分。
在一些实施例中，芯片封装组件还包括被耦接到间隔件并延伸横跨IC裸片的盖子。
在一些实施例中，加强件包括多个加强段，每个加强段被结合到封装件衬底的不同部分。
在另一个示例中，提供了一种用于制造芯片封装组件的方法，其包括在将一个或多个IC裸片附接到封装衬底之前将加强件附接到封装衬底。
附图说明
为了能够详细理解本发明的上述特征的方式，可以通过参考实施例来获得对上面简要总结的本申请的更具体描述，其中一些实施例在附图中示出。然而，要注意的是，附图仅示出了本申请的典型实施例，因此不被认为是对其范围的限制，因为本申请可以允许其他等效实施例。
图1-4是集成芯片封装组件的横截面示意图，其中每个集成芯片封装组件包括被设置在封装衬底上的至少一个集成电路(IC)裸片和加强件。
图5是可用于集成芯片封装组件(例如图1-4中的集成芯片封装组件)中的加强件的替代示例的局部截面图。
图6-8和11是可用于集成芯片封装组件(例如图1-4中的集成芯片封装组件)中的加强件的顶视图。
图9-10是分别沿着剖面线9--9和10--10截取的图8的加强件的截面图。
图12-13是可用于集成芯片封装组件(例如图1-4中的集成芯片封装组件)中的具有适配件的加强件的局部剖视图。
图14是用于形成具有改进的加强件的芯片封装组件的方法的一个示例的框图。
图15是用于形成具有改进的加强件的芯片封装组件的方法的另一示例的框图。
为了便于理解，在可能的情况下使用相同的附图标记来表示附图中共有的相同元件。可以预想，一个实施例的元件可以可有利地被并入其他实施例中。
具体实施方式
提供了利用改进的加强件的芯片封装组件及其制造方法。此处描述的芯片封装组件包括被设置在封装衬底上的至少一个集成电路(IC)裸片和加强件。加强件被配置为在制造和使用芯片封装组件期间增加封装衬底对离面变形的阻力。有利地，芯片封装组件的增强的刚度改进了可靠性和性能。在本文所述的各种示例中，可以实现一个或多个优点，包括在水平轴和垂直轴上同时加固封装衬底、更大的粘合剂附着区域以减少剥离、用于在表面安装的例如片式电容器的电路元件的更多空间、更薄的封装外形和球栅阵列(BGA)支架高度控制等优点。
现在看图1，图中示意性地示出了集成芯片封装组件100。芯片封装组件100包括至少一个或多个IC裸片114，其可选地通过硅通孔(TSV)中介层112被连接到封装衬底122。尽管在图1中示出了两个IC裸片114，但是IC裸片的数量可以是从1个到能够容纳在芯片封装组件100内的最多的个数。在一些实施例中，可以省略中介层112，从而一个或多个IC裸片114被直接连接到封装衬底122的顶表面102。加强件154以增强封装衬底122抵抗离面变形的阻力的方式被耦接到封装衬底122的至少一个侧壁106，正如下文所进一步讨论的那样。
中介层112，当存在时，包括用于将裸片114电连接到封装衬底122的电路的电路。中介层112的电路可以可选地包括晶体管和/或其他电路元件。封装凸块120，也被称为“C4凸块”，被用来提供中介层112的电路与封装衬底122的电路之间的电连接。封装衬底122的底表面104可以利用焊球134、引线键合或其他合适的技术安装并连接到印刷电路板(PCB)136的顶表面108上。底模(undermolding)144可以用于填充PCB 136和中介层112之间未被封装凸块120占据的空间。
IC裸片114被安装到中介层112的一个或多个表面，或者可替代地，在未利用中介层的实施方式中，被安装到封装衬底122。IC裸片114可以是可编程逻辑器件，例如现场可编程门阵列(FPGA)、存储器件、光学器件、处理器或其他IC逻辑结构。光学器件包括光电检测器、激光器、光源等。在图1所示的示例中，IC裸片114通过多个微凸块118被安装到中介层112的顶表面。微凸块118将每个IC裸片114的电路电连接到中介层112的电路。中介层112的电路将微凸块118连接到选择性封装凸块120，并因此将每个IC裸片114的选择性电路连接到封装衬底122，以在芯片封装组件100被安装到电子设备(未示出)内之后能够实现裸片114和PCB 136之间的通信。当可选中介层112不存在时，微凸块118将每个IC裸片114的选择性电路连接到封装衬底122，以使得裸片114能够与PCB 136通信。底模142可以用来填充裸片114与中介层112之间的未被微凸块118占用的空间。
可选的盖子150(以虚线示出)被设置在裸片114上。在一些实施方式中，盖子150可以由塑料材料或其他合适的材料制成。在其他实施例中，特别是在期望利用盖子150接收来自裸片114的热量的实施例中，盖子150可以由导热材料制成，例如铜、镀镍铜或铝以及其他合适的材料。盖子150可以具有约0.5mm至约3.0mm之间的厚度，但是也可以使用其他厚度。未示出的散热器可以可选地安装到盖子150上。
盖子150可以耦接到加强件154以增加芯片封装组件100的刚性。例如，盖子150可以通过例如环氧树脂的粘合剂(未示出)被耦接到加强件154。
还可以使用粘合剂140将盖子150耦接到裸片114。可以选择粘合剂140以在盖子150与裸片114之间提供导热路径，使得由裸片114产生的热量可以通过盖子150发散。粘合剂140可以是柔软的或顺应性的粘合剂，以补偿在芯片封装组件100内的相邻裸片114之间不匹配的高度。在一个示例中，粘合剂140可以是热凝胶或热环氧树脂，例如可以从位于新泽西州普林斯顿章克申的AI技术公司获得的封装组件附着粘合剂。
加强件154在IC裸片114外部被耦接到封装衬底122。加强件154延伸越过封装衬底122的侧壁106，以提供有助于防止芯片封装组件100弯曲和扭曲的机械支撑。加强件154可以是单层结构或多层结构。加强件154可以是单件式结构或多件式结构。加强件154可以作为单个结构而约束封装衬底122，或者也可以使用多个连接的或未连接的结构。尽管在图1中仅示出了加强件154的截面外形，但加强件154可以具有闭环形状、开环形状或适合于增加封装衬底122的刚性的其它形状。
加强件154可以由陶瓷、金属或其他各种无机材料制成，例如氧化铝(Al2O3)、氮化铝(AlN)、氮化硅(SiN)、硅(Si)、铜(Cu)、铝(Al)以及不锈钢等材料。加强件154也可以由例如覆铜层压板的有机材料制成。
加强件154通常包括通过顶壁164被耦接到外壁152的内壁156。加强件154还包括被设置在加强件154的相对于顶壁164的相对端处的底壁162。底壁162至少被耦接到外壁152。
加强件154包括在内壁156和底壁162之间的界面处的侧安装表面160和底部安装表面158。在一个示例中，侧安装表面160基本垂直于封装衬底122的平面方向，并且可以垂直于顶壁164和底壁162中的一个或两个。类似地，底部安装表面158基本平行于封装衬底122的平面方向，并且可以平行于顶壁164和底壁162中的一个或两个。侧安装表面160可从内壁156延伸并与底部安装表面158相交，并且底部安装表面158延伸到底壁162。安装表面158、160也破坏了加强件154的大致的矩形外形，由此增加加强件154的刚度。另外，由于底部安装表面158仅仅是加强件154的内壁156和外壁152之间的宽度的一部分，内壁156更靠近封装衬底122的侧壁106，由此导致与传统的芯片封装组件相比，封装衬底122的顶表面102的更大面积被暴露在加强件154的内部。封装衬底122的较大的顶部表面积增加了可用于容纳IC裸片114和例如二极管、电容器、电阻器等的表面安装部件的面积。
安装表面158、160被配置成将加强件154接触并固定到封装衬底122上。在一个示例中，底部安装表面158接触封装衬底122的顶部表面102并与其结合。底部安装表面158可以通过使用环氧树脂或其他合适的粘合剂而被结合到封装衬底122的顶表面102。用于将底部安装表面158结合到顶部表面102的合适粘合剂的示例包括Henkel MC-723、Dow CorningSE-4450和Shin-Etsu 9080S-1等。
类似地，侧安装表面160接触封装衬底122的侧壁106并且与其结合。侧安装表面160可以通过使用环氧树脂或其他适用于结合底部安装表面158的粘合剂而被结合到封装衬底122的侧壁106。可选地，可以利用机械技术，例如铆接(staking)、搭扣配合(snapfit)、压配合(press fit)、紧固(fastening)或其他合适的技术将安装表面158、160中的一个或两个固定到封装衬底122。
当加强件154被耦接至封装衬底122的侧壁106时，加强件154的外壁152通常比封装衬底的侧壁106更远离封装衬底122的中心。相比之下，常规加强件的外壁与封装衬底122的中心之间的距离通常和侧壁106与封装衬底122的中心之间的距离相同。因此，加强件154的外壁152通常比常规加强件的外壁更加远离封装衬底的中心，从而为封装衬底122的侧壁106提供保护以防止碎裂或其他损坏，同时为在制造期间操纵芯片封装组件100提供了较大表面积。
与传统的仅具有被单独结合到封装衬底的顶表面的加强件的芯片封装组件相比，加强件154与封装衬底122的不同平面(即，顶表面102和侧壁106)的结合增加了封装衬底122的刚度。不仅如此，安装表面158、160提供了用于结合加强件154的增加的面积，这也增加了加强件到封装衬底之间的连接的坚固性，例如增加了结合强度并使剥离倾向最小化。再一个优点是，与封装衬底122的侧壁106结合的侧安装表面160将加强件154精确地定位在封装衬底122的顶表面102上，从而确保足够的空间用于后续的制造工艺和部件，同时为自动化制造和处理设备和工艺提供了极好的参考表面。
图2是另一个集成芯片封装组件200的横截面示意图，其包括被设置在封装衬底122上的至少一个IC裸片114和加强件254。集成芯片封装组件200基本上与图1所示的集成芯片封装组件100相同，除了加强件254包括在封装衬底122的底部表面104下方延伸的支架部分202。
加强件254的支架部分202可以被限定为加强件254的外壁152和侧安装表面160的部分，其被设置在封装衬底122的底部表面104的下方。加强件254的支架部分202可以在封装衬底122的底部表面104下方延伸一段距离204直到底部表面162。可以选择距离204以控制被设置在加强件254内部的焊球134的塌陷高度(collapse height)。在一个实施例中，距离204被选择为焊球134的塌陷前高度的大约80％。例如，在回流期间，焊球134在将芯片封装组件200安装到PCB 136的过程中塌陷。在安装过程中，加强件254的底壁162接触PCB 136的顶部表面108，从而将焊球134的塌陷高度控制到预定量。支架部分202的另一个优点是支架部分202在被安装到PCB 136之前保护焊球134。
图3是另一个集成芯片封装组件300的横截面示意图，其包括被设置在封装衬底122上的至少一个IC裸片114和加强件354。集成芯片封装组件300与图1所示的集成芯片封装组件100基本上相同，不同之处在于，加强件354同时被安装到封装衬底122的侧壁106和底部表面104。
例如，加强件354的侧安装表面160与上述封装衬底122的侧壁106接触并结合，而顶部安装表面358与封装衬底122的底部表面104接触并结合。安装表面160、358可以利用如上所述的环氧树脂或其他粘合剂被结合到封装衬底122。
在一个实施例中，加强件354的内壁156有利地位于封装衬底122的侧壁106的外部，使可用于裸片安装或表面安装的电路部件的封装衬底122的顶部表面102的面积最大化。图3中描绘的实施例的另一个优点是加强件354的底壁162在封装衬底122的底部表面104下方延伸，从而在被安装到PCB 136之前保护焊球134。
在图3所示的示例中，加强件354被示出为耦接至可选盖子150。然而，在其他示例中，可以没有盖子150。在其他示例中，加强件354的顶壁164可与封装衬底122的顶部表面108齐平或略低于封装衬底122的顶部表面108。
图4是另一集成芯片封装组件400的横截面示意图，其包括被设置在封装衬底122上的至少一个IC裸片114和加强件454。集成芯片封装组件400与图3中所示的集成芯片封装组件300基本相同，不同之处在于，加强件454包括在封装衬底122的底部表面104下方延伸的支架部分202。在其他方面，加强件454基本上与加强件354相同。
在图4所示的实施例中，支架部分202在封装衬底122的底表面104下方延伸一段距离204。如上所述，可以选择距离204以控制被设置在加强件254内部的焊球134的塌陷高度。在一个实施例中，距离204被选择为焊球134的坍塌前高度的约80％。支架部分202的另一个优点是支架部分202在被安装到PCB 136之前保护焊球134。
在图4所示的实施例中，加强件454被示为耦接至可选盖子150。然而，在其他示例中，可以没有盖子150。在其他示例中，加强件454的顶壁164可与封装衬底122的顶表面108齐平或略低于封装衬底122的顶表面108。
图5是可用于例如图1-4的集成芯片封装组件100、200、300、400等集成芯片封装组件中的加强件500的替代示例的局部截面图。可选地，加强件500可以包括支架部分202，如图2或图4所示。
类似于文中描述的其他加强件，加强件500包括顶壁514、底壁516、外壁512和内壁510。加强件500的内壁510包括衬底边缘接收袋518，该衬底边缘接收袋518被配置为捕获封装衬底122的侧壁106。衬底边缘接收袋518可以是从加强件500的内壁510延伸出的突起之间的凹槽或区域。在图5所示的实施例中，衬底边缘接收袋518被限定在从加强件500的内壁510延伸出的两个倒钩502、504之间。倒钩502、504包括入口角530，入口角530便于封装衬底122的侧壁106滑动进入并卡扣配合到衬底边缘接收袋518中。在一些实施例中，可以省略使用将封装衬底122结合到衬底边缘接收袋518中的粘合剂。
图6是可用于例如图1-4的集成芯片封装组件100、200、300、400等的集成芯片封装组件中的加强件610的俯视图。加强件610可以以如上所述的任何方式或其他合适的方式被固定到芯片封装组件100的封装衬底122上。
加强件610沿着侧壁106的边缘被设置。可选地，加强件610可以沿着侧壁106的边缘延伸以接合封装衬底122的角部602。加强件610可以具有上述加强件154、254、354、454、500的任一者的外形或其他合适的外形。虽然图6中仅示出了一个加强件610与封装衬底122的每隔一个侧壁106接合，但是也可以有一个或多个加强件610与封装衬底122的至少一个侧壁106接合。例如，一个或多个加强件610可以与封装衬底122的四个侧壁106中的每一个接合。
此外，虽然加强件610被显示为与封装衬底122的顶部表面102和侧壁106接合，但如图3所示，加强件610也可以可替代地与封装衬底122的底部表面104和侧壁106接合，或者如图5所示使封装衬底与接收袋518接合。可选地，加强件610可以包括支架部分202，如图2或图4所示。
图7是可用于例如图1-4中的集成芯片封装组件100、200、300、400等的集成芯片封装组件中的加强件710的俯视图。加强件710可以以如上所述的任何方式或其他合适的方式被固定到芯片封装组件100的封装衬底122上。
加强件710沿着侧壁106的边缘被设置并接合封装衬底122的至少一个角部602。加强件710可具有上述用于加强件154、254、354、454、500、610的任何外形或其他合适的外形。虽然图7中仅示出两个加强件710约束封装衬底122的侧壁106的外围，但也可以使用三个或更多个加强件710。
此外，虽然加强件710被示出为与封装衬底122的顶部表面102和侧壁106接合，但加强件710可以如图3所示，可替代地接合封装衬底122的底表面104和侧壁106，或者如图5所示使封装衬底与接收袋518接合。
图8是可用于例如图1-4中的集成芯片封装组件100、200、300、400等的集成芯片封装组件中的加强件810的俯视图。加强件810可以以如上所述的任何方式或其他合适的方式被固定到芯片封装组件100的封装衬底122。虽然图8中仅示出了约束封装衬底122的侧壁106的外围的单个环形加强件810，但也可以使用多个加强件810。
加强件810沿着侧壁106的边缘设置并且与封装衬底122的角部602接合。加强件810通常可以具有上述用于加强件154、254、354、454、500的任何外形或其他合适的外形。此外，虽然加强件810被示出为与封装衬底122的顶部表面102和侧壁106接合，但加强件810可以如图3所示，替代地接合封装衬底122的底部表面104和侧壁106，或者如图5所示使封装衬底与接收袋518接合。
在图8所示的实施例中，加强件810包括至少一个部分，例如表面安装板850，其覆盖封装衬底122的至少一个角部602的顶部表面102。表面安装板850之间的加强件810的其他部分852覆盖顶部表面102。在图示的示例中，加强件810包括四个安装板850，其在封装衬底122的每个角部602处覆盖顶部表面102。表面安装板850不覆盖相邻角部602之间的侧壁106的整个区域(即，部分852)。
如在图9的沿着图8的剖面线9--9截取的截面图中所更好地示出的，加强件810包括侧安装表面160和外壁820。侧安装表面160如上所述地被结合到封装衬底122的侧壁106。如在图10的沿着图8的剖面线10--10截取的截面图中另外示出的，加强件810包括底部安装表面158，其如上所述地被结合到封装衬底122的顶部表面102。
或者，安装板850可以覆盖封装衬底122的底部表面104。在这样的实施例中，加强件810被配置为包括被结合到封装衬底122的底部表面104的顶部安装表面358，如上参考图3所述。
图11是可用于如图1-4中的集成芯片封装组件100、200、300、400等的集成芯片封装组件中的加强件1110的俯视图。加强件1110与上述加强件810类似，不同之处在于，加强件1110包括至少一个表面安装板850，其覆盖了封装衬底122的角部602之间的顶部表面102。封装衬底122的角部602大体上被加强件1110暴露。
在所示示例中，加强件1110包括四个安装板850，其在封装衬底122的每个角部602之间覆盖顶部表面102。加强件1110的表面安装板850不覆盖封装衬底122的角部602。加强件1110未覆盖顶部表面102的部分如图9中所示的加强件810的截面所示那样被构造。加强件1110的覆盖顶部表面102的部分(即，表面安装板850)如图10中所示的加强件810的截面图所示那样被构造。
加强件1110可以以如上所述的任何方式或其他合适的方式被固定到芯片封装组件100的封装衬底122。虽然图11中仅示出了环绕封装衬底122的侧壁106的外围的单个环形加强件1110，但也可以使用多个加强件1110。
加强件1110沿着侧壁106的边缘被设置并接合封装衬底122的角部602。加强件810通常可具有上述用于加强件154、254、354、454、500的任何外形或其他合适的外形。另外，虽然加强件1110被示为与封装衬底122的顶部表面102和侧壁106接合，但加强件1110可以可替代地如图3所示被接合到封装衬底122的底部表面104和侧壁106，或者如图5所示使封装衬底与接收袋518接合。
在图11所示的实施方式中，加强件1110包括至少一个表面安装板850，其在封装衬底122的至少两个角部602之间覆盖顶部表面102。在所示示例中，加强件1110包括四个安装板850，其在封装衬底122的每个角部602之间覆盖顶部表面102。表面安装板850不覆盖封装衬底122的角部602。
或者，安装板850可覆盖封装衬底122的底部表面104。在这样的实施方式中，加强件810被配置成包括被结合到封装衬底122的底部表面104的顶部安装表面358，如上参照图3所述。
图12-13是与适配件1200或适配件1300连接的加强件154的局部截面图，该适配件1200或适配件1300可用于诸如图1-4中的集成芯片封装组件100、200、300、400等的集成芯片封装组件中。虽然适配件1200、1300在图12-13中被示出为与加强件154连接，但适配件1200、1300可与本文所述的其他加强件一起使用。例如，加强件154可以包括如图4所示的支架部分202。
适配件1200可以由与加强件154相同的材料制成。适配件1200被结合到加强件154以增加封装衬底122的刚性。适配件1200可以利用任何合适的粘合剂来与加强件154相结合，例如可以利用用于将加强件154结合到封装衬底122的粘合剂。或者，适配件1200可以被机械地耦接到加强件154。如果可选盖子150被加入到芯片封装组件中，则盖子150可以被结合到适配件1200。
首先参考图12中描绘的实施例，适配件1200包括顶壁1206、底壁1210、内壁1212和外壁1204。适配件1200还包括外部安装表面1202和底部安装表面1208。安装表面1202、1208中的至少一个或两个被结合到加强件154的相邻表面，由此增加加强件/适配件组件的总体刚度，并且因此增加安装到其上的封装件衬底122的刚度。外部安装表面1202与加强件154的内壁156之间的界面将适配件1200精确地定位在加强件154上。
现在参考图13中描绘的实施方式，适配件1300包括顶壁1306、底壁1310、内壁1312和外壁1304。适配件1300还包括内部安装表面1302和底部安装表面1308。安装表面1302、1308中的至少一个或两个被结合到加强件154的相邻表面，由此增加加强件/适配件组件的总体刚度，并且因此增加安装到其上的封装件衬底132的刚度。内部安装表面1302与加强件154的外壁152之间的界面将适配件1300精确地定位在加强件154上。
只需要针对特定设计定制简单且便宜的适配件，适配件1200、1300就能够允许将标准化的加强件与预定义的封装衬底一起用于各种各样的IC封装组件配置。例如，适配件1200、1300可在具有或不具有盖子150的情形下，与上述加强件154、254、454、500、710、810、1110中的任何一个一起使用。使用标准化的加强件和封装衬底尺寸使得能够用更少的费用更快地制造不同的芯片封装组件。
图14是用于形成具有改进的加强件的芯片封装组件100的方法1400的一个示例的框图。加强件可以是上述的任何加强件或其他合适的加强件。方法1400从框1402处开始，在将要放置表面组件的焊盘位置将表面安装膏剂(surface mounting paste)印刷在例如封装衬底122之类的衬底上。表面安装膏剂可以通过使用丝网印刷(screen printing)、喷墨印刷或其他合适的工艺来印刷。
在框1404处，表面组件，例如二极管、电容器、电阻器等被安装到表面安装膏剂。在框1406处，执行第一回流工艺以回流焊料以将表面组件的组件引线电连接到封装衬底122上的焊盘。第一回流工艺可以在传输机炉(conveyor oven)中或使用其他合适的技术来执行。在框1408处，封装衬底122上形成的焊料凸块被制造(coined)。然后在被制造的表面上形成封装凸块120。
在框1410处，加强件被附接到封装衬底122。如上所述，可以使用环氧树脂或其它合适材料的粘合剂将加强件附接到封装衬底122的侧壁106以及顶部表面和底部表面102、104中的至少一个表面上。在框1412处，例如IC裸片114的IC芯片被附接到封装衬底122。IC裸片114可以被直接附接到封装衬底122，或者已经具有安装在其上的IC裸片114的中介层112可以被附接到封装衬底122。由于加强件已经被附接到封装衬底122，封装衬底122在框1412处的芯片附接过程期间不易于翘曲和/或弯曲。
在框1414处，执行第二回流工艺以将封装凸块120中的焊料回流以将IC裸片114电连接到封装衬底122。第二回流工艺可以在输送机炉中或使用其他合适的技术来执行。由于加强件已经被附接到封装衬底122，所以封装衬底122在框1414处执行的第二回流工艺期间不易由于热膨胀而导致翘曲和/或弯曲。
在框1416处，将底部填充物(underfill)，例如底模144分配在封装衬底122和中介层112之间。如果IC裸片114被直接安装到封装衬底122，则可将底部填充物直接设置在IC裸片114和封装衬底122之间。可选地，如果使用盖子150，则盖子150可以在框1416处的底部填充工艺完成之后被设置在IC裸片114之上并被耦接到加强件。
在框1418处，焊球134被附接到封装衬底122的与IC裸片114相对的一侧。由于加强件已经被附接到封装衬底122，所以封装衬底122在框1418处执行的焊球附接过程期间不易发生翘曲和/或弯曲。
在框1420处，执行第三回流工艺以回流焊球134中的焊料以将封装衬底122电连接到PCB 136。第三回流工艺可以在传输机炉中或使用其他合适的技术来执行。由于加强件已经被附接到封装件衬底122，所以封装件衬底122在框1420执行的第三回流工艺期间不易由于热膨胀而导致翘曲和/或弯曲。
图15是用于形成具有改进的加强件的芯片封装组件100的方法1500的另一示例的框图。加强件可以是上述的任何加强件或其他合适的加强件。方法1500从框1410处开始，其中加强件被附接到封装衬底122。如上所述，可以使用环氧树脂或其他合适的粘合剂将加强件附接到封装衬底122的侧壁106以及顶部表面102和底部表面104中的至少一个表面。
在框1402处，在将要放置表面组件的焊盘位置将表面安装膏剂印刷在例如封装衬底122之类的衬底上。表面安装膏剂可以使用丝网印刷、喷墨印刷或其他合适的工艺印刷。在框1404处，表面组件，例如二极管、电容器、电阻器等被安装到表面安装膏剂。
在框1412处，IC芯片，例如IC裸片114被附接到封装衬底122。IC裸片114可以被直接附接到封装衬底122，或者已经具有安装在其上的IC裸片114的中介层112可以被附接到封装衬底122。由于加强件已经被附接到封装衬底122，所以封装衬底122在框1412处的芯片附接过程期间不易于翘曲和/或弯曲。
在框1414，执行回流工艺以回流封装凸块120中的焊料，以将IC裸片114电连接到封装衬底122。回流工艺可在传输机炉中或使用其他合适的技术来执行。由于加强件已经被附接到封装件衬底122，所以封装件衬底122在框1414执行的回流工艺期间不容易由于热膨胀而引起翘曲和/或弯曲。
在框1416处，将底部填充物，例如底模144分配在封装衬底122和中介层112之间。如果IC裸片114被直接安装到封装衬底122，则可将底部填充物直接设置在IC裸片114和封装衬底122之间。可选地，如果使用盖子150，则盖子150可以在框1416处的底部填充工艺完成之后被设置在IC裸片114之上并被耦接到加强件。
在框1418处，焊球134被附接到封装衬底122的与IC裸片114相对的一侧。由于加强件已经被附接到封装衬底122，所以封装衬底122在框1418执行的焊球附接过程期间不易发生翘曲和/或弯曲。
在框1420处，执行另一回流工艺以回流焊球134中的焊料以将封装衬底122电连接到PCB 136。在框1420执行的回流工艺可以在传输机炉中或使用其他合适的技术来执行。由于加强件已经被附接至封装件衬底122，所以在框1420执行的回流工艺期间，封装件衬底122不容易由于热膨胀而导致翘曲和/或弯曲。
方法1400、1500的一个优点在于框1410处的加强件附接发生在框1412处的芯片附接之前，这与执行传统制造工艺的顺序是相反的。在附接芯片之前附接加强件可减少后续回流焊料过程中可能引起的翘曲。因此，方法1400、1500在芯片附接回流期间保持衬底平坦，确保形成正确的C4焊点。另外，与传统制造的芯片封装相比，更平坦的芯片封装组件100对C4焊接结点施加更小的应力，并且因此有助于防止发生回流后的焊点缺陷。
因此，提供了一种芯片封装组件及其制造方法，其利用加强件来提高封装衬底对离面变形的阻力。上述实施例有利地提供以下优点中的一个或多个：增强的翘曲控制，同时保持较低的包装外形；BGA焊球高度塌陷控制；通过使用可定制的适配件获得加强件标准化；预附接加强件，用于芯片附接回流(chip-attach reflow)中的增强翘曲控制；在封装制造期间内提供用于夹持的较大表面积的较大加强件；在操作和处理期间对封装衬底的边缘保护；和BGA焊球的机械损坏保护等优点。
虽然前述内容针对本发明的实施例，但是在不脱离本发明的基本范围的情况下可以设计本发明的其他的和进一步的实施例，并且本发明的范围由随后的权利要求确定。

Claims (15)

1.一种芯片封装组件，其特征在于，所述芯片封装组件包括：
封装衬底，所述封装衬底具有由侧壁耦接的第一表面和第二表面；
至少一个集成电路IC裸片，所述至少一个IC裸片被设置在所述封装衬底的第一表面上；以及
加强件，所述加强件具有第一表面和第二表面，所述加强件的第一表面被设置在所述封装衬底的侧壁的外部并且与所述侧壁结合，所述加强件的第二表面被结合到所述封装衬底的第一表面和第二表面中的至少一个，所述加强件约束了所述IC裸片。
2.根据权利要求1所述的芯片封装组件，其特征在于，所述加强件被结合到所述封装衬底的侧壁和第一表面，或者所述加强件被结合到所述封装衬底的侧壁和第二表面。
3.根据权利要求1所述的芯片封装组件，其特征在于，所述加强件还包括：
支架部分，所述支架部分伸出到所述封装衬底的第二表面下方。
4.根据权利要求3所述的芯片封装组件，其特征在于，所述芯片封装组件还包括：
被设置在所述封装衬底的第二表面上的多个焊球，所述焊球从所述封装衬底的第二表面延伸一段距离，并越过所述支架部分。
5.根据权利要求1所述的芯片封装组件，其特征在于，所述芯片封装组件还包括：被耦接到所述加强件并延伸横跨所述IC裸片的盖子。
6.根据权利要求5所述的芯片封装组件，其特征在于，所述加强件被结合到所述封装衬底的第一表面和所述盖子，或者所述加强件被结合到所述封装衬底的第二表面和所述盖子。
7.根据权利要求5所述的芯片封装组件，其特征在于，所述加强件还包括伸出到所述封装衬底的第二表面下方的支架部分，并且所述芯片封装组件还包括被设置在所述封装衬底的第二表面上的多个焊球，所述焊球从所述封装衬底的第二表面延伸一段距离并越过所述支架部分。
8.根据权利要求1所述的芯片封装组件，其特征在于，所述加强件的第二表面还包括：
第一部分，所述第一部分覆盖所述封装衬底的第一角部；以及
第二部分，所述第二部分覆盖所述封装衬底的第二角部，所述加强件的第二表面在所述第一部分和所述第二部分之间不连续。
9.根据权利要求1所述的芯片封装组件，其特征在于，所述加强件的第二表面仅覆盖所述封装衬底的第一表面的一部分或第二表面的一部分。
10.根据权利要求1所述的芯片封装组件，其特征在于，所述加强件的第一表面仅覆盖所述封装衬底的侧壁的一部分。
11.根据权利要求1所述的芯片封装组件，其特征在于，所述芯片封装组件还包括：
被耦接到所述加强件的适配件。
12.根据权利要求11所述的芯片封装组件，其特征在于，所述加强件被结合到间隔件和所述封装衬底的第一表面，或者所述加强件被结合到所述间隔件和所述封装衬底的第二表面。
13.根据权利要求11所述的芯片封装组件，其特征在于，所述加强件还包括伸出到所述封装衬底的第二表面下方的支架部分，并且所述芯片封装组件还包括被设置在所述封装衬底的第二表面上的多个焊球，所述焊球从所述封装衬底的第二表面延伸一段距离并越过所述支架部分。
14.根据权利要求11所述的芯片封装组件，其特征在于，所述芯片封装组件还包括：
被耦接到所述间隔件并延伸横跨所述IC裸片的盖子。
15.根据权利要求1所述的芯片封装组件，其特征在于，所述加强件包括：
多个加强段，其中每个加强段被结合到所述封装衬底的不同部分。
CN201680077521.4A 2016-01-07 2016-10-26 具有加强件的堆叠的硅封装组件 Active CN108431946B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201614990560A 2016-01-07 2016-01-07
US14/990,560 2016-01-07
PCT/US2016/058788 WO2017119937A1 (en) 2016-01-07 2016-10-26 Stacked silicon package assembly having enhanced stiffener

Publications (2)

Publication Number Publication Date
CN108431946A true CN108431946A (zh) 2018-08-21
CN108431946B CN108431946B (zh) 2021-12-07

Family

ID=57286830

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680077521.4A Active CN108431946B (zh) 2016-01-07 2016-10-26 具有加强件的堆叠的硅封装组件

Country Status (6)

Country Link
US (1) US10840192B1 (zh)
EP (1) EP3357085A1 (zh)
JP (1) JP6728363B2 (zh)
KR (1) KR102542735B1 (zh)
CN (1) CN108431946B (zh)
WO (1) WO2017119937A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112185906A (zh) * 2020-05-19 2021-01-05 谷歌有限责任公司 用于直接液冷模块的经重量优化的加强件和密封结构
CN113130434A (zh) * 2019-12-31 2021-07-16 力成科技股份有限公司 封装结构及其制造方法
CN114513893A (zh) * 2020-11-16 2022-05-17 华为技术有限公司 一种加强结构及电子设备
TWI792217B (zh) * 2021-01-15 2023-02-11 台灣積體電路製造股份有限公司 封裝結構
US20230064277A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of chip package with reinforcing structures

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018204764A1 (de) * 2018-03-28 2019-10-02 Infineon Technologies Ag Halbleiter- packagesystem
US10764996B1 (en) 2018-06-19 2020-09-01 Xilinx, Inc. Chip package assembly with composite stiffener
US11139253B2 (en) * 2019-03-26 2021-10-05 Samsung Electronics Co., Ltd. Semiconductor package
KR102596757B1 (ko) 2020-03-27 2023-11-02 삼성전자주식회사 스티프너를 갖는 반도체 패키지
US11830746B2 (en) * 2021-01-05 2023-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
US20230063295A1 (en) * 2021-08-27 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure with stiffener ring having slant sidewall
US20240186266A1 (en) * 2022-12-01 2024-06-06 Juniper Networks, Inc. Semiconductor package enabling reduction in semiconductor package size

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020063326A1 (en) * 2000-11-28 2002-05-30 Hajime Nakashima Electronic part unit and circuit board apparatus
US20030030140A1 (en) * 2001-08-09 2003-02-13 Shim Jong Bo Semiconductor package and method for manufacturing the same
JP2003100924A (ja) * 2001-09-21 2003-04-04 Kyocera Corp 半導体装置
JP2005159136A (ja) * 2003-11-27 2005-06-16 Nikon Corp Ｃｏｂ実装用の枠体、パッケージ実装用の枠体、及び半導体装置
JP2006196857A (ja) * 2004-12-16 2006-07-27 Murata Mfg Co Ltd ケース付き複合回路基板及びその製造方法
US20080001308A1 (en) * 2006-06-30 2008-01-03 Jau-Shoung Chen Flip-chip package structure with stiffener
US20090321925A1 (en) * 2008-06-30 2009-12-31 Gealer Charles A Injection molded metal ic package stiffener and package-to-package interconnect frame
JP2010192653A (ja) * 2009-02-18 2010-09-02 Panasonic Corp 半導体装置
JP2011124413A (ja) * 2009-12-11 2011-06-23 Murata Mfg Co Ltd 電子部品モジュールの製造方法及び電子部品モジュール
CN103715150A (zh) * 2012-09-30 2014-04-09 申宇慈 芯片帽及戴有芯片帽的倒装芯片封装

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4092697A (en) 1976-12-06 1978-05-30 International Business Machines Corporation Heat transfer mechanism for integrated circuit package
US4265775A (en) 1979-08-16 1981-05-05 International Business Machines Corporation Non-bleeding thixotropic thermally conductive material
US5028984A (en) 1988-11-04 1991-07-02 International Business Machines Corporation Epoxy composition and use thereof
US5471027A (en) 1994-07-22 1995-11-28 International Business Machines Corporation Method for forming chip carrier with a single protective encapsulant
JP3004578B2 (ja) 1995-05-12 2000-01-31 財団法人工業技術研究院 熱放散増強のための多熱導伝路とパッケージ統合性及び信頼性向上のための縁の周りを囲むキャップからなる集積回路パッケージ
US5956576A (en) 1996-09-13 1999-09-21 International Business Machines Corporation Enhanced protection of semiconductors with dual surface seal
US6218730B1 (en) 1999-01-06 2001-04-17 International Business Machines Corporation Apparatus for controlling thermal interface gap distance
JP4214640B2 (ja) * 1999-11-02 2009-01-28 ソニー株式会社 多層プリント配線板
JP3900768B2 (ja) 2000-01-06 2007-04-04 三菱電機株式会社 パワーモジュール
US6646356B1 (en) 2002-05-09 2003-11-11 Bae Systems, Information And Electronic Systems Integration Inc. Apparatus for providing mechanical support to a column grid array package
US6903271B2 (en) 2003-09-30 2005-06-07 Intel Corporation Electronic assembly with thermally separated support
TWI257135B (en) * 2005-03-29 2006-06-21 Advanced Semiconductor Eng Thermally enhanced three dimension package and method for manufacturing the same
TWI309879B (en) 2006-08-21 2009-05-11 Advanced Semiconductor Eng Reinforced package and the stiffener thereof
US7808100B2 (en) * 2008-04-21 2010-10-05 Infineon Technologies Ag Power semiconductor module with pressure element and method for fabricating a power semiconductor module with a pressure element
US8679900B2 (en) * 2011-12-14 2014-03-25 Stats Chippac Ltd. Integrated circuit packaging system with heat conduction and method of manufacture thereof
US20140167243A1 (en) 2012-12-13 2014-06-19 Yuci Shen Semiconductor packages using a chip constraint means
US10032696B2 (en) * 2012-12-21 2018-07-24 Nvidia Corporation Chip package using interposer substrate with through-silicon vias
US9978660B2 (en) * 2014-03-14 2018-05-22 Taiwan Semiconductor Manufacturing Company Package with embedded heat dissipation features

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020063326A1 (en) * 2000-11-28 2002-05-30 Hajime Nakashima Electronic part unit and circuit board apparatus
US20030030140A1 (en) * 2001-08-09 2003-02-13 Shim Jong Bo Semiconductor package and method for manufacturing the same
JP2003100924A (ja) * 2001-09-21 2003-04-04 Kyocera Corp 半導体装置
JP2005159136A (ja) * 2003-11-27 2005-06-16 Nikon Corp Ｃｏｂ実装用の枠体、パッケージ実装用の枠体、及び半導体装置
JP2006196857A (ja) * 2004-12-16 2006-07-27 Murata Mfg Co Ltd ケース付き複合回路基板及びその製造方法
US20080001308A1 (en) * 2006-06-30 2008-01-03 Jau-Shoung Chen Flip-chip package structure with stiffener
US20090321925A1 (en) * 2008-06-30 2009-12-31 Gealer Charles A Injection molded metal ic package stiffener and package-to-package interconnect frame
JP2010192653A (ja) * 2009-02-18 2010-09-02 Panasonic Corp 半導体装置
JP2011124413A (ja) * 2009-12-11 2011-06-23 Murata Mfg Co Ltd 電子部品モジュールの製造方法及び電子部品モジュール
CN103715150A (zh) * 2012-09-30 2014-04-09 申宇慈 芯片帽及戴有芯片帽的倒装芯片封装

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113130434A (zh) * 2019-12-31 2021-07-16 力成科技股份有限公司 封装结构及其制造方法
TWI764172B (zh) * 2019-12-31 2022-05-11 力成科技股份有限公司 封裝結構及其製造方法
US11367678B2 (en) 2019-12-31 2022-06-21 Powertech Technology Inc. Package structure and manufacturing method thereof
CN113130434B (zh) * 2019-12-31 2023-08-01 力成科技股份有限公司 封装结构及其制造方法
CN112185906A (zh) * 2020-05-19 2021-01-05 谷歌有限责任公司 用于直接液冷模块的经重量优化的加强件和密封结构
CN112185906B (zh) * 2020-05-19 2024-05-17 谷歌有限责任公司 用于直接液冷模块的经重量优化的加强件和密封结构
CN114513893A (zh) * 2020-11-16 2022-05-17 华为技术有限公司 一种加强结构及电子设备
CN114513893B (zh) * 2020-11-16 2024-06-18 华为技术有限公司 一种加强结构及电子设备
TWI792217B (zh) * 2021-01-15 2023-02-11 台灣積體電路製造股份有限公司 封裝結構
US20230064277A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of chip package with reinforcing structures

Also Published As

Publication number Publication date
WO2017119937A1 (en) 2017-07-13
US10840192B1 (en) 2020-11-17
KR20180100603A (ko) 2018-09-11
JP6728363B2 (ja) 2020-07-22
JP2019501534A (ja) 2019-01-17
KR102542735B1 (ko) 2023-06-12
EP3357085A1 (en) 2018-08-08
CN108431946B (zh) 2021-12-07

Similar Documents

Publication Publication Date Title
CN108431946A (zh) 具有加强件的堆叠的硅封装组件
US10204848B2 (en) Semiconductor chip package having heat dissipating structure
US10236229B2 (en) Stacked silicon package assembly having conformal lid
JP5383024B2 (ja) 多層半導体パッケージ
US8174114B2 (en) Semiconductor package structure with constraint stiffener for cleaning and underfilling efficiency
CN101221946B (zh) 半导体封装、及系统级封装模块的制造方法
US6586824B1 (en) Reduced thickness packaged electronic device
US6399418B1 (en) Method for forming a reduced thickness packaged electronic device
US20020140085A1 (en) Semiconductor package including passive elements and method of manufacture
US7608915B2 (en) Heat dissipation semiconductor package
JP5263895B2 (ja) 半導体装置、及び半導体装置の製造方法
US20050199998A1 (en) Semiconductor package with heat sink and method for fabricating the same and stiffener
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
KR102228461B1 (ko) 반도체 패키지 장치
JP2007207802A (ja) 電子回路モジュールとその製造方法
US20040217451A1 (en) Semiconductor packaging structure
JP4556671B2 (ja) 半導体パッケージ及びフレキシブルサーキット基板
US8169793B2 (en) Electronic device and fabrication method thereof
US7692290B2 (en) Heat slug and semiconductor package
JP4859016B2 (ja) 半導体パッケージ
US20080283982A1 (en) Multi-chip semiconductor device having leads and method for fabricating the same
JP4154464B2 (ja) 電子部品アセンブリの製造方法
JP2011187546A (ja) 半導体装置
KR101563642B1 (ko) 적층형 반도체 패키지
CN100481358C (zh) 芯片封装及芯片封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant