JP2003100924A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003100924A JP2003100924A JP2001289879A JP2001289879A JP2003100924A JP 2003100924 A JP2003100924 A JP 2003100924A JP 2001289879 A JP2001289879 A JP 2001289879A JP 2001289879 A JP2001289879 A JP 2001289879A JP 2003100924 A JP2003100924 A JP 2003100924A
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- semiconductor device
- electric circuit
- external electric
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Connecting Device With Holders (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 高い周波数で作動する半導体素子を収容した
半導体装置を、外部電気回路装置に長期に亘って信頼性
良く実装できるようにするとともに、高周波信号の伝送
損失の小さい半導体装置を提供すること。 【解決手段】 上面に半導体素子Ｃが載置固定され、下
面に電極パッド１ｃが形成され、かつ端面１ｄにメタラ
イズ層１ｅが形成された絶縁基板１と、半導体素子Ｃお
よび絶縁基板１の上方ならびに絶縁基板１の端面を覆う
とともに内側面がメタライズ層１ｅを介して絶縁基板１
の端面にロウ付けされた蓋体５とを具備した。
半導体装置を、外部電気回路装置に長期に亘って信頼性
良く実装できるようにするとともに、高周波信号の伝送
損失の小さい半導体装置を提供すること。 【解決手段】 上面に半導体素子Ｃが載置固定され、下
面に電極パッド１ｃが形成され、かつ端面１ｄにメタラ
イズ層１ｅが形成された絶縁基板１と、半導体素子Ｃお
よび絶縁基板１の上方ならびに絶縁基板１の端面を覆う
とともに内側面がメタライズ層１ｅを介して絶縁基板１
の端面にロウ付けされた蓋体５とを具備した。
Description
【０００１】
【発明の属する技術分野】本発明は、高周波帯域で作動
する半導体素子を収容する半導体装置に関し、特に金属
ボール等の導体バンプを介して外部電気回路装置に実装
されるＢＧＡ（Ball Grid Array）タイプの半導体装置
に関する。
する半導体素子を収容する半導体装置に関し、特に金属
ボール等の導体バンプを介して外部電気回路装置に実装
されるＢＧＡ（Ball Grid Array）タイプの半導体装置
に関する。
【０００２】
【従来の技術】従来、マイクロ波やミリ波の電気信号を
処理する半導体素子を収容した半導体装置は、外部電気
回路装置との電気的接続をリード線で行うタイプが主流
であったが、伝送信号の更なる高周波化に対して接続部
における伝送損失を少なくするために、接続部の長さを
より短くすることが必要になってきた。その結果、下面
に電極パッドを設けた絶縁基板上に半導体素子を半田バ
ンプを介して直接接合（フリップチップ接合）し、絶縁
基板下面の電極パッドをロウ材と金属ボールおよび半田
を用いて外部電気回路装置に接続する表面実装型のチッ
プスケールパッケージ（ＣＳＰ）やボールグリッドアレ
イ（ＢＧＡ）タイプの半導体装置の採用が進められてい
る。
処理する半導体素子を収容した半導体装置は、外部電気
回路装置との電気的接続をリード線で行うタイプが主流
であったが、伝送信号の更なる高周波化に対して接続部
における伝送損失を少なくするために、接続部の長さを
より短くすることが必要になってきた。その結果、下面
に電極パッドを設けた絶縁基板上に半導体素子を半田バ
ンプを介して直接接合（フリップチップ接合）し、絶縁
基板下面の電極パッドをロウ材と金属ボールおよび半田
を用いて外部電気回路装置に接続する表面実装型のチッ
プスケールパッケージ（ＣＳＰ）やボールグリッドアレ
イ（ＢＧＡ）タイプの半導体装置の採用が進められてい
る。
【０００３】この半導体装置は、上面に半導体素子を載
置固定した絶縁基板と、半導体素子および絶縁基板を覆
う蓋体とから主に構成される。
置固定した絶縁基板と、半導体素子および絶縁基板を覆
う蓋体とから主に構成される。
【０００４】これら表面実装型の半導体装置の一種であ
るＢＧＡタイプの半導体装置について、外部電気回路装
置に実装するときの実装構造を図３の断面図に示す（特
開２０００−３３２４７３公報参照）。この半導体装置
Ｂは、ＦＥＴ（Field EffectTransistor）用として用い
られたり、またＭＭＩＣ（Monolithic Microwave Ｉ
Ｃ）用などとして用いられる。
るＢＧＡタイプの半導体装置について、外部電気回路装
置に実装するときの実装構造を図３の断面図に示す（特
開２０００−３３２４７３公報参照）。この半導体装置
Ｂは、ＦＥＴ（Field EffectTransistor）用として用い
られたり、またＭＭＩＣ（Monolithic Microwave Ｉ
Ｃ）用などとして用いられる。
【０００５】そして、半導体装置Ｂは、酸化アルミニウ
ム（Ａｌ2Ｏ3）質焼結体やガラスセラミックス質焼結体
から成るとともに内部にタングステン（Ｗ）や銅（Ｃ
ｕ）などの金属材料からなる内層接地導体層１０２ａや
配線導体１０２ｂが形成された絶縁基板１０１を有して
いる。この絶縁基板１０１上面の載置部１０１ａに半導
体素子Ｃをフリップチップ実装法やワイヤボンディング
実装法などを用いて搭載し、半導体素子Ｃと絶縁基板１
０１の内層接地導体層１０２ａや配線導体１０２ｂとを
電気的に接続する。
ム（Ａｌ2Ｏ3）質焼結体やガラスセラミックス質焼結体
から成るとともに内部にタングステン（Ｗ）や銅（Ｃ
ｕ）などの金属材料からなる内層接地導体層１０２ａや
配線導体１０２ｂが形成された絶縁基板１０１を有して
いる。この絶縁基板１０１上面の載置部１０１ａに半導
体素子Ｃをフリップチップ実装法やワイヤボンディング
実装法などを用いて搭載し、半導体素子Ｃと絶縁基板１
０１の内層接地導体層１０２ａや配線導体１０２ｂとを
電気的に接続する。
【０００６】図３の例はフリップチップ実装を示してお
り、絶縁基板１０１の上面に形成された電極パッド１０
１ｂに半導体素子Ｃの電極が接続された状態を示してい
る。さらに絶縁基板１０１の下面に設けた電極パッド１
０１ｃが、金属ボール１０４等を介して外部電気回路装
置Ｄに電気的に接続される。この絶縁基板１０１の内部
には内層接地導体層１０２ａや配線導体１０２ｂが形成
されており、配線導体１０２ｂは絶縁基板１０１上面の
電極パッド１０１ｂと絶縁基板１０１下面の電極パッド
１０１ｃとを電気的に導通させている。
り、絶縁基板１０１の上面に形成された電極パッド１０
１ｂに半導体素子Ｃの電極が接続された状態を示してい
る。さらに絶縁基板１０１の下面に設けた電極パッド１
０１ｃが、金属ボール１０４等を介して外部電気回路装
置Ｄに電気的に接続される。この絶縁基板１０１の内部
には内層接地導体層１０２ａや配線導体１０２ｂが形成
されており、配線導体１０２ｂは絶縁基板１０１上面の
電極パッド１０１ｂと絶縁基板１０１下面の電極パッド
１０１ｃとを電気的に導通させている。
【０００７】そして、絶縁基板１０１下面の電極パッド
１０１ｃが、金属ボール１０４，ロウ材および半田など
からなる導体バンプを介して外部電気回路装置Ｄと物理
的および電気的に接続されている。また、半導体素子Ｃ
の下面は回路形成面であるが、その上面は蓋体１０５の
内面の底面（天井面）にグリス１０８等を介して接合さ
れている。この蓋体１０５は、コーナー部または４辺か
ら下方に突出するように形成された側壁部１０５ａを有
し、側壁部１０５ａの下端の鍔部１０５ｂが外部電気回
路装置Ｄ上にネジ１０７止めにより固着されている。
１０１ｃが、金属ボール１０４，ロウ材および半田など
からなる導体バンプを介して外部電気回路装置Ｄと物理
的および電気的に接続されている。また、半導体素子Ｃ
の下面は回路形成面であるが、その上面は蓋体１０５の
内面の底面（天井面）にグリス１０８等を介して接合さ
れている。この蓋体１０５は、コーナー部または４辺か
ら下方に突出するように形成された側壁部１０５ａを有
し、側壁部１０５ａの下端の鍔部１０５ｂが外部電気回
路装置Ｄ上にネジ１０７止めにより固着されている。
【０００８】そして、図３の半導体装置Ｂでは、絶縁基
板１０１下面の電極パッド１０１ｃを外部電気回路装置
Ｄ上の電極に金属ボール１０４等を介して接合させる際
に、絶縁基板１０１下面の４隅に支持部材１０６を設置
して金属ボール１０４の略直径に相当する隙間を形成し
ている。この支持部材１０６により、金属ボール１０
４，半田およびロウ材から成る接続部に加わる負荷を軽
減でき、接続部に亀裂が発生するのを防いで断線が生じ
るのを防止することができる。
板１０１下面の電極パッド１０１ｃを外部電気回路装置
Ｄ上の電極に金属ボール１０４等を介して接合させる際
に、絶縁基板１０１下面の４隅に支持部材１０６を設置
して金属ボール１０４の略直径に相当する隙間を形成し
ている。この支持部材１０６により、金属ボール１０
４，半田およびロウ材から成る接続部に加わる負荷を軽
減でき、接続部に亀裂が発生するのを防いで断線が生じ
るのを防止することができる。
【０００９】
【発明が解決しようとする課題】しかしながら、近時の
半導体装置においては、より高い周波数の高周波信号を
伝送させる必要が生じてきたことから、絶縁基板１０１
上面の電極パッド１０１ｂや絶縁基板１０１下面の電極
パッド１０１ｃと、内層接地導体層１０２ａや配線導体
１０２ｂとの間で発生し、高周波信号の伝送に障害とな
る電気的な容量成分を小さくするために、電極パッド１
０１ｂ，１０１ｃの面積をより小さくすることが求めら
れている。
半導体装置においては、より高い周波数の高周波信号を
伝送させる必要が生じてきたことから、絶縁基板１０１
上面の電極パッド１０１ｂや絶縁基板１０１下面の電極
パッド１０１ｃと、内層接地導体層１０２ａや配線導体
１０２ｂとの間で発生し、高周波信号の伝送に障害とな
る電気的な容量成分を小さくするために、電極パッド１
０１ｂ，１０１ｃの面積をより小さくすることが求めら
れている。
【００１０】この容量成分を電極パッド１０１ｂ，１０
１ｃの面積を変えることなく小さくするためには、例え
ば絶縁基板１０１を構成する絶縁層を厚くすることが考
えられるが、この場合低背化という市場の要求に反する
ことになる。よって、高い周波数の高周波信号を伝送さ
せるためには、上記従来例において電極パッド１０１
ｂ，１０１ｃの面積を小さくするのが最良の構成である
が、電極パッド１０１ｂ，１０１ｃの面積を小さくした
場合、電極パッド１０１ｃと外部電気回路装置Ｄとの接
続強度が不足することがあった。
１ｃの面積を変えることなく小さくするためには、例え
ば絶縁基板１０１を構成する絶縁層を厚くすることが考
えられるが、この場合低背化という市場の要求に反する
ことになる。よって、高い周波数の高周波信号を伝送さ
せるためには、上記従来例において電極パッド１０１
ｂ，１０１ｃの面積を小さくするのが最良の構成である
が、電極パッド１０１ｂ，１０１ｃの面積を小さくした
場合、電極パッド１０１ｃと外部電気回路装置Ｄとの接
続強度が不足することがあった。
【００１１】また、外部電気回路装置Ｄは一般的に熱膨
張係数が１２×１０-6〜１５×１０ -6／℃と大きいガラ
スエポキシ樹脂から成り、また半導体素子Ｃの熱膨張係
数が上記のように３×１０-6〜４×１０-6／℃であるこ
とから、蓋体１０４が半導体素子Ｃから発する熱により
加熱されると、その熱が外部電気回路装置Ｄに伝達さ
れ、外部電気回路装置Ｄが半導体素子Ｃよりも大きく熱
膨張することになる。その結果、外部電気回路装置Ｄに
は下に凸の反りが発生し、半導体装置Ｂと外部電気回路
装置Ｄとの接続部に亀裂が発生することがあった。接続
部に亀裂が発生すると、半導体装置Ｂと外部電気回路装
置Ｄとの間で高周波信号の伝送損失が発生する場合があ
った。
張係数が１２×１０-6〜１５×１０ -6／℃と大きいガラ
スエポキシ樹脂から成り、また半導体素子Ｃの熱膨張係
数が上記のように３×１０-6〜４×１０-6／℃であるこ
とから、蓋体１０４が半導体素子Ｃから発する熱により
加熱されると、その熱が外部電気回路装置Ｄに伝達さ
れ、外部電気回路装置Ｄが半導体素子Ｃよりも大きく熱
膨張することになる。その結果、外部電気回路装置Ｄに
は下に凸の反りが発生し、半導体装置Ｂと外部電気回路
装置Ｄとの接続部に亀裂が発生することがあった。接続
部に亀裂が発生すると、半導体装置Ｂと外部電気回路装
置Ｄとの間で高周波信号の伝送損失が発生する場合があ
った。
【００１２】従って、本発明は上記問題点に鑑みて完成
されたものであり、その目的は、高い周波数で作動する
半導体素子を収容した半導体装置を、外部電気回路装置
に長期に亘って信頼性良く実装できるようにするととも
に、高周波信号の伝送損失の小さい半導体装置を提供す
ることにある。
されたものであり、その目的は、高い周波数で作動する
半導体素子を収容した半導体装置を、外部電気回路装置
に長期に亘って信頼性良く実装できるようにするととも
に、高周波信号の伝送損失の小さい半導体装置を提供す
ることにある。
【００１３】
【課題を解決するための手段】本発明の半導体装置は、
上面に半導体素子が載置固定され、下面に電極パッドが
形成され、かつ端面にメタライズ層が形成された絶縁基
板と、前記半導体素子および前記絶縁基板の上方ならび
に前記絶縁基板の端面を覆うとともに内側面が前記メタ
ライズ層を介して前記絶縁基板の端面にロウ付けされた
蓋体とを具備したことを特徴とする。
上面に半導体素子が載置固定され、下面に電極パッドが
形成され、かつ端面にメタライズ層が形成された絶縁基
板と、前記半導体素子および前記絶縁基板の上方ならび
に前記絶縁基板の端面を覆うとともに内側面が前記メタ
ライズ層を介して前記絶縁基板の端面にロウ付けされた
蓋体とを具備したことを特徴とする。
【００１４】本発明は、上記の構成により、蓋体の内側
面がメタライズ層を介して絶縁基板の端面にロウ付けさ
れたことから、半導体装置全体の強度が大幅に増して半
導体装置が実装された外部電気回路装置の部位が変形し
にくくなり、外部電気回路装置の反りを抑えることがで
き、よって絶縁基板と外部電気回路装置との接続部に亀
裂や剥離が生じなくなる。その結果、半導体装置と外部
電気回路装置との間で高周波信号が良好に伝送されるこ
ととなる。
面がメタライズ層を介して絶縁基板の端面にロウ付けさ
れたことから、半導体装置全体の強度が大幅に増して半
導体装置が実装された外部電気回路装置の部位が変形し
にくくなり、外部電気回路装置の反りを抑えることがで
き、よって絶縁基板と外部電気回路装置との接続部に亀
裂や剥離が生じなくなる。その結果、半導体装置と外部
電気回路装置との間で高周波信号が良好に伝送されるこ
ととなる。
【００１５】本発明において、好ましくは、前記蓋体
は、その天井面が前記半導体素子の上面に接合され、下
端に外部電気回路装置にロウ付けされる鍔部が形成され
ていることを特徴とする。
は、その天井面が前記半導体素子の上面に接合され、下
端に外部電気回路装置にロウ付けされる鍔部が形成され
ていることを特徴とする。
【００１６】本発明は、上記の構成により、半導体装置
と外部電気回路装置との接合がさらに強化され、絶縁基
板と外部電気回路装置との接続部に亀裂や剥離が生じる
のがさらに防止される。そのため、半導体装置と外部電
気回路装置との間での高周波信号の伝送特性がさらに向
上し安定化する。
と外部電気回路装置との接合がさらに強化され、絶縁基
板と外部電気回路装置との接続部に亀裂や剥離が生じる
のがさらに防止される。そのため、半導体装置と外部電
気回路装置との間での高周波信号の伝送特性がさらに向
上し安定化する。
【００１７】また、絶縁基板の端面に接合された蓋体の
側壁部により、半導体素子の上面から蓋体に直接伝達さ
れる経路を辿った熱と半導体素子から絶縁基板を介して
蓋体の側壁部に伝達される経路を辿った熱とを効率よく
外部電気回路装置に伝達することができ、これらの経路
を通った熱は外部電気回路装置に取着されている放熱板
（図示せず）等を介して外部に放散される。さらに、絶
縁基板の端面と蓋体の内側面とのロウ付けによる接合部
に、絶縁基板の接地配線導体を接続することにより、半
導体装置の接地状態を強化することができ、高周波信号
の伝送損失を効果的に低減することができる。
側壁部により、半導体素子の上面から蓋体に直接伝達さ
れる経路を辿った熱と半導体素子から絶縁基板を介して
蓋体の側壁部に伝達される経路を辿った熱とを効率よく
外部電気回路装置に伝達することができ、これらの経路
を通った熱は外部電気回路装置に取着されている放熱板
（図示せず）等を介して外部に放散される。さらに、絶
縁基板の端面と蓋体の内側面とのロウ付けによる接合部
に、絶縁基板の接地配線導体を接続することにより、半
導体装置の接地状態を強化することができ、高周波信号
の伝送損失を効果的に低減することができる。
【００１８】また本発明において、好ましくは、前記絶
縁基板は略四角形であり、前記蓋体は平面視形状が前記
絶縁基板と相似した略四角形であり、前記絶縁基板の端
面の中央部に前記メタライズ層が形成されていることを
特徴とする。
縁基板は略四角形であり、前記蓋体は平面視形状が前記
絶縁基板と相似した略四角形であり、前記絶縁基板の端
面の中央部に前記メタライズ層が形成されていることを
特徴とする。
【００１９】本発明は、上記の構成により、絶縁基板の
コーナー部をロウ付け接合する場合と比較して、小さな
接合面積で大きな接合強度が得られ、外部電気回路装置
に反りが発生しにくくなる。また、絶縁基板のコーナー
部がロウ付けされていないことから、応力が集中し易い
絶縁基板のコーナー部でロウ付け部にクラック等が発生
するということがなく、安定したロウ付け構造が得られ
る。
コーナー部をロウ付け接合する場合と比較して、小さな
接合面積で大きな接合強度が得られ、外部電気回路装置
に反りが発生しにくくなる。また、絶縁基板のコーナー
部がロウ付けされていないことから、応力が集中し易い
絶縁基板のコーナー部でロウ付け部にクラック等が発生
するということがなく、安定したロウ付け構造が得られ
る。
【００２０】
【発明の実施の形態】本発明の半導体装置Ｂを以下に詳
細に説明する。図１（ａ），（ｂ）は本発明の半導体装
置Ｂについて実施の形態の一例を示す断面図，平面図で
あり、また図２は図１の要部拡大断面図である。なお、
これらの図においては、半導体装置Ｂを外部電気回路装
置Ｄに実装した状態を示している。
細に説明する。図１（ａ），（ｂ）は本発明の半導体装
置Ｂについて実施の形態の一例を示す断面図，平面図で
あり、また図２は図１の要部拡大断面図である。なお、
これらの図においては、半導体装置Ｂを外部電気回路装
置Ｄに実装した状態を示している。
【００２１】これらの図において、１は略四角形の絶縁
基板、１ａは半導体素子Ｃの載置部、１ｂは絶縁基板１
上面の電極パッド、１ｃは絶縁基板１下面の電極パッ
ド、１ｄは絶縁基板１の端面、１ｅは絶縁基板の端面に
形成されたメタライズ層である。また、２ａは絶縁基板
１の内部に形成された内層接地導体層、２ｂは絶縁基板
１の上面から下面にかけて形成された配線導体、３ａは
ロウ材、３ｂは半田、４は金属ボール、５は蓋体、５ａ
は蓋体５の側壁部、５ｂは側壁部５ａの下端に形成され
た鍔部である。
基板、１ａは半導体素子Ｃの載置部、１ｂは絶縁基板１
上面の電極パッド、１ｃは絶縁基板１下面の電極パッ
ド、１ｄは絶縁基板１の端面、１ｅは絶縁基板の端面に
形成されたメタライズ層である。また、２ａは絶縁基板
１の内部に形成された内層接地導体層、２ｂは絶縁基板
１の上面から下面にかけて形成された配線導体、３ａは
ロウ材、３ｂは半田、４は金属ボール、５は蓋体、５ａ
は蓋体５の側壁部、５ｂは側壁部５ａの下端に形成され
た鍔部である。
【００２２】本発明の半導体装置Ｂは、上面に半導体素
子Ｃが載置固定され、上面に電極パッド１ｂ、下面に電
極パッド１ｃが形成され、かつ端面１ｄにメタライズ層
１ｅが形成された絶縁基板１と、半導体素子Ｃおよび絶
縁基板１の上方ならびに絶縁基板１の端面を覆うととも
に内側面がメタライズ層１ｅを介して絶縁基板１の端面
１ｄにロウ付けされた蓋体５とを具備している。
子Ｃが載置固定され、上面に電極パッド１ｂ、下面に電
極パッド１ｃが形成され、かつ端面１ｄにメタライズ層
１ｅが形成された絶縁基板１と、半導体素子Ｃおよび絶
縁基板１の上方ならびに絶縁基板１の端面を覆うととも
に内側面がメタライズ層１ｅを介して絶縁基板１の端面
１ｄにロウ付けされた蓋体５とを具備している。
【００２３】そして、絶縁基板１下面の電極パッド１ｃ
は、ロウ材３ａと金属ボール４および半田３ｂから成る
導体バンプを介して半導体装置Ｂが外部電気回路装置Ｄ
上に電気的に接続される。
は、ロウ材３ａと金属ボール４および半田３ｂから成る
導体バンプを介して半導体装置Ｂが外部電気回路装置Ｄ
上に電気的に接続される。
【００２４】本発明の絶縁基板１は、酸化アルミニウム
（Ａｌ2Ｏ3）質焼結体、窒化アルミニウム（ＡｌＮ）質
焼結体、ムライト（３Ａｌ2Ｏ3・２ＳｉＯ2）質焼結
体、炭化珪素（ＳｉＣ）質焼結体、ガラスセラミックス
質焼結体などの絶縁材料からなり、その形状は例えば略
四角形である。そして、その内部に内層接地導体層２
ａ、配線導体２ｂを有しており、上面中央部には半導体
素子Ｃを載置するための載置部１ａを有している。
（Ａｌ2Ｏ3）質焼結体、窒化アルミニウム（ＡｌＮ）質
焼結体、ムライト（３Ａｌ2Ｏ3・２ＳｉＯ2）質焼結
体、炭化珪素（ＳｉＣ）質焼結体、ガラスセラミックス
質焼結体などの絶縁材料からなり、その形状は例えば略
四角形である。そして、その内部に内層接地導体層２
ａ、配線導体２ｂを有しており、上面中央部には半導体
素子Ｃを載置するための載置部１ａを有している。
【００２５】この絶縁基板１は、例えば酸化アルミニウ
ム（Ａｌ2Ｏ3）質焼結体からなる場合、Ａｌ2Ｏ3，酸化
珪素（ＳｉＯ2），酸化マグネシウム（ＭｇＯ），酸化
カルシウム（ＣａＯ）等の原料粉末に適当な有機バイン
ダー、有機溶剤、可塑剤、分散剤等を添加混合してスラ
リー状し、これを従来周知のドクターブレード法によっ
てシート状となすことにより、複数枚のセラミックグリ
ーンシートを得る。
ム（Ａｌ2Ｏ3）質焼結体からなる場合、Ａｌ2Ｏ3，酸化
珪素（ＳｉＯ2），酸化マグネシウム（ＭｇＯ），酸化
カルシウム（ＣａＯ）等の原料粉末に適当な有機バイン
ダー、有機溶剤、可塑剤、分散剤等を添加混合してスラ
リー状し、これを従来周知のドクターブレード法によっ
てシート状となすことにより、複数枚のセラミックグリ
ーンシートを得る。
【００２６】しかる後、このセラミックグリーンシート
に適当な打抜き加工を施すとともに、タングステン
（Ｗ），モリブデン（Ｍｏ），マンガン（Ｍｎ），銅
（Ｃｕ），銀（Ａｇ），ニッケル（Ｎｉ），パラジウム
（Ｐｄ），金（Ａｕ）等の金属材料粉末に適当なバイン
ダー、溶剤を混合してなる導体ペーストを、セラミック
グリーンシートに予めスクリーン印刷法等により所定パ
ターンに印刷塗布することによって、電極パッド１ｂ，
１ｃとなる印刷層、内層接地導体層２ａ、配線導体２ｂ
となる印刷層をそれぞれ形成する。この後、セラミック
グリーンシートを所定の順序で積層した後、所定の寸法
に切断し、次いで絶縁基板１の端面１ｄとなる切断面に
導体ペーストをスクリーン印刷法や転写印刷法などの印
刷法により印刷してメタライズ層１ｅとなる印刷層を形
成し、最後に約１６００℃の温度で焼成することによっ
て絶縁基板１が作製される。
に適当な打抜き加工を施すとともに、タングステン
（Ｗ），モリブデン（Ｍｏ），マンガン（Ｍｎ），銅
（Ｃｕ），銀（Ａｇ），ニッケル（Ｎｉ），パラジウム
（Ｐｄ），金（Ａｕ）等の金属材料粉末に適当なバイン
ダー、溶剤を混合してなる導体ペーストを、セラミック
グリーンシートに予めスクリーン印刷法等により所定パ
ターンに印刷塗布することによって、電極パッド１ｂ，
１ｃとなる印刷層、内層接地導体層２ａ、配線導体２ｂ
となる印刷層をそれぞれ形成する。この後、セラミック
グリーンシートを所定の順序で積層した後、所定の寸法
に切断し、次いで絶縁基板１の端面１ｄとなる切断面に
導体ペーストをスクリーン印刷法や転写印刷法などの印
刷法により印刷してメタライズ層１ｅとなる印刷層を形
成し、最後に約１６００℃の温度で焼成することによっ
て絶縁基板１が作製される。
【００２７】絶縁基板１下面の電極パッド１ｃと外部電
気回路装置Ｄの電極とを接続する、ロウ材３ａ，金属ボ
ール４および半田３ｂから成る導体バンプは、半導体装
置Ｂを外部電気回路装置Ｄに物理的に接続するだけでな
く、高周波信号を伝送し半導体装置Ｂと外部電気回路装
置Ｄとを電気的に接続する機能を有する。また、電極パ
ッド１ｂ，１ｃの表面に、良導電性で耐食性および低融
点ろう材との濡れ性が良好な金属、例えばＮｉ，Ａｕを
メッキ法により０．５〜９μｍの厚さで順次被着させて
おくのがよく、電極パッド１ｂ，１ｃの酸化腐食を有効
に防止し得るとともに半導体素子Ｃと絶縁基板１との半
田３ｂによる接続、および半導体装置Ｂと外部電気回路
装置Ｄとの半田３ｂによる接続を強固とすることができ
る。
気回路装置Ｄの電極とを接続する、ロウ材３ａ，金属ボ
ール４および半田３ｂから成る導体バンプは、半導体装
置Ｂを外部電気回路装置Ｄに物理的に接続するだけでな
く、高周波信号を伝送し半導体装置Ｂと外部電気回路装
置Ｄとを電気的に接続する機能を有する。また、電極パ
ッド１ｂ，１ｃの表面に、良導電性で耐食性および低融
点ろう材との濡れ性が良好な金属、例えばＮｉ，Ａｕを
メッキ法により０．５〜９μｍの厚さで順次被着させて
おくのがよく、電極パッド１ｂ，１ｃの酸化腐食を有効
に防止し得るとともに半導体素子Ｃと絶縁基板１との半
田３ｂによる接続、および半導体装置Ｂと外部電気回路
装置Ｄとの半田３ｂによる接続を強固とすることができ
る。
【００２８】蓋体５は、好ましくは平面視形状が絶縁基
板１より若干大きく絶縁基板１に相似した略四角形であ
り、例えばＣｕ板を用いて、金型により４辺に側壁部５
ａを形成した形状となすことができる。また、蓋体４が
Ｃｕ−Ｗ合金，Ｃｕ−モリブデン（Ｍｏ）合金である場
合、これらの粉末を混合して加熱したものをロール圧延
法にて所定の厚さの板材に圧延し、得られたシート状部
材を金型プレス法により所望の形状の蓋体５となすこと
ができる。
板１より若干大きく絶縁基板１に相似した略四角形であ
り、例えばＣｕ板を用いて、金型により４辺に側壁部５
ａを形成した形状となすことができる。また、蓋体４が
Ｃｕ−Ｗ合金，Ｃｕ−モリブデン（Ｍｏ）合金である場
合、これらの粉末を混合して加熱したものをロール圧延
法にて所定の厚さの板材に圧延し、得られたシート状部
材を金型プレス法により所望の形状の蓋体５となすこと
ができる。
【００２９】本発明において、蓋体５は、その天井面が
半導体素子Ｃの上面に接合され、側壁部５ａの下端に外
部電気回路装置Ｄにロウ付けされる鍔部５ｂが形成され
ていることが好ましい。この蓋体５は、その天井面が半
導体素子Ｃの上面と接合されることによって放熱用部材
としても機能する。
半導体素子Ｃの上面に接合され、側壁部５ａの下端に外
部電気回路装置Ｄにロウ付けされる鍔部５ｂが形成され
ていることが好ましい。この蓋体５は、その天井面が半
導体素子Ｃの上面と接合されることによって放熱用部材
としても機能する。
【００３０】蓋体５の材料としてはＣｕが好ましい。こ
れは、Ｃｕの熱伝導率が３５０Ｗ／ｍ・Ｋと極めて大き
いからである。Ｃｕの熱膨張係数は１９×１０-6／℃で
あり、半導体素子Ｃの熱膨張係数（３×１０-6〜４×１
０-6／℃）との差が大きいが、半導体素子Ｃ上面との接
合に際して例えばＡｕ−Ｓｎ半田などの高温時の伸びが
４０〜５０％と大きい低融点半田によって接合される
と、熱膨張係数差に起因する熱応力が緩和されて半導体
素子Ｃが剥離するなどの不具合はほとんど発生しない。
このときの接合温度は約２４０℃程度であり、その際予
め半田接合された接続部の半田３ｂ等が再溶融すること
がない。
れは、Ｃｕの熱伝導率が３５０Ｗ／ｍ・Ｋと極めて大き
いからである。Ｃｕの熱膨張係数は１９×１０-6／℃で
あり、半導体素子Ｃの熱膨張係数（３×１０-6〜４×１
０-6／℃）との差が大きいが、半導体素子Ｃ上面との接
合に際して例えばＡｕ−Ｓｎ半田などの高温時の伸びが
４０〜５０％と大きい低融点半田によって接合される
と、熱膨張係数差に起因する熱応力が緩和されて半導体
素子Ｃが剥離するなどの不具合はほとんど発生しない。
このときの接合温度は約２４０℃程度であり、その際予
め半田接合された接続部の半田３ｂ等が再溶融すること
がない。
【００３１】そして、蓋体５と半導体素子Ｃとの接合と
同時に、蓋体５の鍔部５ｂが同じ半田を介して外部電気
回路装置Ｄ上に接合されるとともに絶縁基板１の端面１
ｄのメタライズ層１ｅと側壁部５ａの内側面とが同様に
して半田等でロウ付け接合される。これらの接合に際し
ては、予め粉末状の半田材料をペースト状にした半田ペ
ーストを所定の接合部位に塗布し乾燥させておくとよ
い。蓋体５と絶縁基板１の端面１ｄとの接合に際して
は、半田ペーストを端面１ｄにスクリーン印刷法などの
印刷法で印刷し、これを乾燥させた後、絶縁基板１を覆
うとともに外部電気回路装置Ｄに鍔部５ｂが接するよう
に蓋体５を被せ、所定の温度で加熱することにより絶縁
基板１が外部電気回路装置Ｄ上に固定されるとともに蓋
体５の内側面にも固定される。
同時に、蓋体５の鍔部５ｂが同じ半田を介して外部電気
回路装置Ｄ上に接合されるとともに絶縁基板１の端面１
ｄのメタライズ層１ｅと側壁部５ａの内側面とが同様に
して半田等でロウ付け接合される。これらの接合に際し
ては、予め粉末状の半田材料をペースト状にした半田ペ
ーストを所定の接合部位に塗布し乾燥させておくとよ
い。蓋体５と絶縁基板１の端面１ｄとの接合に際して
は、半田ペーストを端面１ｄにスクリーン印刷法などの
印刷法で印刷し、これを乾燥させた後、絶縁基板１を覆
うとともに外部電気回路装置Ｄに鍔部５ｂが接するよう
に蓋体５を被せ、所定の温度で加熱することにより絶縁
基板１が外部電気回路装置Ｄ上に固定されるとともに蓋
体５の内側面にも固定される。
【００３２】本発明の半導体装置は、絶縁基板１と外部
電気回路装置Ｄとを金属ボール４等を介して接続する接
続構造に加えて、絶縁基板１の端面１ｄと側壁部５ａと
を接合することにより絶縁基板１の外部電気回路装置Ｄ
への接合が補強されて接合強度が向上する。また、絶縁
基板１の端面１ｄと蓋体５の側壁部５ａとの接合によっ
て半導体装置Ｂが全体的に強固に接合されているため、
外部電気回路装置Ｄの半導体装置Ｂが実装されている部
位は変形しにくくなっており、反りの発生が抑えられ
る。従って、半導体装置Ｂと外部電気回路装置Ｄとの接
続部にクラックが発生することは皆無となる。さらに、
蓋体５の天井面が半導体素子Ｃの上面に接合され、側壁
部５ａの下端の鍔部５ｂが外部電気回路装置Ｄにロウ付
けされることにより、外部電気回路装置Ｄの反り抑制効
果、および半導体装置Ｂと外部電気回路装置Ｄとの接続
部におけるクラック発生の防止効果がさらに向上すると
ともに、半導体素子Ｃの熱を効率的に放散できる。
電気回路装置Ｄとを金属ボール４等を介して接続する接
続構造に加えて、絶縁基板１の端面１ｄと側壁部５ａと
を接合することにより絶縁基板１の外部電気回路装置Ｄ
への接合が補強されて接合強度が向上する。また、絶縁
基板１の端面１ｄと蓋体５の側壁部５ａとの接合によっ
て半導体装置Ｂが全体的に強固に接合されているため、
外部電気回路装置Ｄの半導体装置Ｂが実装されている部
位は変形しにくくなっており、反りの発生が抑えられ
る。従って、半導体装置Ｂと外部電気回路装置Ｄとの接
続部にクラックが発生することは皆無となる。さらに、
蓋体５の天井面が半導体素子Ｃの上面に接合され、側壁
部５ａの下端の鍔部５ｂが外部電気回路装置Ｄにロウ付
けされることにより、外部電気回路装置Ｄの反り抑制効
果、および半導体装置Ｂと外部電気回路装置Ｄとの接続
部におけるクラック発生の防止効果がさらに向上すると
ともに、半導体素子Ｃの熱を効率的に放散できる。
【００３３】また、本発明においては、絶縁基板１は略
四角形であり、蓋体５は平面視形状が絶縁基板１と相似
した略四角形であり、絶縁基板１の端面１ｄの中央部に
メタライズ層１ｅが形成されていることが好ましい。こ
の構成によって以下のような利点がある。即ち、絶縁基
板１の端面１ｄと蓋体５の側壁部５ａの内側面とを接合
する際に、端面１ｄのコーナー部をロウ付けした場合、
端面１ｄの中央部をロウ付けする場合に比較して２倍以
上の接合面積を必要とする。これは、例えば絶縁基板１
が正方形である場合、対向するコーナー部間の距離（略
対角線長さ）が対向する端面１ｄ間の距離の約１．４倍
以上に大きくなり、そのため、端面１ｄの中央部をロウ
付けする場合と同程度の接合強度を得るには接合面積を
大きくしなければならないからである。また、応力が集
中し易い絶縁基板１のコーナー部でロウ付け部にクラッ
ク等が発生するということがなく、安定したロウ付け構
造が得られる。
四角形であり、蓋体５は平面視形状が絶縁基板１と相似
した略四角形であり、絶縁基板１の端面１ｄの中央部に
メタライズ層１ｅが形成されていることが好ましい。こ
の構成によって以下のような利点がある。即ち、絶縁基
板１の端面１ｄと蓋体５の側壁部５ａの内側面とを接合
する際に、端面１ｄのコーナー部をロウ付けした場合、
端面１ｄの中央部をロウ付けする場合に比較して２倍以
上の接合面積を必要とする。これは、例えば絶縁基板１
が正方形である場合、対向するコーナー部間の距離（略
対角線長さ）が対向する端面１ｄ間の距離の約１．４倍
以上に大きくなり、そのため、端面１ｄの中央部をロウ
付けする場合と同程度の接合強度を得るには接合面積を
大きくしなければならないからである。また、応力が集
中し易い絶縁基板１のコーナー部でロウ付け部にクラッ
ク等が発生するということがなく、安定したロウ付け構
造が得られる。
【００３４】なお、絶縁基板１の端面１ｄの中央部と
は、図１（ｂ）に示すように、平面視における端面１ｄ
の中央部である。この中央部に形成されるメタライズ層
１ｅの平面視における辺方向の長さは、辺の１／５〜１
／２であることが好ましい。１／５未満では、絶縁基板
１の端面１ｄから蓋体５への熱伝達性が劣化し、１／２
を超えると、絶縁基板１の端面１ｄと蓋体５との接合面
積が大きくなり、絶縁基板１と蓋体５との熱膨張係数差
によって絶縁基板１にクラックが発生し易くなる。
は、図１（ｂ）に示すように、平面視における端面１ｄ
の中央部である。この中央部に形成されるメタライズ層
１ｅの平面視における辺方向の長さは、辺の１／５〜１
／２であることが好ましい。１／５未満では、絶縁基板
１の端面１ｄから蓋体５への熱伝達性が劣化し、１／２
を超えると、絶縁基板１の端面１ｄと蓋体５との接合面
積が大きくなり、絶縁基板１と蓋体５との熱膨張係数差
によって絶縁基板１にクラックが発生し易くなる。
【００３５】また、半導体素子Ｃと蓋体５とを接合する
前に、半導体素子Ｃを予め絶縁基板１上面の電極パッド
１ｂに高融点のＰｂ−Ｓｎ系半田によって接合しておく
のがよく、この場合半導体素子Ｃと蓋体５とを接合する
半田３ｂが再溶融することがなくなり、接合の信頼性の
高い半導体装置Ｂを実現できる。
前に、半導体素子Ｃを予め絶縁基板１上面の電極パッド
１ｂに高融点のＰｂ−Ｓｎ系半田によって接合しておく
のがよく、この場合半導体素子Ｃと蓋体５とを接合する
半田３ｂが再溶融することがなくなり、接合の信頼性の
高い半導体装置Ｂを実現できる。
【００３６】本発明の半導体装置に収納される半導体素
子は数ＧＨｚ〜１００ＧＨｚの高周波帯域で作動するも
のであり、本発明の半導体装置はこのような高周波帯域
用の半導体素子を収納するものとして好適である。
子は数ＧＨｚ〜１００ＧＨｚの高周波帯域で作動するも
のであり、本発明の半導体装置はこのような高周波帯域
用の半導体素子を収納するものとして好適である。
【００３７】尚、本発明は上記実施の形態に限定され
ず、本発明の要旨を逸脱しない範囲内において種々の変
更を行うことは何等支障は無い。例えば、蓋体５の側壁
部５ａの内側面で絶縁基板１の端面１ｄが当接する部位
に、端面１ｄが嵌合する溝を設けることもできる。この
場合、半田を溝内にとどめることができて接合に十分な
量の半田を確保することができる。
ず、本発明の要旨を逸脱しない範囲内において種々の変
更を行うことは何等支障は無い。例えば、蓋体５の側壁
部５ａの内側面で絶縁基板１の端面１ｄが当接する部位
に、端面１ｄが嵌合する溝を設けることもできる。この
場合、半田を溝内にとどめることができて接合に十分な
量の半田を確保することができる。
【００３８】また、半導体素子と蓋体の下面との間には
銀エポキシやグリスなどの伝熱部材を配置してもよく、
この場合半導体素子の接合後において半導体素子に作用
する応力を軽減することができる。
銀エポキシやグリスなどの伝熱部材を配置してもよく、
この場合半導体素子の接合後において半導体素子に作用
する応力を軽減することができる。
【００３９】
【発明の効果】本発明の半導体装置は、上面に半導体素
子が載置固定され、下面に電極パッドが形成され、かつ
端面にメタライズ層が形成された絶縁基板と、半導体素
子および絶縁基板の上方ならびに絶縁基板の端面を覆う
とともに内側面がメタライズ層を介して絶縁基板の端面
にロウ付けされた蓋体とを具備したことにより、蓋体の
内側面がメタライズ層を介して絶縁基板の端面にロウ付
けされたことから、半導体装置全体の強度が大幅に増す
とともに半導体装置が実装された外部電気回路装置の部
位が変形しにくくなり、外部電気回路装置の反りを抑え
ることができ、よって絶縁基板と外部電気回路装置との
接続部に亀裂や剥離が生じなくなる。その結果、半導体
装置と外部電気回路装置との間で高周波信号が良好に伝
送されることとなる。
子が載置固定され、下面に電極パッドが形成され、かつ
端面にメタライズ層が形成された絶縁基板と、半導体素
子および絶縁基板の上方ならびに絶縁基板の端面を覆う
とともに内側面がメタライズ層を介して絶縁基板の端面
にロウ付けされた蓋体とを具備したことにより、蓋体の
内側面がメタライズ層を介して絶縁基板の端面にロウ付
けされたことから、半導体装置全体の強度が大幅に増す
とともに半導体装置が実装された外部電気回路装置の部
位が変形しにくくなり、外部電気回路装置の反りを抑え
ることができ、よって絶縁基板と外部電気回路装置との
接続部に亀裂や剥離が生じなくなる。その結果、半導体
装置と外部電気回路装置との間で高周波信号が良好に伝
送されることとなる。
【００４０】本発明は、好ましくは蓋体は、その天井面
が半導体素子の上面に接合され、下端に外部電気回路装
置にロウ付けされる鍔部が形成されていることにより、
半導体装置全体の強度がさらに向上し外部電気回路装置
との接合がさらに強化され、絶縁基板と外部電気回路装
置との接続部に亀裂や剥離が生じるのがさらに防止され
る。そのため、半導体装置と外部電気回路装置との間で
の高周波信号の伝送特性がさらに向上し安定化する。
が半導体素子の上面に接合され、下端に外部電気回路装
置にロウ付けされる鍔部が形成されていることにより、
半導体装置全体の強度がさらに向上し外部電気回路装置
との接合がさらに強化され、絶縁基板と外部電気回路装
置との接続部に亀裂や剥離が生じるのがさらに防止され
る。そのため、半導体装置と外部電気回路装置との間で
の高周波信号の伝送特性がさらに向上し安定化する。
【００４１】また、絶縁基板の端面に接合された蓋体の
側壁部により、半導体素子の上面から蓋体に直接伝達さ
れる経路を辿った熱と半導体素子から絶縁基板を介して
蓋体の側壁部に伝達される経路を辿った熱を効率よく外
部電気回路装置に伝達することができ、これらの経路を
通った熱は外部電気回路装置に取着されている放熱板等
を介して外部に放散される。さらに、絶縁基板の端面と
蓋体の内側面とのロウ付けによる接合部に、絶縁基板の
接地配線導体を接続することにより、半導体装置の接地
状態を強化することができ、高周波信号の伝送損失を効
果的に低減することができる。
側壁部により、半導体素子の上面から蓋体に直接伝達さ
れる経路を辿った熱と半導体素子から絶縁基板を介して
蓋体の側壁部に伝達される経路を辿った熱を効率よく外
部電気回路装置に伝達することができ、これらの経路を
通った熱は外部電気回路装置に取着されている放熱板等
を介して外部に放散される。さらに、絶縁基板の端面と
蓋体の内側面とのロウ付けによる接合部に、絶縁基板の
接地配線導体を接続することにより、半導体装置の接地
状態を強化することができ、高周波信号の伝送損失を効
果的に低減することができる。
【００４２】また本発明は、好ましくは絶縁基板は略四
角形であり、蓋体は平面視形状が絶縁基板と相似した略
四角形であり、絶縁基板の端面の中央部にメタライズ層
が形成されていることにより、絶縁基板のコーナー部を
ロウ付け接合する場合と比較して、小さな接合面積で大
きな接合強度が得られ、外部電気回路装置に反りが発生
しにくくなる。また、絶縁基板のコーナー部がロウ付け
されていないことから、応力が集中し易い絶縁基板のコ
ーナー部でロウ付け部にクラック等が発生するというこ
とがなく、安定したロウ付け構造が得られる。
角形であり、蓋体は平面視形状が絶縁基板と相似した略
四角形であり、絶縁基板の端面の中央部にメタライズ層
が形成されていることにより、絶縁基板のコーナー部を
ロウ付け接合する場合と比較して、小さな接合面積で大
きな接合強度が得られ、外部電気回路装置に反りが発生
しにくくなる。また、絶縁基板のコーナー部がロウ付け
されていないことから、応力が集中し易い絶縁基板のコ
ーナー部でロウ付け部にクラック等が発生するというこ
とがなく、安定したロウ付け構造が得られる。
【図１】本発明の半導体装置について実施の形態の例を
示すものであり、（ａ）は外部電気回路装置上に搭載さ
れた半導体装置の断面図、（ｂ）は（ａ）の半導体装置
の平面図である。
示すものであり、（ａ）は外部電気回路装置上に搭載さ
れた半導体装置の断面図、（ｂ）は（ａ）の半導体装置
の平面図である。
【図２】図１の半導体装置の要部拡大断面図である。
【図３】従来の外部電気回路装置上に搭載された半導体
装置の断面図である。
装置の断面図である。
【符号の説明】
１：絶縁基板
１ｂ，１ｂ：電極パッド
１ｄ：絶縁基板の端面
１ｅ：メタライズ層
５：蓋体
５ｂ：鍔部
Ｂ：半導体装置
Ｃ：半導体素子
Ｄ：外部電気回路装置
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 23/34 Ｈ０１Ｌ 23/34 Ａ
23/40 23/40 Ｆ
Ｈ０１Ｒ 33/76 ５０５ Ｈ０１Ｒ 33/76 ５０５Ｚ
Claims (3)
- 【請求項１】 上面に半導体素子が載置固定され、下面
に電極パッドが形成され、かつ端面にメタライズ層が形
成された絶縁基板と、前記半導体素子および前記絶縁基
板の上方ならびに前記絶縁基板の端面を覆うとともに内
側面が前記メタライズ層を介して前記絶縁基板の端面に
ロウ付けされた蓋体とを具備したことを特徴とする半導
体装置。 - 【請求項２】 前記蓋体は、その天井面が前記半導体素
子の上面に接合され、下端に外部電気回路装置にロウ付
けされる鍔部が形成されていることを特徴とする請求項
１記載の半導体装置。 - 【請求項３】 前記絶縁基板は略四角形であり、前記蓋
体は平面視形状が前記絶縁基板と相似した略四角形であ
り、前記絶縁基板の端面の中央部に前記メタライズ層が
形成されていることを特徴とする請求項１または請求項
２記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001289879A JP2003100924A (ja) | 2001-09-21 | 2001-09-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001289879A JP2003100924A (ja) | 2001-09-21 | 2001-09-21 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003100924A true JP2003100924A (ja) | 2003-04-04 |
Family
ID=19112311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001289879A Pending JP2003100924A (ja) | 2001-09-21 | 2001-09-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003100924A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010004033A (ja) * | 2008-05-23 | 2010-01-07 | Denso Corp | 半導体装置の実装構造 |
| JP2010073942A (ja) * | 2008-09-19 | 2010-04-02 | Fdk Corp | 電子回路装置 |
| JP2010528472A (ja) * | 2007-05-25 | 2010-08-19 | エルエスアイ コーポレーション | 熱性能の向上のためにフタをはんだ付けされた集積回路パッケージ |
| JP2010192653A (ja) * | 2009-02-18 | 2010-09-02 | Panasonic Corp | 半導体装置 |
| JP2011171656A (ja) * | 2010-02-22 | 2011-09-01 | Renesas Electronics Corp | 半導体パッケージおよびその製造方法 |
| JP2013105878A (ja) * | 2011-11-14 | 2013-05-30 | Ibiden Co Ltd | 電子部品及びその製造方法 |
| JP2013140870A (ja) * | 2012-01-05 | 2013-07-18 | Mitsubishi Electric Corp | 電力用半導体装置 |
| KR101292509B1 (ko) | 2007-02-12 | 2013-08-01 | 삼성전자주식회사 | 솔더 볼 탑재 장치 및 방법 |
| US20150035131A1 (en) * | 2013-08-05 | 2015-02-05 | Media Tek Singapore Pte. Ltd. | Chip package |
| CN106409774A (zh) * | 2015-07-31 | 2017-02-15 | 富葵精密组件(深圳)有限公司 | 屏蔽罩、封装结构及封装结构制作方法 |
| CN108431946A (zh) * | 2016-01-07 | 2018-08-21 | 赛灵思公司 | 具有加强件的堆叠的硅封装组件 |
-
2001
- 2001-09-21 JP JP2001289879A patent/JP2003100924A/ja active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101292509B1 (ko) | 2007-02-12 | 2013-08-01 | 삼성전자주식회사 | 솔더 볼 탑재 장치 및 방법 |
| JP2010528472A (ja) * | 2007-05-25 | 2010-08-19 | エルエスアイ コーポレーション | 熱性能の向上のためにフタをはんだ付けされた集積回路パッケージ |
| JP2010004033A (ja) * | 2008-05-23 | 2010-01-07 | Denso Corp | 半導体装置の実装構造 |
| JP2010073942A (ja) * | 2008-09-19 | 2010-04-02 | Fdk Corp | 電子回路装置 |
| JP2010192653A (ja) * | 2009-02-18 | 2010-09-02 | Panasonic Corp | 半導体装置 |
| JP2011171656A (ja) * | 2010-02-22 | 2011-09-01 | Renesas Electronics Corp | 半導体パッケージおよびその製造方法 |
| JP2013105878A (ja) * | 2011-11-14 | 2013-05-30 | Ibiden Co Ltd | 電子部品及びその製造方法 |
| JP2013140870A (ja) * | 2012-01-05 | 2013-07-18 | Mitsubishi Electric Corp | 電力用半導体装置 |
| US20150035131A1 (en) * | 2013-08-05 | 2015-02-05 | Media Tek Singapore Pte. Ltd. | Chip package |
| CN104347539A (zh) * | 2013-08-05 | 2015-02-11 | 联发科技（新加坡）私人有限公司 | 芯片封装 |
| US9607951B2 (en) | 2013-08-05 | 2017-03-28 | Mediatek Singapore Pte. Ltd. | Chip package |
| CN106409774A (zh) * | 2015-07-31 | 2017-02-15 | 富葵精密组件(深圳)有限公司 | 屏蔽罩、封装结构及封装结构制作方法 |
| CN106409774B (zh) * | 2015-07-31 | 2019-04-26 | 鹏鼎控股(深圳)股份有限公司 | 屏蔽罩、封装结构及封装结构制作方法 |
| CN108431946A (zh) * | 2016-01-07 | 2018-08-21 | 赛灵思公司 | 具有加强件的堆叠的硅封装组件 |
| KR20180100603A (ko) * | 2016-01-07 | 2018-09-11 | 자일링크스 인코포레이티드 | 강화된 보강재를 구비한 적층형 실리콘 패키지 어셈블리 |
| US10840192B1 (en) | 2016-01-07 | 2020-11-17 | Xilinx, Inc. | Stacked silicon package assembly having enhanced stiffener |
| CN108431946B (zh) * | 2016-01-07 | 2021-12-07 | 赛灵思公司 | 具有加强件的堆叠的硅封装组件 |
| KR102542735B1 (ko) * | 2016-01-07 | 2023-06-12 | 자일링크스 인코포레이티드 | 강화된 보강재를 구비한 적층형 실리콘 패키지 어셈블리 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3013831B2 (ja) | Ｍｍｉｃパッケージ | |
| US7393771B2 (en) | Method for mounting an electronic part on a substrate using a liquid containing metal particles | |
| US6046499A (en) | Heat transfer configuration for a semiconductor device | |
| JPH10256429A (ja) | 半導体パッケージ | |
| JP2003100924A (ja) | 半導体装置 | |
| US6528347B2 (en) | Manufacturing method for making a microwave semiconductor device with improved heat discharge and electric properties | |
| US20220148956A1 (en) | Wiring board, electronic device, and electronic module | |
| JPH10275522A (ja) | 導電性樹脂ペースト、それを用いたパッケージ用基体および半導体パッケージ | |
| JP2002184942A (ja) | 実装基板 | |
| JP2517024B2 (ja) | セラミックパッケ―ジとその製造方法 | |
| JPH10256428A (ja) | 半導体パッケージ | |
| JP3325477B2 (ja) | 半導体素子収納用パッケージ | |
| JP3570837B2 (ja) | 半導体素子収納用パッケージ | |
| JP3660817B2 (ja) | 電子回路モジュール | |
| JPH10275879A (ja) | 半導体パッケージ | |
| JPH10256413A (ja) | 半導体パッケージ | |
| JP2003229521A (ja) | 半導体モジュール及びその製造方法 | |
| JP7162775B2 (ja) | 半導体装置 | |
| JPH10275878A (ja) | 半導体パッケージ | |
| JPH10256414A (ja) | 半導体パッケージ | |
| JP2501278B2 (ja) | 半導体パッケ―ジ | |
| JP2002076213A (ja) | 半導体素子モジュール | |
| JP2000183236A (ja) | 半導体素子収納用パッケージ | |
| JP3838888B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2001185675A (ja) | 半導体装置 |