KR101292509B1 - 솔더 볼 탑재 장치 및 방법 - Google Patents

솔더 볼 탑재 장치 및 방법 Download PDF

Info

Publication number
KR101292509B1
KR101292509B1 KR1020070014406A KR20070014406A KR101292509B1 KR 101292509 B1 KR101292509 B1 KR 101292509B1 KR 1020070014406 A KR1020070014406 A KR 1020070014406A KR 20070014406 A KR20070014406 A KR 20070014406A KR 101292509 B1 KR101292509 B1 KR 101292509B1
Authority
KR
South Korea
Prior art keywords
solder balls
semiconductor substrate
tray
solder ball
grooves
Prior art date
Application number
KR1020070014406A
Other languages
English (en)
Other versions
KR20080075356A (ko
Inventor
김기현
안준현
김홍권
강석명
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070014406A priority Critical patent/KR101292509B1/ko
Publication of KR20080075356A publication Critical patent/KR20080075356A/ko
Application granted granted Critical
Publication of KR101292509B1 publication Critical patent/KR101292509B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/40—Details of apparatuses used for either manufacturing connectors or connecting the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명에 따른 반도체 기판 상에 솔더 볼들을 탑재하기 위한 장치는, 솔더 볼들을 배치하기 위한 다수의 홈들이 그 내측 기저면에 형성되고, 반도체 기판을 수용하는 공간을 갖는 트레이와; 상기 반도체 기판을 덮는 리드를 포함한다.
솔더 볼, 탑재, 반도체 기판, 트레이, 홈

Description

솔더 볼 탑재 장치 및 방법{SOLDER BALL MOUNTING APPARATUS AND METHOD}
도 1 내지 도 6은 전형적인 수동 솔더 볼 탑재 방법을 설명하기 위한 도면들,
도 7 내지 도 11은 상기 장치(200)를 이용한 솔더 볼 탑재 방법을 설명하기 위한 도면들.
본 발명은 솔더 볼 탑재(solder ball mounting) 장치 및 방법에 관한 것으로서, 특히 볼 그리드 어레이(ball grid array: BGA) 패키지(package)를 제조하기 위한 솔더 볼 탑재 장치 및 방법에 관한 것이다.
종래에, 자동화 장치를 이용하여 솔더 볼 탑재를 수행하는 방법, 고정대(fixture)와 스테인레스 재질의 마스크(mask)를 이용하여 수동으로 솔더 볼 탑재를 수행하는 방법이 개시된 바 있다.
도 1 내지 도 6은 전형적인 수동 솔더 볼 탑재 방법을 설명하기 위한 도면들이다.
상기 방법은, (a) 인쇄회로기판(printed circuit board: PCB, 110)의 정렬 과정과, (b) 플럭스(flux, 130) 도포 과정과, (c) 마스크(140)의 정렬 과정과, (d) 솔더 볼(150)의 삽입 과정과, (e) 리플로우(reflow) 과정을 포함한다.
도 1을 참고하면, 상기 (a) 과정에서는, 상기 PCB(110)를 고정대(120)의 수용 공간에 삽입한다. 상기 고정대(120)의 수용 공간의 크기는 상기 PCB(110)의 크기와 실질적으로 동일하고, 상기 PCB(110)는 상기 수용 공간에 삽입되는 동시에 자동으로 정렬된다.
도 2를 참고하면, 상기 (b) 과정에서는, 상기 PCB(110) 표면의 도전성 패드들(conductive pads)에 점착성을 갖는 플럭스(130)를 다수의 도트 패턴들(dot patterns)을 갖도록 도포하고, 상기 도포 위치들은 솔더 볼들(150)의 탑재 위치들에 대응된다. 이때, 상기 플럭스 패턴들(130)은 상기 PCB(110)의 표면에 형성된 도전성 패드들과 상기 솔더 볼들(150)의 접속을 돕는 화학적 활성화 물질로 이루어진다.
도 3을 참고하면, 상기 (c) 과정에서는, 상기 도포 위치들에 대응되는 위치들에 다수의 홀들(145)을 갖는 마스크(140)를 준비하고, 상기 PCB(110)의 표면에 상기 마스크(140)를 탑재한다. 이때, 상기 플럭스 패턴들(130)은 상기 마스크(140)의 홀들(145) 내에 위치한다.
도 4를 참고하면, 상기 (d) 과정에서는, 상기 마스크(140)의 홀들(145) 내에 상기 솔더 볼들(150)을 위치시키고, 상기 솔더 볼들(150)은 상기 플럭스 패턴들(130)을 개재하여 상기 PCB(110)의 표면에 탑재된다.
도 5를 참고하면, 상기 (e) 과정에서는, 도 4에 도시된 구성에서 상기 마스크(140)를 제거하고, 상기 PCB(110)를 상기 고정대(120)로부터 분리한다.
이후, 상기 PCB(110)를 가열하여 상기 솔더 볼들(150)을 리플로우함으로써, 도 6에 도시된 바와 같은 솔더 볼들(150)이 탑재된 PCB(110)를 얻는다.
그러나 전술한 바와 같은 전형적인 솔더 볼 탑재 방법은 아래와 같은 문제점들이 있다.
첫째, 상기 플럭스 패턴(130)의 점착성이 높으므로, 상기 마스크(140)를 제거하는 과정에서 솔더 볼(150)이 함께 제거되는 경우가 발생할 수 있다.
둘째, 상기 PCB(110)에 통상적으로 워페이지(warpage)라고 칭하는 변형이 발생한 경우에, 상기 PCB(110)와 상기 마스크(140)의 사이에 틈이 발생할 수 있고, 이로 인해 상기 마스크(140)의 하나의 홀(145)을 통해 복수의 솔더 볼들(150)이 빠져 나가게 되는 경우가 발생할 수 있다.
셋째, 상기 마스크(140)를 제거하는 과정에서 솔더 볼들(150)의 정렬 상태가 흐트러질 수 있고, 리플로우 과정 이후 상기 솔더 볼들(150)간의 브릿지(bridge) 현상 등이 발생한 경우에 재작업하는 시간이 많이 소요될 수 있다.
본 발명은 상술한 종래의 문제점을 해결하기 위하여 안출한 것으로서, 본 발명의 일 측면에 따라서 마스크를 사용하지 않고, 반도체 기판의 변형에 대처할 수 있으며, 공정 단순화 및 공정 시간의 단축을 이룰 수 있는 솔더 볼 탑재 장치 및 방법이 제공된다.
본 발명의 일 측면에 따른 반도체 기판 상에 솔더 볼들을 탑재하기 위한 장치는, 솔더 볼들을 배치하기 위한 다수의 홈들이 그 내측 기저면에 형성되고, 반도체 기판을 수용하는 공간을 갖는 트레이와; 상기 반도체 기판을 덮는 리드를 포함한다.
본 발명의 다른 측면에 따른 반도체 기판 상에 솔더 볼들을 탑재하기 위한 방법은, (a) 솔더 볼들을 배치하기 위한 다수의 홈들이 그 내측 기저면에 형성되고, 반도체 기판을 수용하는 공간을 갖는 트레이를 제공하는 과정과; (b) 상기 트레이의 홈들에 솔더 볼들을 정렬하는 과정과; (c) 상기 솔더 볼들 상에 반도체 기판을 탑재하는 과정과; (d) 상기 솔더 볼들을 가열하여 리플로우하는 과정을 포함한다.
이하에서는 첨부도면들을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다. 본 발명을 설명함에 있어서, 관련된 공지기능, 혹은 구성에 대한 구체적인 설명은 본 발명의 요지를 모호하지 않게 하기 위하여 생략한다.
도 10은 본 발명의 바람직한 실시예에 따른 솔더 볼 탑재 장치를 나타내는 도면이고, 도 8은 도 10에 도시된 트레이(tray)를 나타내는 평면도이다.
상기 장치(200)는, 트레이(210)와, 리드(lid, 250)를 포함한다.
상기 트레이(210)는 사각 평판 형태의 기저부(212)와, 상기 기저부(212)의 가장자리에 형성된 측벽(218)을 포함한다. 상기 측벽(218)은 PCB와 같은 반도체 기판(230)을 수용하는 공간(211)을 한정하며, 도시된 바와 같이 상기 트레이(210)의 대향된 양 측부가 개방되도록 대체로 '11'자 형상을 갖거나, 상기 트레이(210)의 어느 한 측부만이 개방되도록 'U'자 형상을 가질 수 있다. 이때, 상기 측벽(218)은 상기 트레이(210)의 적어도 하나의 측부를 개방하도록 하는 형상을 갖는 것이 바람직하며, 이는 상기 트레이(210)의 홈들(216)에 다수의 솔더 볼들(220)을 정렬한 후 남는 솔더 볼들을 개방된 측부를 통해 제거하기 위함이다. 상기 기저부(212)의 표면(214)(다르게 말하자면, 상기 트레이(210)의 내측 기저면)에는 상기 홈들(216)이 형성되어 있고, 상기 각 홈(216) 내에 하나의 솔더 볼(220)이 위치하게 된다. 상기 트레이(210)는 상기 리드(250)와의 결합을 위한 복수의 제1 연결부(219)를 가지며, 상기 제1 연결부들(219)은 상기 측벽(218)의 상면에 형성된 나사홈들로 구현된다. 이때, 상기 제1 연결부들(219)은 안정적인 고정을 위해 상기 트레이(210)의 네 모서리들에 위치하는 것이 바람직하다.
상기 리드(250)는 사각 평판의 형태를 가지며, 상기 제1 연결부들(219)과 대응되는 제2 연결부들(252)을 가지며, 상기 제2 연결부들(252)은 상기 리드(250)의 네 모서리들에 형성된 나사홀들로 구현된다. 상기 반도체 기판(230)이 상기 솔더 볼들(220) 상에 탑재된 상태에서, 상기 리드(250)는 상기 반도체 기판(230)을 덮는다. 상기 트레이(210) 및 리드(250)는 서로 대응되는 제1 및 제2 연결부(219,252)마다 설치되는 나사(260)에 의해 결합된다. 이러한 나사 결합 대신에, 상기 트레이(210) 및 리드(250)는 클립(clip) 등을 이용하여 서로 고정될 수도 있다.
도 7 내지 도 11은 상기 장치(200)를 이용한 솔더 볼 탑재 방법을 설명하기 위한 도면들이다.
상기 방법은, (a) 상기 솔더 볼들(220)의 정렬 과정과, (b) 플럭스(240)의 도포 과정과, (c) 상기 반도체 기판(230)의 탑재 과정과, (d) 리플로우 과정을 포함한다.
도 7을 참고하면, 상기 (a) 과정에서는, 상기 트레이(210)의 홈들(216)에 상기 솔더 볼들(220)을 정렬시킨다. 즉, 상기 트레이(210)의 각 홈(216)에 하나의 솔더 볼(220)이 위치된다. 상기 솔더 볼(220)의 재질로는 SnAgCu 등을 사용할 수 있다.
도 9를 참고하면, 상기 (b) 과정에서는, 상기 반도체 기판(230)의 표면에 점착성을 갖는 플럭스(240)를 다수의 도트 패턴들(dot patterns)을 갖도록 도포하고, 상기 도포 위치들은 솔더 볼들(220)의 탑재 위치들에 대응된다. 이때, 상기 각 플럭스 패턴(240)은 상기 반도체 기판(230)의 표면에 형성된 해당 도전성 패드 상에 도포된다. 이때, 플럭스 패턴들(240)은 상기 반도체 기판(210)의 표면에 형성된 도전성 패드들과 상기 솔더 볼들(220)의 접속을 돕는 화학적 활성화 물질로 이루어진다.
도 10을 참고하면, 상기 (c) 과정에서는, 도 9에 도시된 반도체 기판(230)을 상하 역전시켜서 상기 트레이(210)의 수용 공간(211)에 삽입한다. 이때, 상기 반도체 기판(230)은 상기 플럭스 패턴들(240)을 개재하여 상기 솔더 볼들(220) 상에 탑재된다. 상기 반도체 기판(230)이 탑재된 상태에서, 상기 리드(250)로 상기 반도체 기판(230)(또는 상기 트레이(210)의 개방된 상단)을 덮는다. 상기 트레이(210) 및 리드(250)는 서로 대응되는 제1 및 제2 연결부(219,252)마다 설치되는 나사(260)에 의해 결합된다. 이때, 리플로우 온도는 240~260℃의 범위로 할 수 있다. 상기 트레이(210) 및 리드(250)는 리플로우 온도에 견딜 수 있는 임의의 폴리머 재질로 형성할 수 있다. 예를 들어, 상기 트레이(210)의 재질로는 알루미늄을 사용할 수 있고, 상기 리드(250)의 재질로는 톨론(torlon, 상품명)으로 통용되는 PAI(polyamide-imide)를 사용할 수 있다.
이후, 도 10에 도시된 장치(200) 전체를 가열하여 상기 솔더 볼들(220)을 리플로우함으로써, 도 11에 도시된 바와 같은 솔더 볼들(220)이 탑재된 반도체 기판(230)을 얻는다.
상술한 바와 같이, 본 발명에 따른 솔더 볼 탑재 장치 및 방법은 마스크를 사용하지 않으므로, 솔더 볼 제거, 솔더 볼 브릿지 현상 등과 같은 공정 불량을 방지할 수 있고, 반도체 기판의 변형에 대처할 수 있으며, 이로 인해 공정 단순화 및 공정 시간의 단축을 이룰 수 있다는 이점이 있다.

Claims (7)

  1. 반도체 기판 상에 솔더 볼들을 탑재하기 위한 장치에 있어서,
    솔더 볼들을 배치하기 위한 다수의 홈들이 그 내측 기저면에 형성되고, 반도체 기판을 수용하는 공간을 갖는 트레이와;
    상기 반도체 기판을 덮는 리드를 포함함을 특징으로 하는 솔더 볼 탑재 장치.
  2. 제1항에 있어서, 상기 트레이는,
    그 표면에 상기 홈들이 형성된 기저부와;
    상기 수용 공간을 제공하도록 상기 기저부의 가장자리에 형성된 측벽을 포함함을 특징으로 하는 솔더 볼 탑재 장치.
  3. 제2항에 있어서,
    상기 측벽은 상기 트레이의 적어도 하나의 측부를 개방하도록 하는 형상을 가짐을 특징으로 하는 솔더 볼 탑재 장치.
  4. 제2항에 있어서,
    상기 트레이 및 리드는 나사 결합됨을 특징으로 하는 솔더 볼 탑재 장치.
  5. 반도체 기판 상에 솔더 볼들을 탑재하기 위한 방법에 있어서,
    (a) 솔더 볼들을 배치하기 위한 다수의 홈들이 그 내측 기저면에 형성되고, 반도체 기판을 수용하는 공간을 갖는 트레이를 제공하는 과정과;
    (b) 상기 트레이의 홈들에 솔더 볼들을 정렬하는 과정과;
    (c) 상기 솔더 볼들 상에 반도체 기판을 탑재하는 과정과;
    (d) 상기 솔더 볼들을 가열하여 리플로우하는 과정을 포함함을 특징으로 하는 솔더 볼 마운팅 방법.
  6. 제5항에 있어서,
    상기 (c) 및 (d) 과정의 사이에 리드를 이용하여 상기 반도체 기판을 덮는 (e) 과정을 더 포함함을 특징으로 하는 솔더 볼 마운팅 방법.
  7. 제6항에 있어서,
    상기 (e) 과정에서 상기 트레이 및 리드를 나사 결합함을 특징으로 하는 솔 더 볼 마운팅 방법.
KR1020070014406A 2007-02-12 2007-02-12 솔더 볼 탑재 장치 및 방법 KR101292509B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070014406A KR101292509B1 (ko) 2007-02-12 2007-02-12 솔더 볼 탑재 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070014406A KR101292509B1 (ko) 2007-02-12 2007-02-12 솔더 볼 탑재 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20080075356A KR20080075356A (ko) 2008-08-18
KR101292509B1 true KR101292509B1 (ko) 2013-08-01

Family

ID=39879022

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070014406A KR101292509B1 (ko) 2007-02-12 2007-02-12 솔더 볼 탑재 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101292509B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576828B (zh) * 2014-12-24 2017-08-25 新奥光伏能源有限公司 异质结太阳能电池的制作方法以及用于生产电池的模具

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163043A (ja) * 1997-11-21 1999-06-18 Nec Corp ボールグリッドアレイ実装構造
JP2003100924A (ja) 2001-09-21 2003-04-04 Kyocera Corp 半導体装置
JP2005101242A (ja) 2003-09-25 2005-04-14 Murata Mfg Co Ltd はんだバンプの形成方法
KR100666990B1 (ko) 2005-08-16 2007-01-10 삼성전자주식회사 Ｂｇａ 패키지 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163043A (ja) * 1997-11-21 1999-06-18 Nec Corp ボールグリッドアレイ実装構造
JP2003100924A (ja) 2001-09-21 2003-04-04 Kyocera Corp 半導体装置
JP2005101242A (ja) 2003-09-25 2005-04-14 Murata Mfg Co Ltd はんだバンプの形成方法
KR100666990B1 (ko) 2005-08-16 2007-01-10 삼성전자주식회사 Ｂｇａ 패키지 및 그 제조방법

Also Published As

Publication number Publication date
KR20080075356A (ko) 2008-08-18

Similar Documents

Publication Publication Date Title
US5978229A (en) Circuit board
JP2006210852A (ja) 表面実装型回路部品を実装する回路基板及びその製造方法
KR100231152B1 (ko) 인쇄회로기판 상에 집적회로를 실장하기 위한실장방법
US20160157335A1 (en) Stand-Off Block
US10242941B1 (en) Apparatus, system, and method for mitigating warpage of lidless integrated circuits during reflow processes
KR20100123664A (ko) 매입형 상호접속체를 구비하는 보강 봉입체를 포함하는 집적회로 패키징 시스템 및 그 제조 방법
US20190099820A1 (en) Apparatus, system, and method for mitigating warpage of circuit boards during reflow processes
US20100330823A1 (en) Cast grid array (CGA) package and socket
US10952325B2 (en) Printed circuit board stack structure and method of forming the same
KR101292509B1 (ko) 솔더 볼 탑재 장치 및 방법
TWI519800B (zh) 測試裝置
US6979781B2 (en) Semiconductor package, electronic circuit device, and mounting method of semiconductor device
US9653230B1 (en) Push plate, mounting assembly, circuit board, and method of assembling thereof for ball grid array packages
US6206272B1 (en) Alignment weight for floating field pin design
JPH07283333A (ja) 保護クランプによる破損しやすい導電トレースの保持方法および装置
US6138892A (en) Method for mounting an integrated circuit from a tape carrier package on a printed circuit board
US6182883B1 (en) Method and apparatus for precisely registering solder paste in a printed circuit board repair operation
JP2007173542A (ja) 基板構造、基板製造方法および電子機器
KR20080076449A (ko) 연결체 본딩 방법
JP2001338944A (ja) 固定治具、固定治具付配線基板、及び電子部品実装体とその製造方法
KR101045349B1 (ko) 전력트랜지스터 접합용 지그
Li et al. Improving board assembly yield through PBGA warpage reduction
KR100202736B1 (ko) 스크린 프린트 장치의 인쇄회로기판 고정용 지그
TWI763007B (zh) 測試治具及測試組件
KR20040077243A (ko) 인쇄회로기판 표면실장용 지그

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee