JP2000183236A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JP2000183236A
JP2000183236A JP10351902A JP35190298A JP2000183236A JP 2000183236 A JP2000183236 A JP 2000183236A JP 10351902 A JP10351902 A JP 10351902A JP 35190298 A JP35190298 A JP 35190298A JP 2000183236 A JP2000183236 A JP 2000183236A
Authority
JP
Japan
Prior art keywords
semiconductor element
layer
base
sintered body
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10351902A
Other languages
English (en)
Other versions
JP3987649B2 (ja
Inventor
Kazuhiro Kawabata
和弘 川畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP35190298A priority Critical patent/JP3987649B2/ja
Publication of JP2000183236A publication Critical patent/JP2000183236A/ja
Application granted granted Critical
Publication of JP3987649B2 publication Critical patent/JP3987649B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】電気信号の伝搬速度が遅く高速駆動の半導体素
子を収容するのが困難となり、また半導体素子の熱を効
率良く大気中に放散させることができない。 【解決手段】半導体素子4を収容するための凹部1aを
有し、かつ該凹部1a底面に穴部1bが形成されている
基体1と、前記凹部1a内面から外表面にかけて導出さ
れ、半導体素子4の電極が接続される複数個のメタライ
ズ配線層6と、前記基体1の穴部1b内に挿着され、半
導体素子4が固定される放熱板2と、前記基体1の上面
に接合される蓋体3とから成る半導体素子収納用パッケ
ージであって、前記基体1をムライト質焼結体もしくは
ガラスセラミックス焼結体で形成し、かつ放熱板2を一
方向性複合材料から成る芯体11の上下両面にチタン、
ジルコニウム、バナジウムもしくはこれらを主成分とす
る合金の少なくとも1種より成る接着層11aと、銅か
ら成る中間層11bと、モリブデンから成る主層11c
の3層構造を有する金属層12を被着させたもので形成
した。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はLSI(大規模集積
回路素子)等の半導体素子を収容するための半導体素子
収納用パッケージに関するものである。
【0002】
【従来の技術】従来、半導体素子を収容するための半導
体素子収納用パッケージは、一般に酸化アルミニウム質
焼結体等の電気絶縁材料から成り、上面に半導体素子を
収容するための凹部を有する絶縁基体と、該絶縁基体の
凹部周辺から外周縁にかけて被着導出されたタングステ
ン、モリブデン、マンガン等の高融点金属粉末から成る
複数個のメタライズ配線層と、内部に収容する半導体素
子を外部電気回路に接続するために前記メタライズ配線
層に銀ロウ等のロウ材を介し取着された外部リード端子
と、蓋体とから構成されており、絶縁基体の凹部底面に
半導体素子をガラス、樹脂、ロウ材等の接着剤を介して
接着固定するとともに該半導体素子の各電極をボンディ
ングワイヤを介してメタライズ配線層に電気的に接続
し、しかる後、絶縁基体に蓋体をガラス、樹脂、ロウ材
等から成る封止材を介して接合させ、絶縁基体と蓋体と
から成る容器内部に半導体素子を気密に収容することに
よって製品としての半導体装置となる。
【0003】しかしながら、この従来の半導体素子収納
用パッケージでは酸化アルミニウム質焼結体の比誘電率
が約10(室温1MHz)であり、高いことからメタラ
イズ配線層を伝達する電気信号に伝搬遅延を招来し、電
気信号を高速で出し入れする高速駆動の半導体素子はそ
の収容が不可となる欠点を有していた。
【0004】そこで上記欠点を解消するために絶縁基体
を比誘電率が10(室温1MHz)と高い酸化アルミニ
ウム質焼結体で形成するのに変えて比誘電率が4〜5
(室温1MHz)と低いムライト質焼結体やガラスセラ
ミックス焼結体で形成することが考えられる。
【0005】
【発明が解決しようとする課題】しかしながら、このム
ライト質焼結体やガラスセラミックス焼結体は比誘電率
が4〜5(室温1MHz)と低いためメタライズ配線層
を伝搬する電気信号に伝搬遅延を生じることは有効に防
止されるものの熱伝導率が約6W/m・Kと低いため半
導体素子が作動時に多量の熱を発した場合、その熱を絶
縁基体を介して大気中に良好に放散させることができ
ず、その結果、半導体素子は該半導体素子自身の発した
熱によって高温となり、半導体素子に熱破壊や特性に熱
劣化を招来させるという欠点を誘発した。
【0006】またこれを解決するために絶縁基体の下面
に従来、一般的に行われている銅や銅ータングステン合
金等の金属材料から成る放熱板を取着させ、該放熱板を
介して半導体素子が作動時に発した熱を大気中に効率良
く放散させることが考えられる。
【0007】しかしながら、放熱板が銅で形成されてい
る場合、該銅はその熱膨張係数が約18×10-6/℃で
絶縁基体を構成するムライト質焼結体やガラスセラミッ
クス焼結体の熱膨張係数(ムライト質焼結体の熱膨張係
数は約5×10-6/℃、ガラスセラミックス焼結体の熱
膨張係数は約4×10-6/℃)と大きく相違することか
ら、容器内部に半導体素子を気密に収容し、半導体装置
となした後、絶縁基体と放熱板の各々に半導体素子が作
動時に発生する熱等が印加された際、放熱板と絶縁基体
との間に両者の熱膨張係数の相違に起因する大きな熱応
力が発生し、該熱応力によって絶縁基体に割れやクラッ
クが発生し、容器の気密封止が破れて容器内部に収容す
る半導体素子を長期間にわたり、正常、且つ安定に作動
させることができないという欠点を有していた。
【0008】また放熱板が銅ータングステン合金で形成
されている場合、該銅ータングステン合金は重いことか
ら容器内部に半導体素子を気密に収容し、半導体装置と
なした際、半導体装置の重量が重くなり、近時の小型
化、軽量化が進む電子装置にはその実装が困難となって
しまう欠点を有していた。
【0009】本発明は上述の諸欠点に鑑み案出されたも
ので、その目的は内部に収容する半導体素子を常に適温
として正常、かつ安定に作動させることができ、軽量の
半導体素子収納用パッケージを提供することにある。
【0010】また本発明の他の目的はメタライズ配線層
を伝搬する電気信号の伝搬速度を速いものとして高速駆
動を行う半導体素子を収容することが可能な半導体素子
収納用パッケージを提供することにある。
【0011】
【課題を解決するための手段】本発明は、上面に半導体
素子を収容するための凹部を有し、かつ該凹部底面に穴
部が形成されている基体と、前記基体の凹部内面から外
表面にかけて導出され、半導体素子の電極が接続される
複数個のメタライズ配線層と、前記基体の穴部内に挿着
され、半導体素子が固定される放熱板と、前記基体の上
面に接合され、凹部の内側を塞ぐ蓋体とから成る半導体
素子収納用パッケージであって、前記基体をムライト質
焼結体もしくはガラスセラミックス焼結体で形成すると
ともに前記放熱板を厚み方向に配列した炭素繊維を炭素
で結合した一方向性複合材料から成る芯体の上下両面に
チタン、ジルコニウム、バナジウムもしくはこれらを主
成分とする合金の少なくとも1種より成る接着層と、銅
から成る中間層と、モリブデンから成る主層の3層構造
を有する金属層を被着させたもので形成し、かつ前記、
接着層、中間層、主層の各々の厚みを略同一厚としたこ
とを特徴とするものである。
【0012】本発明の半導体素子収納用パッケージによ
れば、半導体素子の電極が接続されるメタライズ配線層
を比誘電率が4〜5(室温1MHz)と低いムライト質
焼結体やガラスセラミックス焼結体から成る基体に形成
したことからメタライズ配線層を伝搬する電気信号の伝
搬速度が速いものとなり、その結果、電気信号の出し入
れを高速で行う近時の高速駆動の半導体素子も収容が可
能となる。
【0013】また本発明の半導体素子収納用パッケージ
によれば、半導体素子が接着固定される放熱板に厚み方
向に配列された炭素繊維を炭素で結合した、上面から下
面にかけての熱伝導率が300W/m・K以上、横方向
の熱伝導率が30W/m・K以下の熱が一方向に選択的
に伝達する一方向性複合材料を使用したことから半導体
素子が作動時に発する熱は放熱板に選択的に吸収される
とともに放熱板を介して大気中に効率良く放散され、そ
の結果、半導体素子は常に適温となり、半導体素子を長
期間にわたり正常、かつ安定に作動させることが可能と
なる。
【0014】更に本発明の半導体素子収納用パッケージ
によれば、厚み方向に配列した炭素繊維を炭素で結合し
た一方向性複合材料から成る芯体の上下両面にチタン、
ジルコニウム、バナジウムもしくはこれらを主成分とす
る合金の少なくとも1種より成る接着層と、銅から成る
中間層と、モリブデンから成る主層の3層構造を有する
金属層を被着させた放熱板は弾性率が30GPa以下
で、軟質であり、かつ熱膨張係数が約7×10-6/℃〜
9×10-6/℃と基体を形成するムライト質焼結体やガ
ラスセラミックス焼結体に近似することから、内部に半
導体素子を気密に収容し、半導体装置となした後、基体
と放熱板に半導体素子が作動時に発生する熱が印加され
たとしても、基体と放熱板との間に両者の熱膨張係数の
相違に起因する大きな熱応力が発生することはなく、ま
た発生した小さな熱応力も放熱板が適度に変形すること
によって吸収され、その結果、放熱板と基体とは、基体
に割れやクラックを発生させることなく強固に接合し、
半導体素子の気密封止を完全として半導体素子を長期間
にわたり、正常、且つ安定に作動させることができる。
【0015】また更に本発明の半導体素子収納用パッケ
ージによれば、厚み方向に配列した炭素繊維を炭素で結
合した一方向性複合材料から成る芯体の上下両面にチタ
ン、ジルコニウム、バナジウムもしくはこれらを主成分
とする合金の少なくとも1種より成る接着層と、銅から
成る中間層と、モリブデンから成る主層の3層構造を有
する金属層を被着させた放熱板はその重量が銅ータング
ステン合金に比べて1/5程度であり、極めて軽量なも
のであることから半導体素子収納用パッケージ内に半導
体素子を収容し、半導体装置となした場合、半導体装置
の重量は極めて軽量なものとなり、その結果、近時の小
型化、軽量化が進む電子装置への実装も可能となる。
【0016】
【発明の実施の形態】次に本発明を添付図面に基づき詳
細に説明する。図1及び図2は本発明の半導体素子収納
用パッケージの一実施例を示し、1は基体、2は放熱
板、3は蓋体である。この基体1と放熱板2と蓋体3と
で半導体素子4を収容する容器5が構成される。
【0017】前記基体1はその上面の略中央部に半導体
素子4を収容する空所を形成するための凹部1aを有し
ており、該凹部1aの底面には穴部1bが形成されてい
る。
【0018】前記基体1は、ムライト質焼結体やガラス
セラミックス焼結体で形成されており、例えば、ムライ
ト質焼結体から成る場合、主原料としての酸化アルミニ
ウム、酸化珪素に、助剤としての酸化マグネシウム、酸
化カルシウム等と、適当な有機バインダー、溶剤等を添
加混合して泥漿物を作るとともに、該泥漿物をドクター
ブレード法やカレンダーロール法を採用することによっ
てセラミックグリーンシート(セラミック生シート)と
成し、しかる後、前記セラミックグリーンシートに適当
な打ち抜き加工を施すとともにこれを複数枚積層し、約
1300℃の温度で焼成することによって製作される。
【0019】また前記基体1は凹部1aの底面に形成し
た穴部1b内に放熱板2が挿着されており、該放熱板2
には半導体素子4がガラス、樹脂、ロウ材等を介して接
着固定される。
【0020】前記放熱板2は半導体素子4を支持する支
持部材として作用するとともに半導体素子4が作動時に
発する熱を大気中に放散する作用をなし、厚み方向に配
列された炭素繊維を炭素で結合した一方向性複合材料か
ら成る芯体11の上下両面にチタン、ジルコニウム、バ
ナジウムもしくはこれらを主成分とする合金の少なくと
も1種より成る接着層11aと、銅から成る中間層11
bと、モリブデンから成る主層11cの3層構造を有す
る金属層12を被着させたもので形成されている。
【0021】前記放熱板2の一方向性複合材料から成る
芯体11は、例えば、一方向に配列した炭素繊維の束
を、固体のピッチあるいはコークスなどの微粉末を分散
させたフェノール樹脂などの熱硬化性樹脂の溶液中に含
浸させ、次にこれを乾燥させて一方向に炭素繊維が配列
している複数枚のシートを形成するとともに各々のシー
トを炭素繊維の方向が同一となるようにして複数枚積層
し、次に前記積層された複数枚のシートに所定の圧力を
加えるとともに加熱して熱硬化性樹脂部分を硬化させ、
最後にこれを不活性雰囲気中、高温で焼成し、フェノー
ル樹脂とピッチあるいはコークスの微粉末を炭化させる
(炭素を形成する)とともに該炭素で各々の炭素繊維を
結合させることによって製作される。
【0022】また前記放熱板2の一方向性複合材料から
成る芯体11の上下両面に被着されている金属層12は
図2に示すようにチタン、ジルコニウム、バナジウムも
しくはこれらを主成分とする合金の少なくとも1種より
成る接着層11aと、銅から成る中間層11bと、モリ
ブデンから成る主層11cの3つの層からなり、各々の
層の厚みは略同一厚みとなっている。
【0023】前記金属層12を略同一厚みのチタン、ジ
ルコニウム、バナジウムもしくはこれらを主成分とする
合金の少なくとも1種より成る接着層11aと、銅から
成る中間層11bと、モリブデンから成る主層11cの
3つの層で形成するのは一方向性複合材料からなる芯体
11の熱膨張係数を基体1の熱膨張係数(約4×10-6
/℃〜5×10-6/℃)に近似させるためであり、一方
向性複合材料からなる芯体11の上下両面に略同一厚み
のチタン、ジルコニウム、バナジウムもしくはこれらを
主成分とする合金の少なくとも1種より成る接着層11
aと、銅から成る中間層11bと、モリブデンから成る
主層11cの3つの層からなる金属層12を被着させた
放熱板2はその熱膨張係数が約7×10-6/℃〜9×1
-6/℃となり、これによって放熱板2を基体1の穴内
に挿着させた後、両者に半導体素子5が作動時に発生す
る熱等が印加されたとしても、放熱板2と基体1との間
には両者の熱膨張係数の相違に起因する大きな熱応力が
発生することはなく、その結果、放熱板2は基体1に割
れやクラックを発生させることなく基体1に強固に接合
し、かつ半導体素子5の作動時に発する熱を大気中に良
好に放散させることを可能として、容器6内部に収容す
る半導体素子5を長期間にわたり、正常、且つ安定に作
動させることができる。
【0024】前記金属層12は一方向性複合材料からな
る芯体11の上下両面に例えば、拡散接合させることに
よって被着されており、具体的には、一方向性複合材料
からなる芯体11の上下両面に厚さ50μm以下のチタ
ン、ジルコニウム、バナジウムもしくはこれらを主成分
とする合金の少なくとも1種より成る箔と銅の箔とモリ
ブデンの箔を順次、載置させ、次にこれを真空ホットプ
レスで5MPaの圧力をかけつつ1200℃の温度を1
時間印加することによって行われる。
【0025】前記金属層12のチタン、ジルコニウム、
バナジウムもしくはこれらを主成分とする合金の少なく
とも1種より成る接着層11aは、金属層12を一方向
性複合材料からなる芯体11に強固に接合させる作用を
なし、また銅から成る中間層11bは接着層11aとモ
リブデンから成る主層11cとを強固に接合させるとと
もに両者の相互拡散を有効に防止する作用をなし、更に
モリブデンから成る主層11cは接着層11a及び中間
層11bと相侯って放熱板2の熱膨張係数を約7×10
-6/℃〜9×10-6/℃とする作用をなす。
【0026】前記一方向性複合材料からなる芯体11の
上下両主面に金属層12を被着させてなる放熱板2は、
一方向性複合材料からなる芯体11の炭素繊維の方向、
即ち、放熱板2の上面から下面にかけての方向の熱伝導
率が300W/m・K以上、炭素繊維に対し直交する方
向の熱伝導率が30W/m・K以下であり、放熱板2の
上面側から下面側に向けて熱が一方向に選択的に効率良
く伝達するようになっている。そのためこの一方向性複
合材料からなる芯体11を用いた放熱板2の上面に半導
体素子5を載置固定させた場合、半導体素子5が作動時
に発した熱は放熱板2の上面から下面にかけて一方向に
伝達し、放熱板2の下面を介して大気中に良好に放散さ
れることとなる。
【0027】また前記一方向性複合材料からなる芯体1
1を用いた放熱板2はその重量が銅ータングステン合金
に比較して1/5程度であり、軽いことからこの放熱板
2が取着された半導体素子収納用パッケージに半導体素
子5を収容して半導体装置を形成した場合、該半導体装
置の重量も極めて軽量なものとなり、近時の小型化、軽
量化が進む電子装置にも実装が可能となる。
【0028】更に前記一方向性複合材料からなる芯体1
1を用いた放熱板2はその弾性率が30GPa以下であ
り、軟質であることから放熱板2と基体1との間に若手
の熱膨張係数差があったとしても両者間に発生する熱応
力は放熱板2を適度に変形させることによって吸収さ
れ、その結果、基体1と放熱板2とは極めて強固に接合
し、半導体素子5が発する熱を常に大気中へ効率良く放
散させることができる。
【0029】また更に前記一方向性複合材料からなる芯
体11の上下両面に金属層12を被着させた放熱板2
は、芯体11と上面金属層12との間及び芯体11と下
面金属層12との間に両者の熱膨張係数の相違に起因す
る熱応力が発生するがその各々の熱応力は金属層12の
芯体11に対する被着位置が異なることから互いに相殺
され、その結果、放熱板2は芯体11と金属層12との
間に発生する熱応力によって変形することはなく常に平
坦となり、これによって放熱板2の上面に半導体素子5
を強固に接合させることが可能となるとともに半導体素
子5が作動時に発する熱を放熱板2を介して大気中に効
率良く放散させことが可能となる。
【0030】前記放熱板2の基体1に形成した穴内への
挿着は、基体1の穴内に放熱板2を挿入するとともに基
体1の穴の内壁面と放熱板2の外周面とをロウ材やガラ
ス、樹脂等により接合させることによって行われる。
【0031】前記放熱板2を基体1の穴内にロウ材を介
して挿着する場合、ムライト質焼結体やガラスセラミッ
クスから成る基体1の穴の内壁面に予めタングステンや
モリブデン、マンガン等の高融点金属粉末から成るメタ
ライズ金属層を被着させておくとともに放熱板2の側面
に無電解メッキ法や電解メッキ法によりニッケルを1μ
m〜10μmの厚みに被着させておき、次に前記メタラ
イズ金属層とニッケルメッキ層とを半田や銀ー銅合金、
銀ー銅ーチタン合金等のロウ材を介しロウ付けすること
によって行われる。
【0032】また前記放熱板2が挿着された基体1はそ
の凹部1aの内面より外周縁にかけて導出する複数個の
メタライズ配線層6が被着形成されており、凹部1aの
内面に露出するメタライズ配線層6の一端には半導体素
子4の各電極がボンディングワイヤ7を介して電気的に
接続され、また外周縁に導出する部位には外部電気回路
と接続される外部リード端子8が銀ロウ等のロウ材を介
してロウ付け取着されている。
【0033】前記メタライズ配線層6はムライト質焼結
体やガラスセラミックス焼結体から成る基体1に形成さ
れており、該ムライト質焼結体やガラスセラミックス焼
結体は比誘電率が4〜5(室温1MHz)と低いためメ
タライズ配線層6を伝搬する電気信号の伝搬速度が速い
ものとなり、その結果、パッケージ内部に電気信号の出
し入れを高速で行う近時の高速駆動の半導体素子も収容
が可能となる。
【0034】また前記メタライズ配線層6は半導体素子
4の各電極を外部電気回路に接続する際の導電路として
作用し、タングステン、モリブデン、マンガン等の高融
点金属粉末により形成されている。
【0035】前記メタライズ配線層6はタングステン、
モリブデン、マンガン等の高融点金属粉末に適当な有機
バインダー、溶剤等を添加混合して得た金属ペーストを
基体1となるセラミックグリーンシートに予め従来周知
のスクリーン印刷法により所定パターンに印刷塗布して
おくことによって基体1の凹部1a内面から外周縁にか
けて被着形成される。
【0036】なお、前記メタライズ配線層6はその露出
する表面にニッケル、金等の耐蝕性に優れ、かつロウ材
との濡れ性に優れる金属を1μm〜20μmの厚みにメ
ッキ法により被着させておくと、メタライズ配線層6の
酸化腐蝕を有効に防止することができるとともにメタラ
イズ配線層6への外部リード端子8のロウ付けを強固と
なすことができる。従って、前記メタライズ配線層6
は、その露出する表面にニッケル、金等の耐蝕性に優
れ、かつロウ材との濡れ性に優れる金属を1μm〜20
μmの厚みに被着させておくことが好ましい。
【0037】更に前記メタライズ配線層6には外部リー
ド端子8が銀ロウ等のロウ材を介してロウ付け取着され
ており、該外部リード端子8は容器5内部に収容する半
導体素子4の各電極を外部電気回路に電気的に接続する
作用をなし、外部リード端子8を外部電気回路に接続す
ることによって容器5内部に収容される半導体素子4は
メタライズ配線層6及び外部リード端子8を介して外部
電気回路に接続されることとなる。
【0038】前記外部リード端子8は鉄ーニッケルーコ
バルト合金や鉄ーニッケル合金等の金属材料から成り、
例えば、鉄ーニッケルーコバルト合金等の金属から成る
インゴット(塊)に圧延加工法や打ち抜き加工法等、従
来周知の金属加工法を施すことによって所定の形状に形
成される。
【0039】かくして上述の半導体素子収納用パッケー
ジによれば、放熱板2の上面に半導体素子4をガラス、
樹脂、ロウ材等から成る接着剤を介して接着固定すると
ともに該半導体素子4の各電極をボンディングワイヤ7
を介して所定のメタライズ配線層6に接続させ、しかる
後、前記基体1の上面に蓋体3をガラス、樹脂、ロウ材
等から成る封止材を介して接合させ、基体1と放熱板2
と蓋体3とから成る容器5内部に半導体素子4を気密に
収容することによって製品としての半導体装置となる。
【0040】なお、本発明は上述の実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能である。
【0041】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、半導体素子の電極が接続されるメタライズ配線
層を比誘電率が4〜5(室温1MHz)と低いムライト
質焼結体やガラスセラミックス焼結体から成る基体に形
成したことからメタライズ配線層を伝搬する電気信号の
伝搬速度が速いものとなり、その結果、電気信号の出し
入れを高速で行う近時の高速駆動の半導体素子も収容が
可能となる。
【0042】また本発明の半導体素子収納用パッケージ
によれば、半導体素子が接着固定される放熱板に厚み方
向に配列された炭素繊維を炭素で結合した、上面から下
面にかけての熱伝導率が300W/m・K以上、横方向
の熱伝導率が30W/m・K以下の熱が一方向に選択的
に伝達する一方向性複合材料を使用したことから半導体
素子が作動時に発する熱は放熱板に選択的に吸収される
とともに放熱板を介して大気中に効率良く放散され、そ
の結果、半導体素子は常に適温となり、半導体素子を長
期間にわたり正常、かつ安定に作動させることが可能と
なる。
【0043】更に本発明の半導体素子収納用パッケージ
によれば、厚み方向に配列した炭素繊維を炭素で結合し
た一方向性複合材料から成る芯体の上下両面にチタン、
ジルコニウム、バナジウムもしくはこれらを主成分とす
る合金の少なくとも1種より成る接着層と、銅から成る
中間層と、モリブデンから成る主層の3層構造を有する
金属層を被着させた放熱板は弾性率が30GPa以下
で、軟質であり、かつ熱膨張係数が約7×10-6/℃〜
9×10-6/℃と基体を形成するムライト質焼結体やガ
ラスセラミックス焼結体に近似することから、内部に半
導体素子を気密に収容し、半導体装置となした後、基体
と放熱板に半導体素子が作動時に発生する熱が印加され
たとしても、基体と放熱板との間に両者の熱膨張係数の
相違に起因する大きな熱応力が発生することはなく、ま
た発生した小さな熱応力も放熱板が適度に変形すること
によって吸収され、その結果、放熱板と基体とは、基体
に割れやクラックを発生させることなく強固に接合し、
半導体素子の気密封止を完全として半導体素子を長期間
にわたり、正常、且つ安定に作動させることができる。
【0044】また更に本発明の半導体素子収納用パッケ
ージによれば、厚み方向に配列した炭素繊維を炭素で結
合した一方向性複合材料から成る芯体の上下両面にチタ
ン、ジルコニウム、バナジウムもしくはこれらを主成分
とする合金の少なくとも1種より成る接着層と、銅から
成る中間層と、モリブデンから成る主層の3層構造を有
する金属層を被着させた放熱板はその重量が銅ータング
ステン合金に比べて1/5程度であり、極めて軽量なも
のであることから半導体素子収納用パッケージ内に半導
体素子を収容し、半導体装置となした場合、半導体装置
の重量は極めて軽量なものとなり、その結果、近時の小
型化、軽量化が進む電子装置への実装も可能となる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
【図2】図1に示すパッケージの要部拡大断面図であ
る。
【符号の説明】
1・・・・・・・・基体 1a・・・・・・・凹部 1b・・・・・・・穴部 2・・・・・・・・放熱板 3・・・・・・・・蓋体 4・・・・・・・・半導体素子 6・・・・・・・・メタライズ配線層 8・・・・・・・・外部リード端子 11・・・・・・・・芯体 11a・・・・・・・接着層 11b・・・・・・・中間層 11c・・・・・・・主層 12・・・・・・・・金属層

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】上面に半導体素子を収容するための凹部を
    有し、かつ該凹部底面に穴部が形成されている基体と、
    前記基体の凹部内面から外表面にかけて導出され、半導
    体素子の電極が接続される複数個のメタライズ配線層
    と、前記基体の穴部内に挿着され、半導体素子が固定さ
    れる放熱板と、前記基体の上面に接合され、凹部の内側
    を塞ぐ蓋体とから成る半導体素子収納用パッケージであ
    って、前記基体をムライト質焼結体もしくはガラスセラ
    ミックス焼結体で形成するとともに前記放熱板を厚み方
    向に配列した炭素繊維を炭素で結合した一方向性複合材
    料から成る芯体の上下両面にチタン、ジルコニウム、バ
    ナジウムもしくはこれらを主成分とする合金の少なくと
    も1種より成る接着層と、銅から成る中間層と、モリブ
    デンから成る主層の3層構造を有する金属層を被着させ
    たもので形成し、かつ前記接着層、中間層、主層の各々
    の厚みを略同一厚としたことを特徴とする半導体素子収
    納用パッケージ。
JP35190298A 1998-12-10 1998-12-10 半導体素子収納用パッケージ Expired - Fee Related JP3987649B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35190298A JP3987649B2 (ja) 1998-12-10 1998-12-10 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35190298A JP3987649B2 (ja) 1998-12-10 1998-12-10 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JP2000183236A true JP2000183236A (ja) 2000-06-30
JP3987649B2 JP3987649B2 (ja) 2007-10-10

Family

ID=18420404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35190298A Expired - Fee Related JP3987649B2 (ja) 1998-12-10 1998-12-10 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP3987649B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005103564A1 (fr) * 2004-04-19 2005-11-03 Yaohao Wang Module source de lumiere del encapsule dans un boitier metallique
US7812442B2 (en) 2002-06-12 2010-10-12 Samsung Electronics Co., Ltd. High-power ball grid array package, heat spreader used in the BGA package and method for manufacturing the same
CN111357100A (zh) * 2017-11-18 2020-06-30 Jfe精密株式会社 散热板及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7812442B2 (en) 2002-06-12 2010-10-12 Samsung Electronics Co., Ltd. High-power ball grid array package, heat spreader used in the BGA package and method for manufacturing the same
WO2005103564A1 (fr) * 2004-04-19 2005-11-03 Yaohao Wang Module source de lumiere del encapsule dans un boitier metallique
CN111357100A (zh) * 2017-11-18 2020-06-30 Jfe精密株式会社 散热板及其制造方法
US11646243B2 (en) 2017-11-18 2023-05-09 Jfe Precision Corporation Heat sink and method for manufacturing same
CN111357100B (zh) * 2017-11-18 2023-09-01 Jfe精密株式会社 散热板及其制造方法

Also Published As

Publication number Publication date
JP3987649B2 (ja) 2007-10-10

Similar Documents

Publication Publication Date Title
JP2006303400A (ja) 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造
JP3659336B2 (ja) 半導体素子収納用パッケージ
JP2000183253A (ja) 半導体素子収納用パッケージ
JP3987649B2 (ja) 半導体素子収納用パッケージ
JP3659306B2 (ja) 半導体素子収納用パッケージ
JP3325477B2 (ja) 半導体素子収納用パッケージ
CN113474884A (zh) 布线基板、电子装置以及电子模块
JP4454164B2 (ja) 半導体素子収納用パッケージ
JP3659300B2 (ja) 半導体素子収納用パッケージ
JP3554304B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP4377769B2 (ja) 電子部品収納用パッケージおよび電子装置
JP4360568B2 (ja) 半導体素子収納用パッケージ
JP3457898B2 (ja) 光半導体素子収納用パッケージ
JP4360567B2 (ja) 半導体素子収納用パッケージ
JP4377748B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2005252121A (ja) 半導体素子収納用パッケージ及びその製造方法
JP3659304B2 (ja) 半導体素子収納用パッケージ
JP3659298B2 (ja) 半導体素子収納用パッケージ
JP3659299B2 (ja) 半導体素子収納用パッケージ
JP3659467B2 (ja) 半導体素子収納用パッケージ
JP3659297B2 (ja) 半導体素子収納用パッケージ
JP3659301B2 (ja) 半導体素子収納用パッケージ
JP3659305B2 (ja) 半導体素子収納用パッケージ
JP2006013356A (ja) 電子部品収納用パッケージおよび電子装置
JP2003046042A (ja) 半導体素子収納用パッケージおよび半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070713

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100720

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110720

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120720

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130720

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees