JP2003046042A - 半導体素子収納用パッケージおよび半導体装置 - Google Patents

半導体素子収納用パッケージおよび半導体装置

Info

Publication number
JP2003046042A
JP2003046042A JP2001230630A JP2001230630A JP2003046042A JP 2003046042 A JP2003046042 A JP 2003046042A JP 2001230630 A JP2001230630 A JP 2001230630A JP 2001230630 A JP2001230630 A JP 2001230630A JP 2003046042 A JP2003046042 A JP 2003046042A
Authority
JP
Japan
Prior art keywords
layer
semiconductor element
base material
base
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001230630A
Other languages
English (en)
Other versions
JP2003046042A5 (ja
Inventor
Yasuyoshi Kunimatsu
廉可 國松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001230630A priority Critical patent/JP2003046042A/ja
Publication of JP2003046042A publication Critical patent/JP2003046042A/ja
Publication of JP2003046042A5 publication Critical patent/JP2003046042A5/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 半導体素子が発する大量の熱を十分に基体の
下側主面に伝達しきれず、半導体素子が熱で誤動作や熱
破壊を起こしたり、また基体を外部装置にネジ止めする
際に基体のネジ止め部が潰れるといった問題があった。 【解決手段】 上側主面に半導体素子2が載置される載
置部1aを有する基体1は、Ag,Ti,Cr,Zrお
よびWのうちの少なくとも一種を0.2〜10重量部、
Cuを90〜99.8重量部含有する金属成分1dが含
浸された炭素質母材1b内に炭素繊維が分散された金属
炭素複合体を基材Aとし、基材Aの上下面に基材A側か
らFe,Fe−Ni−Co合金またはFe−Ni合金か
らなる接着層6、Mo層7、Cu層8を積層した金属層
Bが形成され、さらに基材Aの側面および金属層Bの表
面にCuメッキ層9が被着されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はLSI(大容量集積
回路素子)やFET(電界効果型トランジスター)など
の半導体素子を収容するための半導体素子収納用パッケ
ージおよび半導体装置に関する。
【0002】
【従来の技術】従来の半導体素子収納用パッケージ(以
下、半導体パッケージという)の一種である光半導体パ
ッケージを図3に示す。同図の(a),(b),(c)
はそれぞれ光半導体パッケージの平面図、断面図及び部
分拡大断面図である。尚、同図において、光ファイバ、
および光ファイバを取り付けるための筒状の固定部材が
光半導体パッケージの側部に設けられるが、これらは省
略している。
【0003】この光半導体パッケージは、上側主面に半
導体素子105がペルチェ素子等の熱電冷却素子Cを介
して載置される載置部104およびネジ止め部106を
有する略四角形の基体102と、載置部104を囲繞す
るようにして取着され、側部に貫通孔または切欠き部か
ら成る入出力端子108の取付部を有する枠体107
と、取付部に嵌着された入出力端子108とを具備した
ものである。
【0004】また、この光半導体パッケージでは、炭素
繊維を炭素で結合した一方向性複合材料109の上下面
に、例えば第1層として鉄(Fe)−クロム(Cr)合
金層、第2層として銅(Cu)層、第3層としてFe−
ニッケル(Ni)−コバルト(Co)合金層もしくはF
e−Ni合金層の3層構造を有する金属層B1が被着さ
れた放熱板101が、枠状の基体102の内側に嵌着さ
れて光半導体素子105の載置部104を構成する。そ
して、放熱板101と基体102と枠体107と蓋体1
03とからなる容器内部に、光半導体素子105を気密
に封止することにより、光半導体装置となる(特開20
00−150745号公報参照)。
【0005】上記従来例では、放熱板101は半導体素
子105の載置部104を形成し、炭素繊維が上面から
下面側に向かう方向に配列している。また、放熱板10
1は、金属層B1の被着がなければ、光半導体素子10
5の載置面に平行な方向の熱膨張係数はほぼ7ppm/
℃(×10-6/℃)であるが、その方向の弾性率が約7
GPa(ギガパスカル)と小さいことから、金属層B1
の被着により放熱板101の熱膨張係数を大きくするこ
とができ、よってその熱膨張係数は10〜13ppm/
℃に調整されている。また、熱伝導率は、光半導体素子
105の載置面に平行な方向、即ち炭素繊維を炭素で結
合した一方向性複合材料109における炭素繊維の方向
に直交する方向の熱伝導率が30W/m・K以下である
のに対して、炭素繊維の方向では300W/m・K以上
であるとしている。
【0006】そして、放熱板101は、熱膨張係数が1
0〜13ppm/℃(室温〜800℃)のFe−Ni−
Co合金やFe−Ni合金等から成る枠状の基体102
の貫通孔に、例えばAgロウなどのロウ材で挿着されて
光半導体素子の載置部104となる。これにより、光半
導体パッケージは光半導体素子105が発する熱を熱電
冷却素子Cを介して外部に放散する機能を有するものと
なる。
【0007】放熱板101は、上述したように、放熱材
料として一般的に用いられているCu−タングステン
(W)合金や、Cu−モリブデン(Mo)合金に比し
て、炭素繊維が放熱板101の上面から下面に向かう方
向に配列していることにより、この方向に大きな熱伝導
率を有している。放熱板101を用いた光半導体パッケ
ージに収容された光半導体素子105が作動時に発する
熱は、放熱板101の炭素繊維の方向に対して直交する
方向の熱伝導率が30W/m・K以下であることから、
放熱板101の主面の方向(面方向)にほとんど伝わら
ないこととなる。
【0008】よって、光半導体素子105が作動時に発
する熱は、選択的に炭素繊維の配列方向、即ち放熱板1
01の上面側から下面側にかけて伝達されるとともに下
面から大気中に放散される。その結果、光半導体素子1
05は常に適温となり、光半導体素子105を長期にわ
たり正常かつ安定に作動させることが可能になる。
【0009】また、光半導体素子105が作動時に発す
る熱が基体102と枠体107に加わった場合、基体1
02と枠体107の材質が同一であり、よって熱膨張係
数がいずれも10〜13ppm/℃であることから、両
者間に大きな熱応力が発生することはない。また、たと
え小さな熱応力が発生したとしても、放熱板101が適
度に変形することで枠体107との間に発生する熱応力
が緩和される。従って、基体102の上面に枠体107
を極めて強固に取着しておくことが可能になる。
【0010】よって、基体102と放熱板101と枠体
107と蓋体103とから成る光半導体パッケージの気
密封止を完全として、内部に収容される光半導体素子1
05を長期にわたり正常かつ安定に作動させることが可
能になる。
【0011】この光半導体パッケージの放熱構造は、大
量の熱を発するLSI,FET等を収容する半導体パッ
ケージに適用できる。
【0012】
【発明が解決しようとする課題】しかしながら、近年、
光半導体素子105の発する熱量が大きくなってきてお
り、放熱板101の熱伝達の限界を超えた場合、熱は放
熱板101に蓄熱されて放熱板101の温度が上昇する
場合がある。この場合、放熱板101の熱が熱電冷却素
子Cを介して光半導体素子105に加わり、光半導体素
子105の温度が上昇して光半導体素子105が誤動作
する、あるいは光半導体素子105が熱破壊されるとい
う問題が発生していた。
【0013】また、光半導体パッケージを外部装置にネ
ジ止めにより密着固定させるために剛性の高いFe−N
i−Co合金やFe−Ni合金等からなる基体102を
用いており、放熱板101は基体102の貫通孔にAg
ロウなどのロウ材を介して嵌着されている。そして、光
半導体パッケージを別体の外部装置にネジ止め部106
の貫通孔にネジを通して締め付けることにより密着固定
し、光半導体素子105が発する熱を外部装置を介して
外部に放散する。
【0014】ところが、放熱板101を枠状の基体10
2の貫通孔に挿着するに際して、放熱板101の外周面
と貫通孔の内面との隙間は、その大きさにバラツキがあ
る場合がある。この場合、ロウ材で放熱板101を貫通
孔にロウ付けすると、ロウ材の溜り状態が不均一とな
り、その結果、光半導体パッケージの気密封止が損なわ
れることがあった。
【0015】そこで、放熱板101自体を基体として用
いる構成が考えられるが、光半導体パッケージを外部装
置にネジ止めする際に、放熱板101を構成する一方向
性複合材料109が一方向性炭素繊維を厚さ方向に揃え
て、これを炭素で結合したものであることから、本質的
に厚さ方向の圧縮強度が金属に比べて桁違いに小さい。
そのため、ネジによる締め付け時に基体としての放熱板
101のネジ止め部106が厚さ方向に潰れる場合があ
った。従って、光半導体パッケージを外部装置に強い締
め付け力で固定できなくなり、光半導体素子105が発
する熱が十分に放散されなくなるという問題点があった
(特開2000−150746号参照)。
【0016】従って、本発明は上記問題点に鑑み完成さ
れたものであり、その目的は、半導体素子が発生する熱
を効率よく外部に放散して半導体パッケージ内部に収容
する半導体素子を長期に亘り正常かつ安定に作動させる
とともに、半導体パッケージを外部装置に密着固定させ
るためのネジ締め時において厚さ方向に潰れることのな
いものを提供することにある。
【0017】
【課題を解決するための手段】本発明の半導体パッケー
ジは、上側主面に半導体素子が載置される載置部を有す
るとともに両端部にネジ止め部を有する略四角形の基体
と、該基体の上側主面に前記載置部を囲繞するようにし
て取着され、貫通孔または切欠き部からなる入出力端子
の取付部を有する枠体と、前記取付部に嵌着された前記
入出力端子とを具備した半導体素子収納用パッケージに
おいて、前記基体は、銀,チタン,クロム,バナジウム
およびタングステンのうちの少なくとも一種を0.2〜
10重量部、銅を90〜99.8重量部含有する金属成
分が含浸された炭素質母材内に炭素繊維が分散された金
属炭素複合体を基材とし、該基材の上下面に前記基材側
から鉄,鉄−ニッケル−コバルト合金または鉄−ニッケ
ル合金からなる接着層とモリブデン層と銅層とを順次積
層した金属層が形成され、さらに前記基材の側面および
前記金属層の表面に銅メッキ層が被着されていることを
特徴とする。
【0018】本発明の半導体パッケージによれば、基体
を構成する基材が、炭素質母材内にランダムな方向に分
散配置された一方向性の炭素繊維の集合体および含浸さ
れた金属成分とから成り、半導体素子から基材に伝わっ
た熱は基材の内部においてランダムな経路を辿りながら
基体の下側主面および側面に伝わることになる。そし
て、基体の側面に伝わった熱はその表面のCuメッキ層
を介して下側主面へと伝わり、よって基体の下側主面か
らの熱放散により半導体素子の温度を適正な温度にする
ことが可能になる。このとき、基体内に含浸された金属
成分は、Ag,Ti,Cr,Zr,Wのうちの少なくと
も一種を0.2〜10重量部、Cuを90〜99.8重
量部含有することから、Cuとその周囲の炭素質母材と
の密着性が良好となり、Cuのみを含浸させた場合に比
べて伝熱性が大きく向上する。その結果、半導体素子が
発する熱は基体内をランダムな方向に伝わり、大きな熱
量を基体の広範囲で放散させることが可能になっている
ために半導体素子を常に適温として、長期に亘り正常か
つ安定に作動させることが可能になる。
【0019】また、本発明の基体は弾性率は極めて小さ
く、また被着された金属層によって半導体素子の載置面
に平行な方向の熱膨張係数が10〜13ppm/℃(室
温〜800℃)に調整される。このことから、半導体素
子が発する熱によって、基体と半導体素子との接合部、
および基体と枠体との間で熱応力が発生したとしても、
これらの熱応力は小さいものとなり、またこの熱応力は
基体が適度に変形することにより緩和される。
【0020】本発明において、好ましくは、前記銅層の
厚さが100〜700μmであることを特徴とする。
【0021】これにより、近時の高密度配線のLSIや
FETなどの半導体素子から大量の熱が発せられても、
この熱が銅層により効率よく横方向に伝達され、次いで
Mo層、接着層を介して基材に伝えられ、基材の内部を
通じて良好に基材の下側主面、および側面を介して下側
主面へと伝えられ、よって基体の下側主面から効率よく
外部に放散されることになる。よって半導体素子の温度
を常に適正な温度にすることが可能になる。
【0022】また、本発明の半導体装置は、本発明の半
導体素子収納用パッケージと、前記載置部に載置固定さ
れるとともに前記入出力端子に電気的に接続された半導
体素子と、前記枠体の上面に取着された蓋体とを具備し
たことを特徴とする。
【0023】本発明は、上記の構成により、半導体素子
を半導体パッケージに収容するに際して、基体の熱放散
性が極めて優れていることから、半導体素子を常に適温
として半導体素子を長期に亘り正常かつ安定に作動させ
ることが可能な半導体装置を提供できる。
【0024】また、基体は、主成分として金属である銅
が炭素質母材内に含浸されているので、基体の圧縮強度
が実質的に大きくなり、基体を外部装置にネジ止めする
際に発生する押圧力や圧縮応力が基体の表面に加わった
場合に、基体が押圧力や圧縮応力に対してつぶれ難くな
る。従って、例えばマザーボード等の外部装置に基体を
ネジで締め付けて密着固定するに際して、基体が厚さ方
向に潰れることにより締め付けが緩くなって密着固定が
不十分となり、外部への熱放散性が損なわれるといった
不具合が解消される。
【0025】
【発明の実施の形態】本発明の半導体パッケージを以下
に詳細に説明する。図1,図2は本発明の半導体パッケ
ージAについて実施の形態の一例を示すものであり、図
1は半導体パッケージの断面図、図2は半導体パッケー
ジの基体の部分拡大断面図である。
【0026】図1において、1は基体、1aは半導体素
子2の載置部、2はIC,LSI,FET等の半導体素
子、3は枠体、3aは枠体3に設けられた入出力端子の
取付部である。基体1と枠体3と蓋体5とで、半導体素
子2を収容する容器が基本的に構成されるとともに、入
出力端子4が取付部3aに嵌着されている。なお、13
はネジ止め部である。
【0027】また、図2において、Aは基材、1bは炭
素質母材、1cは一方向性の炭素繊維の集合体、1dは
Ag,Ti,Cr,Zr,Wのうちの少なくとも一種を
0.2〜10重量部、Cuを90〜99.8重量部含有
する金属成分である。また、6は基材Aの上下面に形成
されたFeからなる接着層、7は接着層6上に形成され
たMo層、8はMo層7上に形成されたCu層、Bは接
着層6とMo層7とCu層8とが積層されて成る金属
層、9は基材Aの側面および金属層Bの表面に被着され
たCuメッキ層である。
【0028】図2に示すように、基材Aは金属成分が含
浸された炭素質母材1b内に炭素繊維が分散された金属
炭素複合体から成り、この基材Aは例えば以下の工程
[1]〜[7]のようにして作製される。
【0029】[1]一方向性の炭素繊維の束を炭素で結
合した板状の塊を一方向性の炭素繊維からなる小さな集
合体に破砕し、破砕された集合体を集めて固体のピッチ
あるいはコークス等の微粉末を分散させたフェノール樹
脂等の熱硬化性樹脂の溶液中に浸す。なお、板状の塊を
破砕して得られる集合体の大きさは、その形状を例えば
略立方体としてみた場合一辺が0.1〜1mm程度であ
る。
【0030】[2]次に、これを乾燥させて所定の圧力
を加えるとともに加熱して熱硬化性樹脂部分を硬化させ
板状の塊を得る。
【0031】[3]これを不活性雰囲気中、高温で焼成
することでフェノール樹脂とピッチあるいはコークスの
微粉末を炭化させて炭素質母材1bとする。炭素質母材
1bは、それ自体200〜300W/m・Kの大きな熱
伝導率を有し、半導体素子2が発する熱の伝熱経路とし
ても機能する。
【0032】[4]炭素質母材1b内にCuを不活性雰
囲気下において高温、高圧で含浸させる。即ち熔湯鍛造
法によって含浸させる。このとき、含浸されたCuはC
u塊となって炭素質母材1bに分散される。この含浸さ
れたCuには予めAg,Ti,Cr,ZrおよびWのう
ちの少なくとも一種を0.2〜10重量部含有させてい
る。これらの金属のうちAgを除いたものはCuの融点
(約1083℃)よりも高い融点を有しているが、溶融
したCuと混在することによってCuと固溶体を作り、
含浸時に見かけ上液体となって炭素質母材1bに含浸さ
れる。
【0033】[5]次に、炭素質母材1b内に炭素繊維
およびCu等の金属成分1dを分散させた塊を板状に切
り出して基材Aとなる板を作製する。板の寸法は、例え
ば厚さが0.5〜2mm程度、縦横の寸法が100mm
×100mm程度である。
【0034】[6]さらに、この板を所望の形状に加工
して基材Aを作製し、基材Aの上下面に、基材A側から
鉄層6、Mo層7、Cu層8を積層させた金属層Bを形
成して基体1を得る。
【0035】[7]次いで、基体1の全面にCuメッキ
層9を被着する。
【0036】基材Aは、内部にCu等の金属成分1dが
含浸されて成り、含有する金属によりCuと炭素質母材
との密着性が良好なものとなる。また、基材Aの熱膨張
係数は、Cu等の金属成分1dが含浸されていることに
より8〜10ppm/℃となっている。このとき、Cu
にAgが含有されていると、Cuと炭素質母材1bとの
濡れ性が高温高圧下で良好であることは実験的に確認さ
れている。また、Ag以外の金属をCuに含有させた場
合、炭素質母材1bとの間で炭化チタン(TiC),炭
化クロム(CrC),炭化ジルコニウム(ZrC),炭
化タングステン(WC)などの炭化物が生成され、この
炭化物を介してCuと炭素質母材1bとが密着する。こ
のことから、Cuと炭素質母材1bとの間での熱伝達が
さらに良好なものとなり、半導体素子2が発する熱が半
導体素子2の載置部1aに平行な方向にも良好に伝達さ
れ、基材Aによる熱伝達が極めて良好なものとなる。
【0037】また、Cu等の金属成分1dが基材A内に
含浸されていることによって基材Aのネジ止め部13の
潰れが大きく軽減される。よって、半導体パッケージを
外部装置にネジで締め付けて密着固定する場合に強固に
締め付けることができる。
【0038】基体1は、図2に示すように、基材Aの上
下面に、基材Aの熱膨張係数を調整するためのFeから
なる接着層6と、Mo層7と、Cu層8の3層構造の金
属層Bが形成されている。Cu層8は、半導体素子2が
発する熱を伝達する伝熱媒体となって、半導体素子2が
発する熱を横方向(面方向)に効率よく伝達する。そし
て、基体1の上側主面に枠体3を半田や銀ロウ等のロウ
材を介してロウ付けすることにより、枠体3が基体1上
に取着される。
【0039】また、基材Aの上下面にFeからなる接着
層6とMo層7とCu層8から成る金属層Bが形成され
ていることから、金属層Bが基体1の熱膨張係数を枠体
3の熱膨張係数に近似させる機能を有するものとなる。
また、基材Aの表面に多数の気孔が存在する多孔質であ
るとしても、その気孔は金属層Bによって完全に塞がれ
る。その結果、半導体パッケージ内部の気密封止の信頼
性が高くなる。また、半導体パッケージ内部に半導体素
子2を収容し半導体装置と成した後、ヘリウムを使用し
て半導体装置の気密検査をする場合、ヘリウムの一部が
基材Aの気孔内にトラップされることが有効に防止さ
れ、半導体装置の気密封止の検査が正確に行える。
【0040】上記実施の形態において、Feからなる接
着層6について説明したが、接着層6はFe−Ni−C
o合金層またはFe−Ni合金層から成っていても本発
明の効果を奏するものである。この接着層6を基材Aに
形成するのは、熱膨張係数調整層としてのMo層7を接
着層6を介して基材Aに接合させるためであり、このと
き接着層6のFe原子と基材Aの炭素原子とが高温のも
とで相互拡散し、金属層Bを強固にする。また、Mo層
7のMo原子が接着層6側へ拡散して、Mo原子と炭素
原子とで作られるMo−C結合により大きな接合強度が
得られる。また、基材Aの表面に一部表れているCu等
の金属成分1dに対しても接着層6がアンカー効果で強
固に接着され、物理的な接合強度が得られる。
【0041】本発明者は、金属層Bの組み合わせを種々
検討して本発明を完成するに至ったものである。本発明
では、金属層Bを基材A側からFe,Fe−Ni−Co
合金,Fe−Ni合金から選ばれた一つの接着層6、M
o層7、Cu層8の3層構造としているが、本出願人
は、基材A側からFe−Cr合金層、Cu層、Mo層と
いう組み合わせで金属層を形成した半導体パッケージを
提案した(従来例A:特開2000−133756号公
報参照)。
【0042】この従来例Aにおいて、Fe−Cr合金層
はCu層の熱膨張係数に近い熱膨張係数を有すること
と、カーボンとの拡散接合が可能ということで用いられ
たものであるが、Fe−Cr合金層、Cu層、Mo層を
この順序で基材A側から拡散接合させる際、接合条件が
適正でないと例えばFe−Cr合金層に含まれているC
rがMo層や基材A中に拡散し、これによりFe−Cr
合金層に空隙が発生したり、またMo層が脆くなったり
する現象(脆化)が発生することが明らかになった。な
お、Cu層はCrの拡散を抑えるために形成される。
【0043】また、Fe−Cr合金層とMo層の間にC
u層を形成することによりMo層の脆化を抑えることが
できるが、基材AとCu層の熱膨張係数が大きく異なる
ことから、Cu層が熱膨張時にFe−Cr合金層と基材
Aとの接合面に大きな応力を発生させFe−Cr合金層
の基材Aへの接合強度を大きく劣化させていた。よっ
て、本発明者は、基材Aに当接して接合される接着層6
として、Crを含まないFe,Fe−Ni−Co合金,
Fe−Ni合金から選ばれる一つを選定した。Feは、
Fe−Cr合金に比べて熱伝導率が約4倍であるため、
より大きな熱放散性を得るには適した材料である。Fe
−Ni−Co合金またはFe−Ni合金は、熱伝導率が
Fe−Cr合金とほぼ同等であるが、Crの代わりにN
i,CoといったMo層7中に拡散し難い金属を用いて
いるので、Mo層7の脆化を発生させることがなく、ま
た枠体3と同一材料からなることからMo層7と相俟っ
て基体1の熱膨張による歪みを有効に調整し緩和し得る
ものとなっている。
【0044】また本発明では、接着層6の基材Aに対す
る拡散接合と、接着層6を拡散してきたMo層7のMo
とカーボンとの拡散接合とにより、強固に接着層6を基
材Aに接合させているが、従来例Aの構成では、Moの
Fe−Cr合金層への拡散がCu層7によって妨げら
れ、その結果金属層の接合強度が小さなものとなってい
た。よって本発明では、従来Fe−Cr合金層とMo層
との間に形成していたCu層をなくし、Fe−Cr合金
層をFe,Fe−Ni−Co合金またはFe−Ni合金
からなる接着層6にすることで基材AとMo層7との強
固な拡散接合を実現するとともにMo層7の脆化を解消
し、さらにMo層7の上にCu層8を形成することで半
導体素子2が発する熱を効率よく放散させることのでき
る基体1を実現した。
【0045】また、基体1の最外表面はCuメッキ層9
で被覆されており、側面のCuメッキ層9が側面に伝達
した熱を下面へと導く伝熱媒体となるとともに、枠体3
の取付部3aに入出力端子4を嵌入しロウ材で接合する
際に、ロウ材の濡れ性が向上するという機能も有してい
る。Cuメッキ層9の厚さは、0.5μm未満であると
ロウ材の濡れ性が低下し易く、また伝熱経路としても有
効に機能しなくなる。Cuメッキ層9の厚さが5μmを
超えると、基体1の側面においてCuメッキ層9を形成
する際に炭素質母材1bとCuメッキ層9との間に大き
な応力が発生し内在し、この内在した応力によってCu
メッキ層9が剥離し易くなる。従って、Cuメッキ層9
の厚さは0.5〜5μmが好ましい。
【0046】また、本発明において、金属層Bを接着層
6とMo層7とCu層8の3層で形成するのは、接着層
6、Mo層7を介してCu層8を形成することにより、
基材Aの熱膨張係数をFe−Ni−Co合金やFe−N
i合金からなる枠体3の熱膨張係数10〜13ppm/
℃(室温〜800℃)に近づけるためである。
【0047】そして、接着層6の厚さは5〜30μm、
Mo層7の厚さは5〜30μm、Cu層8の厚さは10
0〜700μmとすることが好ましい。接着層6の厚さ
が5μm未満では、接着層としての機能を果たさなくな
る。即ち、発生する応力によって接着層6が剥れるとい
う不具合が生じ易くなる。また、接着層6の厚さが30
μmを超えると、接着層6と基材Aとの熱膨張係数の差
によって発生する熱応力によって、基材Aの表面から接
着層6が剥れることがあり、基材Aとの密着性が劣化す
る。
【0048】Mo層7の厚さが5μm未満では、基体1
の熱膨張係数を調整する効果が小さくなり、基体1にF
e−Ni−Co合金やFe−Ni合金からなる枠体3を
ロウ材で接合した場合にロウ材にクラックが発生し易く
なる。Mo層7の厚さが30μmを超えると、基材Aの
熱膨張係数が小さくなり過ぎ、枠体3を基体1の上側主
面にロウ材で接合する際にロウ材にクラックが発生し易
くなる。
【0049】Cu層8の厚さが100μm未満では、金
属層Bの熱膨張係数が9ppm/℃以下となり、枠体3
を基体1に取着すると、枠体3と基体1との熱膨張差に
より枠体3と基体1との接合部にクラックが発生し易く
なるとともに、横方向への熱放散性が小さくなり、半導
体素子2が発する熱を効率よく放散できなくなり易い。
Cu層8の厚さが700μmを超えると、金属層Bの熱
膨張係数が15ppm/℃以上になり、基体1と枠体3
との接合部にクラックが発生し易くなる。従って、Cu
層8の厚さは100〜700μmが好ましく、より好ま
しくは300〜500μmが良い。
【0050】以上のことから、基材Aの上下面に上記範
囲内の厚さを有するFe,Fe−Ni−Co合金または
Fe−Ni合金からなる接着層6とMo層7とCu層8
とからなる金属層Bが形成された基体1は、その上側主
面に枠体3を取着させた後、両者に半導体素子2が動作
時に発生する熱が加わったとしても、基体1と枠体3と
の間には両者の熱膨張係数差に起因する熱応力がほとん
ど発生することはなくなる。また、熱応力が発生して
も、基体1の弾性率が小さいことから、基体1がその熱
応力を吸収し、その結果、基体1は枠体3に強固に接合
され、かつ半導体素子2の作動時に発生する熱を大気中
に良好に発散する。また、半導体素子2と基体1との間
に発生する熱応力は、基体1がその熱応力を吸収するよ
うに変形し、半導体素子2と基体1との間では熱応力が
大きく発生することが無い。従って、容器内部に収容す
る半導体素子2を長期に亘り正常かつ安定に作動させる
ことができる。
【0051】なお、金属層Bは基材Aの上下面に拡散接
合によって被着されており、具体的には、基材Aの上下
面に厚さが例えば約10μmの鉄箔と厚さが例えば約1
0μmのMo箔と厚さが約500μmのCu箔とからな
る金属層Bを順次載置し、次に真空ホットプレスで5M
Pa(メガパスカル)の圧力をかけつつ1200℃の温
度を1時間加えることによって被着される。
【0052】基材Aの上下面に金属層Bを形成し、さら
にCuメッキ層8を被着した基体1は、上面側から下面
側にかけて350〜400W/m・Kの熱伝導率が得ら
れ、また半導体素子2の載置部1aの面に平行な方向に
ついては基材Aの内部に分散された炭素繊維および金属
成分1dにより350〜400W/m・Kの熱伝導率が
得られる。その結果、基体1は、半導体素子2が発する
熱をランダムな方向に効率よく伝達させることができ
る。従って、基体1の下側主面全面から熱が効率よく放
散されるとともに、基体1の側面に伝達した熱もCuメ
ッキ層9を伝わり基体1の下側主面から外部に効率よく
放散されることとなる。
【0053】半導体素子2の載置部1aの面に平行な方
向の熱伝導率を測定すると、上記のように350〜40
0W/m・Kであり、図3に示した炭素繊維を炭素で結
合した一方向性複合材料109を用いたものの8〜10
倍と大きいことが明らかになった。即ち、半導体素子2
が発する熱は、熱電冷却素子(図1には図示せず)を介
して、基体1に伝達され、次いで基体1の上側主面から
下側主面にかけて基体1内の様々な方向の伝熱経路によ
って効率よく伝わり、さらに外部装置を介して空気中に
放散される。
【0054】また、炭素質母材1bに金属成分1dを含
浸させると、基材Aの密度は3〜4g/cm3となり、
金属成分1dを含浸させていない基材Aの密度(約2g
/cm3)に比べると大きいが、従来から一般的に用い
られているCu−W合金に比べて1/3〜1/5程度で
あり、極めて軽量である。従って、近時の小型軽量化が
進む電子装置へ実装する際に有利なものとなる。
【0055】更に、炭素質母材1bを用いた基体1は弾
性率が枠体3を構成するFe−Ni−Co合金等の金属
に比べて小さいことから、基体1と枠体3との間に、ま
た基体1と半導体素子2との間に熱膨張係数差があった
としても、これらの間に発生する熱応力は基体1が適度
に変形することによって吸収される。その結果、基体1
と枠体3、および基体1と半導体素子2とは強固に接合
し、半導体素子2が発する熱を常に大気中に効率よく放
散させ得るとともに、半導体素子2を長期に亘って正常
かつ安定に作動させることができる。
【0056】また、基材Aの上下面に金属層Bを被着さ
せた基体1は、基材Aと上面の金属層Bとの間、および
基材Aと下面の金属層Bとの間に、基材Aと金属層Bと
の熱膨張係数の相違に起因する熱応力が発生しても、そ
れぞれの熱応力はそれらの方向が上下面で同方向かつほ
ぼ同等となることから、基体1は基材Aと金属層Bとの
間に発生する熱応力によって変形することはなく常に平
坦となる。これにより、枠体3の下面に基体1を強固に
接合させることが可能になるとともに、半導体素子2が
作動時に発する熱を基体1を介して大気中に効率よく放
散させることが可能になる。
【0057】本発明の枠体3は、基体1の上側主面の外
周部に載置部1aを囲繞するようにしてロウ材、ガラス
または樹脂等の接着剤を介して取着されており、基体1
と枠体3とで半導体素子2を収容する為の空所が内部に
形成される。この枠体3はFe−Ni−Co合金やFe
−Ni合金からなり、例えば、Fe−Ni−Co合金の
インゴット(塊)を従来周知のプレス成型法、押出し法
などの金属加工法により所定の枠状に成型することによ
って作製される。
【0058】Fe−Ni−Co合金またはFe−Ni合
金からなる枠体3は、熱膨張係数が約10〜13ppm
/℃(室温〜800℃)であり、基体1の熱膨張係数1
0〜13ppm/℃とほとんど同じである。よって、基
体1と枠体3との間に発生する熱応力は小さくなり、ま
た基体1の弾性率がFe−Ni−Co合金等の金属に比
べて小さいことから、熱応力が発生したとしてもその熱
応力は基体1の適度の変形によって吸収される。従っ
て、枠体3と基体1とを接合するロウ材にクラックなど
の不具合が発生することや、基体1に反りが発生するこ
と等が解消される。
【0059】また枠体3は、その側部に貫通孔または切
欠き部からなる入出力端子4の取付部3aが形成されて
おり、取付部3aには、枠体3の内外を導通する複数の
メタライズ配線層10が形成された入出力端子4が嵌着
されている。入出力端子4は、メタライズ配線層10を
枠体3に対し電気的絶縁をもって枠体3の内側から外側
にかけて配設する作用をなし、酸化アルミニウム(Al
23)質焼結体などの電気絶縁材料からなる。そして、
取付部3aの内面に対向する入出力端子4の側面に予め
メタライズ層を被着させておき、このメタライズ層を取
付部3aの内面に銀ロウなどのロウ材を介して接合する
ことによって、取付部3aに入出力端子4が嵌着され
る。
【0060】また、入出力端子4の電気絶縁材料から成
る本体部分は以下のようにして作製される。まず、例え
ばAl23,酸化珪素(SiO2),酸化マグネシウム
(MgO),酸化カルシウム(CaO)などの原料粉末
に適当なバインダー、溶剤等を添加混合してスラリーと
なす。このスラリーをドクターブレード法やカレンダー
ロール法によってセラミックグリーンシートとし、次い
でセラミックグリーンシートに適当な打ち抜き加工を施
すとともにメタライズ配線層10となる金属層を形成す
る。このセラミックグリーンシートを複数枚積層し、約
1600℃の温度で焼成することによって、入出力端子
4の本体部分が作製される。
【0061】さらに入出力端子4は、複数のメタライズ
配線層10がセラミック積層体である本体部分に中央部
が埋設されるように形成されている。また、メタライズ
配線層10の枠体3内側に位置する部位には、半導体素
子2の各電極がボンディングワイヤ11を介して電気的
に接続され、メタライズ配線層10の枠体3外側に位置
する部位には、外部装置と接続される外部リード端子1
2が銀ロウなどのロウ材を介し取着される。
【0062】メタライズ配線層10は半導体素子2の各
電極を外部装置に接続するための導電路として作用し、
W,Mo,Mnなどの高融点金属粉末により形成されて
いる。例えばメタライズ配線層10は、W,Mo,Mn
などの高融点金属粉末に適当な有機バインダー、溶剤な
どを添加混合して得た金属ペーストを、入出力端子4と
なるセラミックグリーンシートに予め従来周知のスクリ
ーン印刷法により所定パターンに印刷塗布し、焼成する
ことによって入出力端子4に形成される。
【0063】なお、メタライズ配線層10は、その露出
する表面にNi,金(Au)などの耐食性に優れ、かつ
ロウ材との濡れ性に優れる金属を1〜20μmの厚さで
メッキ法により被着させておくのがよく、メタライズ配
線層10の酸化腐食を有効に防止することができる。ま
た、メタライズ配線層10への外部リード端子12のロ
ウ付けを強固にすることができる。
【0064】また、メタライズ配線層10には外部リー
ド端子12が銀ロウなどのロウ材を介してロウ付け取着
されており、外部リード端子12を外部装置に接続する
ことによって、半導体素子2はメタライズ配線層10、
外部リード端子12を介して外部装置に接続されること
になる。外部リード端子12はFe−Ni−Co合金や
Fe−Ni合金などの金属材料からなり、例えばFe−
Ni−Co合金のインゴット(塊)に圧延加工法や打ち
抜き加工法などの従来周知の金属加工法を施すことによ
って所定の形状に形成される。
【0065】かくして、本発明の半導体パッケージは、
基体1の載置部1a上に半導体素子2をガラス,樹脂,
ロウ材などの接着剤を介して接着固定するとともに、半
導体素子2の各電極をボンディングワイヤ11を介して
メタライズ配線層10に接続し、しかる後、枠体3の上
面に蓋体5をガラス,樹脂,ロウ材などからなる封止材
を介して接合し、基体1、枠体3および蓋体5からなる
容器内部に半導体素子2を気密に収容することにより製
品としての半導体装置となる。
【0066】なお、本発明は上記実施の形態に限定され
るものではなく、本発明の要旨を逸脱しない範囲であれ
ば種々の変更は可能である。
【0067】
【発明の効果】本発明は、上側主面に半導体素子が載置
される載置部を有する基体が、銀,チタン,クロム,ジ
ルコニウムおよびタングステンのうちの少なくとも一種
を0.2〜10重量部、銅を90〜99.8重量部含有
する金属成分が含浸された炭素質母材内に炭素繊維が分
散された金属炭素複合体を基材とし、基材の上下面に基
材側から鉄,鉄−ニッケル−コバルト合金または鉄−ニ
ッケル合金からなる接着層とモリブデン層と銅層とを順
次積層した金属層が形成され、さらに基材の側面および
金属層の表面に銅メッキ層が被着されていることから、
半導体素子が作動時に発した熱は基体の最上面に形成さ
れたCu層によって横方向に効率よく伝達され、ついで
Mo層、接着層を介して基材へと伝達され、基材の内部
をランダムな経路で極めて効率よく伝達される。また、
基体の側面に伝達した熱はCuメッキ層により基体の下
側主面側へと伝達されることにより、大量の熱を効率よ
く基体の下側主面側から放散することが可能となる。そ
の結果、半導体素子は常に適温となって、半導体素子を
長期に亘り正常かつ安定に作動させることが可能にな
る。
【0068】また、基体の弾性率が小さくなるため、基
体の熱膨張係数と、Fe−Ni−Co合金やFe−Ni
合金などの金属材料からなる枠体の熱膨張係数との間に
差があり、基体および枠体に熱が加わって熱応力が発生
しても、基体が適度に変形することによりこの熱応力を
吸収し得る。
【0069】さらに、基材にはCu等の金属成分が炭素
質母材に分散されているので、この金属成分が外部応力
に対して基材の形状を保持することのできる圧縮強度を
付与する。例えば、基体の端部のネジ止め部を外部装置
等にネジ止めする際に、押圧力や圧縮応力が基体の表面
に加わった場合、基体が押圧力や圧縮応力に対して潰れ
難くなる。例えば、マザーボードなどの外部装置にネジ
止めする際に、基体が厚さ方向に潰れるといった不具合
が解消するという効果を奏する。
【0070】また本発明は、好ましくは銅層の厚さが1
00〜700μmであることにより、近時の高密度配線
のLSIやFETなどの半導体素子から大量の熱が発せ
られても、この熱が銅層により効率よく横方向に伝達さ
れ、次いでMo層、接着層を介して基材に伝えられ、基
材の内部を通じて良好に基材の下側主面、および側面を
介して下側主面へと伝えられ、よって基体の下側主面か
ら効率よく外部に放散されることになる。よって半導体
素子の温度を常に適正な温度にすることが可能になる。
【0071】本発明の半導体装置は、本発明の半導体素
子収納用パッケージと、載置部に載置固定されるととも
に入出力端子に電気的に接続された半導体素子と、枠体
の上面に取着された蓋体とを具備したことにより、半導
体素子を半導体パッケージに収容するに際して、基体の
熱放散性が極めて優れていることから、半導体素子を常
に適温として半導体素子を長期に亘り正常かつ安定に作
動させることが可能なものとなる。
【図面の簡単な説明】
【図1】本発明の半導体パッケージについて実施の形態
の例を示す断面図である。
【図2】図1の半導体パッケージにおける基体の部分拡
大断面図である。
【図3】(a)は従来の半導体パッケージの平面図、
(b)は従来の半導体パッケージの断面図、(c)は従
来の半導体パッケージにおける基体の部分拡大断面図で
ある。
【符号の説明】
1:基体 1a:載置部 1b:炭素質母材 1c:炭素繊維の集合体 1d:金属成分 2:半導体素子 3:枠体 3a:取付部 4:入出力端子 6:接着層 7:Mo層 8:Cu層 9:Cuメッキ層 13:ネジ止め部 A:基材 B:金属層

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 上側主面に半導体素子が載置される載置
    部を有するとともに両端部にネジ止め部を有する略四角
    形の基体と、該基体の上側主面に前記載置部を囲繞する
    ようにして取着され、貫通孔または切欠き部からなる入
    出力端子の取付部を有する枠体と、前記取付部に嵌着さ
    れた前記入出力端子とを具備した半導体素子収納用パッ
    ケージにおいて、前記基体は、銀,チタン,クロム,バ
    ナジウムおよびタングステンのうちの少なくとも一種を
    0.2〜10重量部、銅を90〜99.8重量部含有す
    る金属成分が含浸された炭素質母材内に炭素繊維が分散
    された金属炭素複合体を基材とし、該基材の上下面に前
    記基材側から鉄,鉄−ニッケル−コバルト合金または鉄
    −ニッケル合金からなる接着層とモリブデン層と銅層と
    を順次積層した金属層が形成され、さらに前記基材の側
    面および前記金属層の表面に銅メッキ層が被着されてい
    ることを特徴とする半導体素子収納用パッケージ。
  2. 【請求項2】 前記銅層の厚さが100〜700μmで
    あることを特徴とする請求項1記載の半導体素子収納用
    パッケージ。
  3. 【請求項3】 請求項1または請求項2記載の半導体素
    子収納用パッケージと、前記載置部に載置固定されると
    ともに前記入出力端子に電気的に接続された半導体素子
    と、前記枠体の上面に取着された蓋体とを具備したこと
    を特徴とする半導体装置。
JP2001230630A 2001-07-30 2001-07-30 半導体素子収納用パッケージおよび半導体装置 Withdrawn JP2003046042A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001230630A JP2003046042A (ja) 2001-07-30 2001-07-30 半導体素子収納用パッケージおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001230630A JP2003046042A (ja) 2001-07-30 2001-07-30 半導体素子収納用パッケージおよび半導体装置

Publications (2)

Publication Number Publication Date
JP2003046042A true JP2003046042A (ja) 2003-02-14
JP2003046042A5 JP2003046042A5 (ja) 2008-03-06

Family

ID=19062807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001230630A Withdrawn JP2003046042A (ja) 2001-07-30 2001-07-30 半導体素子収納用パッケージおよび半導体装置

Country Status (1)

Country Link
JP (1) JP2003046042A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100815303B1 (ko) 2005-06-24 2008-03-19 가부시끼가이샤 도시바 비휘발성 반도체 메모리 및 이것의 제조 방법
CN102154816A (zh) * 2011-01-20 2011-08-17 天津市飞荣达科技有限公司 FeCo合金/CuO双镀层磁性碳纤维与制备方法和应用

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100815303B1 (ko) 2005-06-24 2008-03-19 가부시끼가이샤 도시바 비휘발성 반도체 메모리 및 이것의 제조 방법
CN102154816A (zh) * 2011-01-20 2011-08-17 天津市飞荣达科技有限公司 FeCo合金/CuO双镀层磁性碳纤维与制备方法和应用

Similar Documents

Publication Publication Date Title
JP4610414B2 (ja) 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造
JP2004200346A (ja) 半導体素子収納用パッケージ、その製造方法及び半導体装置
JP3659336B2 (ja) 半導体素子収納用パッケージ
JP2001313345A (ja) 半導体素子収納用パッケージ
JP4272329B2 (ja) 半導体素子収納用パッケージ
JP3554304B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP4454164B2 (ja) 半導体素子収納用パッケージ
JP2003046042A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2000183253A (ja) 半導体素子収納用パッケージ
JP4514598B2 (ja) 電子部品収納用パッケージおよび電子装置
JP3659306B2 (ja) 半導体素子収納用パッケージ
JP3987649B2 (ja) 半導体素子収納用パッケージ
JP2002246497A (ja) 半導体素子収納用パッケージ
JP4336016B2 (ja) 半導体素子収納用パッケージ
JP3457898B2 (ja) 光半導体素子収納用パッケージ
JP3659298B2 (ja) 半導体素子収納用パッケージ
JP3659304B2 (ja) 半導体素子収納用パッケージ
JP4360568B2 (ja) 半導体素子収納用パッケージ
JP2003133467A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3659300B2 (ja) 半導体素子収納用パッケージ
JP3659301B2 (ja) 半導体素子収納用パッケージ
JP3659297B2 (ja) 半導体素子収納用パッケージ
JP2003069127A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP3659299B2 (ja) 半導体素子収納用パッケージ
JP2002353357A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080118

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080314

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100406