CN106409774A - 屏蔽罩、封装结构及封装结构制作方法 - Google Patents

Abstract

本发明涉及一种屏蔽罩，内设有一收容空间。所述收容空间一侧开设有开口。所述屏蔽罩包括屏蔽层及分别位于其两侧的基底层与粘接层。所述屏蔽层为网格结构。所述屏蔽层包括延伸至所述开口的接地端。所述粘接层为感压导热导电胶体。本发明还涉及一种封装结构及封装结构制作方法。

Description

屏蔽罩、封装结构及封装结构制作方法

技术领域

本发明涉及电子封装领域，尤其涉及一种屏蔽罩、具有该屏蔽罩的封装结构及具有该屏蔽罩的封装结构制作方法。

背景技术

在电子封装领域，为避免外界辐射源影响封装元件的正常工作，或减少封装元件对其他电子元件的干扰，通常会在封装元件上罩设一个屏蔽罩。目前所述屏蔽罩一般采用不锈钢或洋白铜等合金制作而成。所述屏蔽罩包围所述封装元件，且所述屏蔽罩与封装元件之间存有空隙，使得封装元件的散热只能通过封装基板散出，进而导致散热效果不佳。

发明内容

有鉴于此，有必要提供一种克服上述问题的一种屏蔽罩、具有该屏蔽罩的封装结构及具有该屏蔽罩的封装结构的制作方法。

一种屏蔽罩，内设有一收容空间。所述收容空间一侧开设有开口。所述屏蔽罩包括屏蔽层及分别位于其两侧的基底层与粘接层。所述屏蔽层为网格结构。所述屏蔽层包括延伸至所述开口的接地端。所述粘接层为感压导热导电胶体。

一种封装结构，包括上述屏蔽罩，其特征在于，还包括芯片及封装基板，所述芯片收容在所述收容空间内，并与所述粘接层粘接，所述芯片包括从所述开口露出的底面，所述底面设置有多个电极垫，所述封装基板包括多个连接垫及接地垫，所述屏蔽罩及芯片安装在所述封装基板上，所述连接垫与所述电极垫一一对应电性连接，所述接地垫与所述接地端对应电性连接。

一种封装结构制作方法，包括：提供上述屏蔽罩；提供芯片，包括底面，所述底面设置有多个电极垫；将所述芯片装入所述屏蔽罩内，所述芯片与所述粘接层粘接，所述底面从所述开口露出；提供封装基板，包括多个连接垫及接地垫；将装有芯片的屏蔽罩安装到所述封装基板上，所述电极垫与所述连接垫一一对应电性连接，所述接地端与所述接地垫对应电性连接。

与现有技术相比，本发明提供的屏蔽罩、封装结构及封装结构制作方法，由于所述屏蔽罩包括粘接层及屏蔽层，所述粘接层为导热导电胶体，其可将所述芯片产生的热量传导至所述屏蔽层，经由所述屏蔽层散出，并且可将芯片上的静电经由所述屏蔽层接地，进而避免芯片受静电干扰而损坏。另外，本发明提供的屏蔽罩由于所述屏蔽层为网格结构，可通过设计不同规格的网格实现不同频率的电磁屏蔽作用。

附图说明

图1是本发明实施例提供的屏蔽罩的立体示意图。

图2是沿图1的II-II线切割后得到的剖面示意图。

图3是本发明实施例提供的芯片的剖面示意图。

图4是将图3的芯片装入图2的屏蔽罩后的剖面示意图。

图5是本发明实施例提供的封装基板的剖面示意图。

图6是将图4的装有芯片的屏蔽罩安装到图5的封装基板后的剖面示意图。

图7是在图6的芯片与封装基板之间填入底胶后的剖面示意图。

主要元件符号说明

封装结构	100
		屏蔽罩	10
开口	11
		收容空间	12
基底层	13
		结合层	14
屏蔽层	15
		粘接层	16
端部	151
		芯片	20
底面	21
		接触面	22
电极垫	23
		封装基板	30
安装面	31
		连接垫	32
接地垫	33
		底胶	40

如下具体实施方式将结合上述附图进一步说明本发明。

具体实施方式

下面结合具体实施方式对本发明提供的屏蔽罩、封装结构、屏蔽罩制作方法及封装结构制作方法进行详细说明。

本发明提供的封装结构100的制作方法包括步骤：

第一步，请一并参阅图1及图2，提供一个屏蔽罩10。

所述屏蔽罩10大致为方形壳体结构。所述屏蔽罩10内部围成有一个收容空间12。所述收容空间12一侧开设有开口11。所述屏蔽罩10的罩体包括四层结构，由外向内分别为基底层13、结合层14、屏蔽层15及粘接层16。所述结合层14位于所述基底层13与所述屏蔽层15之间，用于粘结所述基底层13与所述屏蔽层15。所述粘接层16位于所述屏蔽层15背离所述结合层14的一侧。所述粘接层16从所述开口11露出，用于粘接芯片。本实施方式中，所述基底层13的厚度范围为1~12μm。所述基底层13可为聚对苯二甲酸乙二酯（PET）、可双向拉伸聚酯（BOPET）或聚萘二甲酸乙二醇酯（PEN）等透明材料。所述结合层14的厚度范围为5~15μm。所述结合层14为透明热固胶。所述屏蔽层15的厚度范围为4~18μm。所述屏蔽层15呈网格状。所述屏蔽层15由铜、铝等导电材料制成。所述屏蔽层15包括延伸至所述开口11的端部151。所述端部151可作为接地端。所述粘接层16为透明感压导热导电胶，以帮助芯片散热及将芯片上的静电导出，避免芯片受静电干扰而损坏。所述基底层13、结合层14及粘接层16的透光率均大于85%，且雾度小于4。

可以理解的是，其他实施方式中，所述屏蔽罩10也可不包括所述结合层14，而仅包括所述基底层13、屏蔽层15及粘接层16。

第二步，请参阅图3，提供一个芯片20。

所述芯片20的形状与所述收容空间12对应，且所述芯片20的大小略大于所述收容空间12的大小。所述芯片20包括底面21及接触面22。所述底面21与所述接触面22相背且相互连接。本实施方式中，所述底面21为平面，所述接触面22为曲面。所述底面21设置有多个电极垫23。

第三步，请参阅图4，将所述芯片20装入所述收容空间12。

所述芯片20的接触面22与所述粘接层16粘接，以将所述芯片固设在所述屏蔽罩10内。由于所述芯片20的大小略大于所述收容空间12的大小，在将所述芯片20装入所述收容空间12中时，所述芯片20的接触面22挤压所述粘接层16，以与所述粘接层16紧密接触，从而使所述芯片20更好地固设在所述屏蔽罩10中。所述底面21从所述开口11露出。

第四步，请参阅图5，提供一个封装基板30。

所述封装基板30包括一个安装面31。所述安装面31设置有多个连接垫32及接地垫33。所述连接垫32与所述电极垫23一一对应。所述接地垫33与所述端部151电性连接。

第五步，请参阅图6，将装有所述芯片20的屏蔽罩10安装到所述封装基板30上。

所述电极垫23与所述连接垫32一一对应电性连接。所述接地垫33与所述端部151对应电性连接。本实施方式中，所述连接垫32与所述电极垫23之间及所述接地垫33与所述端部151之间的电性连接可通过植焊球的方式导通。

第六步，请参阅图7，在所述芯片20与所述封装基板30之间填入底胶40。

所述底胶40填充在所述芯片20的底面21与所述封装基板30的安装面31之间并包覆所述电极垫23与所述连接垫32形成的电连接结构。所述底胶40还填充在所述端部151与所述封装基板30之间，以将所述屏蔽罩10固设在所述封装基板30上。所述底胶40的透光率大于85%，且雾度小于4。所述底胶40可为热固胶或UV固化胶。本实施方式中，所述底胶40为UV固化胶。

可以理解的是，所述封装结构100的制作方法还包括使所述底胶40固化的步骤。本实施方式中，通过UV光照射使所述底胶40固化。

可以理解的是，其他实施方式中，所述基底层13、结合层14及粘接层16也可以采用非透明材料制成。此时，所述底胶40为热固胶。通过加热所述底胶40固化。

请再一次参阅图7，本发明实施方式还提供一种可通过上述方法获得的封装结构100。

所述封装结构100包括屏蔽罩10、芯片20、封装基板30及底胶40。

所述屏蔽罩10大致呈方形壳体结构。所述屏蔽罩10内部围成有一个收容空间12。所述收容空间12一侧开设有开口11。所述屏蔽罩10的罩体包括四层结构，由外向内分别为基底层13、结合层14、屏蔽层15及粘接层16。所述结合层14位于所述基底层13与所述屏蔽层15之间，用于粘结所述基底层13与所述屏蔽层15。所述粘接层16位于所述屏蔽层15背离所述结合层14的一侧。所述粘接诶曾16从所述开口11露出。所述粘接层16用于粘接芯片。本实施方式中，所述基底层13的厚度范围为1~12μm。所述基底层13可为聚对苯二甲酸乙二酯（PET）、可双向拉伸聚酯（BOPET）或聚萘二甲酸乙二醇酯（PEN）等透明材料。所述结合层14的厚度范围为5~15μm。所述结合层14为透明热固胶。所述屏蔽层15的厚度范围为4~18μm。所述屏蔽层15呈网格状。所述屏蔽层15可为铜、铝等材料。所述屏蔽层15包括延伸至所述开口11的端部151。所述端部151可作为接地端。所述粘接层16为透明感压导热导电胶。所述基底层13、结合层14及粘接层16的透光率均大于85%，且雾度小于4。

可以理解的是，其他实施方式中，所述屏蔽罩10也可不包括所述结合层14，而仅包括所述基底层13、屏蔽层15及粘接层16。

所述芯片20固设在所述收容空间12内。

所述芯片20包括底面21及与所述底面连接的接触面22。所述接触面22与所述粘接层16接触。所述底面21从所述开口11露出。所述底面21设置有多个电极垫23。

所述封装基板30包括一个安装面31。所述安装面31设置有多个连接垫32及接地垫33。所述连接垫32与所述电极垫23一一对应电性连接。所述接地垫33与所述端部151对应电性连接。

所述底胶40填充在所述芯片20与所述封装基板30之间。所述底胶40包覆所述连接垫32与电极垫23形成的电连接结构。所述底胶40还填充在所述端部151与所述封装基板30之间，以将所述屏蔽罩10固设在所述封装基板30上。所述底胶40可为UV固化胶或热固胶等。本实施方式中，所述底胶40为UV固化胶。所述底胶的透光率大于85%，且雾度小于4。

本发明提供的屏蔽罩、封装结构及封装结构制作方法，由于所述屏蔽罩包括粘接层及屏蔽层，所述粘接层为导热导电胶体，其可将所述芯片产生的热量传导至所述屏蔽层，经由所述屏蔽层散出，并且可将芯片上的静电经由所述屏蔽层接地，进而避免芯片受静电干扰而损坏。另外，本发明提供的屏蔽罩由于所述屏蔽层为网格结构，可通过设计不同规格的网格实现不同频率的电磁屏蔽作用。

可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。

Claims (10)

1.一种屏蔽罩，内设有一收容空间，所述收容空间一侧设有开口，所述屏蔽罩包括屏蔽层及分别位于其两侧的基底层与粘接层，所述屏蔽层为网格结构，所述屏蔽层包括延伸至所述开口的接地端，所述粘接层为感压导热导电胶体。

2.如权利要求1所述的屏蔽罩，其特征在于，所述屏蔽罩还包括结合层，所述结合层位于所述基底层与所述屏蔽层之间，用于粘结所述基底层与所述屏蔽层。

3.如权利要求2所述的屏蔽罩，其特征在于，所述基底层、结合层及粘接层均为透明材料，透光率均大于85%，且雾度均小于4。

4.如权利要求1所述的屏蔽罩，其特征在于，所述屏蔽层的厚度范围为4~18μm。

5.如权利要求1所述的屏蔽罩，其特征在于，所述屏蔽层由铜、铝等导电材料制成。

6.一种封装结构，包括如权利要求1-5任一项所述的屏蔽罩，其特征在于，还包括芯片及封装基板，所述芯片收容在所述收容空间内，并与所述粘接层粘接，所述芯片包括从所述开口露出的底面，所述底面设置有多个电极垫，所述封装基板包括多个连接垫及接地垫，所述屏蔽罩及芯片安装在所述封装基板上，所述连接垫与所述电极垫一一对应电性连接，所述接地垫与所述接地端对应电性连接。

7.如权利要求6所述封装结构，其特征在于，所述封装结构还包括底胶，所述底胶填充在所述芯片与所述封装基板之间，并包覆所述电极垫与连接垫形成的电连接结构，所述底胶还填充在所述端部与封装基板之间。

8.如权利要求7所述的封装结构，其特征在于，所述底胶的透光率大于85%，且雾度小于4。

9.一种封装结构制作方法，包括：

提供如权利要求1~5任一项所述的屏蔽罩；

提供芯片，包括底面，所述底面设置有多个电极垫；

将所述芯片装入所述屏蔽罩内，所述芯片与所述粘接层粘接，所述底面从所述开口露出；

提供封装基板，包括多个连接垫及接地垫；

将装有芯片的屏蔽罩安装到所述封装基板上，所述电极垫与所述连接垫一一对应电性连接，所述接地端与所述接地垫对应电性连接。

10.如权利要求9所述的封装结构制作方法，其特征在于，所述封装结构制作方法还包括在所述芯片与所述封装基板之间及所述端部与所述封装基板之间填充底胶，以将所述芯片及屏蔽罩固设在所述封装基板上。