CN103094256B - 一种封装系统 - Google Patents

一种封装系统 Download PDF

Info

Publication number
CN103094256B
CN103094256B CN201110351244.0A CN201110351244A CN103094256B CN 103094256 B CN103094256 B CN 103094256B CN 201110351244 A CN201110351244 A CN 201110351244A CN 103094256 B CN103094256 B CN 103094256B
Authority
CN
China
Prior art keywords
substrate
screen
components
parts
shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110351244.0A
Other languages
English (en)
Other versions
CN103094256A (zh
Inventor
曹立强
郭学平
李君�
陶文君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201110351244.0A priority Critical patent/CN103094256B/zh
Publication of CN103094256A publication Critical patent/CN103094256A/zh
Application granted granted Critical
Publication of CN103094256B publication Critical patent/CN103094256B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明实施例公开了一种封装系统，该封装系统包括：相对设置的第一基板和第二基板；位于所述第一基板一面上且朝向第二基板的第一屏蔽层，位于所述第二基板一面上且朝向第一基板的第二屏蔽层，所述第一屏蔽层和第二屏蔽层均接地或接电源；位于所述第一屏蔽层上的第一元器件；位于所述第一元器件四周的屏蔽焊球，所述屏蔽焊球接地或接电源。本发明所提供的封装系统，可以在不增加系统体积的前提下，有效地解决EMC问题，提高系统的灵敏度。

Description

一种封装系统
技术领域
本发明涉及集成电路封装工艺技术领域，更具体地说，涉及一种封装系统。
背景技术
随着通讯电子的兴起，对小型化系统的需求日趋显著。目前在实现小型化系统时所采用的封装工艺主要有系统级封装(SIP)和元件堆叠封装(POP)。在封装过程中所用的基板可以为刚性基板，也可以为柔性基板。目前应用广泛的是刚性基板，但由于柔性基板相比刚性基板来说更具柔韧性和薄膜性，且保留了刚性基板的绝缘性、较高强度等特点，因此其应用前景将更广阔。
柔性基板主要应用在柔性显示器、薄膜太阳能电池和电子皮肤三个方面。2007年举办的SID大会上，E-Ink和Bridgestone分别展示了可卷曲电子书和可卷曲电子纸，Sony与LGPhilips则分别展出柔性OLED显示器。薄膜太阳能电池已经研发成功并面向市场销售，电子皮肤也处于研发阶段。这些应用充分利用了柔性基板柔韧性和薄膜性的特点。
在对小型化系统的需求日趋增加的同时，对系统的灵敏度也提出了较高的要求，对信号质量的要求也越来越严格。一般通讯系统的灵敏度都在-100dBm左右，GPS(全球定位系统)的灵敏度甚至低于-148dBm，一些收发模块的灵敏度要求也很高。在这些高灵敏度要求的系统(或模块)中，电磁兼容(EMC)成了一个非常重要的问题。EMC问题主要有外界磁场对系统内元器件的干扰，系统内元器件对外辐射干扰其它敏感源以及系统内部元器件之间的电磁干扰问题。
现有工艺中在完成系统的封装时，一般在系统外部设置金属框以实现对系统的屏蔽作用。但是，所述金属框只能起到屏蔽外界磁场对系统内元器件的干扰和系统内元器件对外辐射干扰其它敏感源的作用，对系统内部元器件之间的电磁干扰不能屏蔽，因此，采用现有工艺不能很好地解决EMC问题，且采用金属框进行屏蔽的结构也增加了系统的体积。
发明内容
有鉴于此，本发明提供一种封装系统，该封装系统可在不增加系统体积的前提下，有效地解决EMC问题，提高系统的灵敏度。
为实现上述目的，本发明提供如下技术方案：
一种封装系统，该封装系统包括：
相对设置的第一基板和第二基板；
位于所述第一基板一面上且朝向第二基板的第一屏蔽层，位于所述第二基板一面上且朝向第一基板的第二屏蔽层，所述第一屏蔽层和第二屏蔽层均接地或接电源；
位于所述第一屏蔽层上的第一元器件；
位于所述第一元器件四周的屏蔽焊球，所述屏蔽焊球接地或接电源。
优选的，上述封装系统中，所述第一基板和第二基板是两个相对独立的刚性基板；所述第一屏蔽层和第二屏蔽层是两个相对独立的屏蔽层。
优选的，上述封装系统还包括：
位于所述第二基板一面上且背向第一基板的第二元器件；
位于所述第二元器件上方的塑封胶和位于所述第二元器件下方的下填料。
优选的，上述封装系统中，所述第一基板和第二基板是由同一柔性基板弯折而成的呈U字形的基板；所述第一屏蔽层和第二屏蔽层是由同一屏蔽层弯折而成的呈U字形的屏蔽层。
优选的，上述封装系统还包括：
位于所述第二基板一面上且背向第一基板的第三元器件；
位于所述第三元器件上方的塑封胶和位于所述第三元器件下方的下填料。
优选的，上述封装系统还包括：
与所述第二基板相对设置、且背向第一基板的第三基板，所述第一基板、第二基板和第三基板是由同一柔性基板弯折而成的呈Z字形的基板；
位于所述第三基板一面上且背向第二基板的第三屏蔽层，所述第一屏蔽层、第二屏蔽层和第三屏蔽层是由同一屏蔽层弯折而成的呈Z字形的屏蔽层；
位于所述第一基板一面上且背向第二基板的第四屏蔽层，位于所述第二基板一面上且朝向第三基板的第五屏蔽层，位于所述第三基板一面上且朝向第二基板的第六屏蔽层，所述第四屏蔽层、第五屏蔽层和第六屏蔽层是由同一屏蔽层弯折而成的呈Z字形的屏蔽层，且所述第四屏蔽层、第五屏蔽层和第六屏蔽层均接地或接电源；
位于第五屏蔽层上的第四元器件；
位于所述第四元器件四周的屏蔽焊球，所述屏蔽焊球接地或接电源。
优选的，上述封装系统还包括：
位于所述第三屏蔽层上的第五元器件；
位于所述第五元器件上方的塑封胶和位于所述第五元器件下方的下填料。
优选的，上述封装系统中，所述第一元器件为有源器件或无源器件，所述第四元器件为有源器件或无源器件，第五元器件为有源器件或无源器件。
优选的，上述封装系统中，所述第一屏蔽层是金属薄膜或屏蔽胶层；所述第二屏蔽层是金属薄膜或屏蔽胶层；其中，所述屏蔽胶层包括：包含铁、钴、镍、铁合金、钴合金或镍合金微颗粒的胶体。
优选的，上述封装系统中，所述屏蔽焊球包括：锡铅合金焊球，或者是掺杂铁、钴、镍、铁合金、钴合金或镍合金微颗粒的封装焊球。
从上述技术方案可以看出，本发明所提供的封装系统包括：相对设置的第一基板和第二基板；位于所述第一基板一面上且朝向第二基板的第一屏蔽层，位于所述第二基板一面上且朝向第一基板的第二屏蔽层，所述第一屏蔽层和第二屏蔽层均接地或接电源；位于所述第一屏蔽层上的第一元器件；位于所述第一元器件四周的屏蔽焊球，所述屏蔽焊球接地或接电源。本发明所提供的封装系统，由于在第一元器件的上方和下方分别存在第一屏蔽层和第二屏蔽层，在第一元器件的四周又存在屏蔽焊球，所述第一屏蔽层、第二屏蔽层和屏蔽焊球的存在不仅可有效地屏蔽外界磁场对系统内第一元器件的干扰和系统内第一元器件对外界敏感源的干扰，而且还能屏蔽系统内第一元器件与系统内其他元器件之间的干扰，从而可有效地解决EMC问题，提高系统的灵敏度。除此之外，这种封装系统由于不需要外部的金属框，因此不会增加系统的体积。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例一所提供的一种封装系统的剖面结构示意图；
图2为本发明实施例二所提供的一种封装系统的剖面结构示意图；
图3为本发明实施例三所提供的一种封装系统的剖面结构示意图；
图4为本发明实施例四所提供的一种封装系统的剖面结构示意图；
图5～图10为本发明实施例五所提供的封装系统制作过程中系统的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明所提供的封装系统包括：相对设置的第一基板和第二基板；位于所述第一基板一面上且朝向第二基板的第一屏蔽层，位于所述第二基板一面上且朝向第一基板的第二屏蔽层，所述第一屏蔽层和第二屏蔽层均接地或接电源；位于所述第一屏蔽层上的第一元器件；位于所述第一元器件四周的屏蔽焊球，所述屏蔽焊球接地或接电源。
本发明所提供的封装系统中，其内的基板可以为刚性基板，也可以为柔性基板，下面结合附图详细说明本发明所提供的封装系统。
实施例一
参考图1，图1中所示封装系统包括：相对设置的上基板404和下基板411，本实施例中上基板404和下基板411为两个相互独立的刚性基板；下基板411朝向上基板404的一面上设置有下屏蔽层410，上基板404朝向下基板411的一面上设置有上屏蔽层405，下屏蔽层410和上屏蔽层405均可以接地或接电源(图中未示出)，若接电源则可接给该封装系统供电的电源，本实施例中上屏蔽层405和下屏蔽层410是两个相互独立的屏蔽层。上屏蔽层405和下屏蔽层410的材料均可以为铜、铝等金属薄膜或屏蔽胶层；所述屏蔽胶层包括普通常见的屏蔽胶层，或者是包含铁、钴、镍、铁合金、钴合金或镍合金等高导磁率、高导电率微颗粒的胶体。
下屏蔽层410上设置有第一元器件416，本实施例中所述第一元器件416为有源器件(例如为芯片)，其他实施例中所述第一元器件还可以为无源器件。第一元器件416通过导热胶418粘附在下屏蔽层410上，并通过引线415以键合的方式通过触点417、下屏蔽层410与下基板411实现电连接。第一元器件416周围设置有塑封胶421，塑封胶421对第一元器件416起到保护作用。第一元器件416四周(具体地说是第一元器件416周围塑封胶421的四周)设置有接地或接电源(图中未示出)的屏蔽焊球407，屏蔽焊球407通过焊盘409与下屏蔽层410键合，且通过焊盘406与上屏蔽层405键合。各屏蔽焊球407之间以及屏蔽焊球407与第一元器件416周围的塑封胶421之间设置有塑封料408(或其他胶体)。屏蔽焊球407可以为锡铅等合金焊球，也可以为掺杂有铁、钴、镍、铁合金、钴合金或镍合金等高导磁率、高导电率微颗粒的封装焊球。
本实施例中所述封装系统还包括设置在上基板404一面上且背向下基板411的第二元器件413，第二元器件413依次通过上凸点401、焊球402、下凸点403与上基板404实现电连接，此处的焊球402不具有屏蔽作用。第二元器件413一般通过倒装焊的方式与上基板404相连，且第二元器件413上方设置有塑封胶412，下方设置有下填料414，塑封胶412和下填料414对第二元器件413起到封装和保护作用。
下基板411背向上基板404的一面上设置有焊盘419，相应焊盘419上设置有焊球420，通过焊球420可以实现下基板411与应用系统中的PCB板之间的连接，进而实现该封装系统与PCB板之间的连接。
本实施例中所述封装系统，第一元器件416上方设置有上屏蔽层405，下方设置有下屏蔽层410，四周设置有屏蔽焊球407，因此，这种结构可以屏蔽系统内第一元器件416对外界敏感源的干扰，同时屏蔽外界电磁场对系统内第一元器件416的干扰，且在系统内，第一元器件416与第二元器件413之间通过上屏蔽层405实现屏蔽。
本实施例中所述封装系统，对于第二元器件413，实现不了其与外界电磁场的相互干扰，但是这种结构也是有其应用场合的。如果确实需要屏蔽所述第二元器件与外界电磁场之间的相互干扰，则可以按照第一元器件416的设置方式，将所述第二元器件设置在上基板404和下基板411之间，且此时两个元器件四周均应设置屏蔽焊球，这样不仅能保证两个元器件均与外界电磁场之间互不干扰，还能保证系统内两个元器件之间互不干扰，从而有效地解决EMC问题，提高系统的灵敏度。
而且，这种封装系统由于不需要在外部设置金属框，因此，系统的体积在封装好后就不再增大。
实施例二
与实施例一所不同的是，本实施例中所描述的封装系统，其内的基板为柔性基板，且该柔性基板弯折成呈U字形的基板，具体可参考图2。
该封装系统包括：由同一柔性基板相对对折之后而形成的呈U字形的基板，该U字形基板包括相对的上基板105和下基板110；该U字形基板内壁设置有一U字形屏蔽层，所述U字形屏蔽层完全覆盖所述U字形基板内壁，所述U字形屏蔽层包括相对的上屏蔽层106和下屏蔽层109，所述U字形屏蔽层接地或接电源(图中未示出)，所述U字形屏蔽层的材料与实施例一中所描述的屏蔽层的材料相类似，此处不再赘述。
下屏蔽层109上设置有第一元器件113，所述第一元器件113也可以为有源器件或无源器件，本实施例中以有源器件为例进行说明。第一元器件113通过导热胶114粘附在下屏蔽层109上，并通过引线112以键合的方式通过触点115、下屏蔽层109与下基板110实现电连接。第一元器件113周围设置有塑封胶111，塑封胶111对第一元器件113起到保护作用。第一元器件113四周(具体地说是第一元器件113周围塑封胶111的四周)设置有接地或接电源(图中未示出)的屏蔽焊球108，屏蔽焊球108通过相应焊盘分别与下屏蔽层109和上屏蔽层106键合。各屏蔽焊球108之间以及屏蔽焊球108与第一元器件113周围的塑封胶111之间设置有塑封料107(或其他胶体)。屏蔽焊球108的材料与实施例一中所描述的屏蔽焊球的材料相类似，不再赘述。
本实施例中所述封装系统还包括设置在上基板105一面上且背向下基板110的第三元器件102，第三元器件102通过相应凸点、焊球104与上基板105实现电连接，焊球104不具有屏蔽作用。第三元器件102可通过倒装焊的方式与上基板105相连，且第三元器件102上方设置有塑封胶101，下方设置有下填料103。
下基板110背向上基板105的一面上设置有焊盘116，相应焊盘116上设置有焊球117，通过焊球117可以实现下基板110与应用系统中的PCB板之间的连接。
本实施例中所述封装系统通过U字形屏蔽层和屏蔽焊球可屏蔽其内第一元器件113与外界电磁场之间的相互干扰，同时屏蔽系统内第一元器件113与第三元器件102之间的干扰。但对于系统内的第三元器件102来说，则不能屏蔽其与外界电磁场之间的相互干扰，若想屏蔽可以将所述第三元器件设置在上下基板之间；对于上下基板之间存在多个元器件的时候，应在各元器件四周均设置屏蔽焊球，这样才能屏蔽系统内各元器件之间的相互干扰。
实施例三
本实施例所提供的封装系统，其内的基板也是柔性基板，与实施例二所不同的是，本实施例中所描述的柔性基板弯折成Z字形(或S字形)，且其内的两个元器件彼此之间相互不干扰，而且均不与外界的电磁场发生干扰。
参看图3，本实施例所提供的封装系统包括：由同一柔性基板弯折后形成的呈Z字形的基板，所述呈Z字形的基板包括：顺序排列的第一基板210、第二基板206和第三基板202，第二基板206通过两个弯折处分别与第一基板210和第三基板202相连。
第一基板210朝向第二基板206的一面上设置有第一屏蔽层209，第二基板206朝向第一基板210的一面上设置有第二屏蔽层207，第三基板202背向第二基板206的一面上设置有第三屏蔽层201，且第一屏蔽层209、第二屏蔽层207和第三屏蔽层201是由同一屏蔽层弯折而成的呈Z字形的屏蔽层。第一屏蔽层209、第二屏蔽层207和第三屏蔽层201均接地或接电源。
第一基板210背向第二基板206的一面上设置有第四屏蔽层211，第二基板206朝向第三基板202的一面上设置有第五屏蔽层205，第三基板202朝向第二基板206的一面上设置有第六屏蔽层203，且第四屏蔽层211、第五屏蔽层205和第六屏蔽层203是由同一屏蔽层弯折而成的呈Z字形的屏蔽层。第四屏蔽层211、第五屏蔽层205和第六屏蔽层203均接地或接电源。
第一屏蔽层209上设置有第一元器件218，第一元器件218通过导热胶219粘附在第一屏蔽层209上，并通过引线217以键合的方式通过相应触点、第一屏蔽层209与第一基板210实现电连接。第一元器件218周围设置有保护第一元器件218的塑封胶222，塑封胶222上方与第二屏蔽层207相接触，塑封胶222四周设置有接地或接电源(图中未示出)的屏蔽焊球208，屏蔽焊球208通过相应焊盘分别与第一屏蔽层209和第二屏蔽层207键合。各屏蔽焊球208之间以及屏蔽焊球208与塑封胶222之间设置有塑封料(或其他胶体)。
第五屏蔽层205上设置有第四元器件214，第四元器件214通过相应的凸点、焊球216与第五屏蔽层205相接触。第四元器件214上方及周围设置有塑封胶213，塑封胶213接触第六屏蔽层203，各焊球216之间设置有下填料215，塑封胶213和下填料215对第四元器件214起保护作用。塑封胶213四周设置有接地或接电源(图中未示出)的屏蔽焊球204，屏蔽焊球204通过相应焊盘分别与第五屏蔽层205和第六屏蔽层203键合。各屏蔽焊球204之间以及屏蔽焊球204与塑封胶213之间设置有塑封料(或其他胶体)。
第四屏蔽层211上设置有多个焊盘220，各焊盘220上均设置有用来与应用系统中PCB板相连的焊球221。
本实施例中所述第一元器件218和第四元器件214均为有源器件，其他实施例中这两个元器件也可以为无源器件。本实施例中各屏蔽层的材料以及各屏蔽焊球的材料均与上述实施例相同或相类似，不再赘述。
本实施例所提供的封装系统，其内的第一元器件218和第四元器件214之间由于存在第二屏蔽层207和第五屏蔽层205，因此两者之间互不干扰。又由于第一元器件218上方有第二屏蔽层207，下方有第一屏蔽层209，侧面有屏蔽焊球208，第四元器件214上方有第六屏蔽层203，下方有第五屏蔽层205，侧面有屏蔽焊球204，加之整个封装系统上方有第三屏蔽层201，下方有第四屏蔽层211，因此，该封装系统可屏蔽系统内第一元器件218和第四元器件214与外界电磁场之间的相互干扰，进而可有效地解决EMC问题，提高系统的灵敏度。且该封装系统无需在外部设置金属框，因此封装后系统的体积不再增加。
实施例四
参考图4，在实施例三的基础上，本实施例所提供的封装系统还包括：位于第三屏蔽层201上的第五元器件302，第五元器件302通过上凸点316、焊球317、下凸点318与第三屏蔽层201相连。第五元器件302通过倒装焊的方式设置在第三屏蔽层201上，且第五元器件302上方设置有塑封胶301，下方设置有下填料303，所述下填料303填充于各焊球317之间，塑封胶301和下填料303对第五元器件302起到封装和保护作用。
本实施例中所述封装系统，其内的第五元器件302、第一元器件218和第四元器件214彼此之间互不干扰，且第一元器件218和第四元器件214与外界电磁场之间互不干扰，但是，第五元器件302与外界电磁场之间的干扰不能抑制，但这种系统也有他相应的应用场合。若想实现第五元器件302与外界电磁场之间互不干扰，可以按照第四元器件214的设置方式将第五元器件302设置在第五屏蔽层205和第六屏蔽层203之间，或者按照第一元器件218的设置方式将第五元器件302设置在第一屏蔽层209和第二屏蔽层207之间，且在设置时应在各元器件的四周设置相应的屏蔽焊球，以实现系统内部各元器件之间的屏蔽。
上面各实施例中，在封装系统内所需要屏蔽的元器件可以为有源器件，也可以为无源器件；屏蔽的元器件的个数可以为单个，也可以为多个；多个元器件的排列方式可以是平铺或堆叠等；元器件可以通过引线键合或倒扣等方式与相应基板相连。
上面各实施例中所述屏蔽焊球与所述焊球的区别为：所述屏蔽焊球指的是具有屏蔽作用的焊球，这种焊球可以用来实现元器件之间的互连，也可以不起互连作用，仅用作屏蔽作用；所述焊球指的是不具有屏蔽作用的焊球，这种焊球仅用来起互连作用。
实施例五
上面详细描述了本发明所提供的封装系统，下面介绍本发明所提供的封装系统的制作方法。
参考图5，首先在一柔性基板11上面通过压合或层压工艺形成一屏蔽层12，该屏蔽层12的材料可以是铜、铝等金属薄膜或屏蔽胶层；所述屏蔽胶层包括普通常见的屏蔽胶层，或者是包含铁、钴、镍、铁合金、钴合金或镍合金等高导磁率、高导电率微颗粒的胶体。在所述屏蔽层12上设置导电孔，通过所述导电孔(或直接)使得该屏蔽层12接地或接电源(为给整个封装系统供电的电源)。接下来可以在屏蔽层12上制作一层绝缘层(附图中均没有显示出该绝缘层)，以避免后续工艺流程过程中发生短路现象。根据系统的需要该屏蔽层12可以为一层或多层结构，可以为平面结构也可以为网面结构。除此之外，在屏蔽层12上制作绝缘层之前，为了后续工艺中在屏蔽层12上制作焊盘，还要将相应位置处的屏蔽层去除掉，所去除的屏蔽层不会影响整个屏蔽层的屏蔽效果。
参考图6和图7，图6为器件制作过程中的剖视图，图7为俯视图，根据实际需要在相应去除了屏蔽层12的位置处形成焊盘14和16(所形成的焊盘14和16与屏蔽层12之间绝缘)，同时在柔性基板11背面相应位置处形成焊盘15和17，之后在焊盘14上形成接地或接电源的屏蔽焊球13。在制作各焊盘以及屏蔽焊球13时，应注意考虑柔性基板11的弯折工艺、元器件之间的互连工艺以及弯折后能使得屏蔽焊球13位于元器件四周等，进而根据实际需求来确定各焊盘及屏蔽焊球13的分布情况。屏蔽焊球13的分布密度主要取决于所要屏蔽的元器件的性质以及对屏蔽效果的要求。屏蔽焊球13的材料同实施例一中所述屏蔽焊球的材料相同或相似。
由图7可知，左侧屏蔽焊球13的排列方式与右侧焊盘16的排列方式相同，且两者为中空的结构。在右侧焊盘16的中空位置处通过导热胶或环氧类的胶将元器件20粘贴在屏蔽层12上，然后通过引线22键合的方式使元器件20通过相应触点21与柔性基板11实现电连接，接着在元器件20上方设置塑封胶19对元器件20及引线22进行保护避免后续工艺过程中产生破坏。
参考图8，利用柔性基板易于弯折的特点，将柔性基板11通过特殊对准的方式弯折成U字形，同时屏蔽层12也弯折成U字形，且U字形屏蔽层12位于U字形柔性基板11内侧，并通过回流焊工艺实现屏蔽焊球13与焊盘16的焊接。之后利用特殊的模具采用热压等塑封工艺在元器件20与屏蔽焊球13之间填塑封料23(或其他胶体)，所述塑封料23一方面对柔性基板11进行成型，另一方面保护元器件20和屏蔽焊球13。柔性基板11弯折成U字形后，柔性基板11背面处的焊盘15和17分别位于该U字形基板的上方和下方，元器件20位于U字形屏蔽层12内，且由于元器件20四周有屏蔽焊球13，因此该元器件20被很好地屏蔽了起来。
参考图9，通过倒装焊的方式将另一元器件24与该U字形柔性基板11相连，具体是使元器件24通过凸点27、焊球26与U字形柔性基板11上的焊盘15相连，之后在元器件24与U字形柔性基板11之间填充下填料25从而对元器件24进行保护。
参考图10，通过模具以热压或点胶的方式将塑封胶28塑封在元器件24上，从而对元器件24进行保护。之后在柔性基板11的焊盘17上设置相应焊球，例如为：引脚阵列PGA、平面栅格阵列LGA或球栅阵列BGA等，用以连接应用系统中的PCB板，从而形成如图2所示的结构。
对于图1、图3和图4所示的封装系统，其相应的形成过程与上述过程相似，不再重复。
综上所述，本发明所提供的封装系统，为了解决系统的EMC问题，将需要屏蔽的元器件设置在两层屏蔽层之间，所述屏蔽层接地或接电源，所述屏蔽层的主要作用是：防止外界电磁场干扰封装系统中上下层的元器件(或敏感模块)、封装系统内的元器件对外辐射干扰外界的敏感源以及系统内部各元器件之间的近场干扰；同时在需要屏蔽的元器件四周设置一排或多排屏蔽焊球，所述屏蔽焊球接地或接电源，所述屏蔽焊球的作用是：防止外界电磁场干扰系统内侧面的元器件(或敏感模块)、封装系统内的元器件通过侧面向外干扰其他敏感源以及系统内部各元器件之间的近场干扰。本发明所提供的封装系统，在完成封装后不需要在外部设置金属框，因此在不增加系统体积的情况下有效地解决了EMC问题，从而可提高系统的灵敏度。
本发明所提供的封装系统，适用的封装形式比较广泛，既可以应用于传统基于刚性基板的封装系统中，也适用于柔性基板的封装系统中，因此该封装系统是一种通用性的全屏蔽结构。
本发明所提供的封装系统，其内的屏蔽层和屏蔽焊球一方面实现了元器件的电磁隔离作用，另一方面还可以作为多层堆叠系统中上下元器件之间的电互连和信号的传输，尤其是对柔性基板的封装系统而言，极大地缩短了互连线的长度。
本发明所提供的封装系统，其内的屏蔽层和屏蔽焊球能够将系统内部元器件产生的热量导出，较好地改善了系统的热性能。
本发明所提供的封装系统，其制作工艺过程相对比较成熟，不仅能够满足电磁屏蔽性能，还适合于大规模生产。
本说明书中各个实施例采用递进的方式进行描述，每个实施例重点说明的都是与其他实施例的不同之处，各实施例之间相关、相似之处可相互参考。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个......”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (7)

1.一种封装系统，其特征在于，包括：
相对设置的第一基板和第二基板；
位于所述第一基板一面上且朝向第二基板的第一屏蔽层，位于所述第二基板一面上且朝向第一基板的第二屏蔽层，所述第一屏蔽层和第二屏蔽层均接地或接电源；
位于所述第一屏蔽层上的第一元器件；
位于所述第一元器件四周的屏蔽焊球，所述屏蔽焊球接地或接电源；
其中，所述第一基板和第二基板是由同一柔性基板弯折而成的呈U字形的基板；所述第一屏蔽层和第二屏蔽层是由同一屏蔽层弯折而成的呈U字形的屏蔽层；
与所述第二基板相对设置、且背向第一基板的第三基板，所述第一基板、第二基板和第三基板是由同一柔性基板弯折而成的呈Z字形的基板；
位于所述第三基板一面上且背向第二基板的第三屏蔽层，所述第一屏蔽层、第二屏蔽层和第三屏蔽层是由同一屏蔽层弯折而成的呈Z字形的屏蔽层；
位于所述第一基板一面上且背向第二基板的第四屏蔽层，位于所述第二基板一面上且朝向第三基板的第五屏蔽层，位于所述第三基板一面上且朝向第二基板的第六屏蔽层，所述第四屏蔽层、第五屏蔽层和第六屏蔽层是由同一屏蔽层弯折而成的呈Z字形的屏蔽层，且所述第四屏蔽层、第五屏蔽层和第六屏蔽层均接地或接电源；
位于第五屏蔽层上的第四元器件；
位于所述第四元器件四周的屏蔽焊球，所述屏蔽焊球接地或接电源。
2.根据权利要求1所述的封装系统，其特征在于，还包括：
位于所述第二基板一面上且背向第一基板的第二元器件；
位于所述第二元器件上方的塑封胶和位于所述第二元器件下方的下填料。
3.根据权利要求1所述的封装系统，其特征在于，还包括：
位于所述第二基板一面上且背向第一基板的第三元器件；
位于所述第三元器件上方的塑封胶和位于所述第三元器件下方的下填料。
4.根据权利要求1所述的封装系统，其特征在于，还包括：
位于所述第三屏蔽层上的第五元器件；
位于所述第五元器件上方的塑封胶和位于所述第五元器件下方的下填料。
5.根据权利要求4所述的封装系统，其特征在于，所述第一元器件为有源器件或无源器件，所述第四元器件为有源器件或无源器件，第五元器件为有源器件或无源器件。
6.根据权利要求1～5任一项所述的封装系统，其特征在于，
所述第一屏蔽层是金属薄膜或屏蔽胶层；
所述第二屏蔽层是金属薄膜或屏蔽胶层；
其中，所述屏蔽胶层包括：包含铁、钴、镍、铁合金、钴合金或镍合金微颗粒的胶体。
7.根据权利要求1～5任一项所述的封装系统，其特征在于，所述屏蔽焊球包括：锡铅合金焊球，或者是掺杂铁、钴、镍、铁合金、钴合金或镍合金微颗粒的封装焊球。
CN201110351244.0A 2011-11-08 2011-11-08 一种封装系统 Active CN103094256B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110351244.0A CN103094256B (zh) 2011-11-08 2011-11-08 一种封装系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110351244.0A CN103094256B (zh) 2011-11-08 2011-11-08 一种封装系统

Publications (2)

Publication Number Publication Date
CN103094256A CN103094256A (zh) 2013-05-08
CN103094256B true CN103094256B (zh) 2015-12-02

Family

ID=48206653

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110351244.0A Active CN103094256B (zh) 2011-11-08 2011-11-08 一种封装系统

Country Status (1)

Country Link
CN (1) CN103094256B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI632844B (zh) * 2017-03-13 2018-08-11 景碩科技股份有限公司 Anti-electromagnetic interference shielding device and manufacturing method thereof

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103400813B (zh) * 2013-08-02 2015-10-28 华进半导体封装先导技术研发中心有限公司 柔性基板封装结构及其封灌方法
CN103594433B (zh) * 2013-10-31 2016-02-10 中国科学院微电子研究所 一种制作刚柔结合板的三维封装散热结构的方法
CN103594432B (zh) * 2013-10-31 2016-03-16 中国科学院微电子研究所 一种刚柔结合板的三维封装散热结构
CN103560119B (zh) * 2013-11-05 2016-06-01 华进半导体封装先导技术研发中心有限公司 用于多屏蔽芯片的三维柔性基板封装结构及制作方法
CN103560125B (zh) * 2013-11-05 2016-09-21 华进半导体封装先导技术研发中心有限公司 三维柔性基板电磁屏蔽封装结构及制作方法
CN103730446B (zh) * 2014-01-09 2016-08-17 华进半导体封装先导技术研发中心有限公司 基于刚柔结合印刷电路板三维封装结构的互连结构和制作方法
CN104244686A (zh) * 2014-09-05 2014-12-24 中国科学院微电子研究所 一种封装方法及电子系统产品
CN105828588B (zh) * 2015-04-30 2018-04-20 维沃移动通信有限公司 一种移动终端和用于改善其显示屏emc性能的装置
KR102639101B1 (ko) * 2017-02-24 2024-02-22 에스케이하이닉스 주식회사 전자기간섭 차폐 구조를 갖는 반도체 패키지
CN109511224B (zh) * 2018-12-29 2022-03-01 上海乐今通信技术有限公司 一种印刷电路板
CN109803523B (zh) * 2019-02-23 2021-01-29 华为技术有限公司 一种封装屏蔽结构及电子设备
US10733136B1 (en) * 2019-03-01 2020-08-04 Western Digital Technologies, Inc. Vertical surface mount type C USB connector
CN117690878B (zh) * 2024-02-03 2024-04-05 江门市和美精艺电子有限公司 一种基于柔性基板的fbga封装结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5345205A (en) * 1990-04-05 1994-09-06 General Electric Company Compact high density interconnected microwave system
JP2004128418A (ja) * 2002-10-07 2004-04-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
CN101090080A (zh) * 2006-06-13 2007-12-19 日月光半导体制造股份有限公司 多芯片堆叠的封装方法及其封装结构
CN101150122A (zh) * 2007-10-30 2008-03-26 日月光半导体制造股份有限公司 具有电磁屏蔽功能的半导体封装结构
CN1756474B (zh) * 2004-09-28 2011-04-20 夏普株式会社 射频模块及其制造方法
CN101317268B (zh) * 2006-09-15 2011-06-22 香港应用科技研究院有限公司 具有emi屏蔽的叠层多芯片封装

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217388A (ja) * 2000-02-01 2001-08-10 Sony Corp 電子装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5345205A (en) * 1990-04-05 1994-09-06 General Electric Company Compact high density interconnected microwave system
JP2004128418A (ja) * 2002-10-07 2004-04-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
CN1756474B (zh) * 2004-09-28 2011-04-20 夏普株式会社 射频模块及其制造方法
CN101090080A (zh) * 2006-06-13 2007-12-19 日月光半导体制造股份有限公司 多芯片堆叠的封装方法及其封装结构
CN101317268B (zh) * 2006-09-15 2011-06-22 香港应用科技研究院有限公司 具有emi屏蔽的叠层多芯片封装
CN101150122A (zh) * 2007-10-30 2008-03-26 日月光半导体制造股份有限公司 具有电磁屏蔽功能的半导体封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI632844B (zh) * 2017-03-13 2018-08-11 景碩科技股份有限公司 Anti-electromagnetic interference shielding device and manufacturing method thereof

Also Published As

Publication number Publication date
CN103094256A (zh) 2013-05-08

Similar Documents

Publication Publication Date Title
CN103094256B (zh) 一种封装系统
CN103688353B (zh) 微电子器件、层叠管芯封装及包含层叠管芯封装的计算系统、制造层叠管芯封装中的多通道通信路径的方法以及实现层叠管芯封装的部件之间的电通信的方法
US10062582B2 (en) Fabrication method of package having ESD and EMI preventing functions
CN106057788A (zh) 具有中介层的半导体封装及其制造方法
WO2013004083A1 (zh) 一种基于柔性基板封装的屏蔽结构及其制作工艺
CN103560119B (zh) 用于多屏蔽芯片的三维柔性基板封装结构及制作方法
TW200832654A (en) Semiconductor package for electromagnetic shielding
CN100511614C (zh) 多芯片堆叠的封装方法及其封装结构
CN102163590A (zh) 基于埋置式基板的三维多芯片封装模块及方法
CN112234048B (zh) 电磁屏蔽模组封装结构和电磁屏蔽模组封装方法
CN105870109A (zh) 一种2.5d集成封装半导体器件及其加工方法
TW201419957A (zh) 電子裝置、系統級封裝模組及系統級封裝模組的製造方法
US20150303172A1 (en) Reconstitution techniques for semiconductor packages
CN102969303A (zh) 半导体封装结构及其制造方法
CN103035627A (zh) 堆栈式半导体封装结构
CN103227164A (zh) 半导体封装构造及其制造方法
CN103426869B (zh) 层叠封装件及其制造方法
CN207116412U (zh) 电子封装件及其封装基板
CN203774293U (zh) 一种集成电路的3d封装结构
CN103872004A (zh) 芯片结构及多芯片堆迭封装
CN210743941U (zh) 层叠封装结构
CN103560125A (zh) 三维柔性基板电磁屏蔽封装结构及制作方法
CN103354228A (zh) 半导体封装件及其制造方法
CN101150123B (zh) 具有电磁屏蔽罩盖的半导体封装结构
CN205609517U (zh) 一种2.5d集成封装半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NATIONAL CENTER FOR ADVANCED PACKAGING

Free format text: FORMER OWNER: INST OF MICROELECTRONICS, C. A. S

Effective date: 20150305

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100029 CHAOYANG, BEIJING TO: 214135 WUXI, JIANGSU PROVINCE

TA01 Transfer of patent application right

Effective date of registration: 20150305

Address after: 214135 Jiangsu province Wuxi City Linghu Road No. 200 Chinese Sensor Network International Innovation Park building D1

Applicant after: National Center for Advanced Packaging Co., Ltd.

Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3

Applicant before: Institute of Microelectronics, Chinese Academy of Sciences

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170818

Address after: 200331 room 155-2, ginkgo Road, Shanghai, Putuo District, China, 4

Patentee after: Shanghai State Intellectual Property Services Co., Ltd.

Address before: 214135 Jiangsu province Wuxi City Linghu Road No. 200 Chinese Sensor Network International Innovation Park building D1

Patentee before: National Center for Advanced Packaging Co., Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20191206

Address after: 214028 Jiangsu New District of Wuxi City Linghu Road No. 200 Chinese Sensor Network International Innovation Park building D1

Patentee after: National Center for Advanced Packaging Co., Ltd.

Address before: 200331 room 155-2, ginkgo Road, Shanghai, Putuo District, China, 4

Patentee before: Shanghai State Intellectual Property Services Co., Ltd.