CN103560125A - 三维柔性基板电磁屏蔽封装结构及制作方法 - Google Patents

三维柔性基板电磁屏蔽封装结构及制作方法 Download PDF

Info

Publication number
CN103560125A
CN103560125A CN201310542882.XA CN201310542882A CN103560125A CN 103560125 A CN103560125 A CN 103560125A CN 201310542882 A CN201310542882 A CN 201310542882A CN 103560125 A CN103560125 A CN 103560125A
Authority
CN
China
Prior art keywords
board
shielding
flexible base
chip
need
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310542882.XA
Other languages
English (en)
Other versions
CN103560125B (zh
Inventor
徐健
孙鹏
王宏杰
陆原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201310542882.XA priority Critical patent/CN103560125B/zh
Publication of CN103560125A publication Critical patent/CN103560125A/zh
Application granted granted Critical
Publication of CN103560125B publication Critical patent/CN103560125B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明提供一种三维柔性基板电磁屏蔽封装结构，包括一柔性基板，在所述柔性基板中预置有一层金属屏蔽层；在柔性基板中开有贯通柔性基板正反面的导通孔，所述导通孔中填充有金属导电材料，通过导通孔中的金属导电材料，导通孔电连接金属屏蔽层以及柔性基板的正反面上的接地焊盘。需屏蔽芯片贴装在柔性基板正反面中的一个面上，需屏蔽芯片上的接地凸点与需屏蔽芯片所在面上的接地焊盘互连。将柔性基板贴装有需屏蔽芯片的那一面向内折弯，形成左右两个U型屏蔽部，左右两个U型屏蔽部的柔性基板中的金属屏蔽层将需屏蔽芯片完全包覆在内。本发明用于形成良好的电磁屏蔽封装结构，封装后结构尺寸小，封装密度高。

Description

三维柔性基板电磁屏蔽封装结构及制作方法
技术领域
本发明涉及一种封装结构，尤其是一种采用柔性基板的电磁屏蔽封装结构。
背景技术
随着微电子技术的发展，微电子处理功能的复杂、多样化，使得微电子中基板中电子元件的集成密度越来越大，势必增加微组装密度和集成度的骤然提高，对于有限空间内提高封装的整体集成度和对较强电磁辐射的器件进行电磁屏蔽提出了更高的要求，工艺难度增加，又必须保证系统的正常工作。
图1是现有的一种电磁屏蔽解决方案，主要是在半导体封装结构上设置一个电磁屏蔽罩，用于屏蔽芯片间的电磁干扰。但没有考虑电磁辐射从器件底部泄露的问题和封装结构尺寸较大的问题。屏蔽罩101考虑了屏蔽芯片108和112之间的互相干扰，但没有考虑芯片112从底部泄露辐射的处理。
发明内容
本发明基于柔性基板的制造和折弯技术，提供一种三维柔性基板电磁屏蔽封装结构以及制作方法，预先在柔性基板内铺设金属屏蔽层，通过柔性基板内的导通孔连接导体面，形成一种具有良好电磁屏蔽结构的封装解决方案，解决高密度双面微组装中具有较强电磁辐射芯片对外界的电磁干扰问题。本发明采用的技术方案是：
一种三维柔性基板电磁屏蔽封装结构，包括一柔性基板，在所述柔性基板中预置有一层金属屏蔽层；在柔性基板中开有贯通柔性基板正反面的导通孔，所述导通孔中填充有金属导电材料，通过导通孔中的金属导电材料，导通孔电连接金属屏蔽层以及柔性基板的正反面上的接地焊盘。
需屏蔽芯片贴装在柔性基板正反面中的一个面上，需屏蔽芯片上的接地凸点与需屏蔽芯片所在面上的接地焊盘互连。
将柔性基板贴装有需屏蔽芯片的那一面向内折弯，形成左右两个U型屏蔽部，左右两个U型屏蔽部的柔性基板中的金属屏蔽层将需屏蔽芯片完全包覆在内。
进一步地，所述需屏蔽芯片贴装在左U型屏蔽部和/或右U型屏蔽部的上方柔性基板内面和/或下方柔性基板内面上；
当同一个U型屏蔽部的上方柔性基板内面和下方柔性基板内面上均贴装有需屏蔽芯片，且上方和下方的需屏蔽芯片在高度方向重叠时，上方和下方的需屏蔽芯片的背面焊接在一起，形成双芯片堆叠结构。
当同一个U型屏蔽部内仅在上方柔性基板内面或仅在下方柔性基板内面上贴装有需屏蔽芯片时，或者虽然同一个U型屏蔽部的上方柔性基板内面和下方柔性基板内面上均贴装有需屏蔽芯片，但上方和下方的需屏蔽芯片在高度方向不重叠时，需屏蔽芯片的背面与需屏蔽芯片相对方的柔性基板的内面焊接在一起。
进一步地，所述U型屏蔽部的下方柔性基板外侧的那一面上植有一个或多个焊球，其中至少有一个焊球与U型屏蔽部的柔性基板外侧的那一面上的接地焊盘连接。
进一步地，所述左右两个U型屏蔽部内填充有灌封料。
进一步地，所述需屏蔽芯片底部填充有底填料。
一种三维柔性基板电磁屏蔽封装结构制作方法，包括下述步骤：
步骤一.提供柔性基板，所述柔性基板中预置有一层金属屏蔽层；在柔性基板上开贯通柔性基板正反面的导通孔，并在导通孔内填充金属导电材料，使得导通孔电连接金属屏蔽层以及柔性基板的正反面上的接地焊盘；
步骤二.将需屏蔽芯片贴装在柔性基板正反面中的一个面上，完成需屏蔽芯片与柔性基板之间的电学连接，使得需屏蔽芯片上的接地凸点与需屏蔽芯片所在面上的接地焊盘互连；
步骤三.将柔性基板贴装有需屏蔽芯片的那一面向内进行第一次折弯，形成第一个U型屏蔽部，根据第一个U型屏蔽部中的需屏蔽芯片的分布情况，进行下述焊接：
当第一个U型屏蔽部的上方柔性基板内面和下方柔性基板内面上均贴装有需屏蔽芯片，且上方和下方的需屏蔽芯片在高度方向重叠时，上方和下方的需屏蔽芯片的背面焊接在一起，形成双芯片堆叠结构；
当第一个U型屏蔽部内仅在上方柔性基板内面或仅在下方柔性基板内面上贴装有需屏蔽芯片时，或者虽然第一个U型屏蔽部的上方柔性基板内面和下方柔性基板内面上均贴装有需屏蔽芯片，但上方和下方的需屏蔽芯片在高度方向不重叠时，需屏蔽芯片的背面与需屏蔽芯片相对方的柔性基板的内面焊接在一起；
步骤四.将柔性基板形成第一个U型屏蔽部后剩余部分向内进行第二次弯折，形成第二个U型屏蔽部，第二个U型屏蔽部的弯折程度需使得两个U型屏蔽部的柔性基板中的金属屏蔽层将需屏蔽芯片完全包覆在内；
步骤五.在上述两个U型屏蔽部内的空间填充灌封料进行塑封；
步骤六.在上述两个U型屏蔽部的下方柔性基板外侧的那一面上植焊球，形成信号回路和电磁屏蔽回路，其中至少有一个焊球与U型屏蔽部的柔性基板外侧的那一面上的接地焊盘连接。
进一步地，所述步骤二中，在需屏蔽芯片贴装完后，还包括在需屏蔽芯片底部填充底填料的步骤。
进一步地，所述步骤四中，若第二个U型屏蔽部的上方柔性基板和第一个U型屏蔽部的上方柔性基板在高度方向上部分重叠，且重叠区域内的第二个U型屏蔽部的上方柔性基板内面上贴装有普通芯片，则将该普通芯片的背面与第一个U型屏蔽部的上方柔性基板的外侧一面焊接在一起。
进一步地，所述需屏蔽芯片通过倒装焊方式贴装在柔性基板上。
本发明的优点如下所述：
1.此方案采用3D封装结构，封装后结构尺寸小，封装密度高。
2.在柔性基板中铺设有金属屏蔽层，并通过导通孔互联，形成多面屏蔽的结构，屏蔽效果更佳。
3.封装结构无需添加其它结构材料，只需在柔性基板设计时在预定位置铺设好金属屏蔽层，因此产品成本有优势。
附图说明
图1为现有技术中的一种电磁屏蔽结构。
图2为本发明的柔性基板示意图。
图3为本发明的芯片贴装示意图。
图4为本发明的柔性基板第一次弯折示意图。
图5为本发明的柔性基板第二次弯折示意图。
图6为本发明的芯片塑封示意图。
图7为本发明的器件植球示意图。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图2～图7所示：一种三维柔性基板电磁屏蔽封装结构，包括一柔性基板1，在所述柔性基板1中预置有一层金属屏蔽层2；在柔性基板1中开有贯通柔性基板正反面的导通孔3，所述导通孔3中填充有金属导电材料，通过导通孔3中的金属导电材料，导通孔3电连接金属屏蔽层2以及柔性基板1的正反面上的接地焊盘；需屏蔽芯片4贴装在柔性基板1正面上，需屏蔽芯片4上的接地凸点41与需屏蔽芯片4所在面上的接地焊盘互连。
将柔性基板1的正面向内折弯，形成左右两个U型屏蔽部，左右两个U型屏蔽部的柔性基板1中的金属屏蔽层2将需屏蔽芯片4完全包覆在内。
根据需屏蔽芯片1在未弯折前柔性基板1正面分布位置的不同，形成左右两个U型屏蔽部后，所述需屏蔽芯片4贴装在左U型屏蔽部和/或右U型屏蔽部的上方柔性基板1内面和/或下方柔性基板1内面上。图4中给出的情况是，需屏蔽芯片4贴装在左U型屏蔽部的上方柔性基板1内面和右U型屏蔽部的下方柔性基板1内面上。
当同一个U型屏蔽部的上方柔性基板1内面和下方柔性基板1内面上均贴装有需屏蔽芯片4，且上方和下方的需屏蔽芯片4在高度方向重叠时（即如图4所示的情况），上方和下方的需屏蔽芯片4的背面焊接在一起，形成双芯片堆叠结构。
当同一个U型屏蔽部内仅在上方柔性基板1内面或仅在下方柔性基板1内面上贴装有需屏蔽芯片4时，或者虽然同一个U型屏蔽部的上方柔性基板1内面和下方柔性基板1内面上均贴装有需屏蔽芯片4，但上方和下方的需屏蔽芯片4在高度方向不重叠时，需屏蔽芯片4的背面与需屏蔽芯片4相对方的柔性基板1的内面焊接在一起。
所述U型屏蔽部的下方柔性基板1外侧的那一面上植有一个或多个焊球5，其中至少有一个焊球5与U型屏蔽部的柔性基板1外侧的那一面上的接地焊盘连接。
所述左右两个U型屏蔽部内填充有灌封料7。
所述需屏蔽芯片4底部填充有底填料6。
下面详细介绍三维柔性基板电磁屏蔽封装结构的制作方法，包括下述步骤：
步骤一.如图2所示，提供柔性基板1，所述柔性基板1中预置有一层金属屏蔽层2；金属屏蔽层2优选采用铜层。在柔性基板1上开贯通柔性基板正反面的导通孔3，并在导通孔3内填充金属导电材料，使得导通孔3电连接金属屏蔽层2以及柔性基板1的正反面上的接地焊盘。
步骤二，如图3所示，将需屏蔽芯片4贴装在柔性基板1正反面中的一个面上（本例中是贴装在正面），完成需屏蔽芯片4与柔性基板1之间的电学连接，必须使得需屏蔽芯片4上的接地凸点41与需屏蔽芯片4所在面上的接地焊盘互连。
在此步骤中，将需屏蔽芯片4以及普通芯片8（本文指不需要屏蔽的芯片）通过倒装焊方式贴装在柔性基板1的正面，并且使得芯片上的凸点与柔性基板1正面的焊盘互连，以达到信号联通。其中，必须保证需屏蔽芯片4上的接地凸点41（芯片地网络连出的凸点）与柔性基板1正面的接地焊盘连接，以形成屏蔽回路。需屏蔽芯片4以及普通芯片8贴装完后，在各芯片底部填充底填料，以排除下面的气体。
步骤三.如图4所示，将柔性基板1贴装有需屏蔽芯片4的那一面（即正面）向内进行第一次折弯，形成第一个U型屏蔽部，本例中是先形成左U型屏蔽部；
根据第一个U型屏蔽部中的需屏蔽芯片4的分布情况，进行下述焊接：
当第一个U型屏蔽部的上方柔性基板1内面和下方柔性基板1内面上均贴装有需屏蔽芯片4，且上方和下方的需屏蔽芯片4在高度方向重叠时，上方和下方的需屏蔽芯片4的背面焊接在一起，形成双芯片堆叠结构；
当第一个U型屏蔽部内仅在上方柔性基板1内面或仅在下方柔性基板1内面上贴装有需屏蔽芯片4时，或者虽然第一个U型屏蔽部的上方柔性基板1内面和下方柔性基板1内面上均贴装有需屏蔽芯片4，但上方和下方的需屏蔽芯片4在高度方向不重叠时，需屏蔽芯片4的背面与需屏蔽芯片4相对方的柔性基板1的内面焊接在一起。
步骤四.如图5所示，将柔性基板1形成第一个U型屏蔽部后剩余部分向内进行第二次弯折，形成第二个U型屏蔽部，本例中也就是右U型屏蔽部。第二个U型屏蔽部的弯折程度需使得两个U型屏蔽部的柔性基板1中的金属屏蔽层2将需屏蔽芯片4完全包覆在内。如图5所示，右U型屏蔽部的上方柔性基板1中的金属屏蔽层2末端需要达到左U型屏蔽部的上方柔性基板1中的金属屏蔽层2末端的上方，或者略超过一点距离。
根据步骤二中，需屏蔽芯片1在柔性基板1正面分布位置的不同，在形成右U型屏蔽部后，需屏蔽芯片1也可以分布在右U型屏蔽部内。本实施例未给出这样的方式，但需要说明的是可以实现该方式。
本实施例中，右U型屏蔽部的上方柔性基板1和左U型屏蔽部的上方柔性基板1在高度方向上部分重叠，且重叠区域内右U型屏蔽部的上方柔性基板1内面上贴装有普通芯片8，则将该普通芯片8的背面与左U型屏蔽部的上方柔性基板1的外侧一面焊接在一起。
步骤五.如图6所示，在上述两个U型屏蔽部内的空间填充灌封料7进行塑封；
步骤六.如图7所示，在上述两个U型屏蔽部的下方柔性基板1外侧的那一面上植焊球5，形成信号回路和电磁屏蔽回路，其中至少有一个焊球5与U型屏蔽部的柔性基板1外侧的那一面上的接地焊盘连接。
在上述形成的结构中，需屏蔽芯片4上的地网络通过接地凸点41与金属屏蔽层2互连，最后通过导通孔3、焊球5引出到外界。

Claims (10)

1.一种三维柔性基板电磁屏蔽封装结构，其特征在于：包括一柔性基板(1)，在所述柔性基板(1)中预置有一层金属屏蔽层(2)；
在柔性基板(1)中开有贯通柔性基板正反面的导通孔(3)，所述导通孔(3)中填充有金属导电材料，通过导通孔(3)中的金属导电材料，导通孔(3)电连接金属屏蔽层(2)以及柔性基板(1)的正反面上的接地焊盘；
需屏蔽芯片(4)贴装在柔性基板(1)正反面中的一个面上，需屏蔽芯片(4)上的接地凸点(41)与需屏蔽芯片(4)所在面上的接地焊盘互连；
将柔性基板(1)贴装有需屏蔽芯片(4)的那一面向内折弯，形成左右两个U型屏蔽部，左右两个U型屏蔽部的柔性基板(1)中的金属屏蔽层(2)将需屏蔽芯片(4)完全包覆在内。
2.如权利要求1所述的三维柔性基板电磁屏蔽封装结构，其特征在于：所述需屏蔽芯片(4)贴装在左U型屏蔽部和/或右U型屏蔽部的上方柔性基板(1)内面和/或下方柔性基板(1)内面上；
当同一个U型屏蔽部的上方柔性基板(1)内面和下方柔性基板(1)内面上均贴装有需屏蔽芯片(4)，且上方和下方的需屏蔽芯片(4)在高度方向重叠时，上方和下方的需屏蔽芯片(4)的背面焊接在一起，形成双芯片堆叠结构。
3.如权利要求1所述的三维柔性基板电磁屏蔽封装结构，其特征在于：所述需屏蔽芯片(4)贴装在左U型屏蔽部和/或右U型屏蔽部的上方柔性基板(1)内面和/或下方柔性基板(1)内面上；
当同一个U型屏蔽部内仅在上方柔性基板(1)内面或仅在下方柔性基板(1)内面上贴装有需屏蔽芯片(4)时，或者虽然同一个U型屏蔽部的上方柔性基板(1)内面和下方柔性基板(1)内面上均贴装有需屏蔽芯片(4)，但上方和下方的需屏蔽芯片(4)在高度方向不重叠时，需屏蔽芯片(4)的背面与需屏蔽芯片(4)相对方的柔性基板(1)的内面焊接在一起。
4.如权利要求1、2或3所述的三维柔性基板电磁屏蔽封装结构，其特征在于：所述U型屏蔽部的下方柔性基板(1)外侧的那一面上植有一个或多个焊球(5)，其中至少有一个焊球(5)与U型屏蔽部的柔性基板1外侧的那一面上的接地焊盘连接。
5.如权利要求1、2或3所述的三维柔性基板电磁屏蔽封装结构，其特征在于：所述左右两个U型屏蔽部内填充有灌封料(7)。
6.如权利要求1、2或3所述的三维柔性基板电磁屏蔽封装结构，其特征在于：所述需屏蔽芯片(4)底部填充有底填料(6)。
7.一种三维柔性基板电磁屏蔽封装结构制作方法，其特征在于，包括下述步骤：
步骤一.提供柔性基板(1)，所述柔性基板(1)中预置有一层金属屏蔽层(2)；在柔性基板(1)上开贯通柔性基板正反面的导通孔(3)，并在导通孔(3)内填充金属导电材料，使得导通孔(3)电连接金属屏蔽层(2)以及柔性基板(1)的正反面上的接地焊盘；
步骤二.将需屏蔽芯片(4)贴装在柔性基板(1)正反面中的一个面上，完成需屏蔽芯片(4)与柔性基板(1)之间的电学连接，使得需屏蔽芯片(4)上的接地凸点(41)与需屏蔽芯片(4)所在面上的接地焊盘互连；
步骤三.将柔性基板(1)贴装有需屏蔽芯片(4)的那一面向内进行第一次折弯，形成第一个U型屏蔽部，根据第一个U型屏蔽部中的需屏蔽芯片(4)的分布情况，进行下述焊接：
当第一个U型屏蔽部的上方柔性基板(1)内面和下方柔性基板(1)内面上均贴装有需屏蔽芯片(4)，且上方和下方的需屏蔽芯片(4)在高度方向重叠时，上方和下方的需屏蔽芯片(4)的背面焊接在一起，形成双芯片堆叠结构；
当第一个U型屏蔽部内仅在上方柔性基板(1)内面或仅在下方柔性基板(1)内面上贴装有需屏蔽芯片(4)时，或者虽然第一个U型屏蔽部的上方柔性基板(1)内面和下方柔性基板(1)内面上均贴装有需屏蔽芯片(4)，但上方和下方的需屏蔽芯片(4)在高度方向不重叠时，需屏蔽芯片(4)的背面与需屏蔽芯片(4)相对方的柔性基板(1)的内面焊接在一起；
步骤四.将柔性基板(1)形成第一个U型屏蔽部后剩余部分向内进行第二次弯折，形成第二个U型屏蔽部，第二个U型屏蔽部的弯折程度需使得两个U型屏蔽部的柔性基板(1)中的金属屏蔽层(2)将需屏蔽芯片(4)完全包覆在内；
步骤五.在上述两个U型屏蔽部内的空间填充灌封料(7)进行塑封；
步骤六.在上述两个U型屏蔽部的下方柔性基板(1)外侧的那一面上植焊球(5)，形成信号回路和电磁屏蔽回路，其中至少有一个焊球(5)与U型屏蔽部的柔性基板(1)外侧的那一面上的接地焊盘连接。
8.如权利要求7所述的三维柔性基板电磁屏蔽封装结构制作方法，其特征在于，所述步骤二中，在需屏蔽芯片(4)贴装完后，还包括在需屏蔽芯片(4)底部填充底填料的步骤。
9.如权利要求7所述的三维柔性基板电磁屏蔽封装结构制作方法，其特征在于，所述步骤四中，若第二个U型屏蔽部的上方柔性基板(1)和第一个U型屏蔽部的上方柔性基板(1)在高度方向上部分重叠，且重叠区域内的第二个U型屏蔽部的上方柔性基板1内面上贴装有普通芯片(8)，则将该普通芯片(8)的背面与第一个U型屏蔽部的上方柔性基板(1)的外侧一面焊接在一起。
10.如权利要求7所述的三维柔性基板电磁屏蔽封装结构制作方法，其特征在于，所述需屏蔽芯片(4)通过倒装焊方式贴装在柔性基板(1)上。
CN201310542882.XA 2013-11-05 2013-11-05 三维柔性基板电磁屏蔽封装结构及制作方法 Active CN103560125B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310542882.XA CN103560125B (zh) 2013-11-05 2013-11-05 三维柔性基板电磁屏蔽封装结构及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310542882.XA CN103560125B (zh) 2013-11-05 2013-11-05 三维柔性基板电磁屏蔽封装结构及制作方法

Publications (2)

Publication Number Publication Date
CN103560125A true CN103560125A (zh) 2014-02-05
CN103560125B CN103560125B (zh) 2016-09-21

Family

ID=50014336

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310542882.XA Active CN103560125B (zh) 2013-11-05 2013-11-05 三维柔性基板电磁屏蔽封装结构及制作方法

Country Status (1)

Country Link
CN (1) CN103560125B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465548A (zh) * 2014-12-10 2015-03-25 华进半导体封装先导技术研发中心有限公司 一种三维柔性封装结构及其注塑成型方法
CN104637927A (zh) * 2013-11-12 2015-05-20 中国科学院微电子研究所 一种基于柔性基板的三维封装结构及工艺方法
CN107978593A (zh) * 2017-12-26 2018-05-01 深圳铨力半导体有限公司 一种集成可调谐天线阵与射频模块的封装结构以及封装方法
CN110010483A (zh) * 2018-10-10 2019-07-12 浙江集迈科微电子有限公司 一种电磁屏蔽功能的射频芯片三维封装工艺

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121676A (en) * 1996-12-13 2000-09-19 Tessera, Inc. Stacked microelectronic assembly and method therefor
JP2004128418A (ja) * 2002-10-07 2004-04-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US20060141749A1 (en) * 2004-03-31 2006-06-29 Intel Corporation Adhesive of folder package
CN101090080A (zh) * 2006-06-13 2007-12-19 日月光半导体制造股份有限公司 多芯片堆叠的封装方法及其封装结构
CN101308804A (zh) * 2008-07-08 2008-11-19 日月光半导体制造股份有限公司 射频模块的封装结构及其制造方法
CN103094256A (zh) * 2011-11-08 2013-05-08 中国科学院微电子研究所 一种封装系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121676A (en) * 1996-12-13 2000-09-19 Tessera, Inc. Stacked microelectronic assembly and method therefor
JP2004128418A (ja) * 2002-10-07 2004-04-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US20060141749A1 (en) * 2004-03-31 2006-06-29 Intel Corporation Adhesive of folder package
CN101090080A (zh) * 2006-06-13 2007-12-19 日月光半导体制造股份有限公司 多芯片堆叠的封装方法及其封装结构
CN101308804A (zh) * 2008-07-08 2008-11-19 日月光半导体制造股份有限公司 射频模块的封装结构及其制造方法
CN103094256A (zh) * 2011-11-08 2013-05-08 中国科学院微电子研究所 一种封装系统

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637927A (zh) * 2013-11-12 2015-05-20 中国科学院微电子研究所 一种基于柔性基板的三维封装结构及工艺方法
CN104637927B (zh) * 2013-11-12 2019-01-22 中国科学院微电子研究所 一种基于柔性基板的三维封装结构及工艺方法
CN104465548A (zh) * 2014-12-10 2015-03-25 华进半导体封装先导技术研发中心有限公司 一种三维柔性封装结构及其注塑成型方法
CN107978593A (zh) * 2017-12-26 2018-05-01 深圳铨力半导体有限公司 一种集成可调谐天线阵与射频模块的封装结构以及封装方法
CN107978593B (zh) * 2017-12-26 2024-02-20 华进半导体封装先导技术研发中心有限公司 一种集成可调谐天线阵与射频模块的封装结构以及封装方法
CN110010483A (zh) * 2018-10-10 2019-07-12 浙江集迈科微电子有限公司 一种电磁屏蔽功能的射频芯片三维封装工艺
CN110010483B (zh) * 2018-10-10 2020-08-28 浙江集迈科微电子有限公司 一种电磁屏蔽功能的射频芯片三维封装工艺

Also Published As

Publication number Publication date
CN103560125B (zh) 2016-09-21

Similar Documents

Publication Publication Date Title
CN103560119B (zh) 用于多屏蔽芯片的三维柔性基板封装结构及制作方法
CN110071070B (zh) 半导体装置及其制造方法
CN103094256B (zh) 一种封装系统
US10510693B2 (en) Semiconductor package structure
CN104425461B (zh) 电路模块
CN109300863A (zh) 半导体封装结构以及半导体封装方法
CN111739885B (zh) 电磁屏蔽结构、电磁屏蔽结构制作方法和电子产品
CN107481998A (zh) 封装结构和电子装置
CN111279474B (zh) 具有分层保护机制的半导体装置及相关系统、装置及方法
CN107658270A (zh) 电源转换器用陶瓷外壳
CN111052366B (zh) 具有保护机制的半导体装置及其相关系统、装置及方法
CN105870109A (zh) 一种2.5d集成封装半导体器件及其加工方法
CN103560125B (zh) 三维柔性基板电磁屏蔽封装结构及制作方法
CN112234048B (zh) 电磁屏蔽模组封装结构和电磁屏蔽模组封装方法
CN102157394A (zh) 高密度系统级封装方法
CN102176444B (zh) 高集成度系统级封装结构
CN107369673A (zh) 设置有天线的集成电路封装装置及其制造方法
CN103617991A (zh) 半导体封装电磁屏蔽结构及制作方法
CN108735716A (zh) 封装结构
CN107452696B (zh) 电磁屏蔽封装体以及制造方法
CN103426869B (zh) 层叠封装件及其制造方法
CN105280580A (zh) 引线封装体和电子部件的三维堆叠
CN103579201B (zh) 采用导电封装材料的半导体器件电磁屏蔽结构及制作方法
KR101653563B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
CN104409447A (zh) 包含嵌入式电容器的半导体封装件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant