CN105280580A - 引线封装体和电子部件的三维堆叠 - Google Patents

引线封装体和电子部件的三维堆叠 Download PDF

Info

Publication number
CN105280580A
CN105280580A CN201510294053.3A CN201510294053A CN105280580A CN 105280580 A CN105280580 A CN 105280580A CN 201510294053 A CN201510294053 A CN 201510294053A CN 105280580 A CN105280580 A CN 105280580A
Authority
CN
China
Prior art keywords
packaging body
electronic unit
carrier
lead wire
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510294053.3A
Other languages
English (en)
Other versions
CN105280580B (zh
Inventor
杨全丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN105280580A publication Critical patent/CN105280580A/zh
Application granted granted Critical
Publication of CN105280580B publication Critical patent/CN105280580B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/10757—Bent leads
    • H05K2201/10765—Leads folded back, i.e. bent with an angle of 180 deg
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/10757—Bent leads
    • H05K2201/10772—Leads of a surface mounted component bent for providing a gap between the lead and the pad during soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10962—Component not directly connected to the PCB
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

本发明的各个实施例涉及引线封装体和电子部件的三维堆叠。一种电子器件(100)，包括：封装体(102)，其包括经包封的电子芯片(160)、用于将封装体(102)安装到载体(106)上并且将电子芯片(160)电连接至载体(106)的至少一个至少部分地暴露的导电载体引线(104)、以及至少一个至少部分地暴露的导电连接引线(108)；以及电子部件(110)，其与封装体(102)堆叠，以便安装到封装体(102)上、并且通过该至少一个连接引线电连接至封装体(102)。

Description

引线封装体和电子部件的三维堆叠
技术领域
各个实施例总体上涉及电子器件、电子布置和制造电子器件的方法。
背景技术
封装体可以指经包封的电子芯片，其中引线从该包封体延伸出来并且被安装至电子外围装置，例如，被安装在诸如印刷电路板的载体上。
当前存在电子器件小型化的趋势。而且，存在在载体上安装多个诸如封装体的电子部件的倾向。存在多种可用的引线封装体堆叠可选方法，但是为了实现三维(3D)堆叠架构，它们都需要很大的消耗，诸如，中介层(interposer)、附加特征、主要设计变化。而且，这些方法限于将引线封装体堆叠。
因此，针对待封装的电子芯片减少制造成本并且简化加工工艺、同时维持加工工艺的高精确度，仍然存在潜在的空间。
发明内容
可能需要提供采用简单的加工工艺架构并且采用高精确度来安装封装体和/或电子部件的可能性。
根据一个示例性实施例，提供了一种电子器件，其中该器件包括：封装体，其包括经包封的电子芯片、用于将封装体安装到载体上并且将电子芯片电连接至载体的至少一个至少部分地暴露(即，在封装体的包封体以外暴露)的导电载体引线、以及至少一个至少部分地暴露(即，在封装体的包封体以外暴露)的导电连接引线；以及电子部件，其与封装体堆叠，以便(尤其是直接地，更尤其是通过焊料键合直接地)被安装到封装体上、并且通过该至少一个连接引线电连接至封装体。
根据另一示例性实施例，提供了一种电子布置，其中该布置包括具有上面提及的特征的电子器件、以及载体，其中该至少一个载体引线将封装体(尤其是直接地，更尤其是通过焊料键合直接地)安装到载体上、并且将电子芯片电连接至载体。
根据又一示例性实施例，提供了一种制造电子器件的方法，其中该方法包括：提供封装体，该封装体包括经包封的电子芯片、用于将封装体(尤其是直接地，更尤其是通过焊料键合直接地)安装到载体上并且将电子芯片电连接至载体的至少一个至少部分地暴露的导电载体引线、以及至少一个至少部分地暴露的导电连接引线；将电子部件与封装体堆叠，从而通过该至少一个连接引线，将电子部件安装到封装体上、并且将电子部件电连接至封装体。
一个示例性实施例具有如下优点：引线(此处指至少一个载体引线)的从封装体的包封体延伸出来的第一部分，可以用于将封装体安装在载体上；以及引线(此处指至少一个连接引线)的从封装体的从包封体延伸出来的第二部分，可以用于直接连接电子部件；从而形成至少由载体、封装体和电子部件构成的三维堆叠。通过将连接引线直接机械且电学连接至电子部件，连接引线同时充当了用于承载电子部件的机械安装座以及用于将封装体电耦合至电子部件的电连接器。由此，提供了一种三维集成架构，其中额外的消耗，诸如中介层、附加特征、主要设计变化等，并非必需。因此，这种安装技术使得采用简单的加工工艺架构并且采用高精确度来安装封装体和/或电子部件成为可能。作为本发明的各个实施例的基础的一个基本发现是：意想不到的是，封装体的刚性引线的机械鲁棒性足够高，从而能够单独地将至少一个额外的电子部件机械地承载在被抬升的高度水平(level)上，而不需要另外的机械支撑。
另外的示例性实施例的说明
在下文中，将对本方法、器件和布置的另外的示例性实施例进行阐释。
一个示例性实施例的关键点在于，提供了一种3D封装体构思，其将引线封装体与至少一个另外的引线封装体并且/或者与至少一个无源元件堆叠。由此，使得通过堆叠引线封装体来进行3D封装成为可能，该封装体包括无源电子元件，诸如电容器、电感器或者电阻器。一种相应的堆叠方法，形成鲁棒的焊料互连，而不具有另外的中介层。由此，采用最小的结构设计修改、并且通过使用现有的组装工艺基础设施，使堆叠成为可能。另外，由于其兼容性，所以可以在封装体和/或无源元件之间形成互连，尤其是实施焊接工艺，从而使提供鲁棒的3D封装体成为可能。
在一个实施例中，电子部件是另外的封装体，该另外的封装体包括另外的经包封的电子芯片、和连接至该至少一个连接引线的至少一个至少部分地暴露的另外的导电连接引线。因此，该另外的封装体的内部构造可以与前面提及的封装体的内部构造相似或者相同。由此，所描述的实施例使得，采用在封装体的连接引线之间的直接的机械和电学的连接将多个封装体一个安装在另一个顶部上(即，三维堆叠)成为可能。因此，可以得到非常紧凑的并且质量轻的电子布置，然而该电子布置却使其能够基本上实现任何期望的甚至复杂的电子功能。这种系统可以具有非常小的占用面积，尤其是最小的占位面积；然而却可以实现非常高的功能性应用，尤其是最高的功能性应用。
在一个实施例中，电子部件是无源电子元件。无源元件可以指不将净能量引入电路中的电子部件。在一个实施例中，它们也不依赖于电源，除了从无源元件所连接到的电路可用的电源之外。无源元件尤其包括双端子元件，诸如电阻器、电容器、电感器和变压器。然而，也可能将换能器、传感器、检测器、天线、振荡器、滤波器或者显示器实施为无源元件。因此，根据所描述的实施例，在该至少一个封装体与被配置为至少一个无源元件的至少一个另外的电子部件之间任何期望的三维堆叠，都可能实现。在一个实施例中，无源元件的相应的端子(即，导电连接元件，诸如引线、焊盘等)可以直接连接至封装体的对应的连接引线。
在一个实施例中，该器件包括另外的电子部件，该另外的电子部件与该电子部件堆叠，以便(尤其是直接地，更尤其是通过焊料键合直接地)安装到电子部件上、并且电连接至电子部件。因此，该电子部件与在载体上的封装体的堆叠可以在竖直方向上(即，在与载体的主表面垂直的方向上)继续，到达至少一个另外的高度水平，该另外的电子部件可以定位在该至少一个另外的高度水平上。由此，三个堆叠水平也是可能的。然而，在载体上的四个、五个或者更多个电子部件(每一个电子部件都可以是封装体或者电子元件)的堆叠也是可能的。
在一个实施例中，上面提及的另外的封装体(作为电子部件的一个实施例)包括连接至该另外的电子部件的至少一个至少部分地暴露的另外的导电连接引线。因此，在该另外的封装体与该另外的电子部件之间(即，在载体上方的第二高度水平与第三高度水平之间)的机械和电学的连接，也可以经由该至少一个另外的连接引线直接地实现，因此在该另外的封装体与该另外的电子部件之间，不需要附加的硬件(诸如中介层)的消耗。这就进一步促进了由此产生的电子器件的质量轻和紧凑的特性。
在一个实施例中，该另外的电子部件是又另外的封装体，该又另外的封装体包括又另外的经包封的电子芯片以及连接至电子部件的至少一个至少部分地暴露的又另外的导电连接引线。因此，其他封装体的内部构造可以与封装体的内部构造相似或者相同，如上面描述的。尤其，仅仅通过连接引线，可以将至少三个高度水平的封装体机械连接地一个安装在另一个顶部上。
在一个替代实施例中，该另外的电子部件是(例如，另外的)无源电子元件，尤其是由下列各项组成的组中的一项：电容器、电感器和电阻器。该另外的无源电子元件的内部构造、以及与该另外的无源电子元件的外围的电学且机械连接，可以与上面提及的无源电子元件的相似或者相同。
在一个实施例中，该器件包括又另外的电子部件，该又另外的电子部件与电子部件并列地布置、或者紧挨着电子部件布置(尤其是在与电子部件相同或者基本上相同的高度水平处)，并且(尤其是直接地，更尤其是通过焊料键合直接地)被安装并且电连接至封装体的该至少一个连接引线中的至少一个连接引线。因此，上面描述的三维堆叠架构可以改善为Y结构类型，以便通过在任何期望的堆叠水平处、按侧向(sideway)阵列布置多个封装体和/或无源元件，来进一步增加集成密度。这种属于一个堆叠水平的多个封装体和/或无源元件，可以通过连接引线，与在下一更高堆叠水平和/或下一更低堆叠水平处的仅仅单个封装体和/或无源元件连接。
在一个实施例中，多个堆叠(每个堆叠都包括如下的封装体和电子部件，该封装体和电子部件位于相对于作为安装基础的载体的抬升的高度水平上)可以彼此相邻地布置在载体的相同主表面上。甚至还可能，板状载体的两个相对的主表面中的每一个都包括电子部件(诸如，封装体和/或无源电子元件)的一个或者多个这种堆叠。
在一个实施例中，电子部件与封装体竖直堆叠，从而使得封装体的上主表面面朝电子部件的下主表面。尤其，封装体和电子部件的面朝彼此的相对主表面可以平行布置，以便获得对称的并且因此在机械方面尤其稳定的配置。
在一个实施例中，该至少一个另外的连接引线直接地连接至该至少一个连接引线。在这种背景下，术语“直接地”可以尤其指，连接引线彼此连接而在其间无电子元件。然而，本领域技术人员将理解，非常少量的粘接材料(诸如，焊料)等将两个相对的连接引线粘接起来，在技术上仍然将被认为是直接连接。
在一个实施例中，该至少一个另外的连接引线通过焊料连接而连接至该至少一个连接引线。同样，可以通过焊接，实现在载体引线与载体之间机械和电学的连接。更加具体地，可以通过焊料回流工艺，来实现将连接引线相互地安装并且电连接、以及/或者将至少一个载体引线的连接引线安装并且电连接至载体。回流焊接可以指如下工艺：使用焊膏(诸如，粉末焊料和焊剂的粘稠混合物)以引线、端子和/或载体彼此暂时附接，之后可以对整个组件进行受控加热，这使得焊料熔化，从而永久地连接接头。
作为替代例，可以通过导电膏连接，来实现将连接引线相互地安装并且电连接。这种导电膏可以是导电粘合剂。例如，这种导电膏可以由银或者铜材料制成。
在一个实施例中，可以将载体引线的至少部分以及/或者连接引线的至少分弯折，以沿着如下的方向或者轨迹延伸，该方向或者轨迹与平行于封装体的相对的主表面的直线延伸不同。
在一个实施例中，该至少一个载体引线以及/或者上面提及的连接引线中的任何连接引线，可以具有选自由下列各项组成的组的形状：鸥翼形状、基本呈U形的形状、和基本呈J形的形状。例如，载体引线可以具有鸥翼形状，即，可以具有基本上呈直线的并且平行的、彼此横向偏移的两个引线区部，其中这些引线区部通过弯曲的倾斜的另外的引线区部彼此连接(例如参见在图1中的附图标记104)。基本呈U形或基本呈J形的连接引线可以被弯折成，使得两个基本上呈直线的(并且例如平行的或者基本上平行的)引线区部通过弯曲的(例如，基本上呈半圆形的)另外的引线区部彼此连接(例如参见在图4中的附图标记108)。
在一个实施例中，该至少一个载体引线和连接引线中的至少一个，包括至少一个区部，该至少一个区部横向地延伸超出经包封的电子芯片、以及/或者电子部件的主体。电子部件的主体和/或经包封的电子芯片中，可以横向地延伸超出连接引线彼此连接的连接位置。因此，在不同高度水平处的不同电子部件(诸如，封装体和/或无源电子元件)之间的机械和电学的连接的至少部分，可以在电子部件的侧向位置实现，而不是在不同高度水平处的电子部件之间的竖直间隙内实现。这能够维持电子器件的比较扁平的配置，同时避免了作用在引线连接上的高机械应力。所描述的实施例也可以针对无源元件的侧向位置堆叠提供良好的散热。
在一个实施例中，封装体和电子部件的(可选地，以及引线的)组合被布置为，形成轴对称结构。更加具体地，可以将在载体的部分之上的封装体和电子部件的相应堆叠，包括属于其的连接引线和载体引线，布置为轴对称配置，其中对称轴与载体的主表面竖直。这种对称配置抑制了施加在电子器件的特定部上的机械应力峰值。
在一个实施例中，该至少一个载体引线、以及该至少一个连接引线，形成了公共引线框架(尤其是铜引线框架)的部分，该公共引线框架具有在将电子芯片包封的包封体内部的被覆盖的区部、并且具有延伸超出包封体的被暴露的区部。术语“引线框架”可以具体地指，部分地在封装体内部的金属结构，该金属结构将来自电子芯片的信号承载到外部，和/或将来自外部的信号承载到电子芯片。可以将在封装体内部的电子芯片粘接至引线框架，然后键合接线可以将芯片焊盘附接至引线。可以在制造加工工艺的后期阶段，将引线框架的部分包封在包封体中(尤其是模制在塑料管壳中)，并且在包封体外部可以将引线框架切断，从而将引线分开。根据一个示例性实施例，然后可以将从包封体延伸出来的这些引线中的部分被配置(尤其是将其向下弯折)以便连接至载体，并且然后可以将从包封体延伸出来的这些引线中的另外的部分被配置(尤其是将其向上弯折)以便连接至电子部件。这种非常有利的实施例，能够简单地将其上安装有封装体的电子芯片的引线框架的不论何种形式呈现的引线，用于协同地实现朝向低连接(即，载体侧)以及朝向高连接(即，电子部件侧)的、用于封装体的三维堆叠的整个电连接和机械连接任务。
在一个实施例中，该至少一个载体引线的被暴露部分朝向第一方向弯折，尤其是向下弯折，并且/或者该至少一个连接引线的被暴露部分朝另外的第二方向弯折，尤其是向上弯折。术语“向上”和“向下”可以被理解为，相对于包括电子芯片的包封体的重心、或者相对于由引线框架的在包封体的内部的部分限定的平面。通过这种弯折，可以调节引线的任何专用配置，以便使引线的连接部分的水平和竖直位置灵活地适应于，封装体和电子部件相对于载体的期望的三维布置的几何条件。
在一个实施例中，载体包括由下列各项组成的组中的一项：印刷电路板、陶瓷衬底和中介层。在本申请的背景下，“印刷电路板”(PCB)可以指被导电材料覆盖的电绝缘芯的板，并且该板用于在其上安装待通过该导电材料电耦合的一个或者多个电子部件(诸如，经封装的电子芯片等)。更加具体地，PCB可以通过使用从金属结构(诸如，层压到非导电衬底上的铜薄层)蚀刻出的导电迹线、焊盘和其他特征，来机械支撑并且电连接电子元件。作为替代例，载体是陶瓷载体(例如，基于铝的陶瓷载体)。也可以将封装体和电子部件安装在另外的载体上，诸如，中介层。
在一个实施例中，封装体竖直地定位在载体与电子部件之间。因此，真正的三维集成是可能的。
在又一实施例中，可以通过在电子部件上堆叠至少一个另外的电子部件，来延伸封装体和电子部件的堆叠。因此，可以将两个、三个、四个或者更多个电子部件堆叠在彼此顶部上，其中该电子部件中的至少一个是封装体，并且其他电子部件可以是另外的封装体和/或无源元件。
在一个实施例中，在进行了堆叠之后，电子部件的至少一部分和封装体的至少一部分被另外的包封体材料总体地包封。因此，在电子器件中的间隙的至少一部分可以被另外的包封体填充。由此，经包封的元件可以被固定在合适之处，这可以进一步提高机械鲁棒性，这可能避免了引线的损坏，并且这可能通过将该总体包封体材料被配置为导热材料而支持在操作期间生成的热量的去除。
在一个实施例中，将至少一个电子芯片包封在至少一个封装体中的包封剂、和/或上面提及的总体的包封剂，可以是电绝缘材料。例如，这种包封体可以是模制用料或者硅树脂铸造物或者基于聚酰亚胺的喷涂层。
该至少一个电子芯片可以是半导体芯片，尤其是裸片。在一个实施例中，可以将电子芯片用作微机电系统(MEMS)的传感器或者致动器，例如，用作压力传感器或者加速度传感器。在另外的实施例中，可以将电子芯片用作用于(例如，在汽车领域中的)功率应用的半导体芯片，并且可以例如具有至少一个集成绝缘栅极双极晶体管(IGBT)和/或至少一个集成二极管。
在一个实施例中，第一封装体和第二封装体(如电子部件的一个实施例)可以堆叠在彼此顶部上。这些封装体中的每一个可以包括：微处理器、MEMS、传感器、逻辑芯片、功率芯片(例如，包括IGBT和/或二极管)、存储器等。更加具体地，下封装体可以包括微处理器、逻辑芯片、或者存储器，以及上封装体可以包括MEMS、功率芯片、存储器和/或微处理器。然而，其他配置也是可能的。
作为用于电子芯片的衬底或者晶片，可以使用半导体衬底，优选地是硅衬底。作为替代例，可以设置氧化硅或者另外的绝缘体衬底。也可以实施锗衬底或者III-V族半导体材料。例如，可以以GaN或者SiC技术来实施示例性实施例。针对封装体、模制或者包封体，可以使用塑料材料或者陶瓷材料。
上述和其他目的、特征和优点将通过以下结合对应附图所做的说明和随附权利要求而变得显而易见。在附图中，相同的零部件或者元件用相同的附图标记表示。
附图说明
对应附图图示了示例性实施例，这些附图包括进来以提供对示例性实施例的进一步理解并且构成说明书的一部分。
在附图中：
图1是根据一个示例性实施例的包括电子器件和载体的布置的侧视图。
图2是根据另一个示例性实施例的包括电子器件和载体的布置的侧视图。
图3是根据一个示例性实施例的电子器件的平面图。
图4示出了图3的电子器件的侧视图。
图5是根据另一个的示例性实施例的电子器件的平面图。
图6示出了图5的电子器件的侧视图。
具体实施方式
在附图中的图示是示意性的，并且未按比例绘制。
图1是根据示例性实施例的布置150的侧视图。
布置150包括电子器件100，该电子器件100实施为两个堆叠185、190的组，每个堆叠都包括第一封装体102和在此处被配置作为第二封装体的电子部件110。布置150还包括载体106，该载体106实施为印刷电路板(PCB)。
电子器件100在此处由竖直安装的封装体102、110的两个并列堆叠185、190构成。在图1中的细节180图示了在图1中的左上封装体110的内部构造，其中封装体102、110中的任何另一个可以具有相似或者相同的构造(不同之处仅仅在于，在相应封装体102、110外部的引线框架区部可以弯折并且单独连接，以便满足分别属于的安装和电耦合任务)。封装体102、110中的每一个都包括经包封的电子芯片160，即，被包封在包封体件或者包封体154诸如模制体内的半导体裸片。在一个实施例中，相应的第一封装体102具有被配置为存储器、微处理器或者逻辑芯片的电子芯片160。而且，相应的第二封装体或者电子部件110可以具有可以是存储器、MEMS、功率芯片或者微处理器的电子芯片160。也可能多个电子芯片160被包封在封装体102、110中的一个中。
相应的电子芯片160安装在引线框架152(其可以包括铜，或者由铜组成)的中央部分上，并且经由键合接线162连接至引线框架152的外围部分。引线框架152的这些外围部分部分地在包封体154内部延伸，并且部分地在包封体154外部延伸。如果是相应的第二封装体或者电子部件110，那么在包封体154外部的子部分充当连接引线112；或者，如果是相应的第一封装体102，那么在包封体154外部的子部分充当连接引线108和/或载体引线104，如下面将更加详细描述的。
更加具体地，堆叠185、190的下水平或第一封装体102中的每一个包括部分地暴露的导电的鸥翼形的并且向下弯折的载体引线104，该载体引线104将相应的封装体102直接安装在载体106上，并且例如通过回流焊接将相应的电子芯片160电连接至载体106的导电焊盘(未明确示出)。
此外，堆叠185、190的下水平或第一封装体102中的每一个都包括部分地暴露的导电的向上弯折的连接引线108。如果是堆叠185，那么向上弯折的连接引线108基本上呈U形，然而，如果是堆叠190，则它们为鸥翼形。
除此之外，堆叠185、190中的每一个包括相应的电子部件110(对于两个堆叠185、190，其都实施为第二封装体)，该相应的电子部件110与相应的第一封装体102竖直隔开、并且与相应的第一封装体102堆叠，以便安装在相应的封装体102上、并且通过相应的第一封装体102的相应的连接引线108电连接至相应的封装体102。更加具体地，之后的在相应的堆叠185、190的相应的第一封装体102与的相应的电子部件110之间的机械和电学的连接，通过在相应的第一封装体102的相应的连接引线108与相应的电子部件110的相应的另外的连接引线112之间的直接电焊料连接(优选地，通过回流焊接形成的)而实现。在堆叠185中，第二封装体或者电子部件110具有基本上呈U形的向下弯折的另外的导电连接引线112。在堆叠190中，第二封装体或者电子部件110具有鸥翼形的向下弯折的另外的导电连接引线112。
因此，对于图1的封装体102、110中的每一个，相应的载体引线104和/或连接引线108、112形成相应的公共引线框架152的部分，该公共引线框架152具有在将电子芯片160包封的包封体154的内部的被覆盖区部，并且具有延伸超出包封体154的被暴露区部。这能够按照质量轻并且简单的方式实现布置150的安装和电耦合。
因而，相应的第一封装体102竖直位于载体106与相应的电子部件110之间(第一封装体102与载体106隔开，并且与电子部件110隔开)，以便获得封装体102、110的竖直堆叠布置150，其中机械和电学的连接由封装体的引线框架的引线104、108、112专有地(exclusively)制成。
而且，通过在载体106的相同主表面195上形成多个堆叠185、190，获得非常紧凑并且质量轻的配置。
如可以从图1所见的，相应的第二封装体或者电子部件110与相应的第一封装体102竖直堆叠，从而使得相应的第一封装体102的上主表面面朝相应的第二封装体或者电子部件110的下主表面。而且如可以从图1所见的，载体引线104和连接引线108、112横向地或者侧向地(即，沿着图1的水平方向)延伸超出相应的第一封装体102和相应的第二封装体或者电子部件110的包封体154。
此外，对于堆叠185、190中的每一个，相应的第一封装体102和相应的第二封装体或者电子部件110布置为形成轴对称的因此在机械方面极其稳定的结构，比较相应的对称轴155、157。
在一个实施例中，在图1中示出的电子器件100以及布置150可以保持为，即，它们未经包封，从而使得在各个元件之间的在水平和/或竖直方向上的间隙保留在最终产品中。作为替代例，可以对在图1中示出的电子器件100以及布置150进行另外的包封(未示出)，从而使得在各个元件之间的在水平和/或竖直方向上的间隙的至少部分可以被包封剂填充。后面的实施例可以具有如下优点：将经包封的元件固定在合适之处，这就可以进一步提高机械鲁棒性，并且这就可以通过配置导热材料的总体包封体来支持去除在操作期间生成的热量。
尤其，可以通过焊料回流工艺有利地在连接引线108、112之间形成互连，其是非常顺从性的(compliant)、并且允许获得高的可靠性。而且，向下弯折的引线104、112与向上弯折的引线108组合用于将顶部封装体(相应的第二封装体或者电子部件110)和底部封装体(相应的第一封装体102)彼此连接的构思，提供了具有最小的结构设计修改的堆叠架构，从而可以使用现有的组装工艺基础设施，并且提供了非常鲁棒的3D电子器件100和布置150。
图2示出了根据另一个示例性实施例的包括电子器件100和载体106的布置150的侧视图。
图2的布置150与图1的布置150的不同之处在于，对于在图2中的两个堆叠185、190，电子部件110是无源电子元件，诸如电容器、电感器或者电阻器，而不是另外的封装体。如可以从图2所见的，对于两个堆叠185、190，封装体102的向上弯折的连接引线108的部分例如通过焊接而直接连接至相应的电子部件110的相应的端子(未示出)。
在图2的实施例与图1的实施例之间的另外的不同之处在于，根据图2的电子器件100的堆叠185、190中的每一个附加地包括另外的电子部件204，该另外的电子部件204也实施为无源电子元件，与封装体102堆叠，并且与连接引线108的部分连接，以便基本上布置在与连接到连接引线108的另外部分的电子部件110相同的高度水平处。
在图2的实施例与图1的实施例之间的又一不同之处在于，根据图2的电子器件100的堆叠190附加地包括又另外的封装体200，该又另外的封装体200也包括经包封的电子芯片、并且与封装体102和无源电子元件(见附图标记110、204)堆叠。封装体200具有向下弯折的连接引线202(该连接引线中的部分基本上呈U形，另外的部分呈鸥翼形)，该连接引线202与连接引线108的相应部分连接，并且/或者与相应的无源电子元件(见附图标记110、204)的相应端子(未示出)连接。
由此，图2的堆叠185包括了在载体106上的两个高度水平的电子元件，即，与附图标记102对应的第一水平、和与附图标记110、204对应的第二水平，这两个水平通过在封装体102内部的公共引线框架152的引线104、108专有地彼此互连。
相应地，图2的堆叠190包括了在载体106上的三个高度水平的电子元件，即，与附图标记102对应的第一水平、与附图标记110、204对应的第二水平、以及与附图标记200对应的第三水平，这些水平通过在封装体102、200内部的相应的引线框架152的引线104、108、202专有地彼此互连。
应该说，在图1和图2中未示出连接顶部封装体与底部封装体并且将无源元件连接至底部封装体的焊料接头。
图3是根据一个示例性实施例的电子器件100的平面图。图4示出了图3的电子器件100的对应的侧视图。
在图3和图4中示出的电子器件100基本上对应于图2的堆叠185，不同之处在于根据图4连接引线108两者都向内弯折，以便具有基本上呈U形的形状。而且，图3和图4的电子器件100尚未安装在载体106上。图3示出了载体引线104从封装体102的包封体的所有四个横向表面延伸出来。在示出的实施例中，用于连接无源电子元件(见附图标记110、204)的连接引线108仅仅从封装体102的包封体的两个相对的横向表面延伸出来。
由此，图3和图4示出了具有无源元件(见附图标记110、204)堆叠的引线封装体102。可以根据无源元件的大小来设计连接无源元件(见附图标记110、204)的连接引线108。
图5示出了根据又一示例性实施例的电子器件100的平面图。图6示出了图5的电子器件100的侧视图。
图5和图6的实施例涉及一种在底部水平上的第一封装体、在中间水平上的作为电子部件110的第二封装体、以及在顶部水平上的作为另外的电子部件200的无源电子元件的三维堆叠架构。在底部水平与载体106(未示出)之间的连接，可以通过载体引线104实现，该载体引线104形成了第一封装体102的连接引线108同样所属的相同的引线框架的部分；而连接引线108又直接连接至在中间水平上的作为电子部件110的第二封装体的另外的引线框架的另外的连接引线112。而后一个引线框架不仅包括向下弯折的另外的连接引线112，还包括向上弯折的另外的连接引线600，该连接引线600连接至在顶部水平上的另外的电子部件200的端子(未示出)。
由此，图5和图6示出了底部引线封装体102，该底部引线封装体102与另外的封装体110堆叠，随后是另外的电子部件200，该另外的电子部件200实施为无源电子元件。可以通过设计底部封装体的不同引线长度，来适应不同的顶部封装体大小。
应该注意，术语“包括”不排除其他元件或者特征，并且“一”或者“一个”不排除多个。而且，结合不同实施例描述的元件可以组合。还应该注意，参考符号不应被解释为是对权利要求书的范围的限制。此外，本申请的范围不旨在受限于在本说明中描述的工艺、机器、制造、物质组成、装置、方法和步骤的具体实施例。因此，随附权利要求书旨在将这类工艺、机器、制造、物质组成、装置、方法或者步骤包括在其范围内。

Claims (20)

1.一种电子器件(100)，所述器件(100)包括：
封装体(102)，包括：
经包封的电子芯片(160)；
至少一个至少部分地暴露的导电载体引线(104)，用于将所述封装体(102)安装到载体(106)上、并且将所述电子芯片(160)电连接至所述载体(106)，以及
至少一个至少部分地暴露的导电连接引线(108)；
电子部件(110)，与封装体(102)堆叠，以便被安装到所述封装体(102)上、并且通过所述至少一个连接引线(108)而电连接至所述封装体(102)。
2.根据权利要求1所述的器件(100)，其中所述电子部件(110)是另外的封装体，所述另外的封装体包括：
经包封的另外的电子芯片(160)，以及
至少一个至少部分地暴露的另外的导电连接引线(112)，连接至所述至少一个连接引线(108)。
3.根据权利要求1所述的器件(100)，其中所述电子部件(110)是无源电子元件，特别地是由下列各项组成的组中的一项：电容器、电感器和电阻器。
4.根据权利要求1至3中任一项所述的器件(100)，包括：
另外的电子部件(200)，与所述电子部件(110)和所述封装体(102)堆叠，以便被安装到所述电子部件(110)上、并且电连接至所述电子部件(110)。
5.根据权利要求2或4所述的器件(100)，其中所述另外的封装体包括：
至少一个至少部分地暴露的又另外的导电连接引线(600)，连接至所述另外的电子部件(200)。
6.根据权利要求4或5所述的器件(100)，其中所述另外的电子部件(200)是又另外的封装体，所述又另外的封装体包括：
经包封的又另外的电子芯片(160)，以及
至少一个至少部分地暴露的又另外的导电连接引线(202)，连接至所述电子部件(110)。
7.根据权利要求4或5所述的器件(100)，其中所述另外的电子部件(200)是另外的无源电子元件，特别地是由下列各项组成的组中的一项：电容器、电感器和电阻器。
8.根据权利要求1至7中任一项所述的器件(100)，包括：
又另外的电子部件(204)，与所述电子部件(110)并列地布置，具体地布置在与所述电子部件(110)相同的高度水平处，并且被安装并且电连接至所述封装体(102)的所述至少一个连接引线(108)中的至少一个。
9.根据权利要求1至8中任一项所述的器件(100)，其中所述电子部件(110)与所述封装体(102)竖直地堆叠，从而使得所述封装体(102)的上主表面面朝所述电子部件(110)的下主表面。
10.根据权利要求2至9中任一项所述的器件(100)，其中所述至少一个另外的连接引线(112)直接连接至所述至少一个连接引线(108)。
11.根据权利要求2至10中任一项所述的器件(100)，其中所述至少一个另外的连接引线(112)通过焊料连接，特别地是通过焊料回流工艺形成的焊料连接，或者通过导电膏连接，而连接至所述至少一个连接引线(108)。
12.根据权利要求1至11中任一项所述的器件(100)，其中所述至少一个载体引线(104)和所述连接引线(108、112、202、600)中的至少一个，具有选自由下列各形状组成的组的形状：鸥翼形状、基本呈U形的形状、和基本呈J形的形状。
13.根据权利要求1至12中任一项所述的器件(100)，其中所述至少一个载体引线(104)和所述连接引线(108、112、202、600)中的至少一个，包括至少一个区部，所述至少一个区部横向地延伸超出所述电子部件(110)的主体和所述经包封的电子芯片(160)中的至少一个。
14.根据权利要求1至13中任一项所述的器件(100)，其中所述封装体(102)和所述电子部件(110)，特别地附加上所述引线(108、112、202、600)的至少部分，被布置为形成轴对称结构。
15.根据权利要求1至14中任一项所述的器件(100)，其中所述至少一个载体引线(104)和所述至少一个连接引线(108)形成公共引线框架(152)的部分，所述公共引线框架(152)具有在包封所述电子芯片(160)的包封体(154)内部的被覆盖区部、并且具有延伸超出所述包封体(154)的被暴露区部。
16.根据权利要求1至15中任一项所述的器件(100)，其中所述至少一个载体引线(104)的被暴露部分朝向第一方向弯折，特别地是向下弯折，并且/或者所述至少一个连接引线(108)的被暴露部分朝另外的第二方向弯折，特别地是向上弯折。
17.一种电子布置(150)，所述布置(150)包括：
根据权利要求1至16中任一项所述的电子器件(100)；
载体(106)，其中所述至少一个载体引线(104)将所述封装体(102)安装到所述载体(106)上，并且将所述电子芯片(160)电连接至所述载体(106)。
18.根据权利要求17的布置(150)，其中所述载体(106)包括由下列各项组成的组中的一项：印刷电路板、陶瓷衬底和中介层。
19.一种制造电子器件(100)的方法，所述方法包括：
提供封装体(102)，所述封装体(102)包括：
经包封的电子芯片(160)，
至少一个至少部分地暴露的导电载体引线(104)，用于将封装体(102)安装到载体(106)上、并且将电子芯片(160)电连接至所述载体(106)，以及
至少一个至少部分地暴露的导电连接引线(108)；
将电子部件(110)与封装体(102)堆叠，从而通过所述至少一个连接引线(108)，将所述电子部件(110)安装到所述封装体(102)上、并且将所述电子部件(110)电连接至所述封装体(102)。
20.根据权利要求19所述的方法，进一步包括：
在进行堆叠之后，将所述电子部件(110)的至少部分和所述封装体(102)的至少部分包封。
CN201510294053.3A 2014-06-02 2015-06-01 引线封装体和电子部件的三维堆叠 Active CN105280580B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014107729.6 2014-06-02
DE102014107729.6A DE102014107729B4 (de) 2014-06-02 2014-06-02 Dreidimensionaler Stapel einer mit Anschlüssen versehenen Packung und eines elektronischen Elements sowie Verfahren zur Herstellung eines solchen Stapels

Publications (2)

Publication Number Publication Date
CN105280580A true CN105280580A (zh) 2016-01-27
CN105280580B CN105280580B (zh) 2018-07-20

Family

ID=54481162

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510294053.3A Active CN105280580B (zh) 2014-06-02 2015-06-01 引线封装体和电子部件的三维堆叠

Country Status (3)

Country Link
US (1) US9698083B2 (zh)
CN (1) CN105280580B (zh)
DE (1) DE102014107729B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109152521A (zh) * 2016-07-14 2019-01-04 直观外科手术操作公司 紧凑双目图像捕获设备

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6582678B2 (ja) * 2015-07-27 2019-10-02 三菱電機株式会社 半導体装置
US10178770B1 (en) * 2017-12-22 2019-01-08 Kemet Electronics Corporation Higher density multi-component and serial packages
JP7215344B2 (ja) * 2019-06-11 2023-01-31 株式会社デンソー 半導体装置
JP7377654B2 (ja) * 2019-09-17 2023-11-10 ファスフォードテクノロジ株式会社 ダイボンディング装置、剥離ユニット、コレットおよび半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005112100A2 (en) * 2004-04-30 2005-11-24 Staktek Group L.P. Stacked module systems and methods
CN1941361A (zh) * 2000-03-13 2007-04-04 莱格西电子股份有限公司 具有三维载体安装集成电路封装阵列的电子模块
US20070228545A1 (en) * 2005-03-02 2007-10-04 Kambhampati Ramakrishna Stacked semiconductor packages and method therefor
US20080227238A1 (en) * 2007-03-16 2008-09-18 Ko Wonjun Integrated circuit package system employing multi-package module techniques
CN101459152A (zh) * 2007-12-11 2009-06-17 钰桥半导体股份有限公司 具金属接点导孔的堆栈式半导体封装结构
CN101512762A (zh) * 2006-08-28 2009-08-19 爱特梅尔公司 用于半导体电路小片的三维封装的可堆叠封装

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03173167A (ja) * 1989-12-01 1991-07-26 Hitachi Ltd 面実装パッケージ半導体装置及びその実装方法
DE10104708A1 (de) * 2000-02-02 2001-09-13 Siemens Ag Elektronische Schaltungsbaugruppe
US8273602B2 (en) 2008-03-11 2012-09-25 Stats Chippac Ltd. Integrated circuit package system with integration port

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941361A (zh) * 2000-03-13 2007-04-04 莱格西电子股份有限公司 具有三维载体安装集成电路封装阵列的电子模块
WO2005112100A2 (en) * 2004-04-30 2005-11-24 Staktek Group L.P. Stacked module systems and methods
US20070228545A1 (en) * 2005-03-02 2007-10-04 Kambhampati Ramakrishna Stacked semiconductor packages and method therefor
CN101512762A (zh) * 2006-08-28 2009-08-19 爱特梅尔公司 用于半导体电路小片的三维封装的可堆叠封装
US20080227238A1 (en) * 2007-03-16 2008-09-18 Ko Wonjun Integrated circuit package system employing multi-package module techniques
CN101459152A (zh) * 2007-12-11 2009-06-17 钰桥半导体股份有限公司 具金属接点导孔的堆栈式半导体封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109152521A (zh) * 2016-07-14 2019-01-04 直观外科手术操作公司 紧凑双目图像捕获设备
US11206967B2 (en) 2016-07-14 2021-12-28 Intuitive Surgical Operations, Inc. Compact binocular image capture device

Also Published As

Publication number Publication date
DE102014107729B4 (de) 2022-05-12
US9698083B2 (en) 2017-07-04
DE102014107729A1 (de) 2015-12-03
CN105280580B (zh) 2018-07-20
US20150348882A1 (en) 2015-12-03

Similar Documents

Publication Publication Date Title
US10249550B2 (en) Power module with lead component and manufacturing method thereof
CN102456652B (zh) 功率半导体装置
CN100382290C (zh) 具有最优化的线接合配置的半导体封装
CN104520987B (zh) 具有引线键合互连且基板少的堆叠封装
KR100950511B1 (ko) 와이어 본딩 및 도전성 기준 소자에 의해 제어되는 임피던스를 포함하는 마이크로전자 어셈블리
CN104882417B (zh) 集成无源倒装芯片封装
CN105280580A (zh) 引线封装体和电子部件的三维堆叠
CN102956594A (zh) 带有引线框连接的功率覆盖结构
CN103258818B (zh) 用于细小间距pop结构的系统和方法
JP2009295959A (ja) 半導体装置及びその製造方法
US8643189B1 (en) Packaged semiconductor die with power rail pads
CN104701193A (zh) 具有片状重分布结构的电子组件
CN111279474B (zh) 具有分层保护机制的半导体装置及相关系统、装置及方法
EP3104410B1 (en) Multi-chip module, on-board computer, sensor interface substrate, and multi-chip module manufacturing method
CN102646663B (zh) 半导体封装件
CN102157394A (zh) 高密度系统级封装方法
TW201312723A (zh) 晶片封裝結構及其製造方法
CN103915405A (zh) 半导体器件和制造半导体器件的方法
CN111052366A (zh) 具有保护机制的半导体装置及其相关系统、装置及方法
CN103426869B (zh) 层叠封装件及其制造方法
CN102176450A (zh) 高密度系统级封装结构
KR101653563B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
CN106935517A (zh) 集成无源器件的框架封装结构及其制备方法
CN103650135A (zh) 扩展型半导体芯片以及半导体装置
CN103400826B (zh) 半导体封装及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant