CN103730446B - 基于刚柔结合印刷电路板三维封装结构的互连结构和制作方法 - Google Patents

基于刚柔结合印刷电路板三维封装结构的互连结构和制作方法 Download PDF

Info

Publication number
CN103730446B
CN103730446B CN201410011061.8A CN201410011061A CN103730446B CN 103730446 B CN103730446 B CN 103730446B CN 201410011061 A CN201410011061 A CN 201410011061A CN 103730446 B CN103730446 B CN 103730446B
Authority
CN
China
Prior art keywords
printed circuit
circuit board
pcb
radome
relative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410011061.8A
Other languages
English (en)
Other versions
CN103730446A (zh
Inventor
何毅
刘丰满
廖安谋
吴鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Zhongke four hop Technology Co., Ltd.
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201410011061.8A priority Critical patent/CN103730446B/zh
Publication of CN103730446A publication Critical patent/CN103730446A/zh
Application granted granted Critical
Publication of CN103730446B publication Critical patent/CN103730446B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate

Landscapes

  • Combinations Of Printed Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供一种基于刚柔结合印刷电路板三维封装结构的互连结构，包括一柔性印刷电路板，所述柔性印刷电路板弯折成U型结构，在U型结构的上下两个相对的平整部上各压合有至少一块刚性印刷电路板，多个元器件分别安装在上方和下方相对的刚性印刷电路板的内表层；在上方和下方相对的刚性印刷电路板上安装元器件部位的外围，安装有一个或多个起信号连接和固定作用的连接器，所述连接器包括连接器公头和连接器母头，分别安装在相对的两块刚性印刷电路板的内表层，且分别与相对的两块刚性印刷电路板上的传输走线电连接。本发明有利于缩短信号传输路径，降低损耗，降低组装难度。

Description

基于刚柔结合印刷电路板三维封装结构的互连结构和制作方法
技术领域
本发明涉及微电子封装领域，尤其是一种基于刚柔结合印刷电路板三维封装结构的互连结构。
背景技术
随着微电子技术的发展，微电子处理功能的复杂、多样化，使得微电子系统中电子元件的数目越来越多，势必导致微组装密度和集成度的骤然提高，对于有限空间内提高封装的整体集成度和对较强电磁辐射的器件进行电磁屏蔽提出了更高的要求，工艺难度增加，又必须保证系统的正常工作。
三维系统封装是解决复杂多功能系统小型化的主要解决方案之一，刚柔结合堆叠结构也开始被使用。虽然大部分互连信号能通过柔性印刷电路板得到高质量有效的传输，但部分特殊信号因为布局限制，需要跨越整个刚性印刷电路板和柔性印刷电路板才能扇出，传输路径过长，损耗较大。
发明内容
本发明的目的在于克服现有技术中存在的不足，提供一种基于刚柔结合印刷电路板三维封装结构的互连结构和制作方法，有利于缩短特殊互连信号的传输路径，降低损耗；同时有利于堆叠板层的对准，降低组装难度。本发明采用的技术方案是：
一种基于刚柔结合印刷电路板三维封装结构的互连结构，包括一柔性印刷电路板，所述柔性印刷电路板弯折成U型结构，在U型结构的上下两个相对的平整部上各压合有至少一块刚性印刷电路板，多个元器件分别安装在上方和下方相对的刚性印刷电路板的内表层；在上方和下方相对的刚性印刷电路板上安装元器件部位的外围，安装有一个或多个起信号连接和固定作用的连接器，所述连接器包括连接器公头和连接器母头，分别安装在相对的两块刚性印刷电路板的内表层，且分别与相对的两块刚性印刷电路板上的传输走线电连接。
进一步地，上方和下方的刚性印刷电路板内表层上的元器件分别被上方和下方的屏蔽罩完全罩在各自的屏蔽罩内。
进一步地，上方和下方的屏蔽罩在高度方向上重叠。
进一步地，在U型结构的一个平整部上的刚性印刷电路板的外表层上植有球状引脚栅格阵列。
一种基于刚柔结合印刷电路板三维封装结构的互连结构的制作方法，包括下述步骤：
步骤一.提供一柔性印刷电路板和至少两块刚性印刷电路板，通过将柔性印刷电路板与刚性印刷电路板压合，形成刚柔结合印刷电路板；刚性印刷电路板压合在柔性印刷电路板的中央部位的两侧；
步骤二.在左侧和右侧的刚性印刷电路板的一个表层上分别安装元器件；
步骤三.在右侧的刚性印刷电路板的另一个表层上植BGA焊球形成球状引脚栅格阵列；
步骤四.在左侧和右侧的刚性印刷电路板上安装元器件的区域分别安装屏蔽罩，将左侧和右侧的元器件完全罩在各自的屏蔽罩内；
步骤五.在一侧的屏蔽罩的外围安装连接器公头，在另一侧的屏蔽罩的外围安装连接器母头；连接器公头和连接器母头的安装位置相对应，能够保证在柔性印刷电路板弯折成U型结构后，连接器公头和连接器母头能够对合连接。
步骤六.将柔性印刷电路板进行弯折形成U型结构，使得元器件和屏蔽罩位于U型结构内，弯折时连接器公头和连接器母头对合连接。
进一步地，步骤二中，左侧和右侧的刚性印刷电路板上元器件的安装部位是左右对称的。
进一步地，步骤四中，左侧和右侧的刚性印刷电路板上安装的屏蔽罩是左右对称安装的。
本发明的优点：本发明所提出的基于刚柔结合印刷电路板三维封装结构的互连结构，是一种改进的刚挠结合三维堆叠封装的互连方式，有利于缩短特殊互连信号的传输路径，降低损耗，同时有利于堆叠板层的对准，降低组装难度。
附图说明
图1为本发明柔性印刷电路板弯折前的示意图。
图2为本发明组装完成后侧面示意图。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图1、图２所示：
本发明所提出的基于刚柔结合印刷电路板三维封装结构的互连结构，包括一柔性印刷电路板101，所述柔性印刷电路板101弯折成U型结构，在U型结构的上下两个相对的平整部上各压合有至少一块刚性印刷电路板102，多个元器件104分别安装在上方和下方相对的刚性印刷电路板102的内表层；在上方和下方相对的刚性印刷电路板102上安装元器件104部位的外围，安装有一个或多个起信号连接和固定作用的连接器，所述连接器包括连接器公头202和连接器母头203，分别安装在相对的两块刚性印刷电路板102的内表层，且分别与相对的两块刚性印刷电路板102上的传输走线电连接，从而与需要较短传输路径的特殊信号实现电连接，以此来缩短特殊信号传输路径长度，降低损耗。那些需要较短传输路径的特殊信号就不必从图2中U型结构左边的弯折部进行绕行。
为减少上下方的元器件104之间的电磁干扰，上方和下方的刚性印刷电路板102内表层上的元器件104分别被上方和下方的屏蔽罩201完全罩在各自的屏蔽罩内。优选地，上方和下方的屏蔽罩201在高度方向上重叠。
在U型结构的一个平整部上的刚性印刷电路板102的外表层上植有球状引脚栅格阵列103（即BGA---Ball Grid Array），从而可以将U型结构内的电信号引出。
上述基于刚柔结合印刷电路板三维封装结构的互连结构的制作方法，包括下述步骤：
如图1所示，
步骤一.提供一柔性印刷电路板101和至少两块刚性印刷电路板102，通过将柔性印刷电路板101与刚性印刷电路板102压合，形成刚柔结合印刷电路板；刚性印刷电路板102压合在柔性印刷电路板101的中央部位的两侧；
在实际典型的应用中，刚性印刷电路板102可采用八层印刷电路板，柔性印刷电路板101则可采用四层板。
步骤二.在左侧和右侧的刚性印刷电路板102的一个表层上分别安装元器件104；
元器件104包括无源和有源器件，可根据实际需要来安装不同的器件，安装的方法包括但不限于倒装焊方式。进一步地，左侧和右侧的刚性印刷电路板102上元器件104的安装部位是左右对称的。
步骤三.在右侧的刚性印刷电路板102的另一个表层（图2中的下表层）上植BGA焊球形成球状引脚栅格阵列103；BGA（Ball Grid Array，球状引脚栅格阵列）。
步骤四.在左侧和右侧的刚性印刷电路板102上安装元器件104的区域分别安装屏蔽罩201，将左侧和右侧的元器件104完全罩在各自的屏蔽罩内；
屏蔽罩201通常采用金属屏蔽罩，根据元器件104所需要的空间设计金属屏蔽罩的结构和高度。屏蔽罩201需要与刚性印刷电路板102上的接地网络形成连接。进一步地，左侧和右侧的刚性印刷电路板102上安装的屏蔽罩201是左右对称安装的，以便在柔性印刷电路板101弯折成U型结构后，上方和下方的屏蔽罩201能够在高度方向上重叠。
步骤五.在左侧（一侧）的屏蔽罩201的外围安装连接器公头202，在右侧（另一侧）的屏蔽罩201的外围安装连接器母头203；连接器公头202和连接器母头203成对安装，对数可以根据实际信号连接需求设置一对或多对。连接器公头202和连接器母头203的安装位置相对应，能够保证在柔性印刷电路板101弯折成U型结构后，连接器公头202和连接器母头203能够对合连接。
也可以在右侧的屏蔽罩201的外围安装连接器公头202，在左侧的屏蔽罩201的外围安装连接器母头203。
步骤六.如图2所示，将柔性印刷电路板101进行弯折形成U型结构，使得元器件104和屏蔽罩201位于U型结构内，弯折时连接器公头202和连接器母头203对合连接。
弯折时，柔性印刷电路板101的中央部位是柔软可弯折的，形成U型结构的弯折部，而柔性印刷电路板101中央部位两侧的刚性印刷电路板102则位于U型结构两个相对的平整部上。由于在步骤四中，左侧和右侧的屏蔽罩201是左右对称安装的，因此在U型结构内，上方和下方的屏蔽罩201能够在高度方向上重叠。
本发明中连接器安装在屏蔽罩外围，紧邻元器件104，方便部分特殊信号直接通过连接器在上、下刚性印刷电路板102之间传输，不必从传输路径更长的U型结构的弯折部绕行。本实施例中，连接器还作为刚柔结合印刷电路板弯折后的固定器。
在实际应用中，有源或者无源元器件104的数量、刚性印刷电路板102与柔性印刷电路板101的层数、金属屏蔽罩201的材料和结构、连接器的类型、位置和数目等均可以延伸，其实质仍不脱离本实施例所提供的方案。

Claims (7)

1.一种基于刚柔结合印刷电路板三维封装结构的互连结构，其特征在于：包括一柔性印刷电路板(101)，所述柔性印刷电路板(101)弯折成U型结构，在U型结构的上下两个相对的平整部上各压合有至少一块刚性印刷电路板(102)，多个元器件(104)分别安装在上方和下方相对的刚性印刷电路板(102)的内表层；
在上方和下方相对的刚性印刷电路板(102)上安装元器件(104)部位的外围，安装有一个或多个起信号连接和固定作用的连接器，所述连接器包括连接器公头(202)和连接器母头(203)，分别安装在相对的两块刚性印刷电路板(102)的内表层，且分别与相对的两块刚性印刷电路板(102)上的传输走线电连接。
2.如权利要求1所述的基于刚柔结合印刷电路板三维封装结构的互连结构，其特征在于：
上方和下方的刚性印刷电路板(102)内表层上的元器件(104)分别被上方和下方的屏蔽罩(201)完全罩在各自的屏蔽罩内。
3.如权利要求2所述的基于刚柔结合印刷电路板三维封装结构的互连结构，其特征在于：
上方和下方的屏蔽罩(201)在高度方向上重叠。
4.如权利要求1、2或3所述的基于刚柔结合印刷电路板三维封装结构的互连结构，其特征在于：
在U型结构的一个平整部上的刚性印刷电路板(102)的外表层上植有球状引脚栅格阵列(103)。
5.一种基于刚柔结合印刷电路板三维封装结构的互连结构的制作方法，包括下述步骤：
步骤一.提供一柔性印刷电路板(101)和至少两块刚性印刷电路板(102)，通过将柔性印刷电路板(101)与刚性印刷电路板(102)压合，形成刚柔结合印刷电路板；刚性印刷电路板(102)压合在柔性印刷电路板(101)的中央部位的两侧；
步骤二.在左侧和右侧的刚性印刷电路板(102)的一个表层上分别安装元器件(104)；
步骤三.在右侧的刚性印刷电路板(102)的另一个表层上植BGA焊球形成球状引脚栅格阵列(103)；
步骤四.在左侧和右侧的刚性印刷电路板(102)上安装元器件(104)的区域分别安装屏蔽罩(201)，将左侧和右侧的元器件(104)完全罩在各自的屏蔽罩内；
步骤五.在一侧的屏蔽罩(201)的外围安装连接器公头(202)，在另一侧的屏蔽罩(201)的外围安装连接器母头(203)；连接器公头(202)和连接器母头(203)的安装位置相对应，能够保证在柔性印刷电路板(101)弯折成U型结构后，连接器公头(202)和连接器母头(203)能够对合连接；
步骤六.将柔性印刷电路板(101)进行弯折形成U型结构，使得元器件(104)和屏蔽罩(201)位于U型结构内，弯折时连接器公头(202)和连接器母头(203)对合连接。
6.如权利要求5所述的基于刚柔结合印刷电路板三维封装结构的互连结构的制作方法，其特征在于：
步骤二中，左侧和右侧的刚性印刷电路板(102)上元器件(104)的安装部位是左右对称的。
7.如权利要求6所述的基于刚柔结合印刷电路板三维封装结构的互连结构的制作方法，其特征在于：
步骤四中，左侧和右侧的刚性印刷电路板(102)上安装的屏蔽罩(201)是左右对称安装的。
CN201410011061.8A 2014-01-09 2014-01-09 基于刚柔结合印刷电路板三维封装结构的互连结构和制作方法 Active CN103730446B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410011061.8A CN103730446B (zh) 2014-01-09 2014-01-09 基于刚柔结合印刷电路板三维封装结构的互连结构和制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410011061.8A CN103730446B (zh) 2014-01-09 2014-01-09 基于刚柔结合印刷电路板三维封装结构的互连结构和制作方法

Publications (2)

Publication Number Publication Date
CN103730446A CN103730446A (zh) 2014-04-16
CN103730446B true CN103730446B (zh) 2016-08-17

Family

ID=50454464

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410011061.8A Active CN103730446B (zh) 2014-01-09 2014-01-09 基于刚柔结合印刷电路板三维封装结构的互连结构和制作方法

Country Status (1)

Country Link
CN (1) CN103730446B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106919523A (zh) * 2015-12-24 2017-07-04 上海航天科工电器研究院有限公司 一种子板组件
RU2688581C1 (ru) 2018-06-18 2019-05-21 Юрий Борисович Соколов Способ изготовления трехмерного электронного модуля с высокой плотностью размещения компонентов и устройство

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1446325A (zh) * 2001-06-08 2003-10-01 那纳须株式会社 液晶显示装置及其制造方法
CN103094256A (zh) * 2011-11-08 2013-05-08 中国科学院微电子研究所 一种封装系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007140107A (ja) * 2005-11-18 2007-06-07 Epson Imaging Devices Corp 電気光学装置、実装構造体、電気光学装置の製造方法及び電子機器
TWI365524B (en) * 2007-10-04 2012-06-01 Unimicron Technology Corp Stackable semiconductor device and fabrication method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1446325A (zh) * 2001-06-08 2003-10-01 那纳须株式会社 液晶显示装置及其制造方法
CN103094256A (zh) * 2011-11-08 2013-05-08 中国科学院微电子研究所 一种封装系统

Also Published As

Publication number Publication date
CN103730446A (zh) 2014-04-16

Similar Documents

Publication Publication Date Title
US8912634B2 (en) High frequency transition matching in an electronic package for millimeter wave semiconductor dies
US9219041B2 (en) Electronic package for millimeter wave semiconductor dies
CN100524951C (zh) 连接部件和安装体及其制造方法
US7388756B1 (en) Method and system for angled RF connection using a flexible substrate
CN205542769U (zh) 电子装置和电子设备
US8102669B2 (en) Chip package structure with shielding cover
EP3641510B1 (en) Systems and methods for providing a high speed interconnect system with reduced crosstalk
CN101790277B (zh) 用于制作印刷电路板的方法、印刷电路板及装置
US9089060B1 (en) Ball-out for differential signals
JP2006040870A (ja) 接続部材および実装体、ならびにその製造方法
CN103560119B (zh) 用于多屏蔽芯片的三维柔性基板封装结构及制作方法
JP5750528B1 (ja) 部品内蔵回路基板
CN101517845B (zh) 插座、模块基板及使用其的检查系统
US9198286B2 (en) Circuit board and electronic assembly
EP2624668A1 (en) Integrated module, integrated system board, and electronic device
US11731207B2 (en) Systems and methods for providing an interface on a printed circuit board using pin solder enhancement
CN103730446B (zh) 基于刚柔结合印刷电路板三维封装结构的互连结构和制作方法
CN202697021U (zh) 金手指印制电路板
KR20150117459A (ko) 회로기판, 회로기판 제조방법, 전자부품 패키지 및 전자부품 패키지 제조방법
US10332826B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN110035607B (zh) 一种基于成品电路板dip引脚叠层焊接的以太网口连通方法
CN103545303A (zh) Ic封装体和组装
US9245828B2 (en) High speed signal conditioning package
CN107026666B (zh) 无线通信组件
JP2007173486A (ja) 小型マルチチップモジュールおよびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20180130

Address after: 101400 Beijing city Huairou District Yanqi Yanqi Economic Development Zone South four Street No. 25 Building No. 3 hospital No. 307

Patentee after: Beijing Zhongke micro Intellectual Property Service Co., Ltd.

Address before: 214135 Jiangsu New District of Wuxi, Taihu international science and Technology Parks Linghu Road No. 200 China Sensor Network International Innovation Park building D1

Patentee before: National Center for Advanced Packaging Co., Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200108

Address after: Room 706, building B, tefa information port, No. 2, Kefeng Road, high tech Zone, Nanshan District, Shenzhen City, Guangdong Province

Patentee after: Shenzhen Zhongke four hop Technology Co., Ltd.

Address before: 101400 Beijing city Huairou District Yanqi Yanqi Economic Development Zone South four Street No. 25 Building No. 3 hospital No. 307

Patentee before: Beijing Zhongke micro Intellectual Property Service Co., Ltd.

TR01 Transfer of patent right