CN101517845B - 插座、模块基板及使用其的检查系统 - Google Patents

插座、模块基板及使用其的检查系统 Download PDF

Info

Publication number
CN101517845B
CN101517845B CN2007800347814A CN200780034781A CN101517845B CN 101517845 B CN101517845 B CN 101517845B CN 2007800347814 A CN2007800347814 A CN 2007800347814A CN 200780034781 A CN200780034781 A CN 200780034781A CN 101517845 B CN101517845 B CN 101517845B
Authority
CN
China
Prior art keywords
terminal
substrate
inspection
module substrate
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800347814A
Other languages
English (en)
Other versions
CN101517845A (zh
Inventor
高鸟正博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101517845A publication Critical patent/CN101517845A/zh
Application granted granted Critical
Publication of CN101517845B publication Critical patent/CN101517845B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/22—Contacts for co-operating by abutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R2201/00—Connectors or connections adapted for particular applications
    • H01R2201/20—Connectors or connections adapted for particular applications for testing or measuring purposes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Connecting Device With Holders (AREA)
  • Manufacturing Of Electrical Connectors (AREA)

Abstract

本发明的插座具备：盖，该盖的里面具有第一突起、和与里面的第一突起电连接的第一端子；以及主体，该主体的上表面具有第二端子、里面具有与第二端子电连接了的第三端子，主体中容纳有电子部件，在用盖夹住进行固定的期间，使第一端子和第二端子电连接。本发明的检查系统具备：本发明的插座和将插座的第三端子与电子部件的检查装置电连接以传输检查信号的评价基板。

Description

插座、模块基板及使用其的检查系统
技术领域
本发明涉及安装有LSI(Large Scale Integrated Circuit：大规模集成电路)或IC(Integrated Circuit：集成电路)等电子部件的模块基板、容纳模块基板的插座、以及检查电子部件的系统。
背景技术
近年来，数字电视等数字家电在一般家庭中逐渐普及。对于该数字家电的普及来说，产品的高性能化以及多功能化是最为关键的。
通过高速进行数字信号处理，能使数字家电的性能进一步提高。通过提高系统LSI的时钟频率、扩展数据总线宽度、以及采用DDR(double datarate：双倍数率)存储器等高速存储器这样的方法等，能实现数字信号处理的高速化。
另外，为了增加数字家电的功能，需要使电路高集成化。例如，能利用MCM(Multi Chip Module：多芯片模块)或SIP(System In Package：系统组装)或POP(Package On Package)等技术，通过在一个封装内安装多个电子部件来实现电路的高集成化。
可是，虽然经过电路的高集成化后能将多个功能装载到产品内，但为了对各功能进行操作，所需的接口信号数量也增加了。因此，在封装外部设置的外部端子数量也增加了。另外，随着放置到封装内的电子部件的数量增加，这些检查用的外部端子的数量也增加了。该封装经由外部端子与外部基板电连接，但由于外部端子的数量增加，从而导致封装大型化。另外，安装有封装的数字家电的基板随着封装的大型化而大型化，而且数字家电本身也变得大型化。
因此，例如，在专利文献1的IC封装中，在具有二层构造的引线基板的第1层上设有下引线端子，在第2层上设有构成试验用端子的上引线端子。在该结构中，设置在引线基板第2层的上引线端子不与电路基板连接。即，通过在引线基板的第2层上设置试验用端子，来减少在连接电路基板的区域(引线基板第1层)内设置的端子数量。由此，考虑能够使IC封装小型化。
另一方面，在出厂前检查封装内的电子部件时，一般是在封装的装配完成后再进行检查。为此，需要使封装能够与检查装置能拆卸地连接。因此，例如，在专利文献2的插座中，在插座主体上具有与BGA封装下部的焊球对置了的管脚触点(pin contact)和与该管脚触点对置了的插座触点。这样，能认为能够拆卸BGA封装和基板。
但是，在专利文献1的IC封装结构中，为了设置试验用端子而需要将引线基板制成2层构造。此时，设置成在作为电子部件的功能上不需要的基板，从而增加了制造成本以及制造工序。
另外，由于试验用端子形成在第2层的引线基板上，所以连接试验用端子和IC芯片的导线长度变长。此时，难以进行试验用端子和IC芯片之间的阻抗匹配。由此，在IC芯片的检查时，在试验用端子或导线的端部产生反射波，在检查用信号中产生波形失真。其结果，难以正确地检查IC芯片。
另外，在组合了专利文献2的插座和所述专利文献1的IC封装时，无法使试验用端子和管脚触点电连接。由此，因为无法连接检查装置和试验用端子，所以不能检查IC封装内部的电子部件。
专利文献1：日本特开2000-68440号公报
专利文献2：日本特开平8-31532号公报
发明内容
本发明提供能够确实地进行电子部件检查、且能够防止制造成本增加的小型模块基板、插座以及模块基板和检查系统。
根据本发明，由于当在模块基板上表面设置试验用端子时，能够使试验用端子与检查装置电连接，所以能检查模块基板内部的电子部件。
插座具备：盖，该盖的里面具有第一突起、和与里面的第一突起电连接的第一端子；以及主体，该主体的上表面具有第二端子、里面具有与第二端子电连接的第三端子，盖由绝缘材料的布线基板形成，第一端子和第二端子按照相对置的方式配置，主体在上表面具有容纳模块基板的孔部，该模块基板具备多个电路基板，其以上下方向叠层并分别具有布线图案；电子部件，其安装在多个电路基板中的至少一个电路基板上，并与布线图案电连接；第六端子，其设置在多个电路基板中最下部的电路基板的下表面，并与布线图案电连接；以及第七端子，其被设置成在多个电路基板中最上部的电路基板的上表面露出，并与布线图案电连接，孔部具有：位于底面的第四端子；和与第四端子电连接且位于主体里面的第五端子，第一突起被配置于孔部的内侧，第一端子以及第二端子被配置于孔部的外侧，孔部中容纳有模块基板，在用盖夹住进行固定的期间，使第一端子和第二端子电连接，第一突起和作为第一检查端子的第七端子电连接，第四端子和作为第二检查端子的第六端子电连接。
模块基板具备：多个电路基板，其以上下方向叠层并分别具有布线图案；电子部件，其安装在多个电路基板中的至少一个电路基板上，并与布线图案电连接；第六端子，其设置在多个电路基板中最下部的电路基板的下表面，并与布线图案电连接；以及第七端子，其被设置成在多个电路基板中最上部的电路基板的上表面露出，并与布线图案电连接，第七端子是电子部件的检查用端子，并且兼作用于叠层第二模块基板的连接端子。
检查系统具有：插座；检查电子部件的检查装置；以及评价基板，其将插座的第三端子和第五端子与检查装置电连接，传输检查信号。
检查系统具有：插座；模块基板；检查电子部件的检查装置；以及评价电子部件的评价基板，将插座的第一突起与模块基板的第七端子电连接，将插座的第四端子与模块基板的第六端子电连接，将插座的第三端子和第五端子与检查装置电连接，评价基板传输检查信号。
附图说明
图1是表示实施方式1的模块基板的外观透视图。
图2A是用于说明模块基板的内部构造的图。
图2B是用于说明模块基板的内部构造的剖面图。
图3是示意地表示了在第1基板上形成的布线图案的图。
图4是用于说明插座的内部构造的剖面图。
图5A是表示插座的盖的概观上表面图。
图5B是表示插座的盖的概观里面图。
图6A是表示插座主体的概观上表面图。
图6B是表示插座主体的概观里面图。
图7是将本发明实施方式1的模块基板安装到外部基板上并使电视接收机产品化时的一部分分解安装图。
图8是在实施方式1的插座中容纳本发明实施方式1的模块基板、在评价基板上安装插座并与检查装置连接时的检查系统的一部分分解安装图。
图9是表示实施方式2的模块基板的外观透视图。
图10A是用于说明模块基板的内部构造的图。
图10B是用于说明模块基板的内部构造的剖面图。
图11是示意地表示了在与模块基板叠层了的模块基板上形成的布线图案的图。
图中：11-第1电路基板，12-第2电路基板，21-第1复合板(composite sheet)，41、42、241、242、243、244-检查用端子，43、343-焊球，102、233、234-模块基板，111、112、113、114、115、116-布线图案，410-第1检查部，411、412、421、422-通孔，420-第2检查部，500-布线基板，501-插座，502-盖，503、517-雄端子，504、506-管脚触点，505、507-布线，508-支撑板，509、520-保持板，510-主体，511、515-雌端子，512、514、516-焊球，513-接触端子，527-成型部，518-贯通孔，519-孔部。
具体实施方式
以下，参照附图对用于实施本发明的最佳实施方式进行说明。
(实施方式1)
以下，参照附图对本发明的实施方式1进行说明。
图1是表示实施方式1的模块基板的外观透视图。另外，在图1中，为了明确位置关系，而标注表示相互正交的X方向、Y方向及Z方向的箭头。X方向和Y方向在水平面内相互正交，Z方向相当于垂直方向。另外，在后述的图2A、图2B、图4、图5A、图5B、图6A、图6B中也同样标注表示X方向、Y方向及Z方向的箭头。
如图1所示，实施方式1的模块基板102具有顺次叠层着第1电路基板11(以下，简记为“第1基板11”)、第1复合板21、第2电路基板12(以下，简记为“第2基板12”)的构造。在第2基板12的上表面上形成有密封层即铸型部61。另外，第1基板11、第2基板12能分别是多层基板，也能分别是单层基板。另外，作为第1复合板21能采用包含环氧树脂的粘合板。例如，能采用预浸料(prepreg)。第1复合板21具有绝缘层的作用。
在沿着第2基板12上表面的Y方向两边的规定区域内设有第1检查部410以及第2检查部420。在第1检查部410和第2检查部420上分别矩阵状地配置有多个检查用端子41和多个检查用端子42。
检查用端子41、42如后所述经由布线图案与安装到第1基板11上的LSI等电子部件电连接。作为检查用端子41、42例如能采用焊接点(land)或通孔(via)。检查用端子41、42经由后述的插座501与检查装置603连接。
在第1基板11的下表面上形成有多个焊球43。各焊球43与安装在第1基板11上的电子部件电连接。
模块基板102通过采用焊球43进行焊接来安装到后述的外部基板201上。由此，外部基板201和安装到模块基板102上的电子部件电连接。模块基板102例如通过回流焊接法来安装到外部基板202上。
此外，详细内容在下面进行叙述，不过检查用端子41、42不限于与外部基板202连接，所以不需要利用回流焊接法来进行焊接。因此，检查用端子41、42只要具有能够接触到后述的插座501的管脚触点504、506的大小即可。在此情况下，能尽量减小各检查用端子41、42，并且能够尽量减小检查用端子41之间的间距及检查用端子42之间的间距。
因此，检查用端子41、42的大小能充分小于焊球43的大小。另外，检查用端子41之间的间距以及检查用端子42之间的间距能充分小于焊球43之间的间距。例如，焊球43的大小约为650μm，检查用端子41、42的大小约为100μm。例如，焊球43之间的间距为1mm，检查用端子41之间的间距约为150μm。
在此情况下，能防止第一电路基板11或第2电路基板12大型化，从而能够使模块基板102小型化。
作为模块基板102的实现形态考虑了LSI、IC、MCM或SIP等。
以下，对模块基板102的内部构造进行详细说明。
图2A是表示安装到模块基板102上的多个电子部件的XY平面上的位置关系的图。图2B是模块基板102的剖面图。
如图2B所示，在第1复合板21的中央部形成有上下贯通的空间部51。在空间部51内，将LSI(Large Scale Integrated Circuit)32、存储器33以及存储器34安装到第1基板11上。存储器33、34是作为LSI32的操作区域发挥功能的工作存储器。作为存储器33、34，例如能采用DDR(doubledata rate)存储器。此时，在LSI32与存储器33、34之间，能传输400MHz以上的高频信号。
另外，如图2B所示，在第2基板12中央部的规定区域形成有孔部53。如图1及图2B所示，为了密封空间部51内以及孔部53而形成密封层即铸型部61。由此，能保护LSI32以及存储器33、34免受外部的影响，能防止损伤和老化。铸型部61例如由树脂材料组成。
LSI32及存储器33、34例如经由厚度为数μm的粘接板(未图示)粘接在第1基板11上。另外，LSI32及存储器33、34例如通过导线接合方法或倒装片(flip chip)方法与第1基板11电连接。
通过采用导线接合方法或倒装片方法，能抑制LSI32、存储器33及存储器34在第1基板11上的高度。由此，能够减小第1复合板21的厚度，使模块基板102薄型化。
在图2A及图2B中，LSI32、存储器33及存储器34通过导线接合方法与第1基板11上的布线图案电连接。
另外，作为LSI32及存储器33、34，例如能采用以规定大小进行研磨及刻模了的裸芯片(bare die)、或CSP(Chip Size Package：芯片尺寸封装)。第1复合板21的厚度优选大于所述裸芯片或CSP的厚度，例如为50μm～800μm。
另外，虽然在图1中没有示出，但如图2B所示，在第1基板11的下表面和第2基板12的上表面以及下表面形成接地导体层701(以下，称为“ECL701”)。
在第1基板11的下表面中，在除了形成焊球43的区域以外的区域内形成ECL701。在第2基板12的上表面中，在除了形成检查用端子41、42的区域以及形成布线图案(未图示)的区域以外的区域内形成ECL701。在第2基板12的下表面中，在除了形成后述的通孔411、412、421、422的区域以外的区域内形成ECL701。另外，ECL701为了不与焊球43、检查用端子41、42、布线图案以及通孔411、412、421、422接触，而优选形成在尽可能宽的区域内。下面，对ECL701的效果进行叙述。
以下，参照图3，对LSI32及存储器33、34和检查用端子41、42之间的布线进行说明。
图3是示意地表示形成在第1基板11上的布线图案111～116的图。另外，在图2中逐个有代表地示出了各个布线图案111～116，不过在实际中布线图案111～116分别形成有多个。同样，在图2A和图2B中逐个有代表地示出了后述的各个通孔411、412、421、422，不过在实际中，通孔411、412、421、422分别形成有多个。
如图3所示，多个布线图案111的一端分别经由多个接合焊盘322(参照图2A)和多个导线321(参照图2A)与LSI32的多个端子电连接。多个布线图案111的另一端分别与多个布线图案112的中央部连接。
多个布线图案112的一端分别经由接合焊盘332(参照图2A)和导线331(参照图2A)与存储器33的多个端子电连接。多个布线图案112的另一端分别经由接合焊盘342(参照图2A)和导线341(参照图2A)与存储器34的多个端子电连接。
如图3所示，多个布线图案113的一端分别经由在模块基板102(参照图2B)的Y方向上的一边附近处形成的通孔411(参照图2B)与多个检查用端子41电连接。另外，多个布线图案113的另一端分别与多个布线图案112连接。这样，布线图案113是从布线图案112分支的短截线布线(stubwiring)。由此，将检查用端子41和布线图案111、112电连接。
另外，多个布线图案114的一端分别经由在模块基板102(参照图2B)的Y方向上的另一边附近处形成的通孔421(参照图2B)与多个检查用端子42电连接。另外，多个布线图案114的另一端侧分别与多个布线图案112连接。这样，布线图案114是从布线图案112分支的短截线布线。由此，将检查用端子42和布线图案111、112电连接。
多个布线图案115的一端分别经由接合焊盘322(参照图2A)和导线321(图2A)与LSI32的多个端子电连接。多个布线图案115的另一端分别经由接合焊盘332(参照图2A)和导线331(参照图2A)与存储器33的多个端子电连接。
另外，多个布线图案115分别经由在模块基板102(参照图2B)的Y方向上的一边附近处形成的通孔412(参照图2B)与多个检查用端子41电连接。由此，将检查用端子41和布线图案115电连接。
多个布线图案116的一端分别经由接合焊盘322(参照图2A)和导线321(参照图2A)与LSI32的多个端子电连接。多个布线图案116的另一端分别经由接合焊盘342(图2A)和导线341(图2A)与存储器34的多个端子电连接。
另外，多个布线图案116分别经由在模块基板102(参照图2B)的Y方向上的另一边附近形成的通孔422(参照图2B)与多个检查用端子42电连接。由此，将检查用端子42和布线图案116电连接。
通过所述结构，经由布线图案111、112从LSI32向存储器33、34传输地址信号及时钟信号。另外，经由布线图案115、116在LSI32和存储器33、34之间传输数据信号。
这里，布线图案111、112、115、116是在功能上除了连接LSI32和存储器33、34以外不再需要的布线。即，连接LSI32和存储器33、34的布线仅在传输各信号的布线图案111、112、115、116中有充分的作用。另外，布线图案111、112、115、116通过第1复合板21、第2基板12以及铸型部61与外部空气切断。即，LSI32、存储器33、34和布线图案111、112、115、116被密封在模块基板102内。
但是，为了检查从LSI32向存储器33、34传输的各个信号的波形和图案，需要将后述的检查装置603与密封在模块基板102内的布线图案111、112、115、116连接。另外，为了检查LSI32及存储器33、34的内部电路，需要将检查信号从模块基板102外部的检查装置603向LSI32以及存储器33、34输入，并对照从LSI32及存储器33、34输出的信号和期待值。
因此，在实施方式1中如图2和图3所说明的，将检查用端子41和布线图案111、112电连接。由此，能通过使检查装置603与检查用端子41连接，来检查从LSI32向存储器33传输的地址信号以及时钟信号的波形和图案。
另外，对检查用端子42和布线图案111、112进行电连接。由此，能通过使检查装置603与检查用端子42连接，来检查从LSI32向存储器34传输的地址信号以及时钟信号的波形和图案。
另外，对检查用端子41和布线图案115进行电连接。由此，能通过使检查装置603与检查用端子41连接，来检查在LSI32和存储器33之间传输的数据信号的波形及图案。
另外，对检查用端子42和布线图案116进行电连接。由此，能通过使检查装置603与检查用端子42连接，来检查在LSI32和存储器34之间传输的数据信号的波形及图案。
另外，在检查LSI32及存储器33、34的内部电路时，能通过连接检查用端子41、42和检查装置603，来对检查用端子41、42输入检查信号，并对照从检查用端子41、42输出的信号和期待值。
另外，在实施方式1中，由LSI32输出的共用的地址信号及时钟信号从布线图案111经过布线图案112以两个方向进行分支，并分别输入到存储器33、34。
在此情况下，例如在图3中，当从LSI32向存储器33、34分别传输6位的数据信号时，在各个存储器33、34中分别向共用地址信号所指定的存储区域存储6位的数据信号。因此，能针对存储器33、34采用共用的地址信号以及时钟信号来读写共计12位的数据信号。即，能将LSI32所处理的数据信号的位数扩展至2倍。由此，能够采用低成本的存储器来提高模块基板102的性能。
另外，在实施方式1中，与同一布线图案112连接的布线图案113和布线图案114形成为相等的长度。另外，布线图案111与布线图案112的中间位置连接。而且，通孔411和通孔421形成为相等的长度。因此，从该连接位置到检查用端子41的布线长度与从该连接位置到检查用端子42的布线长度相等。由此能防止在检查用端子41或检查用端子42上产生反射波，能防止在布线图案的信号中产生波形失真。
针对连结的1组布线图案111、112来说，原有的一个用于检查向各布线图案111、112传输的信号的检查用端子就足够了。但是，当从各布线图案111或各布线图案112中引出一个短截线布线、并将该短截线布线与检查用端子连接时，在检查用端子上产生反射波，在信号中产生波形失真。
因此，在实施方式1中，利用从各布线图案112分支的两个布线图案113、114，将两个检查用端子41、42与连结的1组布线图案111、112分别连接。另外，将从同一布线图案112分支的布线图案113的长度和布线图案114的长度设定为相等。而且，布线图案111与布线图案112的中间位置连接。由此，能防止在检查用端子41及检查用端子42上产生反射波。其结果，能够防止在地址信号及时钟信号中产生波形失真。
另外，布线图案113、114也能不从布线图案112上分支，而从布线图案111分支。
另外，与LSI32连接的存储器的数量不限于2个，也能并排连接3个以上的存储器，也能是1个。在连接3个以上的存储器的情况下，能进一步扩展由LSI32处理的数据信号的位数。
在图3的结构中，与LSI32连接的布线图案以两个方向进行分支，不过在存储器的数量为3个以上的情况下，能形成与LSI32连接的布线图案以和存储器相同数量的方向进行分支这样的布线图案。在此情况下，当分支了的布线图案上分别连接有检查用端子时，与所述情况相同，优选形成从分支点到各检查用端子的布线长相等的各布线图案。由此，能防止在各检查用端子上产生反射波。
另外，如上所述，在第1基板11的下表面和第2基板12的上表面及下表面中ECL701形成在尽可能宽的区域内。由此，能将LSI32、存储器33、34及与这些连接的布线图案111～116放置在ECL701之间。在此情况下，能利用ECL701来防止从LSI32、存储器33、34及布线图案111～116放射的高频噪音向模块基板102的外部泄露。
另外，如上所述，能尽量减小各检查用端子41、42的大小。在此情况下，能防止从检查用端子41、42向模块基板102的外部放射高频噪音。
其结果是，能够防止高频噪音从模块基板102放射。由此，能防止电子设备的误操作。
图4是用于说明实施方式1的插座501内部构造的剖面图。图5A是用于说明实施方式1的插座501的盖502的概观上表面图。图5B是用于说明实施方式1的插座501的盖502的概观里面图。图6A是用于说明实施方式1的插座501的主体510的概观上表面图。图6B是用于说明实施方式1的插座501的主体510的概观里面图。
如图4、图5A、图5B、图6A、图6B所示，实施方式1的插座501由盖502、主体510构成。模块基板102如图4所示被夹在盖502与主体510之间的孔部519内以进行固定。盖502和主体510通过夹具(未图示)来固定安装。
盖502由布线基板500、多个雄端子503、517、多个管脚触点504、506、多个布线505、507、保持板509、520、支撑板508来构成。此外，将雄端子503、517统称为第一端子。雄端子503、517是第一端子的一个例子。另外，将管脚触点504、506统称为第一突起。管脚触点504、506是第一突起的一个例子。
主体510由成型部527、多个雌端子511、515、多个接触端子513、多个贯通孔518、多个焊球512、514、516、孔部519来构成。另外，将雌端子511、515统称为第二端子。雌端子511、515是第二端子的一个例子。将接触端子513统称为第四端子。接触端子513是第四端子的一个例子。将贯通孔518统称为第三端子。贯通孔518是第三端子的一个例子。将焊球512、514、516统称为第五端子。焊球512、514、516是第五端子的一个例子。
主体510由作为绝缘材料的成型部527形成。绝缘材料例如能考虑玻璃环氧树脂等。多个接触端子513矩阵状地配置在主体510上表面侧的孔部519的底面。多个接触端子513被配置为与模块基板102的全部焊球43相对。由此，主体510的孔部519中容纳有模块基板102，在用盖502夹住进行固定的期间，模块基板102的全部焊球43和接触端子513分别电连接。从多个接触端子513的下侧向成型部527的里侧配置有多个贯通孔518。全部的贯通孔518都配置为与全部的接触端子513相对。主体510的孔部519中容纳有模块基板102，在用盖502夹住进行固定的期间，全部的贯通孔518和全部的接触端子513分别电连接。多个焊球514被配置在多个贯通孔518下侧的成型部527的里面。全部的焊球514被配置为与全部的多个贯通孔518相对。全部的焊球514分别与全部的贯通孔518电连接。多个焊球514矩阵状地配置在主体510的里面。此外，将焊球43统称为第六端子。焊球43是第六端子的一个例子。
因此，主体510的孔部519中容纳有模块基板102，在用盖502夹住进行固定的期间，使模块基板102的全部焊球43和全部焊球514分别电连接。另外，在结果上，模块基板102的焊球43、多个接触端子513和焊球514为相同的排列。
盖502有由作为绝缘材料的布线基板500形成。绝缘材料能考虑是玻璃环氧树脂等。另外，布线基板500具有导电性的布线层。布线层能考虑在绝缘材料的表面上由铜薄膜等形成。在图4中示出了布线基板500具有3层绝缘材料和3层布线层的例子。另外，布线层的数量不限于3层，1层、2层或4层以上都可以。
多个管脚触点504是矩阵状地配置在盖502里侧的突起。多个管脚触点504被配置为与模块基板102的全部检查用端子42相对。由此，主体510的孔部519中容纳有模块基板102，在用盖502夹住进行固定的期间，模块基板102的全部检查用端子42和全部管脚触点504分别电连接。保持板509由玻璃环氧树脂等绝缘材料形成。保持板509形成为包覆管脚触点504仅剩其尖端。即，保持板509被管脚触点504贯穿且至少包覆盖502的一部分。这样，能够防止在主体510的孔部519中容纳模块基板102并用盖502夹住的状态下进行固定或拆卸时产生的应力所导致的管脚触点504弯曲或折断这样的损害。另外，由于未包覆管脚触点504的尖端，所以能保持与检查用端子42的电连接。多个雄端子503是矩阵状地配置在盖502里侧的端子。多个雄端子503通过多个管脚触点504来配置在外侧。多个雄端子503与全部的管脚触点504对应，来进行准备。另外，利用布线505来电连接对应的全部雄端子503和全部管脚触点504。布线505采用布线基板500的某个布线层来形成。
在图5A和图5B中，代表性地示出了多个布线505中的3根，不过实际上，在全部雄端子503和全部管脚触点504之间能分别通过布线505来进行电连接。
多个雌端子511是矩阵状地配置在主体510上表面侧的端子。多个雌端子511被配置到成型部527的里侧。多个雌端子511被配置为与盖502的全部多个雄端子503相对。主体510的全部雌端子511和盖502的全部多个雄端子503被配置在主体510的孔部519的外侧。由此，主体510的孔部519中容纳模块基板102，在用盖502夹住进行固定的期间，将主体510的全部雌端子511和盖502的全部多个雄端子503分别电连接。多个焊球512是配置在多个雌端子511下侧的成型部527里面的端子。全部的焊球512被配置为与全部的多个雌端子511相对。全部的焊球512分别与全部的雌端子511电连接。
因此，主体510的孔部519中容纳模块基板102，在用盖502夹住进行固定的期间，模块基板102的全部检查用端子42和全部焊球512分别电连接。即，通过采用本发明的插座501，能将在模块基板102上表面所准备的检查用端子42的信号引出至模块基板102的里面。即，在检查系统中，能够将在模块基板102上表面所准备的检查用端子42的信号与焊球43的信号同样地进行使用。其结果是，焊球512被配置到焊球514的外侧。
这里，优选雄端子503的排列与对应的管脚触点504的排列相同。通过使排列相同，能缩短全部布线505的布线长度且近似相等。通过缩短布线长度、且使该长度相等，能减小各个检查用端子42的感应负载和电容负载且使其相等。其结果是，能尽量抑制检查用端子42的信号的波形失真并减小偏差，从而能够提高检查的精度。另外，优选雄端子503及雌端子511的直径或间距大于管脚触点504的直径。管脚触点504的直径或间距需要与检查用端子42的直径相一致，不过雄端子503及雌端子511不需要这样。从而，能通过使雄端子503及雌端子511尽可能大于直径或间距，来增加接触面积，这样能够提高盖502和主体510的连接强度。另外，优选管脚触点504的直径或间距充分小于接触端子513的直径或间距。这是为了能够使检查用端子41、42之间的间距及检查用端子41、42的直径充分小于焊球43之间的间距、焊球43的直径。这样，能通过充分减小管脚触点504的直径或间距，来减小所需的面积。
另外，优选采用支撑板508来调整各连接部的核对状态。调整支撑板508的厚度，以使主体510的孔部519中容纳模块基板102，在用盖502夹住进行固定的期间，全部焊球43和全部接触端子513和全部贯通孔518、以及全部检查用端子42和全部管脚触点504、以及全部雌端子511和全部多个雄端子503电连接。在图4中示出了支撑板508的厚度为增厚的例子，不过也能为变薄，以使布线基板500变薄。
因为多个雄端子517、多个管脚触点506、多个布线507、保持板520、多个雌端子515、多个焊球516、检查用端子43与多个雄端子503、多个管脚触点504、多个布线505、保持板509、多个雌端子511、多个焊球512、检查用端子42相同，所以省略说明。
图7是将本发明实施方式1的模块基板102安装到外部基板201、将外部基板201安装到接收机壳体204内时的电视接收机的一部分分解安装图。该图例示了安装实施方式1的模块基板102、并且配置例如液晶显示器或等离子显示器等显示器204D来实现电视接收机产品化的情况。另外，图7是里面图，在图7的里侧即表面安装有显示器204D。在此情况下，模块基板102是实现电视接收功能的模块。即，LSI32是具有输入电视信号并输出影像信号及声音信号的解码功能的系统LSI。此外，还能构成为将其他电视接收机例如机顶盒(set-top box)、便携型终端及PC中的模块基板102安装到电视接收机内。另外，不限于电视接收机，还能是其他数字家电产品。
在图7中，模块基板102被安装于外部基板201中，该外部基板201中安装有针对各国及各地区的调谐器202、用于连接每个市场的CA模块的插座205、以及输出数字声音信号或模拟声音信号和数字影像信号(包含声音及影像的内容信号)的显示器接口206。显示器接口206是用于将模块基板102所输出的影像信号以及声音信号连接到例如液晶显示器、等离子显示器、CRT显示器等连接的显示器上的接口。该显示器接口206能通过对应于显示器侧的连接规格而不同的电路来实现。另外，声音信号被输出至在显示器内或显示器外设置的扬声器(未图示)。在外部基板201上形成有与模块基板102的多个焊球43的配置对应的多个焊接点，外部基板201和模块基板102利用回流工序来物理连接且电连接。连接有模块基板102的外部基板201在由支撑台207所支撑的电视显像机204的壳体中与电源单元203和显示器驱动单元208一起被装入。另外，显示器接口206经由显示器驱动电路208与显示器204D连接。
在图7中，用于电视接收机的模块基板102被安装到由绝缘体基板构成的外部基板201的位置11A上，该外部基板201被安装到接收机壳体204的位置201A内。
通过准备具有与模块基板102的焊球43对应的焊接点的外部基板201，能与模块基板102连接后制成电视接收机。
检查用端子41和检查用端子42是模块基板102的检查用端子，该端子是电视接收功能所不需要的端子。在外部基板201上不准备与检查用端子41和检查用端子42对应的焊接点。即，外部基板201能使安装模块基板102所需要的面积减少检查用端子41和检查用端子42的部分。因此，能够使电视接收机小型化。
此外，检查用端子41和检查用端子42是打开(OPEN)状态。这样能够消除由于检查用端子41和检查用端子42与外部基板201连接所产生的多余感应负载及电容负载。即，能够抑制在LSI32和存储器33、34之间传输的地址信号、时钟信号及数据信号的波形失真，能高速地进行操作。因此，能够使电视接收机高性能化。
图8是实施方式1的检查系统的一部分分解安装图。在该检查系统中，将实施方式1的模块基板102容纳于实施方式1的插座501中，将插座501安装到评价基板601上。这样，评价基板601与检查基板602连接，检查基板602与检查装置603连接。另外，图8中的模块基板102、插座501、评价基板601、检查基板602是上表面图，检查装置603是外观透视图。
检查装置603是用于在制造模块基板102时筛选合格品及不合格品的装置，即所谓的半导体测试仪。在制造模块基板102的制造商于制造工场中的检查工序内具有该检查装置。例如，是LSI测试仪或存储器测试仪等。
检查装置603能通过与模块基板102的检查用端子41、42连接，来检查在模块基板102内部的LSI32和存储器33、34之间传输的数据信号的波形及图案。另外，当检查LSI32及存储器33、34的内部电路时，能从检查用端子41、42输入检查信号，并对照从检查用端子41、42输出的信号和期待值。
在评价基板601中形成有与插座501的多个焊球512、514、516的配置对应的多个焊接点，评价基板601和插座501利用回流工序物理连接且电连接。在评价基板601的位置1A上准备与焊球514的配置对应的焊接点，在评价基板601的位置1A的外侧且位置1B的内侧准备与焊球512、516的配置对应的焊接点。另外，评价基板601能安装有4个插座501。这是为了能够使4个模块基板102同时进行检查。插座501的安装数量仅是一个例子，不限于4个。
在图8中，用于电视接收机的模块基板102容纳于插座501内，该插座501被安装到由绝缘体基板构成的评价基板601的位置1B上，该评价基板601与检查基板602连接，且连接在检查装置603的位置1C上。评价基板601是印制基板，在绝缘体上具有铜等导电体的布线层，能有采用了布线层的布线。检查模块基板102所需的信号被布线成从和焊球512、514、516的配置对应的焊接点与安装到评价基板601里面的连接器(未图示)进行电连接。评价基板601、检查基板602和检查装置603经由这些连接器进行电连接。省略了关于连接器的说明是因为在实际的检查系统中评价基板601和检查基板602与检查装置603是一体的且能够通过连接器来进行拆卸。
通过设置由插座501、评价基板601、检查基板602、检查装置603构成的检查系统，能将检查装置603与模块基板102连接，并对模块基板102进行检查。
检查用端子41和检查用端子42是模块基板102的检查用端子，是检查模块基板102所需的端子。但是，在模块基板102里面的焊球43上没有准备检查用端子41和检查用端子42。在无需采用实施方式1的插座501就能够将模块基板102安装到评价基板601上时，将模块基板102安装到评价基板601的位置1A上。此时，因为检查用端子41和检查用端子42已打开(OPEN)，所以无法与检查装置603电连接。另一方面，当采用实施方式1的插座501、并将模块基板102容纳于插座501中时，检查用端子41和检查用端子42经由插座501的管脚触点504、506、布线505、507、雄端子503、517、雌端子511、515与插座501里面的焊球512、516电连接。从而，将插座501安装到评价基板601的位置1B上，并容纳模块基板102，由此不仅模块基板102的焊球43，检查用端子41、42也能够与检查装置603电连接。其结果是，能够使在模块基板102内部的LSI32和存储器33、34之间传输的数据信号的波形及图案的检查信号传输到检查装置603以进行检查。另外，当检查LSI32及存储器33、34的内部电路时，能由检查装置603传输检查信号，从检查用端子41、42输入检查信号，并对照检查用端子41、42所输出的信号和期待值。
在实施方式1的模块基板102中，在第2基板12上设置有检查用端子41、42。
因为实施方式1的电视接收机的外部基板201不需要设置与检查用端子41、42对应的焊接点，所以能够使安装模块基板102所需要的面积减少检查用端子41、42的面积部分。另外，不需要为了形成检查用端子而分别具有基板。因此，能够使模块基板102小型化。结果，能使电视接收机小型化。
而且，检查用端子41和检查用端子42不与外部基板201连接、且处于打开(OPEN)状态。从而能够消除由于与外部基板201连接而产生的附加的多余感应负载及电容负载。即，能够抑制在LSI32与存储器33、34之间传输的地址信号、时钟信号及数据信号的波形失真，并能够高速地进行操作。结果，能使电视接收机高性能化。
另外，在使用实施方式1的插座501的检查系统中，当将模块基板102容纳于插座501内时，能使模块基板102的检查用端子41和检查用端子42与检查装置603电连接。其结果，能够检查在模块基板102内部的LSI32和存储器33、34之间传输的数据信号的波形及图案。其结果是，能够确实地检测出模块基板102内的电子部件的不合格。另外，当检查LSI32及存储器33、34的内部电路时，能从检查用端子41、42输入检查信号，并对照检查用端子41、42所输出的信号和期待值。
如以上所述，与模块基板102的检查用端子41、42对应的焊接点需要设置在制造模块基板102的制造商于制造工场内生产的评价基板601中，不需要设置在使用模块基板102的产品的外部基板201中。由此，实施方式1的模块基板102在从制造商的制造工场出厂后，就能够减少基板所需的焊接点数量，所以能削减安装所需的面积。即，本实施方式的模块基板102通过使用具有本实施方式的插座501的检查系统，来取得与从制造商的制造工场出厂后就能够实现小型化的情况同等的效果。另外，因为既能够实现小型化又能够提供充分的检查，所以能取得以下并存的效果，即能降低成本、防止制造成本增加，和能够提高品质、确实地检查电子部件。
如上所述，多个雄端子503、517相当于第一端子，多个管脚触点504、506相当于第一突起，保持板509、520相当于保持板，多个雌端子511、515相当于第二端子，多个接触端子513相当于第四端子，多个焊球512、516相当于第三端子，多个焊球514相当于第五端子，多个焊球43相当于第六端子，孔部519相当于孔部，评价基板601相当于评价基板。但是，本发明不限于所述例子。
(实施方式2)
以下，参照附图对本发明的实施方式2进行说明。另外，对与实施方式1相同的构成要素标注相同的标记并省略详细说明。
图9是表示实施方式2的模块基板的外观透视图。另外，在图9中，为了使位置关系明确，而标注表示相互正交的X方向、Y方向及Z方向的箭头。X方向及Y方向在水平面内相互正交，Z方向相当于垂直方向。另外，在后述的图10A和图10B中也同样地标注表示X方向、Y方向及Z方向的箭头。
如图9所示，实施方式2的模块基板232具备顺次叠层有第1电路基板11、第1复合板21、第2电路基板12的构造。在第2基板12的上表面，形成有作为密封层的铸型部61。模块基板232具有实施方式1的LSI32。
在模块基板232中，在第2基板12上表面的4个边上，分别沿着模块基板232的4个边矩阵状地配置有多个检查用端子241、多个检查用端子242、多个检查用端子243以及多个检查用端子244。另外，将检查用端子241、242、243、244统称为第七端子。检查用端子241、242、243、244是第七端子的一个例子。
各检查用端子241、242、243、244如后所述，经由在第1基板11上安装的LSI等电子部件和布线图案来电连接。即，各检查用端子241、242、243、244与LSI32电连接。作为检查用端子241、242、243、244例如能使用焊接点。检查用端子241、242、243、244与实施方式1同样地经由插座501和检查装置603连接。在此情况下的插座501由与检查用端子241、242、243、244对应的多个管脚触点504、506、多个雄端子503、517、多个布线505、507、多个雌端子511、515和多个焊球512、514、516来构成。
另外，检查用端子241、242、243、244与第二模块基板即模块基板233连接。
在模块基板233中，与模块基板232同样地具备顺次叠层有第1电路基板11、第1复合板21、第2电路基板12的构造。在第1基板11的上表面具有实施方式1的存储器33、34。对于存储器33、34考虑利用回流工序来在第1基板12上表面的未图示的焊接点上进行焊接。
通过将模块基板232和模块基板233经由检查用端子241、242、243、244来连接，能实现模块基板101的功能。即，检查用端子241、242、243、244是模块基板232的检查用端子，并且兼作模块基板232和模块基板233的连接用端子。在模块基板233的底面上形成有多个焊球343。各焊球343与在模块基板233上安装的电子部件电连接。即，存储器33、34和焊球343电连接。模块基板233通过采用焊球343在检查用端子241、242、243、244上进行焊接来安装到模块基板232上。由此，模块基板233和在模块基板232上安装的电子部件进行电连接。即，将LSI32和存储器33、34电连接。
模块基板232、233的实现形态能考虑LSI、IC、MCM或SIP等。另外，连接模块基板232和模块基板233的实现形态能考虑POP(Packege OnPackage)等。
以下，对模块基板232的内部构造进行详细说明。
图10A是表示安装到模块基板232内的多个电子部件的XY平面上的位置关系的图，图10B是模块基板232的剖面图。
如图10B所示，在第1复合板21的中央部形成有上下贯通的空间部51。在空间部51内的第1基板11上安装有LSI32。
另外如图10B所示，在第2基板12中央部的规定区域上形成有孔部53。如图9、图10A及图10B所示，形成有作为密封层的铸型部61，以密封空间部51内及孔部53。
在图10A及图10B中，LSI32通过导线接合方法与第1基板11上的布线图案电连接。
以下，还参照图11对LSI32、存储器33、34及检查用端子241、242、243、244之间的布线进行说明。
图11是示意地表示从模块基板232的第1基板11经由检查用端子241、242、243、244、焊球343形成到模块基板233的第2基板的布线图案111～116的图。另外，在实施方式2中没有布线图案113、114。在图10A中，逐个有代表地示出了各个布线图案111～116，但在实际中分别形成有多个布线图案111～116。
如图11所示，多个布线图案111的一端分别经由多个接合焊盘322(参照图10A)及多个导线321(参照图10A)与LSI32的多个端子电连接。多个布线图案111的另一端分别与多个布线图案112的中央部连接。
多个布线图案112的一端分别经由检查端子242与存储器33的多个端子电连接。多个布线图案112的另一端分别经由检查端子241及检查用端子242与存储器34的多个端子电连接。
多个布线图案115的一端分别经由接合焊盘322(参照图10A)及导线321(参照图10A)与LSI32的多个端子电连接。多个布线图案115的另一端分别经由检查用端子243与存储器33的多个端子电连接。
多个布线图案116的一端分别经由接合焊盘322(参照图10A)及导线321(参照图10A)与LSI32的多个端子电连接。多个布线图案116的另一端分别经由检查用端子244与存储器34的多个端子电连接。
另外，虽然未图示，但存储器33、34的操作所需的电源信号也从模块基板232的第1基板11经由检查用端子241、242、243、244、焊球343与模块基板233的第2基板连接。
通过所述结构，将地址信号及时钟信号经由布线图案111、112、检查用端子241、242从LSI32向存储器33、34传输。另外，将数据信号经由布线图案115、116及检查用端子243、244在LSI32和存储器33、34之间传输。
这里，布线图案111、112、115、116是在功能上除了连接LSI32和存储器33、34以外不再需要的布线。即，连接LSI32和存储器33、34的布线仅在传输各信号的布线图案111、112、115、116中有充分的作用。另外，布线图案111、112、115、116不与焊球43连接。即，LSI32、存储器33、34以及布线图案111、112、115、116没有多余的布线，封闭在模块基板232和模块基板233内。
但是，在实施方式2的POP的情况下，考虑了分别检查模块基板232和模块基板233，在连接了模块基板232和模块基板233之后再进行检查。通过在连接前分别检查双方，能使合格品彼此间进行连接，所以能够降低连接后的完成品的不合格率。
但是，在模块基板232的分别检查中，为了检查从LSI32向存储器33、34传输的全部信号的波形及图案，需要在模块基板232的全部布线图案111、112、115、116上连接后述的检查装置603。为了检查从LSI32向存储器33、34传输的全部信号的波形及图案，需要能实现存储器33、34的功能的单元。但在此情况下，能在检查装置603中具有存储器33、34的功能，也能在评价基板601、检查基板602或插座501上具有存储器33、34的功能。即，能考虑在检查装置603中安装仿真存储器33、34的软件；和在检查装置603、评价基板601、检查基板602或插座501上安装存储器33、34的方法。这样，能连接这些存储器功能和模块基板232且从LSI32向存储器33、34传输信号，并且能够检查传输的各信号的波形及图案。
为了检查用于与模块基板232中的LSI32的存储器33、34连接的内部电路，需要从模块基板232外部的检查装置603向LSI32输入检查信号，并对照LSI32所输出的信号和期待值。
因此，在实施方式2中，如图10A、图10B及图11所说明的那样，检查用端子241、242和布线图案111、112电连接。由此，能通过在检查用端子241或242上连接检查装置603，来检查从LSI32向存储器33传输的地址信号和时钟信号的波形及图案。
另外，将检查用端子243和布线图案115电连接。由此，能通过在检查用端子243上连接检查装置603，来检查在LSI32和存储器33之间传输的数据信号的波形及图案。
另外，将检查用端子244和布线图案116电连接。由此，能通过在检查用端子244上连接检查装置603，来检查在LSI32和存储器34之间传输的数据信号的波形及图案。
另外，当检查用于与LSI32的存储器33、34连接的内部电路时，将检查用端子241、242、243、244和检查装置603连接。由此，能向检查用端子241、242、243、244输入检查信号，并对照从检查用端子241、242、243、244输出的信号和期待值。
在实施方式2的模块基板232中，在第2基板12上设置有检查用端子241、242、243、244。
实施方式2的电视接收机的外部基板201不需要设置与检查用端子241、242、243、244对应的焊接点，所以能够使连接有模块基板232及模块基板233的完成品的安装所需要的面积减少检查用端子241、242、243、244的面积部分。其结果，能够使电视接收机小型化。
此外，检查用端子241、242、243、244能兼作用于连接模块基板232及模块基板233的连接端子。由此，能消除附加的多余感应负载和电容负载，该多余的感应负载和电容负载是由与外部基板201连接、或向多余的检查端子及检查端子引出的布线所产生的。即，能够抑制在LSI32和存储器33、34之间传输的地址信号、时钟信号以及数据信号的波形失真，并能高速地进行操作。结果，能够使电视接收机高性能化。
另外，在使用实施方式2的插座501的检查系统中，当将模块基板232容纳至插座501中时，能防止在模块基板232的检查用端子241或检查用端子242上产生反射波。这样，能够防止在布线图案的信号中产生波形失真。
能将检查用端子241、242、243、244与检查装置603电连接。另外，还能在检查装置603中安装仿真存储器33、34的软件；或者在检查装置603、评价基板601、检查基板602或插座501上安装存储器33、34。其结果，能够检查在模块基板232内部的LSI32和存储器33、34之间传输的全部数据信号的波形及图案。另外，当检查LSI32的内部电路时，能从检查用端子241、242、243、244输入检查信号，并对照检查用端子241、242、243、244所输出的信号和期待值。其结果，由于能够检查在模块基板232内部的LSI32和存储器33、34之间传输的全部数据信号的波形及图案，并与期待值进行对照，所以能够提高模块基板232的品质。
如以上所述，与模块基板232的检查用端子241、242、243、244对应的焊接点需要设置在制造模块基板232的制造商于制造工场内生产的评价基板601中，不需要设置在采用完成品的产品的外部基板201中，该完成品连接着模块基板232和模块基板233。由此，模块基板232在从制造商的制造工场出厂后，由于能够减少基板所需的焊接点数量，所以能削减安装所需的面积。即，模块基板232通过使用具有实施方式2的插座501的检查系统，来取得与从制造商的制造工场出厂后就能够实现小型化的情况同等的效果。另外，因为既能够实现小型化又能够提供充分的检查，所以能取得以下并存的效果，即能够降低成本、防止制造成本增加，和能够提高品质、确实地检查电子部件。
产业上的可利用性
本发明的模块基板、插座以及使用这些的检查系统，具有与从制造商的制造工场检查出厂后就能够实现小型化的情况同样的效果。本发明的模块基板、插座以及使用这些的检查系统，作为安装有电子部件的模块基板、容纳模块基板的插座、检查电子部件的系统等是有用的。

Claims (6)

1.一种插座，其特征在于，
具备：盖，该盖的里面具有第一突起、和与所述第一突起电连接的第一端子；以及
主体，该主体的上表面具有第二端子、里面具有与所述第二端子电连接的第三端子，
所述盖由绝缘材料的布线基板形成，
所述第一端子和所述第二端子按照相对置的方式配置，
所述主体在上表面具有容纳模块基板的孔部，所述模块基板具备多个电路基板，其以上下方向叠层并分别具有布线图案；电子部件，其安装在多个电路基板中的至少一个电路基板上，并与布线图案电连接；第六端子，其设置在多个电路基板中最下部的电路基板的下表面，并与布线图案电连接；以及第七端子，其被设置成在多个电路基板中最上部的电路基板的上表面露出，并与布线图案电连接，
所述孔部具有：位于底面的第四端子；和与所述第四端子电连接且位于所述主体里面的第五端子，
所述第一突起被配置于所述孔部的内侧，
所述第一端子以及所述第二端子被配置于所述孔部的外侧，
所述孔部中容纳有所述模块基板，在用所述盖夹住进行固定的期间，使所述第一端子和所述第二端子电连接，
所述第一突起和作为第一检查端子的第七端子电连接，
所述第四端子和作为第二检查端子的第六端子电连接。
2.根据权利要求1所述的插座，其特征在于，
所述第一突起的直径小于所述第四端子的直径，或者所述第一突起间的间距小于所述第四端子间的间距。
3.根据权利要求1所述的插座，其特征在于，
所述第一端子的直径大于所述第一突起的直径。
4.根据权利要求1所述的插座，其特征在于，
具有保持板，该保持板形成为被所述第一突起贯穿且至少覆盖所述盖的一部分。
5.一种检查系统，其特征在于，具有：
权利要求1至4中任意一项所述的插座；
检查所述电子部件的检查装置；以及
评价基板，其将所述插座的所述第三端子和所述第五端子与所述检查装置电连接，传输检查信号。
6.一种检查系统，其特征在于，
具备：权利要求1至4中任意一项所述的插座；
所述模块基板；
检查所述电子部件的检查装置；以及
评价所述电子部件的评价基板，
所述插座的第一突起与所述模块基板的所述第七端子电连接，
所述插座的所述第四端子与所述模块基板的所述第六端子电连接，
所述插座的所述第三端子和所述第五端子与所述检查装置电连接，
所述评价基板传输检查信号。
CN2007800347814A 2006-09-19 2007-09-18 插座、模块基板及使用其的检查系统 Expired - Fee Related CN101517845B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006252061 2006-09-19
JP252061/2006 2006-09-19
PCT/JP2007/068037 WO2008035650A1 (fr) 2006-09-19 2007-09-18 Douille, carte de module et système d'inspection utilisant la carte de module

Publications (2)

Publication Number Publication Date
CN101517845A CN101517845A (zh) 2009-08-26
CN101517845B true CN101517845B (zh) 2012-10-17

Family

ID=39200476

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800347814A Expired - Fee Related CN101517845B (zh) 2006-09-19 2007-09-18 插座、模块基板及使用其的检查系统

Country Status (5)

Country Link
US (1) US7956632B2 (zh)
EP (1) EP2071680A4 (zh)
JP (1) JP4947054B2 (zh)
CN (1) CN101517845B (zh)
WO (1) WO2008035650A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2256868A1 (de) * 2009-05-27 2010-12-01 Siemens Aktiengesellschaft Automatisierungsgerät mit einem Terminalmodul
US8441275B1 (en) * 2010-01-14 2013-05-14 Tapt Interconnect, LLC Electronic device test fixture
JP5870493B2 (ja) 2011-02-24 2016-03-01 セイコーエプソン株式会社 半導体装置、センサーおよび電子デバイス
EP2535926A3 (en) * 2011-06-17 2015-08-05 BIOTRONIK SE & Co. KG Semiconductor package
US8466705B1 (en) 2012-09-27 2013-06-18 Exatron, Inc. System and method for analyzing electronic devices having a cab for holding electronic devices
US9733304B2 (en) * 2014-09-24 2017-08-15 Micron Technology, Inc. Semiconductor device test apparatuses
JP7281250B2 (ja) * 2018-05-11 2023-05-25 株式会社アドバンテスト 試験用キャリア
CN109738734A (zh) * 2018-12-28 2019-05-10 南通同洲电子有限责任公司 一种多功能机顶盒自动测试工装治具
TWI821525B (zh) * 2020-02-17 2023-11-11 日商山一電機股份有限公司 檢查用插槽

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01173637A (ja) 1987-12-26 1989-07-10 Mitsubishi Electric Corp Ｉｃパツケージ用ソケツト
JPH06232233A (ja) * 1992-12-23 1994-08-19 Honeywell Inc 裸ダイの試験装置
JP2752038B2 (ja) 1994-07-19 1998-05-18 ケル株式会社 Ｂｇａ−ｐｇａ変換装置
JPH08213128A (ja) * 1995-02-08 1996-08-20 Texas Instr Japan Ltd ソケット
US6181149B1 (en) * 1996-09-26 2001-01-30 Delaware Capital Formation, Inc. Grid array package test contactor
JP3119247B2 (ja) 1998-08-20 2000-12-18 日本電気株式会社 Ｉｃパッケージ
US6819127B1 (en) * 1999-02-19 2004-11-16 Micron Technology, Inc. Method for testing semiconductor components using interposer
JP2000357571A (ja) * 1999-06-14 2000-12-26 Tokyo Eletec Kk Ｉｃソケット
JP2001264383A (ja) 2000-03-21 2001-09-26 Nec Corp Ｉｃ測定用ソケット
JP4845304B2 (ja) * 2000-10-25 2011-12-28 株式会社センサータ・テクノロジーズジャパン ソケット及びこれを備えた電子部品装着装置
DE102004007696B4 (de) * 2004-02-16 2009-01-02 Infineon Technologies Ag Testvorrichtung zum Prüfen eines Halbleiterbauteils mit Kontaktflächen auf seiner Oberseite und seiner Unterseite und Verfahren zum Prüfen des Halbleiterbauteils
US7042240B2 (en) * 2004-02-27 2006-05-09 Wells-Cti, Llc Burn-in testing apparatus and method
US7064567B2 (en) * 2004-08-12 2006-06-20 Agilent Technologies, Inc. Interposer probe and method for testing
JP2006292727A (ja) * 2005-03-18 2006-10-26 Alps Electric Co Ltd 半導体搬送トレイ、これを用いたバーンインボード、バーンイン試験用の検査装置及びバーンイン試験方法並びに半導体の製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2000-68440A 2000.03.03
JP特开2001-264383A 2001.09.26

Also Published As

Publication number Publication date
US7956632B2 (en) 2011-06-07
EP2071680A1 (en) 2009-06-17
JP4947054B2 (ja) 2012-06-06
WO2008035650A1 (fr) 2008-03-27
EP2071680A4 (en) 2012-11-07
US20100097085A1 (en) 2010-04-22
JPWO2008035650A1 (ja) 2010-01-28
CN101517845A (zh) 2009-08-26

Similar Documents

Publication Publication Date Title
CN101517845B (zh) 插座、模块基板及使用其的检查系统
US8981537B2 (en) Reversible top/bottom MEMS package
US7473585B2 (en) Technique for manufacturing an overmolded electronic assembly
US6707684B1 (en) Method and apparatus for direct connection between two integrated circuits via a connector
US7732907B2 (en) Integrated circuit package system with edge connection system
KR100724916B1 (ko) 전자회로 패키지
US20070052077A1 (en) Low height vertical sensor packaging
CN101142678B (zh) 模块板
US10020249B2 (en) Electronic device package using a substrate side coaxial interface
US8461693B2 (en) Substrate arrangement
KR20000016695A (ko) 스택형 반도체 디바이스 패키지
WO2022179295A1 (zh) 封装模组、封装模组的制作方法及电子设备
US7112886B2 (en) Packaging structure with a plurality of drill holes formed directly below an underfill layer
GB2385984A (en) Semiconductor package assembly and method for electrically isolating modules
CN112997305A (zh) 芯片封装结构、电子设备
CN115036296A (zh) 天线设备、电子装置及其形成方法
KR20080081408A (ko) 광검출용 반도체 패키지 및 그 제조 방법
CN103730446B (zh) 基于刚柔结合印刷电路板三维封装结构的互连结构和制作方法
KR100199286B1 (ko) 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지
CN217444379U (zh) 半导体器件的封装结构和电子设备
EP4191309A1 (en) Optoelectronic apparatus and optoelectronic integration method
KR200311472Y1 (ko) 반도체 패키지 테스트용 기판 커넥터
CN219812418U (zh) 电子装置
CN112447690B (zh) 天线置顶的半导体封装结构
US20240170301A1 (en) Packaging structure, packaging substrate, and manufacturing method of the packaging structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121017

Termination date: 20210918