WO2008035650A1 - Douille, carte de module et système d'inspection utilisant la carte de module - Google Patents

Douille, carte de module et système d'inspection utilisant la carte de module Download PDF

Info

Publication number
WO2008035650A1
WO2008035650A1 PCT/JP2007/068037 JP2007068037W WO2008035650A1 WO 2008035650 A1 WO2008035650 A1 WO 2008035650A1 JP 2007068037 W JP2007068037 W JP 2007068037W WO 2008035650 A1 WO2008035650 A1 WO 2008035650A1
Authority
WO
WIPO (PCT)
Prior art keywords
terminal
inspection
terminals
socket
substrate
Prior art date
Application number
PCT/JP2007/068037
Other languages
English (en)
French (fr)
Inventor
Masahiro Takatori
Original Assignee
Panasonic Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corporation filed Critical Panasonic Corporation
Priority to CN2007800347814A priority Critical patent/CN101517845B/zh
Priority to US12/440,937 priority patent/US7956632B2/en
Priority to JP2008535343A priority patent/JP4947054B2/ja
Priority to EP07828238A priority patent/EP2071680A4/en
Publication of WO2008035650A1 publication Critical patent/WO2008035650A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/22—Contacts for co-operating by abutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R2201/00—Connectors or connections adapted for particular applications
    • H01R2201/20—Connectors or connections adapted for particular applications for testing or measuring purposes

Definitions

  • the present invention relates to a module board on which electronic parts such as LSI (Large Scale Integrated Circuit) or IC (Integrated Circuit) are mounted, a socket for storing the module board, and a system for inspecting electronic parts.
  • LSI Large Scale Integrated Circuit
  • IC Integrated Circuit
  • High-speed digital signal processing can be realized by improving the clock frequency of the system LSI, expanding the data bus width, and using high-speed memory such as DDR (double data rate) memory.
  • MCM Multi Chip Module
  • SIP System In Package
  • POP Package On Package
  • a lower lead terminal is provided in the first layer of a lead substrate having a two-layer structure, and an upper lead terminal serving as a test terminal is provided in the second layer.
  • the upper lead terminal provided in the second layer of the lead board is not connected to the circuit board.
  • the number of terminals provided in the area to which the circuit board is connected is reduced. As a result, it is possible that the IC package can be miniaturized.
  • the inspection is generally performed after the assembly of the package is completed.
  • the package must be removably connected to the inspection device.
  • the socket of Patent Document 2 has a pin contact facing the solder ball at the bottom of the BGA package and a socket contact facing the pin contact in the socket body.
  • test terminal is formed on the second-layer lead substrate, the length of the wire connecting the test terminal and the IC chip is increased. In this case, it becomes difficult to perform impedance matching between the test terminal and the IC chip. As a result, when the IC chip is inspected, a reflected wave is generated at the end of the test terminal or wire, resulting in waveform distortion in the inspection signal. As a result, it is difficult to accurately inspect the IC chip.
  • Patent Document 1 Japanese Patent Laid-Open No. 2000-68440
  • Patent Document 2 JP-A-8-31532
  • the present invention provides a small module board and socket, a module board, and an inspection system that can reliably inspect electronic components and prevent an increase in manufacturing cost. [0012] According to the present invention, when the test terminal is provided on the upper surface of the module substrate, the test terminal and the inspection device can be electrically connected.
  • the socket includes a lid having a first protrusion on the back surface and a first terminal electrically connected to the first protrusion on the back surface, a second terminal on the top surface, and a second terminal on the back surface.
  • the module board is mounted on at least one circuit board among the plurality of circuit boards stacked in the vertical direction and each having a wiring pattern, and is electrically connected to the wiring pattern.
  • An electronic component a sixth terminal provided on the lower surface of the lowermost circuit board among the plurality of circuit boards and electrically connected to the wiring pattern, and an upper surface of the uppermost circuit board among the plurality of circuit boards
  • a seventh terminal that is electrically connected to the spring pattern, the seventh terminal is an electronic component inspection terminal, and the second module board Also serves as a connection terminal for stacking.
  • the inspection system includes a socket, an inspection device that inspects an electronic component, and an evaluation board that propagates an inspection signal by electrically connecting the third terminal and the fifth terminal of the socket to the inspection device. Prepare.
  • the inspection system includes a socket, a module substrate, an inspection device for inspecting the electronic component, and an evaluation substrate for evaluating the electronic component.
  • the first protrusion of the socket is electrically connected to the seventh terminal of the module substrate.
  • the socket, the fourth terminal of the socket is electrically connected to the sixth terminal of the module board, the third terminal and the fifth terminal of the socket are electrically connected to the inspection device, and the evaluation board Is an inspection system that propagates inspection signals.
  • FIG. 1 is an external perspective view showing a module substrate according to Embodiment 1.
  • FIG. 2A is a diagram for explaining the internal structure of the module substrate.
  • FIG. 2B is a cross-sectional view for explaining the internal structure of the module substrate.
  • FIG. 3 is a diagram schematically showing a wiring pattern formed on the first substrate.
  • FIG. 4 is a sectional view for explaining the internal structure of the socket.
  • FIG. 5A is a schematic top view showing a socket cover.
  • FIG. 5B is a schematic rear view showing the socket cover.
  • FIG. 6A is a schematic top view showing the socket body.
  • FIG. 6B is a schematic rear view showing the socket body.
  • FIG. 7 is a partially exploded mounting view in the case where the module substrate according to Embodiment 1 of the present invention is mounted on an external substrate to commercialize a television receiver.
  • FIG. 8 shows a part of the inspection system in which the module board according to the first embodiment of the present invention is stored in the socket according to the first embodiment, the socket is mounted on the evaluation board, and is connected to the inspection apparatus.
  • FIG. 9 is an external perspective view showing the module substrate according to the second embodiment.
  • FIG. 10A is a view for explaining the internal structure of the module substrate.
  • FIG. 10B is a cross-sectional view for explaining the internal structure of the module substrate.
  • FIG. 11 is a diagram schematically showing a wiring pattern formed on a module substrate laminated with a module substrate.
  • Embodiment 1 of the present invention will be described below with reference to the drawings.
  • FIG. 1 is an external perspective view showing a module substrate according to the first embodiment.
  • arrows indicating the X, Y, and Z directions orthogonal to each other are attached to clarify the positional relationship.
  • the X and Y directions are perpendicular to each other in the horizontal plane, and the Z direction corresponds to the vertical direction.
  • the module substrate 102 according to Embodiment 1 includes a first circuit board 11
  • first substrate 11 a first composite sheet 21, and a second circuit board 12 (hereinafter abbreviated as “second substrate 12”) are laminated in order.
  • second substrate 12 On the upper surface of the second substrate 12, a mold part 61 that is a sealing layer is formed.
  • first substrate 11 and the second substrate 12 may be a multilayer substrate or a single layer substrate.
  • an adhesive sheet containing an epoxy resin can be used.
  • a pre-reader can be used as the first composite sheet 21 serves as an insulating layer.
  • a first inspection unit 410 and a second inspection unit 420 are provided in a predetermined region along two sides in the Y direction on the upper surface of the second substrate 12.
  • a plurality of inspection terminals 41 and a plurality of inspection terminals 42 are respectively arranged in a matrix.
  • the inspection terminals 41 and 42 are electrically connected to an electronic component such as an LSI mounted on the first substrate 11 via a wiring pattern.
  • an inspection terminals 41 and 42 for example, lands or vias can be used.
  • An inspection device 603 is connected to the inspection terminals 41 and 42 via a socket 501 described later.
  • a plurality of solder balls 43 are formed on the lower surface of the first substrate 11. Each solder ball 43 is electrically connected to an electronic component mounted on the first substrate 11.
  • the module substrate 102 is mounted on an external substrate 201 (to be described later) by soldering using the solder balls 43. Thereby, the external substrate 201 and the electronic component mounted on the module substrate 102 are electrically connected.
  • the module substrate 102 is mounted on the external substrate 202 by, for example, a reflow soldering method.
  • the inspection terminals 41 and 42 only need to have a size that allows contact with pin contacts 504 and 506 of a socket 501 described later. In this case, the inspection terminals 41 and 42 can be made sufficiently small, and the pitch between the inspection terminals 41 and the pitch between the inspection terminals 42 can be sufficiently reduced by / J.
  • the force S can be reduced by making the size of the inspection terminals 41 and 42 sufficiently smaller than the size of the solder balls 43.
  • the pitch between the inspection terminals 41 and the pitch between the inspection terminals 42 can be made sufficiently smaller than the pitch between the solder balls 43.
  • the size of the solder ball 43 is about 650
  • the size of the inspection terminals 41 and 42 is about 100 m.
  • the pitch between the solder balls 43 is lmm
  • the inspection terminals The pitch between 41 is 150 m.
  • the first circuit board 11 or the second circuit board 12 can be prevented from increasing in size, and the module substrate 102 can be reduced in size.
  • module substrate 102 As an implementation form of the module substrate 102, LSI, IC, MCM, SIP, or the like can be considered.
  • FIG. 2A is a diagram showing a positional relationship on the XY plane of a plurality of electronic components mounted on the module substrate 102.
  • FIG. 2B is a cross-sectional view of the module substrate 102.
  • a space 51 that penetrates vertically is formed at the center of the first composite sheet 21.
  • An LSI (Large Scale Integrated Circuit) 32, a memory 33, and a memory 34 force S are mounted on the first substrate 11 in the space 51.
  • the memories 33 and 34 are work memories that function as work areas for the LSI 32.
  • a DDR (double data rate) memory can be used as the memories 33 and 34. In this case, a high frequency signal of 400 MHz or more can be transferred between the LSI 32 and the memories 33 and 34.
  • a hole 53 is formed in a predetermined region at the center of the second substrate 12.
  • a mold part 61 that is a sealing layer is formed so as to seal the inside of the space part 51 and the hole part 53.
  • the mold part 61 is made of, for example, a resin material.
  • the LSI 32 and the memories 33 and 34 are connected to each other via an adhesive sheet (not shown) having a thickness of several meters, for example.
  • the LSI 32 and the memories 33 and 34 are electrically connected to the first substrate 11 by, for example, a wire bonding method or a flip chip method.
  • the height of the 33 and the memory 34 on the first substrate 11 can be kept low. Thereby, the thickness of the first composite sheet 21 can be reduced, and the module substrate 102 can be thinned.
  • the LSI 32, the memory 33, and the memory 34 are electrically connected to the wiring pattern on the first substrate 11 by the wire bonding method.
  • a bare die polished to a predetermined size and diced, or a CSP (Chip Size Package) can be used as the LSI 32 and the memories 33, 34.
  • the thickness of the first composite sheet 21 is preferably larger than the thickness of the bare die or CSP, and is, for example, 50 ⁇ m to 800 ⁇ m.
  • a ground conductor layer 701 (hereinafter referred to as “ECL701” is formed on the lower surface of the first substrate 11 and the upper and lower surfaces of the second substrate 12. ”) Is formed.
  • an ECL 701 is formed in a region excluding the region where the solder balls 43 are formed.
  • an ECL 701 is formed in a region excluding a region where inspection terminals 41 and 42 are formed and a region where a wiring pattern (not shown) is formed.
  • an ECL 701 is formed in a region excluding a region where vias 411, 412, 421, and 422, which will be described later, are formed.
  • the ECL 701 is preferably formed in as wide an area as possible so as not to contact the solder balls 43, the inspection terminals 41 and 42, the wiring patterns and the vias 411, 412, 421 and 422.
  • FIG. 3 is a diagram schematically showing the wiring pattern 11;! -116 formed on the first substrate 11.
  • each of the wiring patterns 111 to 116 is shown as a representative one! /, But actually, a plurality of wiring patterns 111 to 116 are formed! /, Respectively.
  • each of vias 411, 412, 421, and 422, which will be described later, is representatively shown. However, in reality, a plurality of vias 411, 412, 421, and 422 are formed. Has been.
  • each of the plurality of wiring patterns 111 is connected to a plurality of terminals of the LSI 32 via a plurality of bonding pads 322 (see FIG. 2A) and a plurality of wires 321 (see FIG. 2A). Are electrically connected to each other.
  • the other ends of the plurality of wiring patterns 111 are connected to the central portions of the plurality of wiring patterns 112, respectively.
  • each of the plurality of wiring patterns 112 is bonded to a bonding pad 332 (see FIG. 2A) and a wire. Are electrically connected to a plurality of terminals of the memory 33 via the channel 331 (see FIG. 2A).
  • the other ends of the plurality of wiring patterns 112 are electrically connected to a plurality of terminals of the memory 34 through bonding pads 342 (see FIG. 2A) and wires 341 (see FIG. 2A), respectively.
  • one end of the plurality of wiring patterns 113 is connected to the plurality of vias 411 (see FIG. 2B) formed near one side of the module substrate 102 (see FIG. 2B) in the Y direction. Each is electrically connected to the inspection terminal 41. Further, the other ends of the plurality of wiring patterns 113 are respectively connected to the plurality of wiring patterns 112. Thus, the wiring pattern 113 is a stub wiring that branches from the wiring pattern 112. Thereby, the inspection terminal 41 and the wiring patterns 111 and 112 are electrically connected.
  • each of the plurality of wiring patterns 114 is connected to a plurality of inspection terminals via a via 421 (see FIG. 2B) formed near the other side in the Y direction of the module substrate 102 (see FIG. 2B). Each is electrically connected to 42. Further, the other end sides of the plurality of wiring patterns 114 are respectively connected to the plurality of wiring patterns 112. Thus, the wiring pattern 114 is a stub wiring that branches from the wiring pattern 112. As a result, the inspection terminal 42 and the wiring patterns 111 and 112 are electrically connected.
  • One ends of the plurality of wiring patterns 115 are electrically connected to a plurality of terminals of the LSI 32 via bonding pads 322 (see FIG. 2A) and wires 321 (FIG. 2A), respectively.
  • the other ends of the plurality of wiring patterns 115 are electrically connected to a plurality of terminals of the memory 33 via bonding pads 332 (see FIG. 2A) and wires 331 (see FIG. 2A), respectively.
  • the plurality of wiring patterns 115 are connected to the plurality of inspection terminals 41 via vias 412 (see FIG. 2B) formed near one side in the Y direction of the module substrate 102 (see FIG. 2B). Each is electrically connected. As a result, the inspection terminal 41 and the wiring pattern 115 are electrically connected.
  • One ends of the plurality of wiring patterns 116 are electrically connected to a plurality of terminals of the LSI 32 via bonding pads 322 (see Fig. 2A) and wires 321 (see Fig. 2A), respectively.
  • the other end of each wiring pattern 116 is bonded to bonding pad 342 (Fig. 341 (Fig. 2A), each of which is electrically connected to multiple terminals of memory 34
  • the plurality of wiring patterns 116 are connected to the plurality of inspection terminals 42 via vias 422 (see FIG. 2B) formed near the other side in the Y direction of the module substrate 102 (see FIG. 2B). Each is electrically connected. Thereby, the inspection terminal 42 and the wiring pattern 116 are electrically connected.
  • the address signal and the clock signal are transferred to the LSI 32 force and the memories 33 and 34 via the wiring patterns 111 and 112. Further, the data signal force is transferred between the LSI 32 and the memories 33 and 34 via the wiring patterns 115 and 116.
  • the self-spring patterns 111, 112, 115, 116 are functionally necessary wirings except for connecting the LSI 32 and the memories 33, 34.
  • the wiring pattern 111, 112, 115, 116 for transferring each signal is functionally sufficient for the wiring connecting the LSI 32 and the memories 33, 34.
  • the wiring patterns 111, 112, 115, 116 are shielded from the outside air by the first composite sheet 21, the second substrate 12 and the mold part 61. That is, the LSI 32, the memories 33 and 34, and the self-line patterns 111, 112, 115, and 116 are sealed in the module substrate 102.
  • the wiring patterns 111, 112, 115, and 116 sealed in the module substrate 102 are used. It is necessary to connect an inspection apparatus 603 described later. Further, in order to inspect the internal circuits of the LSI 32 and the memories 33 and 34, the inspection device 603 outside the module substrate 102 is manually input to the LSI 32 and the memories 33 and 34. It is necessary to check the output signal against the expected value.
  • the inspection terminal 41 and the wiring patterns 111 and 112 are electrically connected.
  • the inspection device 603 by connecting the inspection device 603 to the inspection terminal 41, the waveform and pattern of the address signal and the clock signal transferred from the LSI 32 to the memory 33 can be inspected.
  • the inspection terminal 42 and the wiring patterns 111 and 112 are electrically connected.
  • the inspection device 603 is connected to the inspection terminal 42 to transfer the LSI 32 to the memory 34.
  • the waveform and pattern of the transferred address signal and clock signal can be inspected.
  • the inspection terminal 41 and the wiring pattern 115 are electrically connected. Accordingly, by connecting the inspection device 603 to the inspection terminal 41, the waveform and pattern of the data signal transferred between the LSI 32 and the memory 33 can be inspected.
  • the inspection terminal 42 and the wiring pattern 116 are electrically connected. Accordingly, by connecting the inspection device 603 to the inspection terminal 42, the waveform and pattern of the data signal transferred between the LSI 32 and the memory 34 can be inspected.
  • an inspection signal is input to the inspection terminals 41 and 42 by connecting the inspection terminals 4 1 and 42 to the inspection device 603.
  • the signals output from the inspection terminals 41 and 42 can be collated with the expected value.
  • the common address signal and clock signal output from LSI 32 are branched in two directions by wiring pattern 111 from wiring pattern 112 and input to memories 33 and 34, respectively.
  • the wiring pattern 113 and the wiring pattern 114 connected to the same wiring pattern 112 are formed to have the same length.
  • the wiring pattern 111 is connected to a position that bisects the wiring pattern 112.
  • the via 411 and the via 421 are formed to have the same length. Therefore, the wiring length from the connection position to the inspection terminal 41 is equal to the wiring length from the connection position to the inspection terminal 42. As a result, it is possible to prevent a reflected wave from being generated at the inspection terminal 41 or the inspection terminal 42, and it is possible to prevent waveform distortion from occurring in the signal of the wiring pattern.
  • One inspection terminal for inspecting a signal transferred to each wiring pattern 111, 112 is originally sufficient for one set of wiring patterns 111, 112 to be connected. However, when one stub wiring is drawn from each wiring pattern 111 or each wiring pattern 112 and the stub wiring is connected to the inspection terminal, a reflected wave is generated at the inspection terminal, resulting in waveform distortion in the signal. .
  • two inspection terminals 41, 42 are provided for each pair of wiring patterns 111, 112 connected by two wiring patterns 113, 114 branched from each wiring pattern 112. It is connected. Further, the length of the wiring pattern 113 branched from the same wiring pattern 112 and the length of the wiring pattern 114 are set to be equal. Further, the wiring pattern 111 is connected to a position that bisects the wiring pattern 112. Thus, it is possible to prevent a reflected wave from being generated at the inspection terminal 41 and the inspection terminal 42. As a result, the force S can prevent waveform distortion from occurring in the address signal and the clock signal.
  • wiring patterns 113 and 114 are not branched from the wiring pattern 112 and are not
  • the number of memories connected to the LSI 32 is not limited to two, but three or more memories may be connected in parallel or one. In the case of 3 or more, it is possible to further expand the number of bits of the data signal processed by LSI32.
  • ECL 701 is formed in as wide a region as possible on the lower surface of first substrate 11 and the upper and lower surfaces of second substrate 12.
  • the LSI 32, the memory 33, 34, and the wiring patterns 111 to 116 connected thereto can be accommodated between the ECLs 701.
  • the ECL 701 can prevent high frequency noise radiated from the outside of the module substrate 102 from leaking out.
  • each of the inspection terminals 41, 42 can be made sufficiently small. In this case, the high-frequency noise force S is prevented from being radiated from the inspection terminals 41 and 42 to the outside of the module substrate 102.
  • FIG. 4 is a cross-sectional view for explaining the internal structure of socket 501 according to Embodiment 1.
  • FIG. 5A is a top view for explaining an overview of the lid 502 of the socket 501 according to Embodiment 1.
  • FIG. 5B is a back view for explaining an overview of the lid 502 of the socket 501 according to the first embodiment.
  • FIG. 6A is a top view for explaining an overview of main body 510 of socket 501 according to Embodiment 1.
  • FIG. FIG. 6B is a back view for explaining an overview of main body 510 of socket 501 according to Embodiment 1.
  • the socket 501 includes a lid 502 and a main body 510 force.
  • the module board 102 is fixed by being sandwiched between a hole 519 between the lid 502 and the main body 510.
  • the lid 502 and the main body 510 are fixed and stored by a clamp (not shown).
  • the lid 502 includes a wiring board 500, a plurality of male terminals 503, 517, a plurality of pin contact 504, 506, a plurality of self-springs 505, 507, a holding plate 509, 520, a support plate 508, It is composed of
  • the male terminals 503 and 517 are collectively referred to as the first terminal.
  • the male terminals 503 and 517 are examples of the first terminal.
  • the pin contactants 504 and 506 are collectively referred to as a first protrusion. Pin contactants 504 and 506 are examples of the first protrusions.
  • the main body 510 is composed of a molded part 527, a plurality of female terminals 511, 515, a plurality of contact terminals 513, a plurality of snorkel wheels 518, a plurality of solder bow holes 512, 514, 516, and a wrinkle force.
  • the female terminals 511 and 515 are collectively referred to as a second terminal.
  • Female terminals 511 and 515 are examples of second terminals.
  • the contact terminal 513 is collectively referred to as a fourth terminal.
  • the contact terminal 513 is an example of a fourth terminal.
  • the through hole 518 is generically called a third terminal. Through hole 518 is an example of a third terminal.
  • Solder balls 512, 514, 516 are generically named fifth This terminal is called. Solder balls 512, 514, and 516 are examples of fifth terminals.
  • the main body 510 is formed by a molding part 527 which is an insulating material.
  • the insulating material for example, a glass epoxy resin can be considered.
  • the plurality of contact terminals 513 are arranged in a matrix on the bottom surface of the hole 519 on the top surface side of the main body 510.
  • the plurality of contact terminals 513 are disposed so as to face all the solder balls 43 of the module substrate 102. Therefore, all the solder balls 43 and the contact terminals 513 of the module substrate 102 are electrically connected to each other while the module substrate 102 is stored in the hole 519 of the main body 510 and fixed by being sandwiched by the lid 502. Will be.
  • the plurality of through holes 518 are arranged from the lower side of the plurality of contact terminals 513 to the back surface side of the mold part 527. All the through holes 518 are disposed so as to face all the contact terminals 513. All the through holes 518 and all the contact terminals 513 are electrically connected to each other while the module substrate 102 is housed in the hole 519 of the main body 510 and is fixed by being sandwiched by the lid 502.
  • the plurality of solder balls 514 are arranged on the back surface of the molding part 527 below the plurality of through holes 518. All the solder balls 514 are arranged so as to face all of the plurality of through holes 518. All solder balls 514 are individually electrically connected to all through holes 518.
  • the plurality of solder balls 514 are arranged in a matrix on the back surface of the main body 510.
  • the solder ball 43 is collectively referred to as a sixth terminal.
  • the solder ball 43 is an example of a sixth terminal.
  • solder balls 43 and all the solder balls 514 of the module substrate 102 are electrically connected to each other while the module substrate 102 is stored in the hole 519 of the main body 510 and is fixed by being sandwiched by the lid 502. Will be connected to.
  • the solder balls 43, the plurality of contact terminals 513, and the solder balls 514 of the module substrate 102 have the same arrangement.
  • the lid 502 is formed of a wiring substrate 500 that is an insulating material.
  • the insulating material may be glass epoxy resin.
  • the wiring substrate 500 has a conductive wiring layer. It is conceivable that the wiring layer is formed of a copper thin film or the like on the surface of the insulating material.
  • FIG. 4 shows an example in which the wiring board 500 includes three layers of insulating material and three layers of wiring layers. The number of wiring layers is not limited to three, but may be one, two, or four or more.
  • the plurality of pin contacts 504 are protrusions arranged in a matrix on the back side of the lid 502. Multiple pin contacts 504 are connected to all test terminals 42 on the module board 102. They are arranged so as to face each other. Therefore, all the inspection terminals 42 and all the pin contacts 504 of the module board 102 are electrically connected to each other while the module board 102 is stored in the hole 519 of the main body 510 and is fixed by being sandwiched by the lid 502. Will be.
  • the holding plate 509 is made of an insulating material such as glass epoxy resin. The holding plate 509 is formed so as to cover except for the tip of the pin contact 504.
  • the holding plate 509 is formed so as to penetrate through the pin contact 504 and cover at least a part of the lid 502.
  • the pin contact 504 is prevented from being bent or broken due to the stress generated when the module substrate 102 is stored in the hole 519 of the main body 510 and is fixed with the lid 502 or removed. Further, since the tip of the pin contact 504 is not covered, the electrical connection with the inspection terminal 42 is maintained.
  • the plurality of male terminals 503 are terminals arranged in a matrix on the back side of the lid 502.
  • the plurality of male terminals 503 are disposed outside the plurality of pin contacts 504.
  • a plurality of male terminals 503 are prepared corresponding to all pin contacts 504. Further, all corresponding male terminals 503 and all pin contacts 504 are electrically connected by wiring 505.
  • the selfish line 505 is formed using any wiring layer of the wiring board 500.
  • FIG. 5A and FIG. 5B only three wirings 505 are representatively shown. Actually, however, all male terminals 503 and all pin contacts 504 are connected by wiring 505. Electrically connected.
  • the plurality of female terminals 511 are terminals arranged in a matrix on the upper surface side of the main body 510.
  • the plurality of female terminals 511 are arranged over the back surface side of the molding part 527.
  • the plurality of female terminals 511 are disposed so as to face all the plurality of male terminals 503 of the lid 502. All the female terminals 511 of the main body 5 10 and all of the plurality of male terminals 503 of the lid 502 are disposed outside the hole 519 of the main body 510.
  • all the female terminals 511 of the main body 510 and all of the plurality of male terminals 503 of the lid 502 are electrically connected to each other while the module substrate 102 is stored in the hole 519 of the main body 510 and sandwiched between the lids 502 and fixed. Will be connected.
  • the plurality of solder balls 512 are terminals arranged on the back surface of the molding part 527 on the lower side of the plurality of female terminals 511. All the solder balls 512 are arranged so as to face all the plurality of female terminals 511. All the solder balls 512 are individually electrically connected to all the female terminals 511.
  • all the inspection terminals 42 and all the solder balls 512 of the module substrate 102 are electrically connected to each other while the module substrate 102 is stored in the hole 519 of the main body 510 and is fixed by being sandwiched by the lid 502. Will be connected. That is, by using the socket 501 of the present invention, the signal of the inspection terminal 42 prepared on the upper surface of the module substrate 102 can be drawn out to the back surface of the module substrate 102. That is, in the inspection system, the signal of the inspection terminal 42 prepared on the upper surface of the module substrate 102 can be handled in the same manner as the signal of the solder ball 43. As a result, the solder ball 512 is disposed outside the solder ball 514.
  • the arrangement of the male terminals 503 is preferably the same as the arrangement of the corresponding pin contacts 504.
  • the wiring length of all the wirings 505 can be shortened and made approximately equal.
  • the inductive load and the capacitive load of each test terminal 42 can be made small and equal.
  • the waveform distortion of the signal at the inspection terminal 42 can be suppressed as much as possible, the force S can be reduced, and the force S can be increased to increase the accuracy of the inspection.
  • the diameter or pitch of the pin contact 504 needs to match the diameter of the inspection terminal 42, but the male terminal 503 and the female terminal 511 need not. Therefore, the contact area of the male terminal 503 and the female terminal 511 can be increased by increasing the diameter or pitch as much as possible, and the connection strength between the lid 502 and the main body 510 can be increased. In addition, it is desirable that the diameter or pitch of the pin contacts 504 be sufficiently smaller than the diameter or pitch of the contact terminals 513. This is because the pitch between the inspection terminals 41 and 42 and the diameter of the inspection terminals 41 and 42 can be made sufficiently smaller than the pitch between the solder balls 43 and the diameter of the solder balls 43. The required area can be reduced by making the diameter or pitch of the pin contact 504 sufficiently small.
  • the thickness of the support plate 508 is such that all the solder balls 43, all the contact terminals 513, all the through holes 518, while the module substrate 102 is stored in the hole 519 of the main body 510 and fixed with the lid 502. And all test terminals 42 and all pin contacts 504, All the female terminals 511 and all the plurality of male terminals 503 are adjusted so as to be electrically connected.
  • the support plate 508 has a positive thickness in FIG. 4, it may be negative so that the wiring board 500 is cut out.
  • a plurality of male terminals 517 For a plurality of male terminals 517, a plurality of pin contactants 506, a plurality of wirings 507, a holding plate 520, a plurality of female terminals 515, a plurality of solder balls 516, and an inspection terminal 43, a plurality of male terminals 503, Since it is the same as the plurality of pin contactant 504, the plurality of self-insulating wires 505, the holding plate 509, the plurality of female terminals 511, the plurality of solder balls 512, and the inspection terminal 42, description thereof is omitted.
  • FIG. 7 is a partial disassembly of the television receiver when the module substrate 102 according to Embodiment 1 of the present invention is mounted on the external substrate 201 and the external substrate 201 is mounted in the receiver housing 204.
  • FIG. This is an example in which the module substrate 102 according to Embodiment 1 is mounted and a display 204D such as a liquid crystal display or a plasma display is mounted to realize commercialization of a television receiver.
  • FIG. 7 is a rear view, and a display 204D is mounted on the front surface on the back side of FIG.
  • the module board 102 is a module that realizes a television reception function.
  • the LS 132 is a system LSI having a decoding function for inputting a television signal and outputting a video signal and an audio signal.
  • a configuration may be employed in which a module substrate 102 in another television receiver, for example, a set top box, a portable terminal, or a PC, is mounted on the television receiver.
  • other digital home appliances are not limited to television receivers.
  • a module substrate 102 includes a tuner 202 for each country and region, a socket 205 for connecting a CA module for each plant, a digital audio signal or an analog audio signal and a digital video signal ( It is mounted on an external board 201 on which a display interface 206 that outputs a content signal including audio and video) is mounted.
  • the display interface 206 is an interface for connecting the video signal and the audio signal output from the module substrate 102 to a connected display such as a liquid crystal display, a plasma display, or a CRT display.
  • the display interface 206 is realized by different circuits depending on the connection specifications on the display side. Na
  • the audio signal is output to a speaker (not shown) provided inside or outside the display.
  • a plurality of lands corresponding to the arrangement of the plurality of solder balls 43 on the module substrate 102 are formed on the external substrate 201, and the external substrate 201 and the module substrate 102 are physically and electrically connected by a reflow process. .
  • the external substrate 201 to which the module substrate 102 is connected is incorporated together with the power supply unit 203 and the display drive unit 208 into the casing of the television receiver 204 supported by the support base 207.
  • the display interface 206 is connected to the display 204D via the display driving circuit 208.
  • a module substrate 102 for a television receiver is mounted at a position 11A of an external substrate 201 made of a dielectric substrate, and the external substrate 201 is located within a position 201A of a receiver housing 204.
  • the inspection terminal 41 and the inspection terminal 42 are inspection terminals of the module substrate 102, and are terminals that are not necessary for the television reception function. Lands corresponding to the inspection terminal 41 and the inspection terminal 42 are not prepared on the external substrate 201. That is, the external substrate 201 can reduce the area required for mounting the module substrate 102 by the inspection terminal 41 and the inspection terminal 42. Therefore, the television receiver can be miniaturized.
  • the inspection terminal 41 and the inspection terminal 42 are in an open state.
  • the inspection terminal 41 and the inspection terminal 42 are in an open state.
  • the external board 201 By connecting the inspection terminal 41 and the inspection terminal 42 to the external board 201, it is possible to eliminate excess inductive load and capacitive load. That is, the waveform distortion of the address signal, the clock signal, and the data signal transferred between the LSI 32 and the memories 33 and 34 can be suppressed, and the operation can be performed at high speed. Therefore, it is possible to improve the performance of the television receiver.
  • FIG. 8 is a partially exploded mounting diagram of the inspection system according to the first embodiment.
  • the module substrate 102 according to the first embodiment is stored in the socket 501 according to the first embodiment, and the socket 501 is mounted on the evaluation substrate 601.
  • the evaluation board 601 is connected to the inspection board 602, and the inspection board 602 is connected to the inspection apparatus 603.
  • Figure 8 shows The module substrate 102, the socket 501, the evaluation substrate 601, and the inspection substrate 602 are top views, and the inspection device 603 is an external perspective view.
  • the inspection apparatus 603 is an apparatus for selecting whether the module substrate 102 is a good product or a defective product, and is a so-called semiconductor tester. It is prepared for an inspection process in a manufacturing factory of a manufacturer that manufactures and ships the module substrate 102. For example, LSI tester or memory tester.
  • the inspection device 603 inspects the waveform and pattern of the data signal transferred between the LSI 32 and the memories 33 and 34 inside the module substrate 102 by connecting to the inspection terminals 41 and 42 of the module substrate 102. can do. Also, when inspecting the internal circuits of LSI32 and memories 33 and 34, input inspection signals from inspection terminals 41 and 42, and collate the signals output from inspection terminals 41 and 42 with expected values. can do.
  • the evaluation board 601 is formed with a plurality of lands corresponding to the plurality of solder Bonoles 512, 514, 516 of the socket 501, and the evaluation board 601 and the socket 501 are physically reflowed by a reflow process. And electrically connected.
  • the land corresponding to the placement of the solder ball 514 is prepared at position 1A of the evaluation board 601 and the land corresponding to the placement of the solder balls 512 and 516 is prepared outside the position 1A of the evaluation board 601 and inside the position 1B.
  • the evaluation board 601 can mount four sockets 501. This is so that four module boards 102 can be detected simultaneously.
  • the number of sockets 501 to be mounted is only an example, and is not limited to four.
  • a module substrate 102 for a television receiver is stored in a socket 501 mounted at position 1B of an evaluation substrate 601 that is a dielectric substrate, and the evaluation substrate 601 is inspected. It is connected to the substrate 602 and connected to the position 1C of the inspection apparatus 603.
  • the evaluation board 601 is a printed board, and has a wiring layer made of a conductor such as copper as a dielectric, and wiring using the wiring layer is possible. Signals necessary for the inspection of the module board 102 should be electrically connected to the connector (not shown) mounted on the back of the evaluation board 601 from the land corresponding to the placement of the solder board 512, 514, 516. Wired.
  • connection between the evaluation board 601 and the inspection board 602 and the inspection apparatus 603 is electrically connected by these connectors.
  • the explanation of the connector is omitted in the actual inspection system. This is because the substrate 602 is integrated with the inspection device 603 and can be removed by a connector.
  • the module substrate 102 and the inspection device 603 are connected to inspect the module substrate 102 with a force S. .
  • the inspection terminal 41 and the inspection terminal 42 are inspection terminals for the module substrate 102, and are necessary for inspection of the module substrate 102. However, the inspection terminal 41 and the inspection terminal 42 are not prepared on the solder ball 43 on the back surface of the module substrate 102.
  • the module substrate 102 is mounted on the evaluation substrate 601 without using the socket 501 according to the first embodiment, it is mounted at the position 1A of the evaluation substrate 601. In that case, since the inspection terminal 41 and the inspection terminal 42 are open, they cannot be electrically connected to the inspection device 603.
  • the socket 501 according to the first embodiment is used and the module substrate 102 is stored in the socket 5001
  • the inspection terminal 41 and the inspection terminal 42 are connected to the pin contacts 504, 506, and self-wires of the socket 501.
  • an inspection signal is propagated from the inspection device 603, an inspection signal is input from the inspection terminals 41 and 42, and the inspection terminals 41 and 42 are connected.
  • the output signal can be compared with the expected value.
  • inspection terminals 41 and 42 are provided on the second substrate 12.
  • the external substrate 201 of the television receiver according to Embodiment 1 does not need to be provided with lands corresponding to the inspection terminals 41 and 42, the area required for mounting the module substrate 102 is determined as the inspection terminal. 41, 42 area can be reduced. In addition, a test terminal is formed. It is not necessary to have a separate substrate for this purpose. Therefore, the module substrate 102 can be downsized. As a result, the television receiver can be miniaturized.
  • the inspection terminal 41 and the inspection terminal 42 are not connected to the external substrate 201 and are in an open state. Therefore, the extra inductive load and capacitive load added by being connected to the external substrate 201 can be deleted. That is, waveform distortion of the address signal, clock signal, and data signal transferred between the LSI 32 and the memories 33 and 34 can be suppressed, and high-speed operation can be achieved. As a result, it is possible to improve the performance of the television receiver.
  • the module substrate 102 according to the first embodiment can reduce the area required for mounting since the number of lands required for the substrate can be reduced after shipment from the manufacturer's manufacturing factory. That is, the module substrate 102 according to the present embodiment has an effect equivalent to that the manufacturer's manufacturing factory can be reduced in size by using the inspection system including the socket 501 according to the present embodiment. In addition, since sufficient inspection can be provided while having the effect of downsizing, there is an effect that it is possible to achieve both cost reduction that prevents an increase in manufacturing cost and quality improvement that can reliably inspect electronic components. .
  • the plurality of male terminals 503 and 517 are the first terminals
  • the plurality of pin contactants 504 and 506 are the first protrusions
  • the holding plates 509 and 520 are the holding plates
  • the plurality of female terminals 511 and 5 15 is the second terminal
  • the plurality of contact terminals 513 is the fourth terminal
  • the plurality of solder balls 512 and 516 are the third terminals
  • the plurality of solder balls 514 are the fifth terminals
  • the plurality of solder balls 43 are the first terminals.
  • Six terminals, hole 519 corresponds to the hole
  • evaluation board 601 corresponds to the evaluation board.
  • the present invention is not limited to the above example.
  • Embodiment 2 of the present invention will be described below with reference to the drawings. Note that the same components as those in the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.
  • FIG. 9 is an external perspective view showing a module substrate according to the second embodiment.
  • arrows indicating the X, Y, and Z directions perpendicular to each other are attached to clarify the positional relationship.
  • the X and Y directions are perpendicular to each other in the horizontal plane, and the Z direction corresponds to the vertical direction.
  • arrows indicating the X direction, the Y direction, and the Z direction are similarly attached.
  • module board 232 has a structure in which first circuit board 11, first composite sheet 21, and second circuit board 12 are laminated in this order. On the upper surface of the second substrate 12, a mold part 61 as a sealing layer is formed.
  • the module board 232 includes the LSI 32 in the first embodiment.
  • a plurality of inspection terminals 241, a plurality of inspection terminals 242, a plurality of inspection terminals 243, and a plurality of inspection terminals 244 are provided on the four sides of the upper surface of the second substrate 12. Are arranged along the four sides of the module substrate 232 in a matrix. Note that the inspection terminals 241, 242, 243, and 244 are collectively referred to as a seventh terminal. Inspection terminals 241, 242, 243, and 244 are examples of the seventh terminal.
  • Each inspection terminal 241, 242, 243, 244 is electrically connected to an electronic component such as an LSI mounted on the first substrate 11 via a wiring pattern, as will be described later. That is, each inspection terminal 241, 242, 243, 244 is electrically connected to the LSI 32.
  • the inspection device 603 is connected to the inspection terminals 241, 242, 243, 244 through the socket 501 as in the first embodiment.
  • the socket 501 includes a plurality of pin-contank tanks 504, 506, a plurality of male terminals 503, 517, a plurality of terminals corresponding to the inspection terminals 241, 242, 243, 244. ⁇ mi, lines 505 and 507, a plurality of these terminals 511 and 515, a plurality of solder Bonoles 512, 514 and 516 force.
  • module board 233 which is the second module board is connected to the inspection terminals 241, 242, 243 and 244.
  • the module board 233 has a structure in which the first circuit board 11, the first composite sheet 21, and the second circuit board 12 are laminated in this order in the same manner as the module board 232.
  • the memories 33 and 34 in the first embodiment are provided on the upper surface of the first substrate 11. It is conceivable that the memories 33 and 34 are soldered to a land (not shown) on the upper surface of the first substrate 12 by a reflow process.
  • the function of the module substrate 101 can be realized by connecting the module board 232 and the module board 233 via the force detection terminals 241, 242, 243, 244. That is, the inspection terminals 241, 242, 243, and 244 serve as inspection terminals for the module board 232 and also serve as connection terminals for the module board 232 and the module board 233.
  • a plurality of solder balls 343 are formed on the bottom surface of the module substrate 233. Each solder ball 343 is electrically connected to an electronic component mounted on the module substrate 233. That is, the memories 33 and 34 and the solder balls 343 are electrically connected.
  • Module board 233 Mana (Bonnole 343 is used for inspection terminals 241, 242, 243, 244 ⁇ and mounted on module board 232 by mounting. As a result, module board 233 and module board 232 In other words, the LSI 32 and the memories 33 and 34 are electrically connected to each other.
  • the implementation form of the module boards 232 and 233 may be LSI, IC, MCM, SIP, or the like.
  • a POP Package On Package
  • a POP Package On Package
  • FIG. 10A is a diagram showing a positional relationship on the XY plane of a plurality of electronic components mounted on the module substrate 232
  • FIG. 10B is a cross-sectional view of the module substrate 232.
  • a space 51 that penetrates vertically is formed at the center of the first composite sheet 21.
  • LSI32 is mounted on the first board 11 in the space 51. Yes.
  • a hole 53 is formed in a predetermined region at the center of the second substrate 12.
  • a mold part 61 which is a sealing layer is formed so as to seal the inside of the space 51 and the hole 53!
  • the LSI 32 is electrically connected to the wiring pattern on the first substrate 11 by the wire bonding method!
  • Fig. 11 (The first board 11 of the module board 232 is formed on the second board of the module board 233 via the terminals 241 242 243 244 and the solder balls 343.
  • Fig. 10 is a diagram schematically showing wiring patterns 11 ;! to 116. Note that the wiring patterns 113 and 114 are not included in the embodiment 2. In Fig. 10A, each of the wiring patterns 111 to 116 is one. Each of the wiring patterns 111 to 116 is actually formed in plural.
  • one end of each of the plurality of wiring patterns 111 has a plurality of bonding pads.
  • each of the plurality of wiring patterns 112 is electrically connected to each of a plurality of terminals of the memory 33 via an inspection terminal 242.
  • the other ends of the plurality of wiring patterns 112 are electrically connected to a plurality of terminals of the memory 34 via inspection terminals 241 and inspection terminals 242, respectively.
  • One ends of the plurality of wiring patterns 115 are electrically connected to a plurality of terminals of the LSI 32 via bonding pads 322 (see Fig. 10A) and vias 321 (see Fig. 10A), respectively.
  • the other ends of the plurality of wiring patterns 115 are electrically connected to the plurality of terminals of the memory 33 through the inspection terminals 243, respectively.
  • each of the plurality of wiring patterns 116 is electrically connected to a plurality of terminals of the LSI 32 via bonding pads 322 (see FIG. 10A) and via 321 (see FIG. 10A). It is. The other ends of the plurality of wiring patterns 116 are electrically connected to a plurality of terminals of the memory 34 via inspection terminals 244, respectively.
  • the power supply signal necessary for the operation of the memories 33 and 34 is also the module board 2.
  • first board 11 forces, inspection terminals 241, 242, 243, 244, solder, Bonole 343.
  • LSI3 is provided via wiring patterns 111 and 112 and inspection terminals 241 and 242.
  • the address signal and clock signal are transferred to the memories 33 and 34. Further, the data signal power SLSI 32 and the memories 33 and 34 are transferred via the wiring patterns 115 and 116 and the inspection terminals 243 and 244.
  • the self-spring patterns 111, 112, 115, 116 are functionally necessary wirings except for connecting the LSI 32 and the memories 33, 34.
  • the wiring pattern 111, 112, 115, 116 for transferring each signal is functionally sufficient for the wiring connecting the LSI 32 and the memories 33, 34.
  • the self-spring pattern 111, 112, 115, 116 is not connected to the solder Bonole 43. That is, the LSI 32, the memories 33 and 34, and the wiring patterns 111, 112, 115, and 116 are closed in the module board 232 and the module board 233 without any excessive force.
  • the module board 232 and the module board 233 are individually inspected and further inspected after the module board 232 and the module board 233 are connected. This is because non-defective products can be connected to each other by inspecting both before connection, and the defective rate of the finished product after connection can be reduced.
  • the inspection apparatus 603 may have the functions of the memories 33 and 34, and the evaluation board 601, the inspection board 602, or the socket 501 may have the functions of the memories 33 and 34.
  • the software that emulates the memories 33 and 34 in the inspection device 603 or the inspection device 603 It is conceivable that the memories 33 and 34 are mounted on the evaluation board 601, the inspection board 602 or the socket 501. These memory functions and the module substrate 232 are connected to transfer signals from the LS 132 to the memories 33 and 34, and the waveform and pattern of each transferred signal can be inspected.
  • an inspection signal is input to the LSI 32 from the inspection device 603 external to the module board 232 and output from the LSI32. It is necessary to match the expected signal with the expected signal.
  • the inspection terminals 241 and 242 and the wiring patterns 111 and 112 are electrically connected. Accordingly, by connecting the inspection device 603 to the inspection terminal 241 or 242, it is possible to use the force S to detect the waveform and pattern of the address signal and the clock signal transferred from the LSI 32 to the memory 33.
  • the inspection terminal 243 and the wiring pattern 115 are electrically connected.
  • the inspection device 603 to the inspection terminal 243, the waveform and pattern of the data signal transferred between the LSI 32 and the memory 33 can be inspected.
  • the inspection terminal 244 and the wiring pattern 116 are electrically connected.
  • the inspection device 603 to the inspection terminal 244
  • the waveform and pattern of the data signal transferred between the LSI 32 and the memory 34 can be inspected.
  • the inspection terminals 241, 242, 243 and 244 and the inspection device 603 are connected.
  • the inspection signal can be input to the inspection terminals 241, 242, 243, 244, and the signals output from the inspection terminals 241, 242, 243, 244 and the expected values can be collated.
  • the inspection terminals 241, 242, 243, and 244 are provided on the second substrate 12.
  • the external substrate 201 of the television receiver according to Embodiment 2 eliminates the need to provide lands corresponding to the inspection terminals 241, 242, 243, and 244. Therefore, the module substrate 232 and the module substrate 233 are provided. The area required for mounting the connected finished product can be reduced by the area of the inspection terminals 241, 242, 243, and 244. As a result, the small size of the television receiver Can be realized.
  • the inspection terminals 241, 242, 243, 244 also serve as connection terminals for connecting the module substrate 232 and the module substrate 233. Therefore, an extra inductive load or a capacitive load added to connect to the external substrate 201 or to an extra inspection terminal and a wiring for drawing out to the inspection terminal can be eliminated. That is, waveform distortion of the address signal, clock signal, and data signal transferred between the LSI 32 and the memories 33 and 34 can be suppressed, and high-speed operation can be achieved. As a result, it is possible to improve the performance of the television receiver.
  • the inspection terminals 241, 242, 243 and 244 can be electrically connected to the inspection device 603. Further, the software 33 for emulating the memories 33 and 34 in the inspection apparatus 603, or the memories 33 and 34 can be mounted on the inspection apparatus 603, the evaluation board 601, the inspection board 602, or the socket 501. As a result, it is possible to inspect the waveforms and patterns of all data signals transferred between the LSI 32 in the module substrate 232 and the memories 33 and 34. When the internal circuit of LSI32 is inspected, an inspection signal is input from the inspection terminals 241, 242, 243, 244, and the signals output from the inspection terminals 241, 242, 243, 244 and expected values And can be matched. As a result, the waveform and pattern of all data signals transferred between the LSI 32 inside the module board 232 and the memories 33 and 34 can be inspected and the expected values collated, thereby improving the quality of the module board 232. That's the power S.
  • the lands corresponding to the test terminals 241, 242, 243, and 244 of the module board 232 are provided in the evaluation board 601 in the manufacturing factory of the manufacturer that manufactures and ships the module board 232. Necessary force It is not necessary to provide the external board 201 of the product using the finished product connected with the module board 232 and the module board 233. Therefore, the module board 232 is required for the board after shipment from the manufacturer's manufacturing plant. Since the number of necessary lands can be reduced, the area required for mounting can be reduced. That is, the module substrate 232 has the same effect as being able to reduce the size of the manufacturer's manufacturing factory after shipment by using the inspection system including the socket 501 according to the second embodiment. In addition, since sufficient inspection can be provided while having the effect of downsizing, there is an effect that both cost reduction that prevents an increase in manufacturing cost and quality improvement that can reliably inspect electronic components can be achieved.
  • the module board and socket, and the inspection system using them which are effective in the present invention, have the same effect as being able to be miniaturized after shipment at the manufacturer's manufacturing plant.
  • the module substrate and socket and the inspection system using them that are effective in the present invention are useful as a module substrate on which electronic components are mounted, a socket for storing the module substrate, a system for inspecting electronic components, and the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Connecting Device With Holders (AREA)
  • Manufacturing Of Electrical Connectors (AREA)

Description

明 細 書
ソケットおよびモジュール基板およびそれを用いる検查システム
技術分野
[0001] 本発明は、 LSI (Large Scale Integrated Circuit)または IC (Integrated Ci rcuit)等の電子部品が実装されたモジュール基板、モジュール基板を格納するソケ ット、電子部品を検査するシステムに関する。
背景技術
[0002] 近年、デジタルテレビ等のデジタル家電が一般家庭に普及しつつある。このデジタ ル家電の普及には、製品の高性能化および多機能化が大きな鍵を握っている。
[0003] デジタル家電の性能は、デジタル信号処理を高速化することで、より向上させること 力できる。デジタル信号処理の高速化は、システム LSIのクロック周波数の向上、デ ータバス幅の拡張、および DDR (double data rate)メモリ等の高速メモリを用いる こと等により実現すること力 Sでさる。
[0004] また、デジタル家電の機能を増加するためには、回路の高集積化が必要になる。
回路の高集積化は、例えば、 MCM (Multi Chip Module)または SIP (System In Package)または POP(Package On Package)等の技術により、複数の電子 部品を一つのパッケージ内に搭載することでより実現することができる。
[0005] ところで、回路の高集積化により、多数の機能を製品に搭載することが可能になる
1S 各機能が動作するために必要なインターフェース信号の数も増加する。それによ り、ノ ンケージ外部に設けられる外部端子の数も増加する。また、パッケージ内に収 納される電子部品の数の増加に伴い、それらの検査用の外部端子の数も増加する。 そのパッケージは、外部端子を介して外部基板に電気的に接続されるが、外部端子 の数が増加することにより、ノ /ケージが大型化してしまう。また、パッケージを実装す るデジタル家電の基板は、パッケージの大型化に伴い大型化し、しいてはデジタノレ 家電自体をも大型化してしまう。
[0006] そこで、例えば、特許文献 1の ICパッケージにおいては、二層構造を有するリード 基板の 1層目に下段リード端子を設け、 2層目に試験用端子となる上段リード端子を 設けている。この構成においては、リード基板の 2層目に設けられる上段リード端子は 回路基板と接続されない。すなわち、試験用端子をリード基板の 2層目に設けること により、回路基板が接続される領域 (リード基板の 1層目）に設けられる端子の数を減 少させている。それにより、 ICパッケージの小型化が可能になることが考えられる。
[0007] 一方、パッケージ内の電子部品を検査して出荷する際には、パッケージの組み立 てが完成した後に検査するのが一般的である。そのために、パッケージは検査装置 へ取り外し可能に接続する必要がある。そこで、例えば、特許文献 2のソケットにおい ては、 BGAパッケージ下部の半田ボールに対面したピンコンタクトと、そのピンコンタ タトに対面したソケットコンタクトとをソケット本体に有している。そうして、 BGAパッケ ージと基板を取り外し可能にすることが考えられている。
[0008] しかしながら、特許文献 1の ICパッケージの構成においては、試験用端子を設ける ためにリード基板を 2層構造にする必要がある。この場合、電子部品としての機能上 は必要がない基板を設けることになり、製造コストおよび製造工程が増加する。
[0009] また、試験用端子は 2層目のリード基板に形成されているので、試験用端子と ICチ ップとを接続するワイヤの長さが長くなる。この場合、試験用端子と ICチップとの間の インピーダンス整合を行うことが困難になる。それにより、 ICチップの検査時に、試験 用端子またはワイヤの端部で反射波が発生し、検査用信号に波形歪みが生じる。そ の結果、 ICチップを正確に検査することが困難になる。
[0010] また、特許文献 2のソケットと上記特許文献 1の ICパッケージを組み合わせた場合、 試験用端子とピンコンタクトとを電気的に接続できない。よって、検査装置と試験用端 子とを接続することができないため ICパッケージ内部の電子部品を検査することがで きない。
特許文献 1 :特開 2000— 68440号公報
特許文献 2：特開平 8— 31532号公報
発明の開示
[0011] 本発明は、電子部品の検査を確実に行うことができかつ製造コストの増加が防止さ れた小型のモジュール基板およびソケットおよびモジュール基板および検査システム を提供する。 [0012] 本発明によれば、モジュール基板上面に試験用端子を設ける場合、試験用端子と 検査装置とを電気的に接続できるので、モジュール基板内部の電子部品を検査する こと力 Sでさる。
[0013] ソケットは、裏面に第一の突起と裏面に第一の突起に電気的に接続された第一の 端子を有した蓋と、上面に第二の端子と裏面に第二の端子に電気的に接続された第 三の端子を有した本体とを備え、本体に電子部品を格納し、蓋で挟んで固定した間 に第一の端子と第二の端子が電気的に接続される。
[0014] モジュール基板は、上下方向に積層され各々が配線パターンを有する複数の回路 基板と、複数の回路基板のうち少なくとも 1つの回路基板上に実装され、配線パター ンと電気的に接続される電子部品と、複数の回路基板のうち最下部の回路基板の下 面に設けられ、配線パターンと電気的に接続される第六の端子と、複数の回路基板 のうち最上部の回路基板の上面に露出するように設けられ、配泉パターンと電気的 に接続される第七の端子とを備え、第七の端子は電子部品の検査用端子であるとと もに、第二のモジュール基板を積層するための接続端子を兼ねる。
[0015] 検査システムは、ソケットと、電子部品を検査する検査装置と、ソケットの第三の端 子および第五の端子を検査装置に電気的に接続して検査信号を伝播する評価基板 とを備える。
[0016] 検査システムは、ソケットと、モジュール基板と、電子部品を検査する検査装置と、 電子部品を評価する評価基板とを備え、ソケットの第一の突起をモジュール基板の 第七の端子に電気的に接続し、ソケットの第四の端子をモジュール基板の第六の端 子に電気的に接続し、ソケットの第三の端子および第五の端子を検査装置に電気的 に接続し、評価基板は検査信号を伝播する検査システム。
図面の簡単な説明
[0017] [図 1]図 1は実施の形態 1に係るモジュール基板を示す外観斜視図である。
[図 2A]図 2Aはモジュール基板の内部構造を説明するための図である。
[図 2B]図 2Bはモジュール基板の内部構造を説明するための断面図である。
[図 3]図 3は第 1の基板に形成される配線パターンを模式的に示した図である。
[図 4]図 4はソケットの内部構造を説明するための断面図である。 [図 5A]図 5Aはソケットの蓋を示す概観上面図である。
[図 5B]図 5Bはソケットの蓋を示す概観裏面図である。
[図 6A]図 6Aはソケットの本体を示す概観上面図である。
[図 6B]図 6Bはソケットの本体を示す概観裏面図である。
園 7]図 7は本発明の実施の形態 1に係るモジュール基板を外部基板に実装しテレビ ジョン受信機を製品化する場合の一部分解実装図である。
園 8]図 8は本発明の実施の形態 1に係るモジュール基板を実施の形態 1に係るソケ ットに格納し、ソケットを評価基板に実装し、検査装置に接続するときの検査システム の一部分解実装図である。
園 9]図 9は実施の形態 2に係るモジュール基板を示す外観斜視図である。
[図 10A]図 10Aはモジュール基板の内部構造を説明するための図である。
[図 10B]図 10Bはモジュール基板の内部構造を説明するための断面図である。
[図 11]図 11はモジュール基板と積層されたモジュール基板に形成される配線パター ンを模式的に示した図である。
符号の説明
11 第 1の回路基板
12 第 2の回路基板
21 第 1のコンポジットシート
41 , 42, 241 , 242, 243, 244 検査用端子
43, 343 はんだボール
102, 233, 234 モジュール基板
111 , 112, 113, 114, 115, 116 酉己泉ノ ターン
410 第 1の検査部
411 , 412, 421 , 422 ビア
420 第 2の検査部
500 配線基板
501 ソケッ卜 503, 517 雄端子
504, 506 ピンコンタンクト
505, 507 酉己線
508 サポートプレート
509, 520 保持プレー卜
510 本体
511 , 515 雌端子
512, 514, 516 半田ボーノレ
513 接触端子
527 成型部
518 スノレーホ一ノレ
519 孔部
発明を実施するための最良の形態
[0019] 以下、本発明を実施するための最良の形態について、図面を参照しながら説明を 行う。
[0020] (実施の形態 1)
以下、本発明の実施の形態 1を図面を参照しながら説明する。
[0021] 図 1は、実施の形態 1に係るモジュール基板を示す外観斜視図である。なお、図 1 においては、位置関係を明確にするために互いに直交する X方向、 Y方向および Z 方向を示す矢印が付されている。 X方向および Y方向は水平面内で互いに直交し、 Z方向は鉛直方向に相当する。また、後述する図 2A、図 2B、図 4、図 5A、図 5B、図 6A、図 6Bにおいても、同様に X方向、 Y方向および Z方向を示す矢印が付されてい
[0022] 図 1に示すように、実施の形態 1に係るモジュール基板 102は、第 1の回路基板 11
(以下、「第 1の基板 11」と略記する）、第 1のコンポジットシート 21、第 2の回路基板 1 2 (以下、「第 2の基板 12」と略記する）が順に積層された構造を有する。第 2の基板 1 2の上面においては、封止層であるモールド部 61が形成されている。なお、第 1の基 板 11、第 2の基板 12の各々は、多層基板であってもよぐ単層基板であってもよい。 また、第 1のコンポジットシート 21としてはエポキシ樹脂を含む粘着性シートを用いる こと力 Sできる。例えば、プリプレダを用いることができる。第 1のコンポジットシート 21は 、絶縁層としての役割を担う。
[0023] 第 2の基板 12の上面の Y方向の 2辺に沿った所定の領域に第 1の検査部 410およ び第 2の検査部 420が設けられている。第 1の検査部 410および第 2の検査部 420に は、複数の検査用端子 41および複数の検査用端子 42がそれぞれマトリクス状に配 置されている。
[0024] 検査用端子 41 , 42は、後述するように、第 1の基板 1 1上に実装される LSI等の電 子部品と配線パターンを介して電気的に接続されている。検査用端子 41 , 42として は、例えば、ランドまたはビアを用いることができる。検査用端子 41 , 42には、後述す るソケット 501を介して検査装置 603が接続される。
[0025] 第 1の基板 11の下面には、複数のはんだボール 43が形成されている。各はんだボ ール 43は、第 1の基板 11に実装される電子部品と電気的に接続されている。
[0026] モジュール基板 102は、はんだボール 43を用いてはんだ付けすることにより後述す る外部基板 201に実装される。それにより、外部基板 201とモジュール基板 102に実 装される電子部品とが電気的に接続される。モジュール基板 102は、例えば、リフロ 一はんだ付け法により外部基板 202に実装される。
[0027] なお、詳細は後述する力 検査用端子 41 , 42は、外部基板 202に接続する必要が ないので、リフローはんだ付け法によるはんだ付けを行う必要がない。そのため、検 查用端子 41 , 42は、後述するソケット 501のピンコンタクト 504、 506が接触できる大 きさを有していればよい。この場合、各検査用端子 41 , 42を十分に小さくすることが できるとともに、検査用端子 41間のピッチおよび検査用端子 42間のピッチを十分に /J、さくすること力でさる。
[0028] したがって、検査用端子 41 , 42の大きさは、はんだボール 43の大きさに比べて十 分に小さくすること力 Sできる。また、検査用端子 41間のピッチおよび検査用端子 42間 のピッチは、はんだボール 43間のピッチに比べて十分に小さくすることができる。例 えば、はんだボール 43の大きさは約 650 であり、検査用端子 41 , 42の大きさは 約 100 mである。例えば、はんだボール 43間のピッチは lmmであり、検査用端子 41間のピッチは 150 mである。
[0029] この場合、第一の回路基板 11または第 2の回路基板 12が大型化することを防止す ることができ、モジュール基板 102の小型化が可能となる。
[0030] モジュール基板 102の実現形態としては、 LSIまたは ICまたは MCMまたは SIP等 が考えられる。
[0031] 以下、モジュール基板 102の内部構造について詳細に説明する。
[0032] 図 2Aは、モジュール基板 102に実装される複数の電子部品の XY平面上での位 置関係を示す図である。図 2Bは、モジュール基板 102の断面図である。
[0033] 図 2Bに示すように、第 1のコンポジットシート 21の中央部には、上下に貫通する空 間部 51が形成されている。空間部 51内で第 1の基板 11上に、 LSI (Large Scale Integrated Circuit) 32、メモリ 33およびメモリ 34力 S実装されている。メモリ 33, 34 は、 LSI32の作業領域として機能するワークメモリである。メモリ 33, 34としては、例 えば DDR(double data rate)メモリを用いることができる。この場合、 LSI32とメモ リ 33, 34との間で、 400MHz以上の高周波号を転送することが可能となる。
[0034] また、図 2Bに示すように、第 2の基板 12の中央部の所定の領域に、孔部 53が形成 されている。図 1および図 2Bに示すように、空間部 51内および孔部 53を封止するよ うに封止層であるモールド部 61が形成されている。これにより、外的影響から LSI32 およびメモリ 33, 34を保護することができ、損傷および劣化を防止することができる。 モールド部 61は、例えば、樹脂材料からなる。
[0035] LSI32、メモリ 33, 34は、例えば、厚さ数 mの接着シート（図示せず）を介して第
1の基板 11上に接着される。また、 LSI32、メモリ 33, 34は、例えば、ワイヤボンディ ング工法またはフリップチップ工法により第 1の基板 11に電気的に接続される。
[0036] ワイヤボンディング工法またはフリップチップ工法を用いることにより、 LSI32、メモリ
33およびメモリ 34の第 1の基板 11上での高さを低く抑えることができる。それにより、 第 1のコンポジットシート 21の厚さを小さくすることが可能になり、モジュール基板 102 の薄型化が可能になる。
[0037] 図 2Aおよび図 2Bにおいては、 LSI32、メモリ 33およびメモリ 34は、ワイヤボンディ ング工法により第 1の基板 11上の配線パターンに電気的に接続されている。 [0038] なお、 LSI32、メモリ 33, 34としては、例えば、所定の大きさに研磨およびダイシン グされたベアダイ、または CSP (Chip Size Package)を用いることができる。第 1の コンポジットシート 21の厚さは、上記ベアダイまたは CSPの厚さより大きいことが好ま しく、例えば、 50 μ m〜800 μ mである。
[0039] また、図 1には示していないが、図 2Bに示すように、第 1の基板 11の下面ならびに 第 2の基板 12の上面および下面には、接地導体層 701 (以降、「ECL701」と記載す る）が形成されている。
[0040] 第 1の基板 11の下面においては、はんだボール 43が形成される領域を除く領域に ECL701が形成されている。第 2の基板 12の上面においては、検査用端子 41 , 42 が形成される領域、および配線パターン（図示せず）が形成される領域を除く領域に ECL701が形成されている。第 2の基板 12の下面においては、後述するビア 411 , 4 12, 421、 422が形成される領域を除く領域に ECL701が形成されている。なお、 E CL701は、はんだボール 43、検査用端子 41 , 42、配線パターンおよびビア 411 , 4 12, 421、 422に接触しないように、可能な限り広い領域に形成することが好ましい。
ECL701の効果については後述する。
[0041] 以下、さらに図 3を参照しつつ、 LSI32、メモリ 33, 34および検査用端子 41 , 42の 間の配線につ!/、て説明する。
[0042] 図 3は、第 1の基板 11に形成される配線パターン 11；!〜 116を模式的に示した図 である。なお、図 2においては、配線パターン 111〜； 116はそれぞれ 1本ずつ代表的 に示して!/、るが、実際には配線パターン 111〜 116はそれぞれ複数形成されて!/、る 。同様に、図 2Aと図 2Bにおいては、後述するビア 411、 412、 421、 422をそれぞれ 1つずつ代表的に示しているが、実際には、ビア 411、 412、 421、 422はそれぞれ 複数形成されている。
[0043] 図 3に示すように、複数の配線パターン 111の一端は、複数のボンディングパッド 3 22 (図 2A参照）および複数のワイヤ 321 (図 2A参照）を介して、 LSI32の複数の端 子にそれぞれ電気的に接続されている。複数の配線パターン 111の他端は、複数の 配線パターン 112の中央部にそれぞれ接続されている。
[0044] 複数の配線パターン 112の一端は、ボンディングパッド 332 (図 2A参照）およびワイ ャ 331 (図 2A参照）を介して、メモリ 33の複数の端子にそれぞれ電気的に接続され ている。複数の配線パターン 112の他端は、ボンディングパッド 342 (図 2A参照）お よびワイヤ 341 (図 2A参照）を介して、メモリ 34の複数の端子にそれぞれ電気的に接 続されている。
[0045] 図 3に示すように、複数の配線パターン 113の一端は、モジュール基板 102 (図 2B 参照）の Y方向の一辺の近くに形成されるビア 411 (図 2B参照）を介して複数の検査 用端子 41にそれぞれ電気的に接続されている。また、複数の配線パターン 113の他 端は、複数の配線パターン 112にそれぞれ接続されている。このように、配線パター ン 113は配線パターン 112から分岐するスタブ配線である。これにより、検査用端子 4 1と配線パターン 111 , 112とが電気的に接続される。
[0046] また、複数の配線パターン 114の一端は、モジュール基板 102 (図 2B参照）の Y方 向の他辺の近くに形成されるビア 421 (図 2B参照）を介して複数の検査用端子 42に それぞれ電気的に接続されている。また、複数の配線パターン 114の他端側は、複 数の配線パターン 112にそれぞれ接続されている。このように、配線パターン 114は 配線パターン 112から分岐するスタブ配線である。これにより、検査用端子 42と配線 パターン 111 , 112とが電気的に接続される。
[0047] 複数の配線パターン 115の一端は、ボンディングパッド 322 (図 2A参照）およびワイ ャ 321 (図 2A)を介して、 LSI32の複数の端子にそれぞれ電気的に接続されている 。複数の配線パターン 115の他端は、ボンディングパッド 332 (図 2A参照）およびワイ ャ 331 (図 2A参照）を介して、メモリ 33の複数の端子にそれぞれ電気的に接続され ている。
[0048] また、複数の配線パターン 115は、モジュール基板 102 (図 2B参照）の Y方向の一 辺の近くに形成されるビア 412 (図 2B参照）を介して複数の検査用端子 41にそれぞ れ電気的に接続されている。これにより、検査用端子 41と配線パターン 115とが電気 的に接続される。
[0049] 複数の配線パターン 116の一端は、ボンディングパッド 322 (図 2A参照）およびワイ ャ 321 (図 2A参照）を介して、 LSI32の複数の端子にそれぞれ電気的に接続されて いる。複数の配線パターン 116の他端は、ボンディングパッド 342 (図 2A)およびワイ ャ 341 (図 2A)を介して、メモリ 34の複数の端子にそれぞれ電気的に接続されている
[0050] また、複数の配線パターン 116は、モジュール基板 102 (図 2B参照）の Y方向の他 辺の近くに形成されるビア 422 (図 2B参照）を介して複数の検査用端子 42にそれぞ れ電気的に接続されている。これにより、検査用端子 42と配線パターン 116とが電気 的に接続される。
[0051] 上記の構成により、配線パターン 111 , 112を介して LSI32力、らメモリ 33, 34へアド レス信号およびクロック信号が転送される。また、配線パターン 115, 116を介してデ ータ信号力 LSI32とメモリ 33, 34との間で転送される。
[0052] ここで、酉己泉パターン 111 , 112, 115, 116は、機能的には、： LSI32とメモリ 33, 3 4とを接続する以外に必要のない配線である。すなわち、 LSI32とメモリ 33, 34とを 接続する配線は、各信号が転送される配線パターン 111 , 112, 115, 116だけで機 能的に十分である。また、配線パターン 111 , 112, 115, 116は、第 1のコンポジット シート 21および第 2の基板 12およびモールド部 61によって外気から遮断されている 。すなわち、 LSI32、メモリ 33, 34および酉己線パターン 111 , 112, 115, 116は、モ ジュール基板 102内に封止されている。
[0053] ところで、 LSI32力、らメモリ 33, 34へ転送される各信号の波形およびパターンを検 查するためには、モジュール基板 102内に封止された配線パターン 111 , 112, 115 , 116に後述する検査装置 603を接続する必要がある。また、 LSI32およびメモリ 33 , 34の内部回路を検査するためには、モジュール基板 102の外部の検査装置 603 力、ら検查信号を LSI32およびメモリ 33, 34に人力し、 LSI32およびメモリ 33, 34力、ら 出力される信号と期待値とを照合する必要がある。
[0054] そこで、実施の形態 1においては、図 2および図 3で説明したように、検査用端子 41 と配線パターン 111 , 112とを電気的に接続している。それにより、検査用端子 41に 検査装置 603を接続することにより、 LSI32からメモリ 33へ転送されるアドレス信号お よびクロック信号の波形およびパターンを検査することができる。
[0055] また、検査用端子 42と配線パターン 111 , 112とが電気的に接続されている。それ により、検査用端子 42に検査装置 603を接続することにより、 LSI32からメモリ 34へ 転送されるアドレス信号およびクロック信号の波形およびパターンを検査することがで きる。
[0056] また、検査用端子 41と配線パターン 115とが電気的に接続されている。それにより 、検査用端子 41に検査装置 603を接続することにより、 LSI32とメモリ 33との間で転 送されるデータ信号の波形およびパターンを検査することができる。
[0057] また、検査用端子 42と配線パターン 116とが電気的に接続されている。それにより 、検査用端子 42に検査装置 603を接続することにより、 LSI32とメモリ 34との間で転 送されるデータ信号の波形およびパターンを検査することができる。
[0058] また、 LSI32およびメモリ 33, 34の内部回路の検査を行う場合には、検査用端子 4 1 , 42と検査装置 603を接続することにより、検査用端子 41 , 42に検査信号を入力 し、検査用端子 41 , 42から出力される信号と期待値とを照合することができる。
[0059] また、実施の形態 1においては、 LSI32から出力される共通のアドレス信号および クロック信号が、配線パターン 111から配線パターン 112によって 2方向に分岐され てメモリ 33, 34へそれぞれ入力される。
[0060] この場合、例えば、図 3において、 LSI32力、らメモリ 33, 34へ 6ビットのデータ信号 がそれぞれ転送される場合、メモリ 33, 34の各々において共通のアドレス信号により 指定される記憶領域にそれぞれ 6ビットのデータ信号が記憶される。したがって、メモ リ 33, 34に対して共通のアドレス信号およびクロック信号を用いて、合計 12ビットの データ信号を読み書きすることができる。つまり、 LSI32により処理されるデータ信号 のビット数を 2倍に拡張することができる。それにより、低コストのメモリを用いてモジュ ール基板 102の性能を向上させることができる。
[0061] なお、実施の形態 1においては、同一の配線パターン 112に接続される配線パター ン 113と配線パターン 114とは、等しい長さに形成されている。また、配線パターン 1 11は、配線パターン 112を二等分する位置に接続されている。さらに、ビア 411とビ ァ 421とは、等しい長さに形成されている。したがって、当該接続位置から検査用端 子 41までの配線長と、当該接続位置から検査用端子 42までの配線長とが等しくなる 。これにより検査用端子 41または検査用端子 42で反射波が発生することを防止する ことができ、配線パターンの信号に波形歪みが発生することを防止することができる。 [0062] 各配線パターン 111 , 112に転送される信号を検査するための検査用端子は、連 結する 1組の配線パターン 111 , 112に対して本来一つで十分である。しかし、各配 線パターン 111または各配線パターン 112から一つのスタブ配線を引き出し、そのス タブ配線を検査用端子に接続した場合、検査用端子で反射波が発生し、信号に波 形歪が生じる。
[0063] そこで、実施の形態 1においては、各配線パターン 112から分岐する二つの配線パ ターン 113, 114により、連結する 1組の配線パターン 111 , 112ごとに 2つの検査用 端子 41、 42が接続されている。また、同一の配線パターン 112から分岐する配線パ ターン 113の長さと配線パターン 114の長さとを等しく設定されている。さらに、配線 ノ ターン 111は、配線パターン 112を二等分する位置に接続されている。これらによ り、検査用端子 41および検査用端子 42で反射波が発生することを防止することがで きる。その結果、アドレス信号およびクロック信号に波形歪みが発生することを防止す ること力 Sでさる。
[0064] なお、配線パターン 113, 114は配線パターン 112から分岐されずに配線パターン
111から分岐されてもよい。
[0065] また、 LSI32に接続されるメモリの数は 2個に限定されず、 3個以上のメモリを並列 に接続してもよく 1個でもよい。 3個以上の場合は、 LSI32により処理されるデータ信 号のビット数をさらに拡張することが可能になる。
[0066] 図 3の構成では、 LSI32に接続される配線パターンが 2方向に分岐する力 メモリ の数を 3個以上にする場合には、 LSI32に接続される配線パターンカ モリの数と同 数の方向に分岐するように配線パターンが形成される。この場合、分岐された配線パ ターンにそれぞれ検査用端子を接続する際には、上記の場合と同様に、分岐点から 各検査用端子までの配線長が等しくなるように各配線パターンを形成することが好ま しい。それにより、各検査用端子で反射波が発生することを防止することができる。
[0067] また、上述したように、第 1の基板 11の下面ならびに第 2の基板 12の上面および下 面には、可能な限り広い領域に ECL701が形成されている。それにより、 LSI32,メ モリ 33, 34およびそれらに接続される配線パターン 111〜； 116を ECL701間に収納 すること力 Sできる。この場合、 LSI32,メモリ 33, 34および配線パターン 11；!〜 116か ら放射される高周波ノイズがモジュール基板 102の外部に漏洩することを ECL701 によって防止することができる。
[0068] また、上述したように、各検査用端子 41 , 42の大きさは、十分に小さくすることがで きる。この場合、検査用端子 41 , 42からモジュール基板 102の外部に高周波ノイズ 力 S放射されることを防止すること力 Sでさる。
[0069] これらの結果、モジュール基板 102から高周波ノイズが放射されることを確実に防 止すること力 Sできる。それにより、電子機器の誤作動を防止することができる。
[0070] 図 4は、実施の形態 1に係るソケット 501の内部構造を説明するための断面図であ る。図 5Aは、実施の形態 1に係るソケット 501の蓋 502の概観を説明するための上面 図である。図 5Bは、実施の形態 1に係るソケット 501の蓋 502の概観を説明するため の裏面図である。図 6Aは、実施の形態 1に係るソケット 501の本体 510の概観を説 明するための上面図である。図 6Bは、実施の形態 1に係るソケット 501の本体 510の 概観を説明するための裏面図である。
[0071] 図 4、図 5A、図 5B、図 6A、図 6Bに示すように、実施の形態 1に係るソケット 501は 、蓋 502、本体 510力、ら構成される。モジユーノレ基板 102は、図 4に示すように蓋 502 と本体 510との孔部 519の間に挟まれて固定される。蓋 502と本体 510はクランプ（ 図示せず）により固定され格納される。
[0072] 蓋 502は、配線基板 500、複数の雄端子 503、 517、複数のピンコンタンクト 504、 506、複数の酉己泉 505、 507、保持プレー卜 509、 520、サポー卜プレー卜 508力、ら構 成される。なお、雄端子 503、 517を総称して第一の端子と呼ぶ。雄端子 503、 517 は第一の端子の一例である。また、ピンコンタンクト 504、 506を総称して第一の突起 と呼ぶ。ピンコンタンクト 504、 506は第一の突起の一例である。
[0073] 本体 510は、成型部 527、複数の雌端子 511、 515、複数の接触端子 513、複数 のスノレーホ一ノレ 518、複数の半田ボーノレ 512、 514、 516、孑し咅 力、ら構成される 。なお、雌端子 511、 515を総称して第二の端子と呼ぶ。雌端子 511、 515は第二の 端子の一例である。接触端子 513を総称して第四の端子と呼ぶ。接触端子 513は第 四の端子の一例である。スルーホール 518を総称して第三の端子と呼ぶ。スルーホ ール 518は第三の端子の一例である。半田ボール 512、 514、 516を総称して第五 の端子と呼ぶ。半田ボール 512、 514、 516は第五の端子の一例である。
[0074] 本体 510は絶縁材料である成型部 527により形成されている。絶縁材料は、例えば 、ガラスエポキシ樹脂などが考えられる。複数の接触端子 513は、本体 510の上面側 の孔部 519の底面にマトリクス状に配置されている。複数の接触端子 513は、モジュ ール基板 102の全ての半田ボール 43に相対するように配置されている。よって、モ ジュール基板 102の全ての半田ボール 43と接触端子 513は、本体 510の孔部 519 にモジュール基板 102を格納して蓋 502で挟んで固定した間に、個々が電気的に接 続されることになる。複数のスルーホール 518は、複数の接触端子 513の下側から成 型部 527の裏面側にかけて配置される。全てのスルーホール 518は、全ての接触端 子 513に相対するように配置されている。全てのスルーホール 518と全ての接触端子 513は、本体 510の孔部 519にモジュール基板 102を格納して蓋 502で挟んで固定 した間に、個々が電気的に接続されることになる。複数の半田ボール 514は、複数の スルーホール 518の下側の成型部 527の裏面に配置される。全ての半田ボール 51 4は、全ての複数のスルーホール 518に相対するように配置されている。全ての半田 ボール 514は、全てのスルーホール 518に個々に電気的に接続されている。複数の 半田ボール 514は、本体 510の裏面にマトリクス状に配置されている。なお、半田ボ ール 43を総称して第六の端子と呼ぶ。半田ボール 43は第六の端子の一例である。
[0075] 従って、モジュール基板 102の全ての半田ボール 43と全ての半田ボール 514は、 本体 510の孔部 519にモジュール基板 102を格納して蓋 502で挟んで固定した間に 、個々が電気的に接続されることになる。また、結果的にモジュール基板 102の半田 ボール 43と複数の接触端子 513と半田ボール 514は、同じ配列となる。
[0076] 蓋 502は、絶縁材料である配線基板 500により形成されて!/、る。絶縁材料は、ガラ スエポキシ樹脂などが考えられる。また、配線基板 500は導電性の配線層を有する。 配線層は絶縁材料の表面に銅薄膜などで形成されることが考えられる。図 4では、配 線基板 500は、 3層の絶縁材料と 3層の配線層を有する例を示した。なお、配線層の 数は 3層に限定されるのもではなぐ 1層でも 2層でも 4層以上であっても良い。
[0077] 複数のピンコンタクト 504は、蓋 502の裏面側にマトリクス状に配置されている突起 である。複数のピンコンタクト 504は、モジュール基板 102の全ての検査用端子 42に 相対するように配置されている。よって、モジュール基板 102の全ての検査用端子 42 と全てのピンコンタクト 504は、本体 510の孔部 519にモジユーノレ基板 102を格納し て蓋 502で挟んで固定した間に、個々が電気的に接続されることになる。保持プレー ト 509は、ガラスエポキシ樹脂などの絶縁材料により形成されている。保持プレート 5 09は、ピンコンタクト 504の先端を除いて覆うように形成されている。即ち、保持プレ ート 509は、ピンコンタクト 504で貫かれ且つ少なくとも蓋 502の一部を覆うように形成 されている。本体 510の孔部 519にモジュール基板 102を格納し蓋 502により挟んで 固定したり外したりする時に生じる応力により、ピンコンタクト 504が曲がったり折れた りして破損することを防いでいる。また、ピンコンタクト 504の先端は覆われていないた め、検査用端子 42との電気的接続は保持される。複数の雄端子 503は、蓋 502の裏 面側にマトリクス状に配置されている端子である。複数の雄端子 503は、複数のピン コンタクト 504より外側に配置される。複数の雄端子 503は、全てのピンコンタクト 504 に対応して用意される。また、対応する全ての雄端子 503と全てのピンコンタクト 504 は配線 505により電気的に接続されている。酉己線 505は、配線基板 500の何れかの 配線層を用いて形成される。
[0078] 図 5Aおよび図 5Bにおいては、複数の配線 505を 3本だけ代表的に示しているが、 実際には、全ての雄端子 503と全てのピンコンタクト 504間は、それぞれが配線 505 により電気的に接続されている。
[0079] 複数の雌端子 511は、本体 510の上面側にマトリクス状に配置されている端子であ る。複数の雌端子 511は、成型部 527の裏面側にかけて配置される。複数の雌端子 511は、蓋 502の全ての複数の雄端子 503に相対するように配置されている。本体 5 10の全ての雌端子 511と蓋 502の全ての複数の雄端子 503は、本体 510の孔部 51 9の外側に配置される。よって、本体 510の全ての雌端子 511と蓋 502の全ての複数 の雄端子 503は、本体 510の孔部 519にモジュール基板 102を格納して蓋 502で挟 んで固定した間に、個々が電気的に接続されることになる。複数の半田ボール 512 は、複数の雌端子 511の下側の成型部 527の裏面に配置される端子である。全ての 半田ボール 512は、全ての複数の雌端子 511に相対するように配置されている。全 ての半田ボール 512は、全ての雌端子 511に個々に電気的に接続されている。 [0080] 従って、モジュール基板 102の全ての検査用端子 42と全ての半田ボール 512は、 本体 510の孔部 519にモジュール基板 102を格納して蓋 502で挟んで固定した間に 、個々に電気的に接続されることになる。つまり、本発明のソケット 501を用いることに より、モジュール基板 102の上面に用意した検査用端子 42の信号を、モジュール基 板 102の裏面に引き出すことができる。つまり、検査システムにおいて、モジュール基 板 102の上面に用意した検査用端子 42の信号を、半田ボール 43の信号と同様に取 り扱うことが可能となる。結果的に半田ボール 512は、半田ボール 514より外側に配 置されている。
[0081] ここで、雄端子 503の配列は対応するピンコンタクト 504の配列に同じとすることが 望ましい。配列を同じとすることにより、全ての配線 505の配線長を短ぐ概略等しく すること力 Sできる。配線長を短ぐ等しくすることにより、個々の検査用端子 42の誘導 性負荷と容量性負荷を小さぐ等しくすること力 Sできる。その結果、検査用端子 42の 信号の波形歪は、極力抑えられ、ばらつき少なくすること力 Sでき、検査の精度を高め ること力 S可能となる。また、雄端子 503および雌端子 51 1の直径またはピッチはビンコ ンタクト 504の直径より大きくすることが望まし!/、。ピンコンタクト 504の直径またはピッ チは、検査用端子 42の直径に合わせる必要があるが、雄端子 503および雌端子 51 1はその必要が無い。よって、雄端子 503および雌端子 51 1は、できる限り直径また はピッチを大きくすることにより、接触面積を増やすことができ、蓋 502と本体 510の 接続強度を高めることが可能となる。また、ピンコンタクト 504の直径またはピッチは、 接触端子 513の直径またはピッチに比べて十分に小さくすることが望ましい。検査用 端子 41、 42間のピッチおよび検査用端子 41、 42の直径は、はんだボール 43間のピ ツチ、はんだボール 43の直径に比べて十分に小さくすることができるためである。ピ ンコンタクト 504の直径またはピッチを十分に小さくすることにより所要面積を小さくで きる。
[0082] また、サポートプレート 508を用いて各接続部の勘合状態を調整することが望まし い。サポートプレート 508の厚みは、本体 510の孔部 519にモジュール基板 102を格 納して蓋 502で挟んで固定した間に、全ての半田ボール 43と全ての接触端子 513と 全てのスルーホール 518、および全ての検査用端子 42と全てのピンコンタクト 504、 および全ての雌端子 511と全ての複数の雄端子 503が電気的に接続されるように調 整されている。図 4ではサポートプレート 508の厚みは、プラスの例を示したが、配線 基板 500をくり抜くようにマイナスであっても良い。
[0083] 複数の雄端子 517、複数のピンコンタンクト 506、複数の配線 507、保持プレート 5 20、複数の雌端子 515、複数の半田ボール 516、検査用端子 43については、複数 の雄端子 503、複数のピンコンタンクト 504、複数の酉己線 505、保持プレート 509、複 数の雌端子 511、複数の半田ボール 512、検査用端子 42と同様であるので、説明は 省略する。
[0084] 図 7は、本発明の実施の形態 1に係るモジュール基板 102を外部基板 201に実装 し、外部基板 201を受信機筐体 204内に実装するときのテレビジョン受信機の一部 分解実装図である。実施の形態 1に係るモジュール基板 102を実装するとともに、例 えば液晶ディスプレイ又はプラズマディスプレイなどのディスプレイ 204Dを搭載し、 テレビジョン受信機の製品化を実現した場合の例である。なお、図 7は背面図であつ て、図 7の裏側であるおもて面にディスプレイ 204Dが搭載される。この場合、モジュ ール基板 102は、テレビジョン受信機能を実現するモジュールである。すなわち、 LS 132は、テレビジョン信号を入力して映像信号および音声信号を出力するデコード機 能を備えているシステム LSIである。なお、その他のテレビシヨン受信機、例えばセッ トトップボックスや携帯型端末や PCにおけるモジュール基板 102をテレビジョン受信 機に実装した構成であってもよい。なお、テレビジョン受信機に限定するものでなぐ その他のデジタル家電製品であっても良い。
[0085] 図 7において、モジュール基板 102は、各国や各地域毎のチューナ 202と、各巿場 毎の CAモジュールを接続するためのソケット 205と、デジタル音声信号又はアナログ 音声信号とデジタル映像信号 (音声や映像を含むコンテンツ信号)を出力するデイス プレイインターフェース 206が実装された外部基板 201に実装される。ディスプレイィ ンターフェース 206は、モジュール基板 102から出力される映像信号及び音声信号 を、例えば、液晶ディスプレイ、プラズマディスプレイ、 CRTディスプレイなどの、接続 されるディスプレイに接続するためのインターフェースである。このディスプレイインタ 一フェース 206は、ディスプレイ側の接続仕様に応じて異なる回路で実現される。な お、音声信号はディスプレイ内又はディスプレイ外に設けられたスピーカ（図示せず） に出力される。外部基板 201には、モジュール基板 102の複数の半田ボール 43の 配置に対応した複数のランドが形成され、外部基板 201とモジュール基板 102は、リ フロー工程により物理的にかつ電気的に接続される。モジュール基板 102が接続さ れた外部基板 201は、支持台 207により支持されるテレビジョン受像機 204の筐体に 、電源ユニット 203と、ディスプレイ駆動ユニット 208とともに組み込まれる。なお、ディ スプレイインターフェース 206は、ディスプレイ駆動回路 208を介してディスプレイ 20 4Dに接続される。
[0086] 図 7において、テレビジョン受信機のためのモジュール基板 102は誘電体基板にて なる外部基板 201の位置 11Aに実装され、当該外部基板 201は、受信機筐体 204 の位置 201A内に実装される。
[0087] モジュール基板 102の半田ボール 43に対応したランドを備えた外部基板 201を用 意することにより、モジュール基板 102と接続して、テレビジョン受信機を製品化する こと力 Sでさる。
[0088] 検査用端子 41と検査用端子 42は、モジュール基板 102の検査用端子であり、テレ ビジョン受信機能に必要ない端子である。検査用端子 41と検査用端子 42に対応し たランドは外部基板 201に用意されない。つまり、外部基板 201は、モジュール基板 102の実装に要する面積を、検査用端子 41と検査用端子 42の分減らすことができる 。従って、テレビジョン受信機の小型化が可能となる。
[0089] 更に、検査用端子 41と検査用端子 42は、オープン状態である。検査用端子 41と 検査用端子 42を外部基板 201に接続することによる余分な誘導性負荷や容量性負 荷を肖 IJ除すること力できる。つまり、 LSI32とメモリ 33、 34との間に転送されるアドレス 信号およびクロック信号およびデータ信号の波形歪を抑制することができ、高速に動 作させることが可能となる。従って、テレビジョン受信機の高性能化が可能となる。
[0090] 図 8は、実施の形態 1に係る検査システムの一部分解実装図である。この検査シス テムは、実施の形態 1に係るモジュール基板 102を実施の形態 1に係るソケット 501 に格納し、ソケット 501を評価基板 601に実装している。そうして、評価基板 601は検 查基板 602に接続され、検査基板 602は検査装置 603に接続される。なお、図 8に おけるモジュール基板 102、ソケット 501、評価基板 601、検査基板 602は上面図で あって、検査装置 603は外観斜視図である。
[0091] 検査装置 603は、モジュール基板 102を製造する際に、良品か不良品かを選別す るための装置であり、いわゆる半導体テスターである。モジュール基板 102を製造し て出荷するメーカーの製造工場における検査工程に備えられる。例えば、 LSIテスタ 一やメモリーテスターなどである。
[0092] 検査装置 603は、モジュール基板 102の検査用端子 41、 42に接続することにより 、モジユーノレ基板 102内部の LSI32とメモリ 33、 34との間で転送されるデータ信号 の波形およびパターンを検査することができる。また、 LSI32およびメモリ 33, 34の 内部回路の検査を行う場合には、検査用端子 41 , 42から検査信号を入力させ、検 查用端子 41 , 42から出力される信号と期待値とを照合することができる。
[0093] 評価基板 601には、ソケット 501の複数の半田ボーノレ 512、 514、 516の酉己置に対 応した複数のランドが形成され、評価基板 601とソケット 501は、リフロー工程により物 理的にかつ電気的に接続される。半田ボール 514の配置に対応したランドは評価基 板 601の位置 1Aに用意され、半田ボール 512、 516の配置に対応したランドは評価 基板 601の位置 1Aの外側かつ位置 1Bの内側に用意される。なお、評価基板 601は 、ソケット 501を 4個実装できるようになつている。モジュール基板 102を 4個同時に検 查できるようにするためである。ソケット 501の実装する数は一例を示しただけであり、 4個に限定されない。
[0094] 図 8において、テレビジョン受信機のためのモジュール基板 102は、誘電体基板に てなる評価基板 601の位置 1Bに実装されたソケット 501内に格納され、当該評価基 板 601は、検査基板 602に接続されて、検査装置 603の位置 1Cに接続される。評価 基板 601は、プリント基板であって、誘電体に銅などの導電体の配線層を有し、配線 層を用いた配線が可能である。モジュール基板 102の検査に必要な信号は、半田ボ 一ノレ 512、 514、 516の配置に対応したランドから評価基板 601の裏面に実装された コネクタ（図示しない）に電気的に接続されるように配線される。評価基板 601と検査 基板 602と検査装置 603の接続はそれらのコネクタにより電気的に接続される。コネ クタの説明を省略したのは、実際の検査システムにおいては、評価基板 601と検査 基板 602は検査装置 603と一体であり、コネクタにより取り外しができるようになって いるためである。
[0095] ソケット 501、評価基板 601、検査基板 602、検査装置 603から成る検査システムと することにより、モジュール基板 102と検査装置 603を接続して、モジュール基板 10 2を検査すること力 Sでさる。
[0096] 検査用端子 41と検査用端子 42は、モジュール基板 102の検査用端子であり、モジ ユール基板 102の検査に必要な端子である。し力もながら、検査用端子 41と検査用 端子 42はモジュール基板 102の裏面の半田ボール 43に用意されない。実施の形態 1に係るソケット 501を用いず、モジュール基板 102を評価基板 601に実装された場 合は、評価基板 601の位置 1Aに実装されることになる。その場合、検査用端子 41と 検査用端子 42は、オープンとなるため検査装置 603と電気的に接続することができ ない。一方、実施の形態 1に係るソケット 501を用い、モジュール基板 102をソケット 5 01に格納した場合は、検査用端子 41と検査用端子 42は、ソケット 501のピンコンタ ンク卜 504、 506、酉己線 505、 507、雄端子 503、 517、雌端子 511、 515を介してソケ ット 501裏面の半田ボール 512、 516に電気的に接続されることになる。よって、ソケ ット 501を評価基板 601の位置 1Bに実装し、モジュール基板 102を格納することによ り、モジュール基板 102の半田ボール 43のみならず検査用端子 41 , 42を検査装置 603と電気的に接続することができる。その結果、モジュール基板 102内部の LSI32 とメモリ 33、 34との間で転送されるデータ信号の波形およびパターンの検査信号を 検査装置 603に伝播させて検査することができる。また、 LSI32およびメモリ 33, 34 の内部回路の検査を行う場合には、検査装置 603から検査信号を伝播させて、検査 用端子 41 , 42から検査信号を入力させ、検査用端子 41 , 42から出力される信号と 期待値とを照合することができる。
[0097] 実施の形態 1に係るモジュール基板 102においては、第 2の基板 12上に検査用端 子 41 , 42が設けられている。
[0098] 実施の形態 1に係るテレビジョン受信機の外部基板 201は、検査用端子 41 , 42に 対応したランドを設ける必要がなくなるため、モジュール基板 102の実装に要する面 積を、検査用端子 41、 42の面積分減らすことができる。また、検査用端子を形成す る為に別個に基板を持つ必要がない。そのため、モジュール基板 102の小型化が可 能となる。結果、テレビジョン受信機の小型化が可能となる。
[0099] 更に、検査用端子 41と検査用端子 42は、外部基板 201に接続されずオープン状 態である。よって、外部基板 201に接続されることによる付加される余分な誘導性負 荷や容量性負荷を削除することができる。つまり、 LSI32とメモリ 33、 34との間に転 送されるアドレス信号およびクロック信号およびデータ信号の波形歪を抑制すること ができ、高速に動作させることが可能となる。結果、テレビジョン受信機の高性能化が 可能となる。
[0100] また、実施の形態 1に係るソケット 501を用いる検査システムにおいては、モジユー ル基板 102をソケット 501に格納した場合は、モジュール基板 102の検査用端子 41 と検査用端子 42を検査装置 603と電気的に接続することができる。その結果、モジュ 一ノレ基板 102内部の LSI32とメモリ 33、 34との間で転送されるデータ信号の波形お よびパターンを検査することができる。その結果、モジュール基板 102内の電子部品 の不良を確実に検出することができる。また、 LSI32およびメモリ 33, 34の内部回路 の検査を行う場合には、検査用端子 41 , 42から検査信号を入力させ、検査用端子 4 1 , 42から出力される信号と期待値とを照合することができる。
[0101] 以上のように、モジュール基板 102の検査用端子 41 , 42に対応したランドは、モジ ユール基板 102を製造して出荷するメーカーの製造工場における評価基板 601にお いては設ける必要がある力 モジュール基板 102を用いる製品の外部基板 201にお いては設ける必要がない。よって、実施の形態 1に係るモジュール基板 102は、メー カーの製造工場を出荷後には、基板に必要なランドの数を減らすことができることか ら、実装に要する面積を削減できる。つまり、本実施の形態に係るモジュール基板 10 2は、本実施の形態に係るソケット 501を備えた検査システムを用いることにより、メー カーの製造工場を出荷後に小型化できることと同等の効果がある。また、小型化の効 果を有しつつ、十分な検査を提供できるため、製造コストの増加を防止するコストダウ ンと電子部品の検査を確実に行うことができかる品質向上を両立できる効果がある。
[0102] 上述した通り、複数の雄端子 503、 517が第一の端子、複数のピンコンタンクト 504 、 506が第一の突起、保持プレート 509、 520が保持プレート、複数の雌端子 511、 5 15が第二の端子、複数の接触端子 513が第四の端子、複数の半田ボール 512、 51 6が第三の端子、複数の半田ボール 514が第五の端子、複数の半田ボール 43が第 六の端子、孔部 519が孔部、評価基板 601が評価基板に相当する。しかし、本発明 は上記の例に限定されない。
[0103] (実施の形態 2)
以下本発明の実施の形態 2を、図面を参照しながら説明する。なお、実施の形態 1 と同じ構成要素については、同じ符号を付け詳細説明は省略する。
[0104] 図 9は、実施の形態 2に係るモジュール基板を示す外観斜視図である。なお、図 9 においては、位置関係を明確にするために互いに直交する X方向、 Y方向および Z 方向を示す矢印を付している。 X方向および Y方向は水平面内で互いに直交し、 Z 方向は鉛直方向に相当する。また、後述する図 10Aと図 10Bにおいても、同様に X 方向、 Y方向および Z方向を示す矢印を付している。
[0105] 図 9に示すように、実施の形態 2に係るモジュール基板 232は、第 1の回路基板 11 、第 1のコンポジットシート 21、第 2の回路基板 12が順に積層された構造を有する。 第 2の基板 12の上面においては、封止層であるモールド部 61が形成されている。モ ジユーノレ基板 232は、実施の形態 1における LSI32を備えている。
[0106] モジュール基板 232において、第 2の基板 12の上面の 4辺には、複数の検査用端 子 241および複数の検査用端子 242および複数の検査用端子 243および複数の検 查用端子 244がそれぞれマトリクス状にモジュール基板 232の 4辺に沿って配置され ている。なお、検査用端子 241、 242、 243、 244を総称して第七の端子と呼ぶ。検 查用端子 241、 242、 243、 244は第七の端子の一例である。
[0107] 各検査用端子 241 , 242、 243、 244は、後述するように、第 1の基板 11上に実装 される LSI等の電子部品と配線パターンを介して電気的に接続されている。つまり、 各検査用端子 241 , 242、 243、 244は、 LSI32と電気的に接続されている。検査用 端子 241 , 242,243, 244としては、例えば、ランドを用いること力 Sできる。検査用端 子 241 , 242, 243, 244には、実施の形態 1と同様に、ソケット 501を介して検査装 置 603が接続される。その場合のソケット 501には、検査用端子 241 , 242, 243, 2 44に対応する複数のピンコンタンク卜 504、 506、複数の雄端子 503、 517、複数の 酉己,線 505、 507、複数の此佳端子 511、 515、複数の半田ボーノレ 512、 514、 516力、ら 構成される。
[0108] また、検査用端子 241 , 242, 243, 244には、第二のモジュール基板であるモジュ ール基板 233が接続される。
[0109] モジュール基板 233においては、モジュール基板 232同様に第 1の回路基板 11、 第 1のコンポジットシート 21、第 2の回路基板 12が順に積層された構造を有する。第 1の基板 11の上面においては、実施の形態 1におけるメモリ 33、 34を備えている。メ モリ 33、 34は第 1の基板 12の上面の図示しないランドにリフロー工程により半田付け されていることが考えられる。
[0110] モジユーノレ基板 232とモジユーノレ基板 233力検查用端子 241 , 242, 243, 244を 介して接続されることによりモジュール基板 101の機能を実現できる。つまり、検査用 端子 241 , 242, 243, 244は、モジユーノレ基板 232の検査用端子であるとともに、モ ジュール基板 232とモジュール基板 233の接続用端子を兼ねて!/、る。モジュール基 板 233の底面においては、複数のはんだボール 343が形成されている。各はんだボ ール 343は、モジュール基板 233に実装される電子部品と電気的に接続されている 。つまり、メモリ 33、 34とはんだボール 343は電気的に接続されている。モジュール 基板 233 (ま、（まん ボーノレ 343を用レヽて検査用端子 241 , 242, 243, 244ίこ (まん だ付けすることによりモジュール基板 232に実装される。それにより、モジュール基板 233とモジュール基板 232に実装される電子部品とが電気的に接続される。つまり、 LSI32とメモリ 33, 34は電気的に接続される。
[0111] モジュール基板 232、 233の実現形態は、 LSIまたは ICまたは MCMまたは SIP等 が考えられる。また、モジュール基板 232とモジュール基板 233を接続しての実現形 態は、 POP(Packege On Package)等が考えられる。
[0112] 以下、モジュール基板 232の内部構造について詳細に説明する。
[0113] 図 10Aは、モジュール基板 232に実装される複数の電子部品の XY平面上での位 置関係を示す図であり、図 10Bは、モジュール基板 232の断面図である。
[0114] 図 10Bに示すように、第 1のコンポジットシート 21の中央部には、上下に貫通する空 間部 51が形成されている。空間部 51内で第 1の基板 11上に、 LSI32が実装されて いる。
[0115] また、図 10Bに示すように、第 2の基板 12の中央部の所定の領域に、孔部 53が形 成されている。図 9、図 10Aおよび図 10Bに示すように、空間部 51内および孔部 53 を封止するように封止層であるモールド部 61が形成されて!/、る。
[0116] 図 10Aおよび図 10Bにおいては、 LSI32は、ワイヤボンディング工法により第 1の 基板 11上の配線パターンに電気的に接続されて!/、る。
[0117] 以下、さらに図 11を参照しつつ、 LSI32、メモリ 33, 34および検査用端子 241 , 24 2、 243、 244の間の配線について説明する。
[0118] 図 11 (ま、モジユーノレ基板 232の第 1の基板 11力、ら検查用端子 241 , 242、 243、 2 44、はんだボール 343を介してモジュール基板 233の第 2の基板に形成される配線 パターン 11；!〜 116を模式的に示した図である。なお、配線パターン 113、 114は実 施の形態 2には無い。図 10Aにおいては、配線パターン 111〜； 116をそれぞれ 1本 ずつ代表的に示してレ、るが、実際には配線パターン 111〜 116はそれぞれ複数形 成されている。
[0119] 図 11に示すように、複数の配線パターン 111の一端は、複数のボンディングパッド
322 (図 10A参照）および複数のワイヤ 321 (図 10A参照）を介して、 LSI32の複数 の端子にそれぞれ電気的に接続されている。複数の配線パターン 111の他端は、複 数の配線パターン 112の中央部にそれぞれ接続されて!/、る。
[0120] 複数の配線パターン 112の一端は、検査端子 242を介して、メモリ 33の複数の端 子にそれぞれ電気的に接続されている。複数の配線パターン 112の他端は、検査端 子 241および検査用端子 242を介して、メモリ 34の複数の端子にそれぞれ電気的に 接続されている。
[0121] 複数の配線パターン 115の一端は、ボンディングパッド 322 (図 10A参照）およびヮ ィャ 321 (図 10A参照）を介して、 LSI32の複数の端子にそれぞれ電気的に接続さ れている。複数の配線パターン 115の他端は、検査用端子 243を介して、メモリ 33の 複数の端子にそれぞれ電気的に接続されている。
[0122] 複数の配線パターン 116の一端は、ボンディングパッド 322 (図 10A参照）およびヮ ィャ 321 (図 10A参照）を介して、 LSI32の複数の端子にそれぞれ電気的に接続さ れている。複数の配線パターン 116の他端は、検査用端子 244を介して、メモリ 34の 複数の端子にそれぞれ電気的に接続されている。
[0123] また、図示していないがメモリ 33、 34の動作に必要な電源信号もモジュール基板 2
32の第 1の基板 11力、ら検查用端子 241 , 242、 243、 244、はんだ、ボーノレ 343を介 してモジュール基板 233の第 2の基板に接続されている。
[0124] 上記の構成により、配線パターン 111 , 112、検査用端子 241、 242を介して LSI3
2力、らメモリ 33, 34ヘアドレス信号およびクロック信号が転送される。また、配線バタ ーン 115, 116、検査用端子 243、 244を介してデータ信号力 SLSI32とメモリ 33, 34 との間で転送される。
[0125] ここで、酉己泉パターン 111 , 112, 115, 116は、機能的には、： LSI32とメモリ 33, 3 4とを接続する以外に必要のない配線である。すなわち、 LSI32とメモリ 33, 34とを 接続する配線は、各信号が転送される配線パターン 111 , 112, 115, 116だけで機 能的に十分である。また、酉己泉パターン 111 , 112, 115, 116は、はんだボーノレ 43 には接続されていない。すなわち、 LSI32、メモリ 33, 34および配線パターン 111 , 112, 115, 116は、余分な酉己泉力無く、モジユーノレ基板 232とモジユーノレ基板 233 内に閉じている。
[0126] ところで、実施の形態 2の POPの場合、モジユーノレ基板 232とモジユーノレ基板 233 を個別に検査して、モジュール基板 232とモジュール基板 233を接続した後に更に 検査することが考えられる。双方を接続前に個別に検査することにより、良品同士を 接続できることから、接続後の完成品の不良率を下げることができるためである。
[0127] ところで、モジュール基板 232の個別の検査において、 LSI32からメモリ 33, 34へ 転送される全信号の波形およびパターンを検査するためには、モジュール基板 232 の全配線パターン 111 , 112, 115, 116に後述する検査装置 603を接続する必要 がある。 LSI32力、らメモリ 33, 34へ転送される全信号の波形およびパターンを検査 するためには、メモリ 33、 34の機能を実現する手段が必要である。しかし、この場合、 検査装置 603にメモリ 33, 34の機能があっても良いし、評価基板 601あるいは検査 基板 602あるいはソケット 501上にメモリ 33, 34の機能があっても良い。つまり、検査 装置 603にメモリ 33, 34をエミュレートするソフトウェア、もしくは検査装置 603あるい は評価基板 601あるいは検査基板 602あるいはソケット 501上にメモリ 33, 34が実 装されることが考えられる。それらのメモリ機能とモジュール基板 232とを接続して LS 132からメモリ 33, 34へ信号を転送するとともに、転送される各信号の波形およびパ ターンを検査することができる。
[0128] モジユーノレ基板 232における LSI32のメモリ 33, 34に接続するための内部回路を 検査するためには、モジュール基板 232の外部の検査装置 603から検査信号を LSI 32に入力し、 LSI32から出力される信号と期待値とを照合する必要がある。
[0129] そこで、実施の形態 2においては、図 10A、図 10Bおよび図 11で説明したように、 検査用端子 241と 242と配線パターン 111 , 112とは電気的に接続されている。それ により、検査用端子 241または 242に検査装置 603を接続することにより、 LSI32か らメモリ 33へ転送されるアドレス信号およびクロック信号の波形およびパターンを検 查すること力 Sでさる。
[0130] また、検査用端子 243と配線パターン 115とが電気的に接続さえれている。それに より、検査用端子 243に検査装置 603を接続することにより、 LSI32とメモリ 33との間 で転送されるデータ信号の波形およびパターンを検査することができる。
[0131] また、検査用端子 244と配線パターン 116とが電気的に接続されている。それによ り、検査用端子 244に検査装置 603を接続することにより、 LSI32とメモリ 34との間で 転送されるデータ信号の波形およびパターンを検査することができる。
[0132] また、 LSI32のメモリ 33, 34に接続するための内部回路の検査を行う場合には、検 查用端子 241 , 242, 243, 244と検査装置 603が接続される。そうすることにより、 検査用端子 241 , 242, 243, 244に検査信号を入力し、検査用端子 241 , 242, 2 43, 244から出力される信号と期待値とを照合することができる。
[0133] 実施の形態 2に係るモジュール基板 232においては、第 2の基板 12上に検査用端 子 241 , 242、 243、 244カ設けられている。
[0134] 実施の形態 2に係るテレビジョン受信機の外部基板 201は、検査用端子 241 , 242 、 243、 244に対応したランドを設ける必要がなくなるため、モジュール基板 232およ びモジュール基板 233を接続した完成品の実装に要する面積を、検査用端子 241、 242、 243、 244の面積分減らすことができる。その結果、テレビジョン受信機の小型 化が可能となる。
[0135] 更に、検査用端子 241、 242、 243、 244は、モジュール基板 232およびモジユー ル基板 233を接続するための接続端子を兼ねている。よって、外部基板 201に接続 されるためまたは余分な検査端子、検査端子に引き出すための配線による付加され る余分な誘導性負荷や容量性負荷を削除することができる。つまり、 LSI32とメモリ 3 3、 34との間に転送されるアドレス信号およびクロック信号およびデータ信号の波形 歪を抑制することができ、高速に動作させることが可能となる。結果、テレビジョン受 信機の高性能化が可能となる。
[0136] また、実施の形態 2に係るソケット 501を用いる検査システムにおいては、モジユー ル基板 232をソケット 501に格納した場合は、モジュール基板 232の検査用端子 24 1または検査用端子 242で反射波が発生することを防止することができる。そうして、 配線パターンの信号に波形歪みが発生することを防止することができる。
[0137] 検査用端子 241、 242、 243、 244を検査装置 603と電気的に接続することができ る。また、検査装置 603にメモリ 33, 34をエミュレートするソフトウェア、あるいは検査 装置 603あるいは評価基板 601あるいは検査基板 602あるいはソケット 501上にメモ リ 33, 34が実装することもできる。その結果、モジュール基板 232内部の LSI32とメ モリ 33、 34との間で転送される全てのデータ信号の波形およびパターンを検査する こと力 Sできる。また、 LSI32の内部回路の検査を行う場合には、検査用端子 241 , 24 2、 243, 244から検査信号を入力させ、検査用端子 241 , 242、 243、 244から出力 される信号と期待値とを照合することができる。その結果、モジュール基板 232内部 の LSI32とメモリ 33、 34との間で転送される全てのデータ信号の波形およびパター ンを検査、期待値照合することができることからモジュール基板 232の品質を向上す ること力 Sでさる。
[0138] 以上のように、モジュール基板 232の検査用端子 241 , 242、 243、 244に対応し たランドは、モジュール基板 232を製造して出荷するメーカーの製造工場における評 価基板 601においては設ける必要がある力 モジュール基板 232およびモジュール 基板 233を接続した完成品を用いる製品の外部基板 201においては設ける必要が ない。よって、モジュール基板 232は、メーカーの製造工場を出荷後には、基板に必 要なランドの数を減らすことができることから、実装に要する面積を削減できる。つまり 、モジュール基板 232は、実施の形態 2に係るソケット 501を備えた検査システムを用 いることにより、メーカーの製造工場を出荷後に小型化できることと同等の効果がある 。また、小型化の効果を有しつつ、十分な検査を提供できるため、製造コストの増加 を防止するコストダウンと電子部品の検査を確実に行うことができる品質向上を両立 できる効果がある。
産業上の利用可能性
本発明に力、かるモジュール基板およびソケットおよびそれらを用いる検査システム は、メーカーの製造工場において検査した後の出荷後に小型化できることと同様の 効果を有する。本発明に力、かるモジュール基板およびソケットおよびそれらを用いる 検査システムは、電子部品が実装されたモジュール基板、モジュール基板を格納す るソケット、電子部品を検査するシステム等として有用である。

Claims

請求の範囲
[1] 裏面に第一の突起と、前記第一の突起に電気的に接続された第一の端子を有 した蓋と、
上面に第二の端子と、裏面に前記第二の端子に電気的に接続された第三の端 子を有した本体とを備え
前記本体に電子部品を格納し、前記蓋で挟んで固定した間に、前記第一の端 子と前記第二の端子が電気的に接続されるソケット。
[2] 前記第一の端子と前記第二の端子は相対するように配置される請求項 1記載の ソケット。
[3] 前記本体は上面に前記電子部品を格納する孔部を有し、
前記第一の突起は前記孔部の内側に配置され、
前記第一の端子および前記第二の端子は前記孔部の外側に配置される請求 項 2記載のソケット。
[4] 前記孔部は底面に第四の端子と、
前記第四の端子に電気的に接続された前記本体裏面に第五の端子を有する 請求項 3記載のソケット。
[5] 前記第一の突起と前記第一の端子は同じ配列である請求項 2記載のソケット。
[6] 前記第一の突起の直径またはピッチは前記第四の端子の直径またはピッチより 小さ!/、請求項 4記載のソケット。
[7] 前記第一の端子の直径は前記第一の突起の直径より大き!/、請求項 2記載のソ ケット。
[8] 前記第一の突起で貫かれ且つ少なくとも前記蓋の一部を覆うように形成された 保持プレートを備えた請求項 2記載のソケット。
[9] 上下方向に積層され、各々が配線パターンを有する複数の回路基板と、
前記複数の回路基板のうち少なくとも 1つの回路基板上に実装され、前記配線 ノ ターンと電気的に接続される電子部品と、
前記複数の回路基板のうち最下部の回路基板の下面に設けられ、前記配線パ ターンと電気的に接続される第六の端子と、 前記複数の回路基板のうち最上部の回路基板の上面に露出するように設けら れ、前記配線パターンと電気的に接続される第七の端子とを備え、
前記第七の端子は、前記電子部品の検査用端子であるとともに、第二のモジュ ール基板を積層するための接続端子を兼ねるモジュール基板。
[10] 前記電子部品のうち少なくとも 1つの電子部品は封止された請求項 9記載のモ ジュール基板。
[11] 前記複数の回路基板内に空間部が形成され、前記電子部品のうち少なくとも 1 つの電子部品は前記空間部に配置され、
前記空間部は封止された、請求項 9または 10記載のモジュール基板。
[12] 請求項 4から 8の何れか 1項に記載のソケットと、
前記電子部品を検査する検査装置と、
前記ソケットの前記第三の端子および前記第五の端子を前記検査装置に電気 的に接続して検査信号を伝播する評価基板と
を備えた検査システム。
[13] 請求項 4から 8の何れか 1項に記載のソケットと、
請求項 9から 11の何れ力、 1項に記載のモジュール基板と、
前記電子部品を検査する検査装置と、
前記電子部品を評価する評価基板と
を備え、
前記ソケットの第一の突起を前記モジュール基板の前記第七の端子に電気的 に接続し、
前記ソケットの前記第四の端子を前記モジュール基板の前記第六の端子に電 気的に接続し、
前記ソケットの前記第三の端子および前記第五の端子を前記検査装置に電気 的に接続し、
前記評価基板は検査信号を伝播する検査システム。
PCT/JP2007/068037 2006-09-19 2007-09-18 Douille, carte de module et système d'inspection utilisant la carte de module WO2008035650A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN2007800347814A CN101517845B (zh) 2006-09-19 2007-09-18 插座、模块基板及使用其的检查系统
US12/440,937 US7956632B2 (en) 2006-09-19 2007-09-18 Socket, module board, and inspection system using the module board
JP2008535343A JP4947054B2 (ja) 2006-09-19 2007-09-18 ソケットおよびモジュール基板およびそれを用いる検査システム
EP07828238A EP2071680A4 (en) 2006-09-19 2007-09-18 SOCKET, MODULE PLATE AND INSPECTION SYSTEM WITH MODULE PLATE

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006-252061 2006-09-19
JP2006252061 2006-09-19

Publications (1)

Publication Number Publication Date
WO2008035650A1 true WO2008035650A1 (fr) 2008-03-27

Family

ID=39200476

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/068037 WO2008035650A1 (fr) 2006-09-19 2007-09-18 Douille, carte de module et système d'inspection utilisant la carte de module

Country Status (5)

Country Link
US (1) US7956632B2 (ja)
EP (1) EP2071680A4 (ja)
JP (1) JP4947054B2 (ja)
CN (1) CN101517845B (ja)
WO (1) WO2008035650A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013004984A (ja) * 2011-06-17 2013-01-07 Biotronik Se & Co Kg 半導体パッケージ

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2256868A1 (de) * 2009-05-27 2010-12-01 Siemens Aktiengesellschaft Automatisierungsgerät mit einem Terminalmodul
US8441275B1 (en) * 2010-01-14 2013-05-14 Tapt Interconnect, LLC Electronic device test fixture
JP5870493B2 (ja) 2011-02-24 2016-03-01 セイコーエプソン株式会社 半導体装置、センサーおよび電子デバイス
US8466705B1 (en) 2012-09-27 2013-06-18 Exatron, Inc. System and method for analyzing electronic devices having a cab for holding electronic devices
US9733304B2 (en) * 2014-09-24 2017-08-15 Micron Technology, Inc. Semiconductor device test apparatuses
JP7281250B2 (ja) * 2018-05-11 2023-05-25 株式会社アドバンテスト 試験用キャリア
CN109738734A (zh) * 2018-12-28 2019-05-10 南通同洲电子有限责任公司 一种多功能机顶盒自动测试工装治具
TWI821525B (zh) * 2020-02-17 2023-11-11 日商山一電機股份有限公司 檢查用插槽

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01173637A (ja) * 1987-12-26 1989-07-10 Mitsubishi Electric Corp Ｉｃパツケージ用ソケツト
JPH0831532A (ja) * 1994-07-19 1996-02-02 Kel Corp Ｂｇａ−ｐｇａ変換装置
JP2000068440A (ja) 1998-08-20 2000-03-03 Nec Corp Ｉｃパッケージ
JP2001264383A (ja) * 2000-03-21 2001-09-26 Nec Corp Ｉｃ測定用ソケット

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06232233A (ja) * 1992-12-23 1994-08-19 Honeywell Inc 裸ダイの試験装置
JPH08213128A (ja) * 1995-02-08 1996-08-20 Texas Instr Japan Ltd ソケット
US6181149B1 (en) * 1996-09-26 2001-01-30 Delaware Capital Formation, Inc. Grid array package test contactor
US6819127B1 (en) * 1999-02-19 2004-11-16 Micron Technology, Inc. Method for testing semiconductor components using interposer
JP2000357571A (ja) * 1999-06-14 2000-12-26 Tokyo Eletec Kk Ｉｃソケット
JP4845304B2 (ja) * 2000-10-25 2011-12-28 株式会社センサータ・テクノロジーズジャパン ソケット及びこれを備えた電子部品装着装置
DE102004007696B4 (de) * 2004-02-16 2009-01-02 Infineon Technologies Ag Testvorrichtung zum Prüfen eines Halbleiterbauteils mit Kontaktflächen auf seiner Oberseite und seiner Unterseite und Verfahren zum Prüfen des Halbleiterbauteils
US7042240B2 (en) * 2004-02-27 2006-05-09 Wells-Cti, Llc Burn-in testing apparatus and method
US7064567B2 (en) * 2004-08-12 2006-06-20 Agilent Technologies, Inc. Interposer probe and method for testing
JP2006292727A (ja) * 2005-03-18 2006-10-26 Alps Electric Co Ltd 半導体搬送トレイ、これを用いたバーンインボード、バーンイン試験用の検査装置及びバーンイン試験方法並びに半導体の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01173637A (ja) * 1987-12-26 1989-07-10 Mitsubishi Electric Corp Ｉｃパツケージ用ソケツト
JPH0831532A (ja) * 1994-07-19 1996-02-02 Kel Corp Ｂｇａ−ｐｇａ変換装置
JP2000068440A (ja) 1998-08-20 2000-03-03 Nec Corp Ｉｃパッケージ
JP2001264383A (ja) * 2000-03-21 2001-09-26 Nec Corp Ｉｃ測定用ソケット

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2071680A4

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013004984A (ja) * 2011-06-17 2013-01-07 Biotronik Se & Co Kg 半導体パッケージ

Also Published As

Publication number Publication date
EP2071680A4 (en) 2012-11-07
US7956632B2 (en) 2011-06-07
CN101517845B (zh) 2012-10-17
CN101517845A (zh) 2009-08-26
JPWO2008035650A1 (ja) 2010-01-28
EP2071680A1 (en) 2009-06-17
US20100097085A1 (en) 2010-04-22
JP4947054B2 (ja) 2012-06-06

Similar Documents

Publication Publication Date Title
JP4947054B2 (ja) ソケットおよびモジュール基板およびそれを用いる検査システム
JP5371932B2 (ja) モジュール基板
US6737742B2 (en) Stacked package for integrated circuits
US7365992B2 (en) Electronic circuit package
US20090108431A1 (en) Inverted package-on-package (POP) assemblies and packaging methods for integrated circuits
US8120164B2 (en) Semiconductor chip package, printed circuit board assembly including the same and manufacturing methods thereof
US20080079455A1 (en) IC Chip Package, Test Equipment and Interface for Performing a Functional Test of a Chip Contained Within Said Chip Package
KR20000016695A (ko) 스택형 반도체 디바이스 패키지
US6396710B1 (en) High density interconnect module
US20190237431A1 (en) Semiconductor package
JP2006080564A (ja) 半導体装置のパッケージ構造
JP3842272B2 (ja) インターポーザー、半導体チップマウントサブ基板および半導体パッケージ
US8044498B2 (en) Interposer, semiconductor chip mounted sub-board, and semiconductor package
US20060097129A1 (en) Lens module structure
JP2003068968A (ja) 半導体集積回路装置
JP2002124628A (ja) 半導体装置
JP4388989B2 (ja) 半導体チップマウント封止サブ基板
JP2002289645A (ja) 半導体装置及び実装用配線基板
JP2008141077A (ja) 半導体装置および半導体装置の製造方法
KR20050011470A (ko) 적층 패키지
JP2006245500A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200780034781.4

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07828238

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2008535343

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2007828238

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 12440937

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE