JPWO2008035650A1 - ソケットおよびモジュール基板およびそれを用いる検査システム - Google Patents

ソケットおよびモジュール基板およびそれを用いる検査システム Download PDF

Info

Publication number
JPWO2008035650A1
JPWO2008035650A1 JP2008535343A JP2008535343A JPWO2008035650A1 JP WO2008035650 A1 JPWO2008035650 A1 JP WO2008035650A1 JP 2008535343 A JP2008535343 A JP 2008535343A JP 2008535343 A JP2008535343 A JP 2008535343A JP WO2008035650 A1 JPWO2008035650 A1 JP WO2008035650A1
Authority
JP
Japan
Prior art keywords
inspection
terminal
terminals
module substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008535343A
Other languages
English (en)
Other versions
JP4947054B2 (ja
Inventor
高鳥　正博
正博 高鳥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2008535343A priority Critical patent/JP4947054B2/ja
Publication of JPWO2008035650A1 publication Critical patent/JPWO2008035650A1/ja
Application granted granted Critical
Publication of JP4947054B2 publication Critical patent/JP4947054B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/22—Contacts for co-operating by abutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R2201/00—Connectors or connections adapted for particular applications
    • H01R2201/20—Connectors or connections adapted for particular applications for testing or measuring purposes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Connecting Device With Holders (AREA)
  • Manufacturing Of Electrical Connectors (AREA)

Abstract

本発明のソケットは、裏面に第一の突起と、裏面に第一の突起に電気的に接続された第一の端子を有した蓋と、上面に第二の端子と、裏面に第二の端子に電気的に接続された第三の端子を有した本体と、本体に電子部品を格納し、蓋で挟んで固定した間に、第一の端子と第二の端子が電気的に接続される。本発明の検査システムは、本発明のソケットと、ソケットの第三の端子を電子部品の検査装置に電気的に接続して検査信号を伝播する評価基板とを備える。

Description

本発明は、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）またはＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等の電子部品が実装されたモジュール基板、モジュール基板を格納するソケット、電子部品を検査するシステムに関する。
近年、デジタルテレビ等のデジタル家電が一般家庭に普及しつつある。このデジタル家電の普及には、製品の高性能化および多機能化が大きな鍵を握っている。
デジタル家電の性能は、デジタル信号処理を高速化することで、より向上させることができる。デジタル信号処理の高速化は、システムＬＳＩのクロック周波数の向上、データバス幅の拡張、およびＤＤＲ（ｄｏｕｂｌｅ ｄａｔａ ｒａｔｅ）メモリ等の高速メモリを用いること等により実現することができる。
また、デジタル家電の機能を増加するためには、回路の高集積化が必要になる。回路の高集積化は、例えば、ＭＣＭ（Ｍｕｌｔｉ Ｃｈｉｐ Ｍｏｄｕｌｅ）またはＳＩＰ（Ｓｙｓｔｅｍ Ｉｎ Ｐａｃｋａｇｅ）またはＰＯＰ(Ｐａｃｋａｇｅ Ｏｎ Ｐａｃｋａｇｅ)等の技術により、複数の電子部品を一つのパッケージ内に搭載することでより実現することができる。
ところで、回路の高集積化により、多数の機能を製品に搭載することが可能になるが、各機能が動作するために必要なインターフェース信号の数も増加する。それにより、パッケージ外部に設けられる外部端子の数も増加する。また、パッケージ内に収納される電子部品の数の増加に伴い、それらの検査用の外部端子の数も増加する。そのパッケージは、外部端子を介して外部基板に電気的に接続されるが、外部端子の数が増加することにより、パッケージが大型化してしまう。また、パッケージを実装するデジタル家電の基板は、パッケージの大型化に伴い大型化し、しいてはデジタル家電自体をも大型化してしまう。
そこで、例えば、特許文献１のＩＣパッケージにおいては、二層構造を有するリード基板の１層目に下段リード端子を設け、２層目に試験用端子となる上段リード端子を設けている。この構成においては、リード基板の２層目に設けられる上段リード端子は回路基板と接続されない。すなわち、試験用端子をリード基板の２層目に設けることにより、回路基板が接続される領域（リード基板の１層目）に設けられる端子の数を減少させている。それにより、ＩＣパッケージの小型化が可能になることが考えられる。
一方、パッケージ内の電子部品を検査して出荷する際には、パッケージの組み立てが完成した後に検査するのが一般的である。そのために、パッケージは検査装置へ取り外し可能に接続する必要がある。そこで、例えば、特許文献２のソケットにおいては、ＢＧＡパッケージ下部の半田ボールに対面したピンコンタクトと、そのピンコンタクトに対面したソケットコンタクトとをソケット本体に有している。そうして、ＢＧＡパッケージと基板を取り外し可能にすることが考えられている。
しかしながら、特許文献１のＩＣパッケージの構成においては、試験用端子を設けるためにリード基板を２層構造にする必要がある。この場合、電子部品としての機能上は必要がない基板を設けることになり、製造コストおよび製造工程が増加する。
また、試験用端子は２層目のリード基板に形成されているので、試験用端子とＩＣチップとを接続するワイヤの長さが長くなる。この場合、試験用端子とＩＣチップとの間のインピーダンス整合を行うことが困難になる。それにより、ＩＣチップの検査時に、試験用端子またはワイヤの端部で反射波が発生し、検査用信号に波形歪みが生じる。その結果、ＩＣチップを正確に検査することが困難になる。
また、特許文献２のソケットと上記特許文献１のＩＣパッケージを組み合わせた場合、試験用端子とピンコンタクトとを電気的に接続できない。よって、検査装置と試験用端子とを接続することができないためＩＣパッケージ内部の電子部品を検査することができない。
特開２０００−６８４４０号公報 特開平８−３１５３２号公報
本発明は、電子部品の検査を確実に行うことができかつ製造コストの増加が防止された小型のモジュール基板およびソケットおよびモジュール基板および検査システムを提供する。
本発明によれば、モジュール基板上面に試験用端子を設ける場合、試験用端子と検査装置とを電気的に接続できるので、モジュール基板内部の電子部品を検査することができる。
ソケットは、裏面に第一の突起と裏面に第一の突起に電気的に接続された第一の端子を有した蓋と、上面に第二の端子と裏面に第二の端子に電気的に接続された第三の端子を有した本体とを備え、本体に電子部品を格納し、蓋で挟んで固定した間に第一の端子と第二の端子が電気的に接続される。
モジュール基板は、上下方向に積層され各々が配線パターンを有する複数の回路基板と、複数の回路基板のうち少なくとも１つの回路基板上に実装され、配線パターンと電気的に接続される電子部品と、複数の回路基板のうち最下部の回路基板の下面に設けられ、配線パターンと電気的に接続される第六の端子と、複数の回路基板のうち最上部の回路基板の上面に露出するように設けられ、配線パターンと電気的に接続される第七の端子とを備え、第七の端子は電子部品の検査用端子であるとともに、第二のモジュール基板を積層するための接続端子を兼ねる。
検査システムは、ソケットと、電子部品を検査する検査装置と、ソケットの第三の端子および第五の端子を検査装置に電気的に接続して検査信号を伝播する評価基板とを備える。
検査システムは、ソケットと、モジュール基板と、電子部品を検査する検査装置と、電子部品を評価する評価基板とを備え、ソケットの第一の突起をモジュール基板の第七の端子に電気的に接続し、ソケットの第四の端子をモジュール基板の第六の端子に電気的に接続し、ソケットの第三の端子および第五の端子を検査装置に電気的に接続し、評価基板は検査信号を伝播する検査システム。
図１は実施の形態１に係るモジュール基板を示す外観斜視図である。 図２Ａはモジュール基板の内部構造を説明するための図である。 図２Ｂはモジュール基板の内部構造を説明するための断面図である。 図３は第１の基板に形成される配線パターンを模式的に示した図である。 図４はソケットの内部構造を説明するための断面図である。 図５Ａはソケットの蓋を示す概観上面図である。 図５Ｂはソケットの蓋を示す概観裏面図である。 図６Ａはソケットの本体を示す概観上面図である。 図６Ｂはソケットの本体を示す概観裏面図である。 図７は本発明の実施の形態１に係るモジュール基板を外部基板に実装しテレビジョン受信機を製品化する場合の一部分解実装図である。 図８は本発明の実施の形態１に係るモジュール基板を実施の形態１に係るソケットに格納し、ソケットを評価基板に実装し、検査装置に接続するときの検査システムの一部分解実装図である。 図９は実施の形態２に係るモジュール基板を示す外観斜視図である。 図１０Ａはモジュール基板の内部構造を説明するための図である。 図１０Ｂはモジュール基板の内部構造を説明するための断面図である。 図１１はモジュール基板と積層されたモジュール基板に形成される配線パターンを模式的に示した図である。
符号の説明
１１ 第１の回路基板
１２ 第２の回路基板
２１ 第１のコンポジットシート
４１，４２，２４１，２４２，２４３，２４４ 検査用端子
４３，３４３ はんだボール
１０２，２３３，２３４ モジュール基板
１１１，１１２，１１３，１１４，１１５，１１６ 配線パターン
４１０ 第１の検査部
４１１，４１２，４２１，４２２ ビア
４２０ 第２の検査部
５００ 配線基板
５０１ ソケット
５０２ 蓋
５０３，５１７ 雄端子
５０４，５０６ ピンコンタンクト
５０５，５０７ 配線
５０８ サポートプレート
５０９，５２０ 保持プレート
５１０ 本体
５１１，５１５ 雌端子
５１２，５１４，５１６ 半田ボール
５１３ 接触端子
５２７ 成型部
５１８ スルーホール
５１９ 孔部
以下、本発明を実施するための最良の形態について、図面を参照しながら説明を行う。
（実施の形態１）
以下、本発明の実施の形態１を図面を参照しながら説明する。
図１は、実施の形態１に係るモジュール基板を示す外観斜視図である。なお、図１においては、位置関係を明確にするために互いに直交するＸ方向、Ｙ方向およびＺ方向を示す矢印が付されている。Ｘ方向およびＹ方向は水平面内で互いに直交し、Ｚ方向は鉛直方向に相当する。また、後述する図２Ａ、図２Ｂ、図４、図５Ａ、図５Ｂ、図６Ａ、図６Ｂにおいても、同様にＸ方向、Ｙ方向およびＺ方向を示す矢印が付されている。
図１に示すように、実施の形態１に係るモジュール基板１０２は、第１の回路基板１１（以下、「第１の基板１１」と略記する）、第１のコンポジットシート２１、第２の回路基板１２（以下、「第２の基板１２」と略記する）が順に積層された構造を有する。第２の基板１２の上面においては、封止層であるモールド部６１が形成されている。なお、第１の基板１１、第２の基板１２の各々は、多層基板であってもよく、単層基板であってもよい。また、第１のコンポジットシート２１としてはエポキシ樹脂を含む粘着性シートを用いることができる。例えば、プリプレグを用いることができる。第１のコンポジットシート２１は、絶縁層としての役割を担う。
第２の基板１２の上面のＹ方向の２辺に沿った所定の領域に第１の検査部４１０および第２の検査部４２０が設けられている。第１の検査部４１０および第２の検査部４２０には、複数の検査用端子４１および複数の検査用端子４２がそれぞれマトリクス状に配置されている。
検査用端子４１，４２は、後述するように、第１の基板１１上に実装されるＬＳＩ等の電子部品と配線パターンを介して電気的に接続されている。検査用端子４１，４２としては、例えば、ランドまたはビアを用いることができる。検査用端子４１，４２には、後述するソケット５０１を介して検査装置６０３が接続される。
第１の基板１１の下面には、複数のはんだボール４３が形成されている。各はんだボール４３は、第１の基板１１に実装される電子部品と電気的に接続されている。
モジュール基板１０２は、はんだボール４３を用いてはんだ付けすることにより後述する外部基板２０１に実装される。それにより、外部基板２０１とモジュール基板１０２に実装される電子部品とが電気的に接続される。モジュール基板１０２は、例えば、リフローはんだ付け法により外部基板２０２に実装される。
なお、詳細は後述するが、検査用端子４１，４２は、外部基板２０２に接続する必要がないので、リフローはんだ付け法によるはんだ付けを行う必要がない。そのため、検査用端子４１，４２は、後述するソケット５０１のピンコンタクト５０４、５０６が接触できる大きさを有していればよい。この場合、各検査用端子４１，４２を十分に小さくすることができるとともに、検査用端子４１間のピッチおよび検査用端子４２間のピッチを十分に小さくすることができる。
したがって、検査用端子４１，４２の大きさは、はんだボール４３の大きさに比べて十分に小さくすることができる。また、検査用端子４１間のピッチおよび検査用端子４２間のピッチは、はんだボール４３間のピッチに比べて十分に小さくすることができる。例えば、はんだボール４３の大きさは約６５０μｍであり、検査用端子４１，４２の大きさは約１００μｍである。例えば、はんだボール４３間のピッチは１ｍｍであり、検査用端子４１間のピッチは１５０μｍである。
この場合、第一の回路基板１１または第２の回路基板１２が大型化することを防止することができ、モジュール基板１０２の小型化が可能となる。
モジュール基板１０２の実現形態としては、ＬＳＩまたはＩＣまたはＭＣＭまたはＳＩＰ等が考えられる。
以下、モジュール基板１０２の内部構造について詳細に説明する。
図２Ａは、モジュール基板１０２に実装される複数の電子部品のＸＹ平面上での位置関係を示す図である。図２Ｂは、モジュール基板１０２の断面図である。
図２Ｂに示すように、第１のコンポジットシート２１の中央部には、上下に貫通する空間部５１が形成されている。空間部５１内で第１の基板１１上に、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）３２、メモリ３３およびメモリ３４が実装されている。メモリ３３，３４は、ＬＳＩ３２の作業領域として機能するワークメモリである。メモリ３３，３４としては、例えばＤＤＲ（ｄｏｕｂｌｅ ｄａｔａ ｒａｔｅ）メモリを用いることができる。この場合、ＬＳＩ３２とメモリ３３，３４との間で、４００ＭＨｚ以上の高周波号を転送することが可能となる。
また、図２Ｂに示すように、第２の基板１２の中央部の所定の領域に、孔部５３が形成されている。図１および図２Ｂに示すように、空間部５１内および孔部５３を封止するように封止層であるモールド部６１が形成されている。これにより、外的影響からＬＳＩ３２およびメモリ３３，３４を保護することができ、損傷および劣化を防止することができる。モールド部６１は、例えば、樹脂材料からなる。
ＬＳＩ３２、メモリ３３，３４は、例えば、厚さ数μｍの接着シート（図示せず）を介して第１の基板１１上に接着される。また、ＬＳＩ３２、メモリ３３，３４は、例えば、ワイヤボンディング工法またはフリップチップ工法により第１の基板１１に電気的に接続される。
ワイヤボンディング工法またはフリップチップ工法を用いることにより、ＬＳＩ３２、メモリ３３およびメモリ３４の第１の基板１１上での高さを低く抑えることができる。それにより、第１のコンポジットシート２１の厚さを小さくすることが可能になり、モジュール基板１０２の薄型化が可能になる。
図２Ａおよび図２Ｂにおいては、ＬＳＩ３２、メモリ３３およびメモリ３４は、ワイヤボンディング工法により第１の基板１１上の配線パターンに電気的に接続されている。
なお、ＬＳＩ３２、メモリ３３，３４としては、例えば、所定の大きさに研磨およびダイシングされたベアダイ、またはＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）を用いることができる。第１のコンポジットシート２１の厚さは、上記ベアダイまたはＣＳＰの厚さより大きいことが好ましく、例えば、５０μｍ〜８００μｍである。
また、図１には示していないが、図２Ｂに示すように、第１の基板１１の下面ならびに第２の基板１２の上面および下面には、接地導体層７０１（以降、「ＥＣＬ７０１」と記載する）が形成されている。
第１の基板１１の下面においては、はんだボール４３が形成される領域を除く領域にＥＣＬ７０１が形成されている。第２の基板１２の上面においては、検査用端子４１，４２が形成される領域、および配線パターン（図示せず）が形成される領域を除く領域にＥＣＬ７０１が形成されている。第２の基板１２の下面においては、後述するビア４１１，４１２，４２１、４２２が形成される領域を除く領域にＥＣＬ７０１が形成されている。なお、ＥＣＬ７０１は、はんだボール４３、検査用端子４１，４２、配線パターンおよびビア４１１，４１２，４２１、４２２に接触しないように、可能な限り広い領域に形成することが好ましい。ＥＣＬ７０１の効果については後述する。
以下、さらに図３を参照しつつ、ＬＳＩ３２、メモリ３３，３４および検査用端子４１，４２の間の配線について説明する。
図３は、第１の基板１１に形成される配線パターン１１１〜１１６を模式的に示した図である。なお、図２においては、配線パターン１１１〜１１６はそれぞれ１本ずつ代表的に示しているが、実際には配線パターン１１１〜１１６はそれぞれ複数形成されている。同様に、図２Ａと図２Ｂにおいては、後述するビア４１１、４１２、４２１、４２２をそれぞれ１つずつ代表的に示しているが、実際には、ビア４１１、４１２、４２１、４２２はそれぞれ複数形成されている。
図３に示すように、複数の配線パターン１１１の一端は、複数のボンディングパッド３２２（図２Ａ参照）および複数のワイヤ３２１（図２Ａ参照）を介して、ＬＳＩ３２の複数の端子にそれぞれ電気的に接続されている。複数の配線パターン１１１の他端は、複数の配線パターン１１２の中央部にそれぞれ接続されている。
複数の配線パターン１１２の一端は、ボンディングパッド３３２（図２Ａ参照）およびワイヤ３３１（図２Ａ参照）を介して、メモリ３３の複数の端子にそれぞれ電気的に接続されている。複数の配線パターン１１２の他端は、ボンディングパッド３４２（図２Ａ参照）およびワイヤ３４１（図２Ａ参照）を介して、メモリ３４の複数の端子にそれぞれ電気的に接続されている。
図３に示すように、複数の配線パターン１１３の一端は、モジュール基板１０２（図２Ｂ参照）のＹ方向の一辺の近くに形成されるビア４１１（図２Ｂ参照）を介して複数の検査用端子４１にそれぞれ電気的に接続されている。また、複数の配線パターン１１３の他端は、複数の配線パターン１１２にそれぞれ接続されている。このように、配線パターン１１３は配線パターン１１２から分岐するスタブ配線である。これにより、検査用端子４１と配線パターン１１１，１１２とが電気的に接続される。
また、複数の配線パターン１１４の一端は、モジュール基板１０２（図２Ｂ参照）のＹ方向の他辺の近くに形成されるビア４２１（図２Ｂ参照）を介して複数の検査用端子４２にそれぞれ電気的に接続されている。また、複数の配線パターン１１４の他端側は、複数の配線パターン１１２にそれぞれ接続されている。このように、配線パターン１１４は配線パターン１１２から分岐するスタブ配線である。これにより、検査用端子４２と配線パターン１１１，１１２とが電気的に接続される。
複数の配線パターン１１５の一端は、ボンディングパッド３２２（図２Ａ参照）およびワイヤ３２１（図２Ａ）を介して、ＬＳＩ３２の複数の端子にそれぞれ電気的に接続されている。複数の配線パターン１１５の他端は、ボンディングパッド３３２（図２Ａ参照）およびワイヤ３３１（図２Ａ参照）を介して、メモリ３３の複数の端子にそれぞれ電気的に接続されている。
また、複数の配線パターン１１５は、モジュール基板１０２（図２Ｂ参照）のＹ方向の一辺の近くに形成されるビア４１２（図２Ｂ参照）を介して複数の検査用端子４１にそれぞれ電気的に接続されている。これにより、検査用端子４１と配線パターン１１５とが電気的に接続される。
複数の配線パターン１１６の一端は、ボンディングパッド３２２（図２Ａ参照）およびワイヤ３２１（図２Ａ参照）を介して、ＬＳＩ３２の複数の端子にそれぞれ電気的に接続されている。複数の配線パターン１１６の他端は、ボンディングパッド３４２（図２Ａ）およびワイヤ３４１（図２Ａ）を介して、メモリ３４の複数の端子にそれぞれ電気的に接続されている。
また、複数の配線パターン１１６は、モジュール基板１０２（図２Ｂ参照）のＹ方向の他辺の近くに形成されるビア４２２（図２Ｂ参照）を介して複数の検査用端子４２にそれぞれ電気的に接続されている。これにより、検査用端子４２と配線パターン１１６とが電気的に接続される。
上記の構成により、配線パターン１１１，１１２を介してＬＳＩ３２からメモリ３３，３４へアドレス信号およびクロック信号が転送される。また、配線パターン１１５，１１６を介してデータ信号がＬＳＩ３２とメモリ３３，３４との間で転送される。
ここで、配線パターン１１１，１１２，１１５，１１６は、機能的には、ＬＳＩ３２とメモリ３３，３４とを接続する以外に必要のない配線である。すなわち、ＬＳＩ３２とメモリ３３，３４とを接続する配線は、各信号が転送される配線パターン１１１，１１２，１１５，１１６だけで機能的に十分である。また、配線パターン１１１，１１２，１１５，１１６は、第１のコンポジットシート２１および第２の基板１２およびモールド部６１によって外気から遮断されている。すなわち、ＬＳＩ３２、メモリ３３，３４および配線パターン１１１，１１２，１１５，１１６は、モジュール基板１０２内に封止されている。
ところで、ＬＳＩ３２からメモリ３３，３４へ転送される各信号の波形およびパターンを検査するためには、モジュール基板１０２内に封止された配線パターン１１１，１１２，１１５，１１６に後述する検査装置６０３を接続する必要がある。また、ＬＳＩ３２およびメモリ３３，３４の内部回路を検査するためには、モジュール基板１０２の外部の検査装置６０３から検査信号をＬＳＩ３２およびメモリ３３，３４に入力し、ＬＳＩ３２およびメモリ３３，３４から出力される信号と期待値とを照合する必要がある。
そこで、実施の形態１においては、図２および図３で説明したように、検査用端子４１と配線パターン１１１，１１２とを電気的に接続している。それにより、検査用端子４１に検査装置６０３を接続することにより、ＬＳＩ３２からメモリ３３へ転送されるアドレス信号およびクロック信号の波形およびパターンを検査することができる。
また、検査用端子４２と配線パターン１１１，１１２とが電気的に接続されている。それにより、検査用端子４２に検査装置６０３を接続することにより、ＬＳＩ３２からメモリ３４へ転送されるアドレス信号およびクロック信号の波形およびパターンを検査することができる。
また、検査用端子４１と配線パターン１１５とが電気的に接続されている。それにより、検査用端子４１に検査装置６０３を接続することにより、ＬＳＩ３２とメモリ３３との間で転送されるデータ信号の波形およびパターンを検査することができる。
また、検査用端子４２と配線パターン１１６とが電気的に接続されている。それにより、検査用端子４２に検査装置６０３を接続することにより、ＬＳＩ３２とメモリ３４との間で転送されるデータ信号の波形およびパターンを検査することができる。
また、ＬＳＩ３２およびメモリ３３，３４の内部回路の検査を行う場合には、検査用端子４１，４２と検査装置６０３を接続することにより、検査用端子４１，４２に検査信号を入力し、検査用端子４１，４２から出力される信号と期待値とを照合することができる。
また、実施の形態１においては、ＬＳＩ３２から出力される共通のアドレス信号およびクロック信号が、配線パターン１１１から配線パターン１１２によって２方向に分岐されてメモリ３３，３４へそれぞれ入力される。
この場合、例えば、図３において、ＬＳＩ３２からメモリ３３，３４へ６ビットのデータ信号がそれぞれ転送される場合、メモリ３３，３４の各々において共通のアドレス信号により指定される記憶領域にそれぞれ６ビットのデータ信号が記憶される。したがって、メモリ３３，３４に対して共通のアドレス信号およびクロック信号を用いて、合計１２ビットのデータ信号を読み書きすることができる。つまり、ＬＳＩ３２により処理されるデータ信号のビット数を２倍に拡張することができる。それにより、低コストのメモリを用いてモジュール基板１０２の性能を向上させることができる。
なお、実施の形態１においては、同一の配線パターン１１２に接続される配線パターン１１３と配線パターン１１４とは、等しい長さに形成されている。また、配線パターン１１１は、配線パターン１１２を二等分する位置に接続されている。さらに、ビア４１１とビア４２１とは、等しい長さに形成されている。したがって、当該接続位置から検査用端子４１までの配線長と、当該接続位置から検査用端子４２までの配線長とが等しくなる。これにより検査用端子４１または検査用端子４２で反射波が発生することを防止することができ、配線パターンの信号に波形歪みが発生することを防止することができる。
各配線パターン１１１，１１２に転送される信号を検査するための検査用端子は、連結する１組の配線パターン１１１，１１２に対して本来一つで十分である。しかし、各配線パターン１１１または各配線パターン１１２から一つのスタブ配線を引き出し、そのスタブ配線を検査用端子に接続した場合、検査用端子で反射波が発生し、信号に波形歪が生じる。
そこで、実施の形態１においては、各配線パターン１１２から分岐する二つの配線パターン１１３，１１４により、連結する１組の配線パターン１１１，１１２ごとに２つの検査用端子４１、４２が接続されている。また、同一の配線パターン１１２から分岐する配線パターン１１３の長さと配線パターン１１４の長さとを等しく設定されている。さらに、配線パターン１１１は、配線パターン１１２を二等分する位置に接続されている。これらにより、検査用端子４１および検査用端子４２で反射波が発生することを防止することができる。その結果、アドレス信号およびクロック信号に波形歪みが発生することを防止することができる。
なお、配線パターン１１３，１１４は配線パターン１１２から分岐されずに配線パターン１１１から分岐されてもよい。
また、ＬＳＩ３２に接続されるメモリの数は２個に限定されず、３個以上のメモリを並列に接続してもよく１個でもよい。３個以上の場合は、ＬＳＩ３２により処理されるデータ信号のビット数をさらに拡張することが可能になる。
図３の構成では、ＬＳＩ３２に接続される配線パターンが２方向に分岐するが、メモリの数を３個以上にする場合には、ＬＳＩ３２に接続される配線パターンがメモリの数と同数の方向に分岐するように配線パターンが形成される。この場合、分岐された配線パターンにそれぞれ検査用端子を接続する際には、上記の場合と同様に、分岐点から各検査用端子までの配線長が等しくなるように各配線パターンを形成することが好ましい。それにより、各検査用端子で反射波が発生することを防止することができる。
また、上述したように、第１の基板１１の下面ならびに第２の基板１２の上面および下面には、可能な限り広い領域にＥＣＬ７０１が形成されている。それにより、ＬＳＩ３２，メモリ３３，３４およびそれらに接続される配線パターン１１１〜１１６をＥＣＬ７０１間に収納することができる。この場合、ＬＳＩ３２，メモリ３３，３４および配線パターン１１１〜１１６から放射される高周波ノイズがモジュール基板１０２の外部に漏洩することをＥＣＬ７０１によって防止することができる。
また、上述したように、各検査用端子４１，４２の大きさは、十分に小さくすることができる。この場合、検査用端子４１，４２からモジュール基板１０２の外部に高周波ノイズが放射されることを防止することができる。
これらの結果、モジュール基板１０２から高周波ノイズが放射されることを確実に防止することができる。それにより、電子機器の誤作動を防止することができる。
図４は、実施の形態１に係るソケット５０１の内部構造を説明するための断面図である。図５Ａは、実施の形態１に係るソケット５０１の蓋５０２の概観を説明するための上面図である。図５Ｂは、実施の形態１に係るソケット５０１の蓋５０２の概観を説明するための裏面図である。図６Ａは、実施の形態１に係るソケット５０１の本体５１０の概観を説明するための上面図である。図６Ｂは、実施の形態１に係るソケット５０１の本体５１０の概観を説明するための裏面図である。
図４、図５Ａ、図５Ｂ、図６Ａ、図６Ｂに示すように、実施の形態１に係るソケット５０１は、蓋５０２、本体５１０から構成される。モジュール基板１０２は、図４に示すように蓋５０２と本体５１０との孔部５１９の間に挟まれて固定される。蓋５０２と本体５１０はクランプ（図示せず）により固定され格納される。
蓋５０２は、配線基板５００、複数の雄端子５０３、５１７、複数のピンコンタンクト５０４、５０６、複数の配線５０５、５０７、保持プレート５０９、５２０、サポートプレート５０８から構成される。なお、雄端子５０３、５１７を総称して第一の端子と呼ぶ。雄端子５０３、５１７は第一の端子の一例である。また、ピンコンタンクト５０４、５０６を総称して第一の突起と呼ぶ。ピンコンタンクト５０４、５０６は第一の突起の一例である。
本体５１０は、成型部５２７、複数の雌端子５１１、５１５、複数の接触端子５１３、複数のスルーホール５１８、複数の半田ボール５１２、５１４、５１６、孔部５１９から構成される。なお、雌端子５１１、５１５を総称して第二の端子と呼ぶ。雌端子５１１、５１５は第二の端子の一例である。接触端子５１３を総称して第四の端子と呼ぶ。接触端子５１３は第四の端子の一例である。スルーホール５１８を総称して第三の端子と呼ぶ。スルーホール５１８は第三の端子の一例である。半田ボール５１２、５１４、５１６を総称して第五の端子と呼ぶ。半田ボール５１２、５１４、５１６は第五の端子の一例である。
本体５１０は絶縁材料である成型部５２７により形成されている。絶縁材料は、例えば、ガラスエポキシ樹脂などが考えられる。複数の接触端子５１３は、本体５１０の上面側の孔部５１９の底面にマトリクス状に配置されている。複数の接触端子５１３は、モジュール基板１０２の全ての半田ボール４３に相対するように配置されている。よって、モジュール基板１０２の全ての半田ボール４３と接触端子５１３は、本体５１０の孔部５１９にモジュール基板１０２を格納して蓋５０２で挟んで固定した間に、個々が電気的に接続されることになる。複数のスルーホール５１８は、複数の接触端子５１３の下側から成型部５２７の裏面側にかけて配置される。全てのスルーホール５１８は、全ての接触端子５１３に相対するように配置されている。全てのスルーホール５１８と全ての接触端子５１３は、本体５１０の孔部５１９にモジュール基板１０２を格納して蓋５０２で挟んで固定した間に、個々が電気的に接続されることになる。複数の半田ボール５１４は、複数のスルーホール５１８の下側の成型部５２７の裏面に配置される。全ての半田ボール５１４は、全ての複数のスルーホール５１８に相対するように配置されている。全ての半田ボール５１４は、全てのスルーホール５１８に個々に電気的に接続されている。複数の半田ボール５１４は、本体５１０の裏面にマトリクス状に配置されている。なお、半田ボール４３を総称して第六の端子と呼ぶ。半田ボール４３は第六の端子の一例である。
従って、モジュール基板１０２の全ての半田ボール４３と全ての半田ボール５１４は、本体５１０の孔部５１９にモジュール基板１０２を格納して蓋５０２で挟んで固定した間に、個々が電気的に接続されることになる。また、結果的にモジュール基板１０２の半田ボール４３と複数の接触端子５１３と半田ボール５１４は、同じ配列となる。
蓋５０２は、絶縁材料である配線基板５００により形成されている。絶縁材料は、ガラスエポキシ樹脂などが考えられる。また、配線基板５００は導電性の配線層を有する。配線層は絶縁材料の表面に銅薄膜などで形成されることが考えられる。図４では、配線基板５００は、３層の絶縁材料と３層の配線層を有する例を示した。なお、配線層の数は３層に限定されるのもではなく、１層でも２層でも４層以上であっても良い。
複数のピンコンタクト５０４は、蓋５０２の裏面側にマトリクス状に配置されている突起である。複数のピンコンタクト５０４は、モジュール基板１０２の全ての検査用端子４２に相対するように配置されている。よって、モジュール基板１０２の全ての検査用端子４２と全てのピンコンタクト５０４は、本体５１０の孔部５１９にモジュール基板１０２を格納して蓋５０２で挟んで固定した間に、個々が電気的に接続されることになる。保持プレート５０９は、ガラスエポキシ樹脂などの絶縁材料により形成されている。保持プレート５０９は、ピンコンタクト５０４の先端を除いて覆うように形成されている。即ち、保持プレート５０９は、ピンコンタクト５０４で貫かれ且つ少なくとも蓋５０２の一部を覆うように形成されている。本体５１０の孔部５１９にモジュール基板１０２を格納し蓋５０２により挟んで固定したり外したりする時に生じる応力により、ピンコンタクト５０４が曲がったり折れたりして破損することを防いでいる。また、ピンコンタクト５０４の先端は覆われていないため、検査用端子４２との電気的接続は保持される。複数の雄端子５０３は、蓋５０２の裏面側にマトリクス状に配置されている端子である。複数の雄端子５０３は、複数のピンコンタクト５０４より外側に配置される。複数の雄端子５０３は、全てのピンコンタクト５０４に対応して用意される。また、対応する全ての雄端子５０３と全てのピンコンタクト５０４は配線５０５により電気的に接続されている。配線５０５は、配線基板５００の何れかの配線層を用いて形成される。
図５Ａおよび図５Ｂにおいては、複数の配線５０５を３本だけ代表的に示しているが、実際には、全ての雄端子５０３と全てのピンコンタクト５０４間は、それぞれが配線５０５により電気的に接続されている。
複数の雌端子５１１は、本体５１０の上面側にマトリクス状に配置されている端子である。複数の雌端子５１１は、成型部５２７の裏面側にかけて配置される。複数の雌端子５１１は、蓋５０２の全ての複数の雄端子５０３に相対するように配置されている。本体５１０の全ての雌端子５１１と蓋５０２の全ての複数の雄端子５０３は、本体５１０の孔部５１９の外側に配置される。よって、本体５１０の全ての雌端子５１１と蓋５０２の全ての複数の雄端子５０３は、本体５１０の孔部５１９にモジュール基板１０２を格納して蓋５０２で挟んで固定した間に、個々が電気的に接続されることになる。複数の半田ボール５１２は、複数の雌端子５１１の下側の成型部５２７の裏面に配置される端子である。全ての半田ボール５１２は、全ての複数の雌端子５１１に相対するように配置されている。全ての半田ボール５１２は、全ての雌端子５１１に個々に電気的に接続されている。
従って、モジュール基板１０２の全ての検査用端子４２と全ての半田ボール５１２は、本体５１０の孔部５１９にモジュール基板１０２を格納して蓋５０２で挟んで固定した間に、個々に電気的に接続されることになる。つまり、本発明のソケット５０１を用いることにより、モジュール基板１０２の上面に用意した検査用端子４２の信号を、モジュール基板１０２の裏面に引き出すことができる。つまり、検査システムにおいて、モジュール基板１０２の上面に用意した検査用端子４２の信号を、半田ボール４３の信号と同様に取り扱うことが可能となる。結果的に半田ボール５１２は、半田ボール５１４より外側に配置されている。
ここで、雄端子５０３の配列は対応するピンコンタクト５０４の配列に同じとすることが望ましい。配列を同じとすることにより、全ての配線５０５の配線長を短く、概略等しくすることができる。配線長を短く、等しくすることにより、個々の検査用端子４２の誘導性負荷と容量性負荷を小さく、等しくすることができる。その結果、検査用端子４２の信号の波形歪は、極力抑えられ、ばらつき少なくすることができ、検査の精度を高めることが可能となる。また、雄端子５０３および雌端子５１１の直径またはピッチはピンコンタクト５０４の直径より大きくすることが望ましい。ピンコンタクト５０４の直径またはピッチは、検査用端子４２の直径に合わせる必要があるが、雄端子５０３および雌端子５１１はその必要が無い。よって、雄端子５０３および雌端子５１１は、できる限り直径またはピッチを大きくすることにより、接触面積を増やすことができ、蓋５０２と本体５１０の接続強度を高めることが可能となる。また、ピンコンタクト５０４の直径またはピッチは、接触端子５１３の直径またはピッチに比べて十分に小さくすることが望ましい。検査用端子４１、４２間のピッチおよび検査用端子４１、４２の直径は、はんだボール４３間のピッチ、はんだボール４３の直径に比べて十分に小さくすることができるためである。ピンコンタクト５０４の直径またはピッチを十分に小さくすることにより所要面積を小さくできる。
また、サポートプレート５０８を用いて各接続部の勘合状態を調整することが望ましい。サポートプレート５０８の厚みは、本体５１０の孔部５１９にモジュール基板１０２を格納して蓋５０２で挟んで固定した間に、全ての半田ボール４３と全ての接触端子５１３と全てのスルーホール５１８、および全ての検査用端子４２と全てのピンコンタクト５０４、および全ての雌端子５１１と全ての複数の雄端子５０３が電気的に接続されるように調整されている。図４ではサポートプレート５０８の厚みは、プラスの例を示したが、配線基板５００をくり抜くようにマイナスであっても良い。
複数の雄端子５１７、複数のピンコンタンクト５０６、複数の配線５０７、保持プレート５２０、複数の雌端子５１５、複数の半田ボール５１６、検査用端子４３については、複数の雄端子５０３、複数のピンコンタンクト５０４、複数の配線５０５、保持プレート５０９、複数の雌端子５１１、複数の半田ボール５１２、検査用端子４２と同様であるので、説明は省略する。
図７は、本発明の実施の形態１に係るモジュール基板１０２を外部基板２０１に実装し、外部基板２０１を受信機筐体２０４内に実装するときのテレビジョン受信機の一部分解実装図である。実施の形態１に係るモジュール基板１０２を実装するとともに、例えば液晶ディスプレイ又はプラズマディスプレイなどのディスプレイ２０４Ｄを搭載し、テレビジョン受信機の製品化を実現した場合の例である。なお、図７は背面図であって、図７の裏側であるおもて面にディスプレイ２０４Ｄが搭載される。この場合、モジュール基板１０２は、テレビジョン受信機能を実現するモジュールである。すなわち、ＬＳＩ３２は、テレビジョン信号を入力して映像信号および音声信号を出力するデコード機能を備えているシステムＬＳＩである。なお、その他のテレビション受信機、例えばセットトップボックスや携帯型端末やＰＣにおけるモジュール基板１０２をテレビジョン受信機に実装した構成であってもよい。なお、テレビジョン受信機に限定するものでなく、その他のデジタル家電製品であっても良い。
図７において、モジュール基板１０２は、各国や各地域毎のチューナ２０２と、各市場毎のＣＡモジュールを接続するためのソケット２０５と、デジタル音声信号又はアナログ音声信号とデジタル映像信号（音声や映像を含むコンテンツ信号）を出力するディスプレイインターフェース２０６が実装された外部基板２０１に実装される。ディスプレイインターフェース２０６は、モジュール基板１０２から出力される映像信号及び音声信号を、例えば、液晶ディスプレイ、プラズマディスプレイ、ＣＲＴディスプレイなどの、接続されるディスプレイに接続するためのインターフェースである。このディスプレイインターフェース２０６は、ディスプレイ側の接続仕様に応じて異なる回路で実現される。なお、音声信号はディスプレイ内又はディスプレイ外に設けられたスピーカ（図示せず）に出力される。外部基板２０１には、モジュール基板１０２の複数の半田ボール４３の配置に対応した複数のランドが形成され、外部基板２０１とモジュール基板１０２は、リフロー工程により物理的にかつ電気的に接続される。モジュール基板１０２が接続された外部基板２０１は、支持台２０７により支持されるテレビジョン受像機２０４の筐体に、電源ユニット２０３と、ディスプレイ駆動ユニット２０８とともに組み込まれる。なお、ディスプレイインターフェース２０６は、ディスプレイ駆動回路２０８を介してディスプレイ２０４Ｄに接続される。
図７において、テレビジョン受信機のためのモジュール基板１０２は誘電体基板にてなる外部基板２０１の位置１１Ａに実装され、当該外部基板２０１は、受信機筐体２０４の位置２０１Ａ内に実装される。
モジュール基板１０２の半田ボール４３に対応したランドを備えた外部基板２０１を用意することにより、モジュール基板１０２と接続して、テレビジョン受信機を製品化することができる。
検査用端子４１と検査用端子４２は、モジュール基板１０２の検査用端子であり、テレビジョン受信機能に必要ない端子である。検査用端子４１と検査用端子４２に対応したランドは外部基板２０１に用意されない。つまり、外部基板２０１は、モジュール基板１０２の実装に要する面積を、検査用端子４１と検査用端子４２の分減らすことができる。従って、テレビジョン受信機の小型化が可能となる。
更に、検査用端子４１と検査用端子４２は、オープン状態である。検査用端子４１と検査用端子４２を外部基板２０１に接続することによる余分な誘導性負荷や容量性負荷を削除することができる。つまり、ＬＳＩ３２とメモリ３３、３４との間に転送されるアドレス信号およびクロック信号およびデータ信号の波形歪を抑制することができ、高速に動作させることが可能となる。従って、テレビジョン受信機の高性能化が可能となる。
図８は、実施の形態１に係る検査システムの一部分解実装図である。この検査システムは、実施の形態１に係るモジュール基板１０２を実施の形態１に係るソケット５０１に格納し、ソケット５０１を評価基板６０１に実装している。そうして、評価基板６０１は検査基板６０２に接続され、検査基板６０２は検査装置６０３に接続される。なお、図８におけるモジュール基板１０２、ソケット５０１、評価基板６０１、検査基板６０２は上面図であって、検査装置６０３は外観斜視図である。
検査装置６０３は、モジュール基板１０２を製造する際に、良品か不良品かを選別するための装置であり、いわゆる半導体テスターである。モジュール基板１０２を製造して出荷するメーカーの製造工場における検査工程に備えられる。例えば、ＬＳＩテスターやメモリーテスターなどである。
検査装置６０３は、モジュール基板１０２の検査用端子４１、４２に接続することにより、モジュール基板１０２内部のＬＳＩ３２とメモリ３３、３４との間で転送されるデータ信号の波形およびパターンを検査することができる。また、ＬＳＩ３２およびメモリ３３，３４の内部回路の検査を行う場合には、検査用端子４１，４２から検査信号を入力させ、検査用端子４１，４２から出力される信号と期待値とを照合することができる。
評価基板６０１には、ソケット５０１の複数の半田ボール５１２、５１４、５１６の配置に対応した複数のランドが形成され、評価基板６０１とソケット５０１は、リフロー工程により物理的にかつ電気的に接続される。半田ボール５１４の配置に対応したランドは評価基板６０１の位置１Ａに用意され、半田ボール５１２、５１６の配置に対応したランドは評価基板６０１の位置１Ａの外側かつ位置１Ｂの内側に用意される。なお、評価基板６０１は、ソケット５０１を４個実装できるようになっている。モジュール基板１０２を4個同時に検査できるようにするためである。ソケット５０１の実装する数は一例を示しただけであり、４個に限定されない。
図８において、テレビジョン受信機のためのモジュール基板１０２は、誘電体基板にてなる評価基板６０１の位置１Ｂに実装されたソケット５０１内に格納され、当該評価基板６０１は、検査基板６０２に接続されて、検査装置６０３の位置１Ｃに接続される。評価基板６０１は、プリント基板であって、誘電体に銅などの導電体の配線層を有し、配線層を用いた配線が可能である。モジュール基板１０２の検査に必要な信号は、半田ボール５１２、５１４、５１６の配置に対応したランドから評価基板６０１の裏面に実装されたコネクタ（図示しない）に電気的に接続されるように配線される。評価基板６０１と検査基板６０２と検査装置６０３の接続はそれらのコネクタにより電気的に接続される。コネクタの説明を省略したのは、実際の検査システムにおいては、評価基板６０１と検査基板６０２は検査装置６０３と一体であり、コネクタにより取り外しができるようになっているためである。
ソケット５０１、評価基板６０１、検査基板６０２、検査装置６０３から成る検査システムとすることにより、モジュール基板１０２と検査装置６０３を接続して、モジュール基板１０２を検査することができる。
検査用端子４１と検査用端子４２は、モジュール基板１０２の検査用端子であり、モジュール基板１０２の検査に必要な端子である。しかしながら、検査用端子４１と検査用端子４２はモジュール基板１０２の裏面の半田ボール４３に用意されない。実施の形態１に係るソケット５０１を用いず、モジュール基板１０２を評価基板６０１に実装された場合は、評価基板６０１の位置１Ａに実装されることになる。その場合、検査用端子４１と検査用端子４２は、オープンとなるため検査装置６０３と電気的に接続することができない。一方、実施の形態１に係るソケット５０１を用い、モジュール基板１０２をソケット５０１に格納した場合は、検査用端子４１と検査用端子４２は、ソケット５０１のピンコンタンクト５０４、５０６、配線５０５、５０７、雄端子５０３、５１７、雌端子５１１、５１５を介してソケット５０１裏面の半田ボール５１２、５１６に電気的に接続されることになる。よって、ソケット５０１を評価基板６０１の位置１Ｂに実装し、モジュール基板１０２を格納することにより、モジュール基板１０２の半田ボール４３のみならず検査用端子４１，４２を検査装置６０３と電気的に接続することができる。その結果、モジュール基板１０２内部のＬＳＩ３２とメモリ３３、３４との間で転送されるデータ信号の波形およびパターンの検査信号を検査装置６０３に伝播させて検査することができる。また、ＬＳＩ３２およびメモリ３３，３４の内部回路の検査を行う場合には、検査装置６０３から検査信号を伝播させて、検査用端子４１，４２から検査信号を入力させ、検査用端子４１，４２から出力される信号と期待値とを照合することができる。
実施の形態１に係るモジュール基板１０２においては、第２の基板１２上に検査用端子４１，４２が設けられている。
実施の形態１に係るテレビジョン受信機の外部基板２０１は、検査用端子４１，４２に対応したランドを設ける必要がなくなるため、モジュール基板１０２の実装に要する面積を、検査用端子４１、４２の面積分減らすことができる。また、検査用端子を形成する為に別個に基板を持つ必要がない。そのため、モジュール基板１０２の小型化が可能となる。結果、テレビジョン受信機の小型化が可能となる。
更に、検査用端子４１と検査用端子４２は、外部基板２０１に接続されずオープン状態である。よって、外部基板２０１に接続されることによる付加される余分な誘導性負荷や容量性負荷を削除することができる。つまり、ＬＳＩ３２とメモリ３３、３４との間に転送されるアドレス信号およびクロック信号およびデータ信号の波形歪を抑制することができ、高速に動作させることが可能となる。結果、テレビジョン受信機の高性能化が可能となる。
また、実施の形態１に係るソケット５０１を用いる検査システムにおいては、モジュール基板１０２をソケット５０１に格納した場合は、モジュール基板１０２の検査用端子４１と検査用端子４２を検査装置６０３と電気的に接続することができる。その結果、モジュール基板１０２内部のＬＳＩ３２とメモリ３３、３４との間で転送されるデータ信号の波形およびパターンを検査することができる。その結果、モジュール基板１０２内の電子部品の不良を確実に検出することができる。また、ＬＳＩ３２およびメモリ３３，３４の内部回路の検査を行う場合には、検査用端子４１，４２から検査信号を入力させ、検査用端子４１，４２から出力される信号と期待値とを照合することができる。
以上のように、モジュール基板１０２の検査用端子４１，４２に対応したランドは、モジュール基板１０２を製造して出荷するメーカーの製造工場における評価基板６０１においては設ける必要があるが、モジュール基板１０２を用いる製品の外部基板２０１においては設ける必要がない。よって、実施の形態１に係るモジュール基板１０２は、メーカーの製造工場を出荷後には、基板に必要なランドの数を減らすことができることから、実装に要する面積を削減できる。つまり、本実施の形態に係るモジュール基板１０２は、本実施の形態に係るソケット５０１を備えた検査システムを用いることにより、メーカーの製造工場を出荷後に小型化できることと同等の効果がある。また、小型化の効果を有しつつ、十分な検査を提供できるため、製造コストの増加を防止するコストダウンと電子部品の検査を確実に行うことができかる品質向上を両立できる効果がある。
上述した通り、複数の雄端子５０３、５１７が第一の端子、複数のピンコンタンクト５０４、５０６が第一の突起、保持プレート５０９、５２０が保持プレート、複数の雌端子５１１、５１５が第二の端子、複数の接触端子５１３が第四の端子、複数の半田ボール５１２、５１６が第三の端子、複数の半田ボール５１４が第五の端子、複数の半田ボール４３が第六の端子、孔部５１９が孔部、評価基板６０１が評価基板に相当する。しかし、本発明は上記の例に限定されない。
（実施の形態２）
以下本発明の実施の形態２を、図面を参照しながら説明する。なお、実施の形態１と同じ構成要素については、同じ符号を付け詳細説明は省略する。
図９は、実施の形態２に係るモジュール基板を示す外観斜視図である。なお、図９においては、位置関係を明確にするために互いに直交するＸ方向、Ｙ方向およびＺ方向を示す矢印を付している。Ｘ方向およびＹ方向は水平面内で互いに直交し、Ｚ方向は鉛直方向に相当する。また、後述する図１０Ａと図１０Ｂにおいても、同様にＸ方向、Ｙ方向およびＺ方向を示す矢印を付している。
図９に示すように、実施の形態２に係るモジュール基板２３２は、第１の回路基板１１、第１のコンポジットシート２１、第２の回路基板１２が順に積層された構造を有する。第２の基板１２の上面においては、封止層であるモールド部６１が形成されている。モジュール基板２３２は、実施の形態１におけるＬＳＩ３２を備えている。
モジュール基板２３２において、第２の基板１２の上面の４辺には、複数の検査用端子２４１および複数の検査用端子２４２および複数の検査用端子２４３および複数の検査用端子２４４がそれぞれマトリクス状にモジュール基板２３２の４辺に沿って配置されている。なお、検査用端子２４１、２４２、２４３、２４４を総称して第七の端子と呼ぶ。検査用端子２４１、２４２、２４３、２４４は第七の端子の一例である。
各検査用端子２４１，２４２、２４３、２４４は、後述するように、第１の基板１１上に実装されるＬＳＩ等の電子部品と配線パターンを介して電気的に接続されている。つまり、各検査用端子２４１，２４２、２４３、２４４は、ＬＳＩ３２と電気的に接続されている。検査用端子２４１，２４２,２４３，２４４としては、例えば、ランドを用いることができる。検査用端子２４１，２４２，２４３，２４４には、実施の形態１と同様に、ソケット５０１を介して検査装置６０３が接続される。その場合のソケット５０１には、検査用端子２４１，２４２，２４３，２４４に対応する複数のピンコンタンクト５０４、５０６、複数の雄端子５０３、５１７、複数の配線５０５、５０７、複数の雌端子５１１、５１５、複数の半田ボール５１２、５１４、５１６から構成される。
また、検査用端子２４１，２４２，２４３，２４４には、第二のモジュール基板であるモジュール基板２３３が接続される。
モジュール基板２３３においては、モジュール基板２３２同様に第１の回路基板１１、第１のコンポジットシート２１、第２の回路基板１２が順に積層された構造を有する。第１の基板１１の上面においては、実施の形態１におけるメモリ３３、３４を備えている。メモリ３３、３４は第１の基板１２の上面の図示しないランドにリフロー工程により半田付けされていることが考えられる。
モジュール基板２３２とモジュール基板２３３が検査用端子２４１，２４２，２４３，２４４を介して接続されることによりモジュール基板１０１の機能を実現できる。つまり、検査用端子２４１，２４２，２４３，２４４は、モジュール基板２３２の検査用端子であるとともに、モジュール基板２３２とモジュール基板２３３の接続用端子を兼ねている。モジュール基板２３３の底面においては、複数のはんだボール３４３が形成されている。各はんだボール３４３は、モジュール基板２３３に実装される電子部品と電気的に接続されている。つまり、メモリ３３、３４とはんだボール３４３は電気的に接続されている。モジュール基板２３３は、はんだボール３４３を用いて検査用端子２４１，２４２，２４３，２４４にはんだ付けすることによりモジュール基板２３２に実装される。それにより、モジュール基板２３３とモジュール基板２３２に実装される電子部品とが電気的に接続される。つまり、ＬＳＩ３２とメモリ３３，３４は電気的に接続される。
モジュール基板２３２、２３３の実現形態は、ＬＳＩまたはＩＣまたはＭＣＭまたはＳＩＰ等が考えられる。また、モジュール基板２３２とモジュール基板２３３を接続しての実現形態は、ＰＯＰ(Ｐａｃｋｅｇｅ Ｏｎ Ｐａｃｋａｇｅ)等が考えられる。
以下、モジュール基板２３２の内部構造について詳細に説明する。
図１０Ａは、モジュール基板２３２に実装される複数の電子部品のＸＹ平面上での位置関係を示す図であり、図１０Ｂは、モジュール基板２３２の断面図である。
図１０Ｂに示すように、第１のコンポジットシート２１の中央部には、上下に貫通する空間部５１が形成されている。空間部５１内で第１の基板１１上に、ＬＳＩ３２が実装されている。
また、図１０Ｂに示すように、第２の基板１２の中央部の所定の領域に、孔部５３が形成されている。図９、図１０Ａおよび図１０Ｂに示すように、空間部５１内および孔部５３を封止するように封止層であるモールド部６１が形成されている。
図１０Ａおよび図１０Ｂにおいては、ＬＳＩ３２は、ワイヤボンディング工法により第１の基板１１上の配線パターンに電気的に接続されている。
以下、さらに図１１を参照しつつ、ＬＳＩ３２、メモリ３３，３４および検査用端子２４１，２４２、２４３、２４４の間の配線について説明する。
図１１は、モジュール基板２３２の第１の基板１１から検査用端子２４１，２４２、２４３、２４４、はんだボール３４３を介してモジュール基板２３３の第２の基板に形成される配線パターン１１１〜１１６を模式的に示した図である。なお、配線パターン１１３、１１４は実施の形態２には無い。図１０Ａにおいては、配線パターン１１１〜１１６をそれぞれ１本ずつ代表的に示しているが、実際には配線パターン１１１〜１１６はそれぞれ複数形成されている。
図１１に示すように、複数の配線パターン１１１の一端は、複数のボンディングパッド３２２（図１０Ａ参照）および複数のワイヤ３２１（図１０Ａ参照）を介して、ＬＳＩ３２の複数の端子にそれぞれ電気的に接続されている。複数の配線パターン１１１の他端は、複数の配線パターン１１２の中央部にそれぞれ接続されている。
複数の配線パターン１１２の一端は、検査端子２４２を介して、メモリ３３の複数の端子にそれぞれ電気的に接続されている。複数の配線パターン１１２の他端は、検査端子２４１および検査用端子２４２を介して、メモリ３４の複数の端子にそれぞれ電気的に接続されている。
複数の配線パターン１１５の一端は、ボンディングパッド３２２（図１０Ａ参照）およびワイヤ３２１（図１０Ａ参照）を介して、ＬＳＩ３２の複数の端子にそれぞれ電気的に接続されている。複数の配線パターン１１５の他端は、検査用端子２４３を介して、メモリ３３の複数の端子にそれぞれ電気的に接続されている。
複数の配線パターン１１６の一端は、ボンディングパッド３２２（図１０Ａ参照）およびワイヤ３２１（図１０Ａ参照）を介して、ＬＳＩ３２の複数の端子にそれぞれ電気的に接続されている。複数の配線パターン１１６の他端は、検査用端子２４４を介して、メモリ３４の複数の端子にそれぞれ電気的に接続されている。
また、図示していないがメモリ３３、３４の動作に必要な電源信号もモジュール基板２３２の第１の基板１１から検査用端子２４１，２４２、２４３、２４４、はんだボール３４３を介してモジュール基板２３３の第２の基板に接続されている。
上記の構成により、配線パターン１１１，１１２、検査用端子２４１、２４２を介してＬＳＩ３２からメモリ３３，３４へアドレス信号およびクロック信号が転送される。また、配線パターン１１５，１１６、検査用端子２４３、２４４を介してデータ信号がＬＳＩ３２とメモリ３３，３４との間で転送される。
ここで、配線パターン１１１，１１２，１１５，１１６は、機能的には、ＬＳＩ３２とメモリ３３，３４とを接続する以外に必要のない配線である。すなわち、ＬＳＩ３２とメモリ３３，３４とを接続する配線は、各信号が転送される配線パターン１１１，１１２，１１５，１１６だけで機能的に十分である。また、配線パターン１１１，１１２，１１５，１１６は、はんだボール４３には接続されていない。すなわち、ＬＳＩ３２、メモリ３３，３４および配線パターン１１１，１１２，１１５，１１６は、余分な配線が無く、モジュール基板２３２とモジュール基板２３３内に閉じている。
ところで、実施の形態２のＰＯＰの場合、モジュール基板２３２とモジュール基板２３３を個別に検査して、モジュール基板２３２とモジュール基板２３３を接続した後に更に検査することが考えられる。双方を接続前に個別に検査することにより、良品同士を接続できることから、接続後の完成品の不良率を下げることができるためである。
ところで、モジュール基板２３２の個別の検査において、ＬＳＩ３２からメモリ３３，３４へ転送される全信号の波形およびパターンを検査するためには、モジュール基板２３２の全配線パターン１１１，１１２，１１５，１１６に後述する検査装置６０３を接続する必要がある。ＬＳＩ３２からメモリ３３，３４へ転送される全信号の波形およびパターンを検査するためには、メモリ３３、３４の機能を実現する手段が必要である。しかし、この場合、検査装置６０３にメモリ３３，３４の機能があっても良いし、評価基板６０１あるいは検査基板６０２あるいはソケット５０１上にメモリ３３，３４の機能があっても良い。つまり、検査装置６０３にメモリ３３，３４をエミュレートするソフトウェア、もしくは検査装置６０３あるいは評価基板６０１あるいは検査基板６０２あるいはソケット５０１上にメモリ３３，３４が実装されることが考えられる。それらのメモリ機能とモジュール基板２３２とを接続してＬＳＩ３２からメモリ３３，３４へ信号を転送するとともに、転送される各信号の波形およびパターンを検査することができる。
モジュール基板２３２におけるＬＳＩ３２のメモリ３３，３４に接続するための内部回路を検査するためには、モジュール基板２３２の外部の検査装置６０３から検査信号をＬＳＩ３２に入力し、ＬＳＩ３２から出力される信号と期待値とを照合する必要がある。
そこで、実施の形態２においては、図１０Ａ、図１０Ｂおよび図１１で説明したように、検査用端子２４１と２４２と配線パターン１１１，１１２とは電気的に接続されている。それにより、検査用端子２４１または２４２に検査装置６０３を接続することにより、ＬＳＩ３２からメモリ３３へ転送されるアドレス信号およびクロック信号の波形およびパターンを検査することができる。
また、検査用端子２４３と配線パターン１１５とが電気的に接続さえれている。それにより、検査用端子２４３に検査装置６０３を接続することにより、ＬＳＩ３２とメモリ３３との間で転送されるデータ信号の波形およびパターンを検査することができる。
また、検査用端子２４４と配線パターン１１６とが電気的に接続されている。それにより、検査用端子２４４に検査装置６０３を接続することにより、ＬＳＩ３２とメモリ３４との間で転送されるデータ信号の波形およびパターンを検査することができる。
また、ＬＳＩ３２のメモリ３３，３４に接続するための内部回路の検査を行う場合には、検査用端子２４１，２４２，２４３，２４４と検査装置６０３が接続される。そうすることにより、検査用端子２４１，２４２，２４３，２４４に検査信号を入力し、検査用端子２４１，２４２，２４３，２４４から出力される信号と期待値とを照合することができる。
実施の形態２に係るモジュール基板２３２においては、第２の基板１２上に検査用端子２４１，２４２、２４３、２４４が設けられている。
実施の形態２に係るテレビジョン受信機の外部基板２０１は、検査用端子２４１，２４２、２４３、２４４に対応したランドを設ける必要がなくなるため、モジュール基板２３２およびモジュール基板２３３を接続した完成品の実装に要する面積を、検査用端子２４１、２４２、２４３、２４４の面積分減らすことができる。その結果、テレビジョン受信機の小型化が可能となる。
更に、検査用端子２４１、２４２、２４３、２４４は、モジュール基板２３２およびモジュール基板２３３を接続するための接続端子を兼ねている。よって、外部基板２０１に接続されるためまたは余分な検査端子、検査端子に引き出すための配線による付加される余分な誘導性負荷や容量性負荷を削除することができる。つまり、ＬＳＩ３２とメモリ３３、３４との間に転送されるアドレス信号およびクロック信号およびデータ信号の波形歪を抑制することができ、高速に動作させることが可能となる。結果、テレビジョン受信機の高性能化が可能となる。
また、実施の形態２に係るソケット５０１を用いる検査システムにおいては、モジュール基板２３２をソケット５０１に格納した場合は、モジュール基板２３２の検査用端子２４１または検査用端子２４２で反射波が発生することを防止することができる。そうして、配線パターンの信号に波形歪みが発生することを防止することができる。
検査用端子２４１、２４２、２４３、２４４を検査装置６０３と電気的に接続することができる。また、検査装置６０３にメモリ３３，３４をエミュレートするソフトウェア、あるいは検査装置６０３あるいは評価基板６０１あるいは検査基板６０２あるいはソケット５０１上にメモリ３３，３４が実装することもできる。その結果、モジュール基板２３２内部のＬＳＩ３２とメモリ３３、３４との間で転送される全てのデータ信号の波形およびパターンを検査することができる。また、ＬＳＩ３２の内部回路の検査を行う場合には、検査用端子２４１，２４２、２４３，２４４から検査信号を入力させ、検査用端子２４１，２４２、２４３、２４４から出力される信号と期待値とを照合することができる。その結果、モジュール基板２３２内部のＬＳＩ３２とメモリ３３、３４との間で転送される全てのデータ信号の波形およびパターンを検査、期待値照合することができることからモジュール基板２３２の品質を向上することができる。
以上のように、モジュール基板２３２の検査用端子２４１，２４２、２４３、２４４に対応したランドは、モジュール基板２３２を製造して出荷するメーカーの製造工場における評価基板６０１においては設ける必要があるが、モジュール基板２３２およびモジュール基板２３３を接続した完成品を用いる製品の外部基板２０１においては設ける必要がない。よって、モジュール基板２３２は、メーカーの製造工場を出荷後には、基板に必要なランドの数を減らすことができることから、実装に要する面積を削減できる。つまり、モジュール基板２３２は、実施の形態２に係るソケット５０１を備えた検査システムを用いることにより、メーカーの製造工場を出荷後に小型化できることと同等の効果がある。また、小型化の効果を有しつつ、十分な検査を提供できるため、製造コストの増加を防止するコストダウンと電子部品の検査を確実に行うことができる品質向上を両立できる効果がある。
本発明にかかるモジュール基板およびソケットおよびそれらを用いる検査システムは、メーカーの製造工場において検査した後の出荷後に小型化できることと同様の効果を有する。本発明にかかるモジュール基板およびソケットおよびそれらを用いる検査システムは、電子部品が実装されたモジュール基板、モジュール基板を格納するソケット、電子部品を検査するシステム等として有用である。
本発明は、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）またはＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等の電子部品が実装されたモジュール基板、モジュール基板を格納するソケット、電子部品を検査するシステムに関する。
近年、デジタルテレビ等のデジタル家電が一般家庭に普及しつつある。このデジタル家電の普及には、製品の高性能化および多機能化が大きな鍵を握っている。
デジタル家電の性能は、デジタル信号処理を高速化することで、より向上させることができる。デジタル信号処理の高速化は、システムＬＳＩのクロック周波数の向上、データバス幅の拡張、およびＤＤＲ（ｄｏｕｂｌｅ ｄａｔａ ｒａｔｅ）メモリ等の高速メモリを用いること等により実現することができる。
また、デジタル家電の機能を増加するためには、回路の高集積化が必要になる。回路の高集積化は、例えば、ＭＣＭ（Ｍｕｌｔｉ Ｃｈｉｐ Ｍｏｄｕｌｅ）またはＳＩＰ（Ｓｙｓｔｅｍ Ｉｎ Ｐａｃｋａｇｅ）またはＰＯＰ(Ｐａｃｋａｇｅ Ｏｎ Ｐａｃｋａｇｅ)等の技術により、複数の電子部品を一つのパッケージ内に搭載することでより実現することができる。
ところで、回路の高集積化により、多数の機能を製品に搭載することが可能になるが、各機能が動作するために必要なインターフェース信号の数も増加する。それにより、パッケージ外部に設けられる外部端子の数も増加する。また、パッケージ内に収納される電子部品の数の増加に伴い、それらの検査用の外部端子の数も増加する。そのパッケージは、外部端子を介して外部基板に電気的に接続されるが、外部端子の数が増加することにより、パッケージが大型化してしまう。また、パッケージを実装するデジタル家電の基板は、パッケージの大型化に伴い大型化し、しいてはデジタル家電自体をも大型化してしまう。
そこで、例えば、特許文献１のＩＣパッケージにおいては、二層構造を有するリード基板の１層目に下段リード端子を設け、２層目に試験用端子となる上段リード端子を設けている。この構成においては、リード基板の２層目に設けられる上段リード端子は回路基板と接続されない。すなわち、試験用端子をリード基板の２層目に設けることにより、回路基板が接続される領域（リード基板の１層目）に設けられる端子の数を減少させている。それにより、ＩＣパッケージの小型化が可能になることが考えられる。
一方、パッケージ内の電子部品を検査して出荷する際には、パッケージの組み立てが完成した後に検査するのが一般的である。そのために、パッケージは検査装置へ取り外し可能に接続する必要がある。そこで、例えば、特許文献２のソケットにおいては、ＢＧＡパッケージ下部の半田ボールに対面したピンコンタクトと、そのピンコンタクトに対面したソケットコンタクトとをソケット本体に有している。そうして、ＢＧＡパッケージと基板を取り外し可能にすることが考えられている。
しかしながら、特許文献１のＩＣパッケージの構成においては、試験用端子を設けるためにリード基板を２層構造にする必要がある。この場合、電子部品としての機能上は必要がない基板を設けることになり、製造コストおよび製造工程が増加する。
また、試験用端子は２層目のリード基板に形成されているので、試験用端子とＩＣチップとを接続するワイヤの長さが長くなる。この場合、試験用端子とＩＣチップとの間のインピーダンス整合を行うことが困難になる。それにより、ＩＣチップの検査時に、試験用端子またはワイヤの端部で反射波が発生し、検査用信号に波形歪みが生じる。その結果、ＩＣチップを正確に検査することが困難になる。
また、特許文献２のソケットと上記特許文献１のＩＣパッケージを組み合わせた場合、試験用端子とピンコンタクトとを電気的に接続できない。よって、検査装置と試験用端子とを接続することができないためＩＣパッケージ内部の電子部品を検査することができない。
特開２０００−６８４４０号公報 特開平８−３１５３２号公報
本発明は、電子部品の検査を確実に行うことができかつ製造コストの増加が防止された小型のモジュール基板およびソケットおよびモジュール基板および検査システムを提供する。
本発明によれば、モジュール基板上面に試験用端子を設ける場合、試験用端子と検査装置とを電気的に接続できるので、モジュール基板内部の電子部品を検査することができる。
ソケットは、裏面に第一の突起と裏面に第一の突起に電気的に接続された第一の端子を有した蓋と、上面に第二の端子と裏面に第二の端子に電気的に接続された第三の端子を有した本体とを備え、本体に電子部品を格納し、蓋で挟んで固定した間に第一の端子と第二の端子が電気的に接続される。
モジュール基板は、上下方向に積層され各々が配線パターンを有する複数の回路基板と、複数の回路基板のうち少なくとも１つの回路基板上に実装され、配線パターンと電気的に接続される電子部品と、複数の回路基板のうち最下部の回路基板の下面に設けられ、配線パターンと電気的に接続される第六の端子と、複数の回路基板のうち最上部の回路基板の上面に露出するように設けられ、配線パターンと電気的に接続される第七の端子とを備え、第七の端子は電子部品の検査用端子であるとともに、第二のモジュール基板を積層するための接続端子を兼ねる。
検査システムは、ソケットと、電子部品を検査する検査装置と、ソケットの第三の端子および第五の端子を検査装置に電気的に接続して検査信号を伝播する評価基板とを備える。
検査システムは、ソケットと、モジュール基板と、電子部品を検査する検査装置と、電子部品を評価する評価基板とを備え、ソケットの第一の突起をモジュール基板の第七の端子に電気的に接続し、ソケットの第四の端子をモジュール基板の第六の端子に電気的に接続し、ソケットの第三の端子および第五の端子を検査装置に電気的に接続し、評価基板は検査信号を伝播する検査システム。
以下、本発明を実施するための最良の形態について、図面を参照しながら説明を行う。
（実施の形態１）
以下、本発明の実施の形態１を図面を参照しながら説明する。
図１は、実施の形態１に係るモジュール基板を示す外観斜視図である。なお、図１においては、位置関係を明確にするために互いに直交するＸ方向、Ｙ方向およびＺ方向を示す矢印が付されている。Ｘ方向およびＹ方向は水平面内で互いに直交し、Ｚ方向は鉛直方向に相当する。また、後述する図２Ａ、図２Ｂ、図４、図５Ａ、図５Ｂ、図６Ａ、図６Ｂにおいても、同様にＸ方向、Ｙ方向およびＺ方向を示す矢印が付されている。
図１に示すように、実施の形態１に係るモジュール基板１０２は、第１の回路基板１１（以下、「第１の基板１１」と略記する）、第１のコンポジットシート２１、第２の回路基板１２（以下、「第２の基板１２」と略記する）が順に積層された構造を有する。第２の基板１２の上面においては、封止層であるモールド部６１が形成されている。なお、第１の基板１１、第２の基板１２の各々は、多層基板であってもよく、単層基板であってもよい。また、第１のコンポジットシート２１としてはエポキシ樹脂を含む粘着性シートを用いることができる。例えば、プリプレグを用いることができる。第１のコンポジットシート２１は、絶縁層としての役割を担う。
第２の基板１２の上面のＹ方向の２辺に沿った所定の領域に第１の検査部４１０および第２の検査部４２０が設けられている。第１の検査部４１０および第２の検査部４２０には、複数の検査用端子４１および複数の検査用端子４２がそれぞれマトリクス状に配置されている。
検査用端子４１，４２は、後述するように、第１の基板１１上に実装されるＬＳＩ等の電子部品と配線パターンを介して電気的に接続されている。検査用端子４１，４２としては、例えば、ランドまたはビアを用いることができる。検査用端子４１，４２には、後述するソケット５０１を介して検査装置６０３が接続される。
第１の基板１１の下面には、複数のはんだボール４３が形成されている。各はんだボール４３は、第１の基板１１に実装される電子部品と電気的に接続されている。
モジュール基板１０２は、はんだボール４３を用いてはんだ付けすることにより後述する外部基板２０１に実装される。それにより、外部基板２０１とモジュール基板１０２に実装される電子部品とが電気的に接続される。モジュール基板１０２は、例えば、リフローはんだ付け法により外部基板２０２に実装される。
なお、詳細は後述するが、検査用端子４１，４２は、外部基板２０２に接続する必要がないので、リフローはんだ付け法によるはんだ付けを行う必要がない。そのため、検査用端子４１，４２は、後述するソケット５０１のピンコンタクト５０４、５０６が接触できる大きさを有していればよい。この場合、各検査用端子４１，４２を十分に小さくすることができるとともに、検査用端子４１間のピッチおよび検査用端子４２間のピッチを十分に小さくすることができる。
したがって、検査用端子４１，４２の大きさは、はんだボール４３の大きさに比べて十分に小さくすることができる。また、検査用端子４１間のピッチおよび検査用端子４２間のピッチは、はんだボール４３間のピッチに比べて十分に小さくすることができる。例えば、はんだボール４３の大きさは約６５０μｍであり、検査用端子４１，４２の大きさは約１００μｍである。例えば、はんだボール４３間のピッチは１ｍｍであり、検査用端子４１間のピッチは１５０μｍである。
この場合、第一の回路基板１１または第２の回路基板１２が大型化することを防止することができ、モジュール基板１０２の小型化が可能となる。
モジュール基板１０２の実現形態としては、ＬＳＩまたはＩＣまたはＭＣＭまたはＳＩＰ等が考えられる。
以下、モジュール基板１０２の内部構造について詳細に説明する。
図２Ａは、モジュール基板１０２に実装される複数の電子部品のＸＹ平面上での位置関係を示す図である。図２Ｂは、モジュール基板１０２の断面図である。
図２Ｂに示すように、第１のコンポジットシート２１の中央部には、上下に貫通する空間部５１が形成されている。空間部５１内で第１の基板１１上に、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）３２、メモリ３３およびメモリ３４が実装されている。メモリ３３，３４は、ＬＳＩ３２の作業領域として機能するワークメモリである。メモリ３３，３４としては、例えばＤＤＲ（ｄｏｕｂｌｅ ｄａｔａ ｒａｔｅ）メモリを用いることができる。この場合、ＬＳＩ３２とメモリ３３，３４との間で、４００ＭＨｚ以上の高周波号を転送することが可能となる。
また、図２Ｂに示すように、第２の基板１２の中央部の所定の領域に、孔部５３が形成されている。図１および図２Ｂに示すように、空間部５１内および孔部５３を封止するように封止層であるモールド部６１が形成されている。これにより、外的影響からＬＳＩ３２およびメモリ３３，３４を保護することができ、損傷および劣化を防止することができる。モールド部６１は、例えば、樹脂材料からなる。
ＬＳＩ３２、メモリ３３，３４は、例えば、厚さ数μｍの接着シート（図示せず）を介して第１の基板１１上に接着される。また、ＬＳＩ３２、メモリ３３，３４は、例えば、ワイヤボンディング工法またはフリップチップ工法により第１の基板１１に電気的に接続される。
ワイヤボンディング工法またはフリップチップ工法を用いることにより、ＬＳＩ３２、メモリ３３およびメモリ３４の第１の基板１１上での高さを低く抑えることができる。それにより、第１のコンポジットシート２１の厚さを小さくすることが可能になり、モジュール基板１０２の薄型化が可能になる。
図２Ａおよび図２Ｂにおいては、ＬＳＩ３２、メモリ３３およびメモリ３４は、ワイヤボンディング工法により第１の基板１１上の配線パターンに電気的に接続されている。
なお、ＬＳＩ３２、メモリ３３，３４としては、例えば、所定の大きさに研磨およびダイシングされたベアダイ、またはＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）を用いることができる。第１のコンポジットシート２１の厚さは、上記ベアダイまたはＣＳＰの厚さより大きいことが好ましく、例えば、５０μｍ〜８００μｍである。
また、図１には示していないが、図２Ｂに示すように、第１の基板１１の下面ならびに第２の基板１２の上面および下面には、接地導体層７０１（以降、「ＥＣＬ７０１」と記載する）が形成されている。
第１の基板１１の下面においては、はんだボール４３が形成される領域を除く領域にＥＣＬ７０１が形成されている。第２の基板１２の上面においては、検査用端子４１，４２が形成される領域、および配線パターン（図示せず）が形成される領域を除く領域にＥＣＬ７０１が形成されている。第２の基板１２の下面においては、後述するビア４１１，４１２，４２１、４２２が形成される領域を除く領域にＥＣＬ７０１が形成されている。なお、ＥＣＬ７０１は、はんだボール４３、検査用端子４１，４２、配線パターンおよびビア４１１，４１２，４２１、４２２に接触しないように、可能な限り広い領域に形成することが好ましい。ＥＣＬ７０１の効果については後述する。
以下、さらに図３を参照しつつ、ＬＳＩ３２、メモリ３３，３４および検査用端子４１，４２の間の配線について説明する。
図３は、第１の基板１１に形成される配線パターン１１１〜１１６を模式的に示した図である。なお、図２においては、配線パターン１１１〜１１６はそれぞれ１本ずつ代表的に示しているが、実際には配線パターン１１１〜１１６はそれぞれ複数形成されている。同様に、図２Ａと図２Ｂにおいては、後述するビア４１１、４１２、４２１、４２２をそれぞれ１つずつ代表的に示しているが、実際には、ビア４１１、４１２、４２１、４２２はそれぞれ複数形成されている。
図３に示すように、複数の配線パターン１１１の一端は、複数のボンディングパッド３２２（図２Ａ参照）および複数のワイヤ３２１（図２Ａ参照）を介して、ＬＳＩ３２の複数の端子にそれぞれ電気的に接続されている。複数の配線パターン１１１の他端は、複数の配線パターン１１２の中央部にそれぞれ接続されている。
複数の配線パターン１１２の一端は、ボンディングパッド３３２（図２Ａ参照）およびワイヤ３３１（図２Ａ参照）を介して、メモリ３３の複数の端子にそれぞれ電気的に接続されている。複数の配線パターン１１２の他端は、ボンディングパッド３４２（図２Ａ参照）およびワイヤ３４１（図２Ａ参照）を介して、メモリ３４の複数の端子にそれぞれ電気的に接続されている。
図３に示すように、複数の配線パターン１１３の一端は、モジュール基板１０２（図２Ｂ参照）のＹ方向の一辺の近くに形成されるビア４１１（図２Ｂ参照）を介して複数の検査用端子４１にそれぞれ電気的に接続されている。また、複数の配線パターン１１３の他端は、複数の配線パターン１１２にそれぞれ接続されている。このように、配線パターン１１３は配線パターン１１２から分岐するスタブ配線である。これにより、検査用端子４１と配線パターン１１１，１１２とが電気的に接続される。
また、複数の配線パターン１１４の一端は、モジュール基板１０２（図２Ｂ参照）のＹ方向の他辺の近くに形成されるビア４２１（図２Ｂ参照）を介して複数の検査用端子４２にそれぞれ電気的に接続されている。また、複数の配線パターン１１４の他端側は、複数の配線パターン１１２にそれぞれ接続されている。このように、配線パターン１１４は配線パターン１１２から分岐するスタブ配線である。これにより、検査用端子４２と配線パターン１１１，１１２とが電気的に接続される。
複数の配線パターン１１５の一端は、ボンディングパッド３２２（図２Ａ参照）およびワイヤ３２１（図２Ａ）を介して、ＬＳＩ３２の複数の端子にそれぞれ電気的に接続されている。複数の配線パターン１１５の他端は、ボンディングパッド３３２（図２Ａ参照）およびワイヤ３３１（図２Ａ参照）を介して、メモリ３３の複数の端子にそれぞれ電気的に接続されている。
また、複数の配線パターン１１５は、モジュール基板１０２（図２Ｂ参照）のＹ方向の一辺の近くに形成されるビア４１２（図２Ｂ参照）を介して複数の検査用端子４１にそれぞれ電気的に接続されている。これにより、検査用端子４１と配線パターン１１５とが電気的に接続される。
複数の配線パターン１１６の一端は、ボンディングパッド３２２（図２Ａ参照）およびワイヤ３２１（図２Ａ参照）を介して、ＬＳＩ３２の複数の端子にそれぞれ電気的に接続されている。複数の配線パターン１１６の他端は、ボンディングパッド３４２（図２Ａ）およびワイヤ３４１（図２Ａ）を介して、メモリ３４の複数の端子にそれぞれ電気的に接続されている。
また、複数の配線パターン１１６は、モジュール基板１０２（図２Ｂ参照）のＹ方向の他辺の近くに形成されるビア４２２（図２Ｂ参照）を介して複数の検査用端子４２にそれぞれ電気的に接続されている。これにより、検査用端子４２と配線パターン１１６とが電気的に接続される。
上記の構成により、配線パターン１１１，１１２を介してＬＳＩ３２からメモリ３３，３４へアドレス信号およびクロック信号が転送される。また、配線パターン１１５，１１６を介してデータ信号がＬＳＩ３２とメモリ３３，３４との間で転送される。
ここで、配線パターン１１１，１１２，１１５，１１６は、機能的には、ＬＳＩ３２とメモリ３３，３４とを接続する以外に必要のない配線である。すなわち、ＬＳＩ３２とメモリ３３，３４とを接続する配線は、各信号が転送される配線パターン１１１，１１２，１１５，１１６だけで機能的に十分である。また、配線パターン１１１，１１２，１１５，１１６は、第１のコンポジットシート２１および第２の基板１２およびモールド部６１によって外気から遮断されている。すなわち、ＬＳＩ３２、メモリ３３，３４および配線パターン１１１，１１２，１１５，１１６は、モジュール基板１０２内に封止されている。
ところで、ＬＳＩ３２からメモリ３３，３４へ転送される各信号の波形およびパターンを検査するためには、モジュール基板１０２内に封止された配線パターン１１１，１１２，１１５，１１６に後述する検査装置６０３を接続する必要がある。また、ＬＳＩ３２およびメモリ３３，３４の内部回路を検査するためには、モジュール基板１０２の外部の検査装置６０３から検査信号をＬＳＩ３２およびメモリ３３，３４に入力し、ＬＳＩ３２およびメモリ３３，３４から出力される信号と期待値とを照合する必要がある。
そこで、実施の形態１においては、図２および図３で説明したように、検査用端子４１と配線パターン１１１，１１２とを電気的に接続している。それにより、検査用端子４１に検査装置６０３を接続することにより、ＬＳＩ３２からメモリ３３へ転送されるアドレス信号およびクロック信号の波形およびパターンを検査することができる。
また、検査用端子４２と配線パターン１１１，１１２とが電気的に接続されている。それにより、検査用端子４２に検査装置６０３を接続することにより、ＬＳＩ３２からメモリ３４へ転送されるアドレス信号およびクロック信号の波形およびパターンを検査することができる。
また、検査用端子４１と配線パターン１１５とが電気的に接続されている。それにより、検査用端子４１に検査装置６０３を接続することにより、ＬＳＩ３２とメモリ３３との間で転送されるデータ信号の波形およびパターンを検査することができる。
また、検査用端子４２と配線パターン１１６とが電気的に接続されている。それにより、検査用端子４２に検査装置６０３を接続することにより、ＬＳＩ３２とメモリ３４との間で転送されるデータ信号の波形およびパターンを検査することができる。
また、ＬＳＩ３２およびメモリ３３，３４の内部回路の検査を行う場合には、検査用端子４１，４２と検査装置６０３を接続することにより、検査用端子４１，４２に検査信号を入力し、検査用端子４１，４２から出力される信号と期待値とを照合することができる。
また、実施の形態１においては、ＬＳＩ３２から出力される共通のアドレス信号およびクロック信号が、配線パターン１１１から配線パターン１１２によって２方向に分岐されてメモリ３３，３４へそれぞれ入力される。
この場合、例えば、図３において、ＬＳＩ３２からメモリ３３，３４へ６ビットのデータ信号がそれぞれ転送される場合、メモリ３３，３４の各々において共通のアドレス信号により指定される記憶領域にそれぞれ６ビットのデータ信号が記憶される。したがって、メモリ３３，３４に対して共通のアドレス信号およびクロック信号を用いて、合計１２ビットのデータ信号を読み書きすることができる。つまり、ＬＳＩ３２により処理されるデータ信号のビット数を２倍に拡張することができる。それにより、低コストのメモリを用いてモジュール基板１０２の性能を向上させることができる。
なお、実施の形態１においては、同一の配線パターン１１２に接続される配線パターン１１３と配線パターン１１４とは、等しい長さに形成されている。また、配線パターン１１１は、配線パターン１１２を二等分する位置に接続されている。さらに、ビア４１１とビア４２１とは、等しい長さに形成されている。したがって、当該接続位置から検査用端子４１までの配線長と、当該接続位置から検査用端子４２までの配線長とが等しくなる。これにより検査用端子４１または検査用端子４２で反射波が発生することを防止することができ、配線パターンの信号に波形歪みが発生することを防止することができる。
各配線パターン１１１，１１２に転送される信号を検査するための検査用端子は、連結する１組の配線パターン１１１，１１２に対して本来一つで十分である。しかし、各配線パターン１１１または各配線パターン１１２から一つのスタブ配線を引き出し、そのスタブ配線を検査用端子に接続した場合、検査用端子で反射波が発生し、信号に波形歪が生じる。
そこで、実施の形態１においては、各配線パターン１１２から分岐する二つの配線パターン１１３，１１４により、連結する１組の配線パターン１１１，１１２ごとに２つの検査用端子４１、４２が接続されている。また、同一の配線パターン１１２から分岐する配線パターン１１３の長さと配線パターン１１４の長さとを等しく設定されている。さらに、配線パターン１１１は、配線パターン１１２を二等分する位置に接続されている。これらにより、検査用端子４１および検査用端子４２で反射波が発生することを防止することができる。その結果、アドレス信号およびクロック信号に波形歪みが発生することを防止することができる。
なお、配線パターン１１３，１１４は配線パターン１１２から分岐されずに配線パターン１１１から分岐されてもよい。
また、ＬＳＩ３２に接続されるメモリの数は２個に限定されず、３個以上のメモリを並列に接続してもよく１個でもよい。３個以上の場合は、ＬＳＩ３２により処理されるデータ信号のビット数をさらに拡張することが可能になる。
図３の構成では、ＬＳＩ３２に接続される配線パターンが２方向に分岐するが、メモリの数を３個以上にする場合には、ＬＳＩ３２に接続される配線パターンがメモリの数と同数の方向に分岐するように配線パターンが形成される。この場合、分岐された配線パターンにそれぞれ検査用端子を接続する際には、上記の場合と同様に、分岐点から各検査用端子までの配線長が等しくなるように各配線パターンを形成することが好ましい。それにより、各検査用端子で反射波が発生することを防止することができる。
また、上述したように、第１の基板１１の下面ならびに第２の基板１２の上面および下面には、可能な限り広い領域にＥＣＬ７０１が形成されている。それにより、ＬＳＩ３２，メモリ３３，３４およびそれらに接続される配線パターン１１１〜１１６をＥＣＬ７０１間に収納することができる。この場合、ＬＳＩ３２，メモリ３３，３４および配線パターン１１１〜１１６から放射される高周波ノイズがモジュール基板１０２の外部に漏洩することをＥＣＬ７０１によって防止することができる。
また、上述したように、各検査用端子４１，４２の大きさは、十分に小さくすることができる。この場合、検査用端子４１，４２からモジュール基板１０２の外部に高周波ノイズが放射されることを防止することができる。
これらの結果、モジュール基板１０２から高周波ノイズが放射されることを確実に防止することができる。それにより、電子機器の誤作動を防止することができる。
図４は、実施の形態１に係るソケット５０１の内部構造を説明するための断面図である。図５Ａは、実施の形態１に係るソケット５０１の蓋５０２の概観を説明するための上面図である。図５Ｂは、実施の形態１に係るソケット５０１の蓋５０２の概観を説明するための裏面図である。図６Ａは、実施の形態１に係るソケット５０１の本体５１０の概観を説明するための上面図である。図６Ｂは、実施の形態１に係るソケット５０１の本体５１０の概観を説明するための裏面図である。
図４、図５Ａ、図５Ｂ、図６Ａ、図６Ｂに示すように、実施の形態１に係るソケット５０１は、蓋５０２、本体５１０から構成される。モジュール基板１０２は、図４に示すように蓋５０２と本体５１０との孔部５１９の間に挟まれて固定される。蓋５０２と本体５１０はクランプ（図示せず）により固定され格納される。
蓋５０２は、配線基板５００、複数の雄端子５０３、５１７、複数のピンコンタンクト５０４、５０６、複数の配線５０５、５０７、保持プレート５０９、５２０、サポートプレート５０８から構成される。なお、雄端子５０３、５１７を総称して第一の端子と呼ぶ。雄端子５０３、５１７は第一の端子の一例である。また、ピンコンタンクト５０４、５０６を総称して第一の突起と呼ぶ。ピンコンタンクト５０４、５０６は第一の突起の一例である。
本体５１０は、成型部５２７、複数の雌端子５１１、５１５、複数の接触端子５１３、複数のスルーホール５１８、複数の半田ボール５１２、５１４、５１６、孔部５１９から構成される。なお、雌端子５１１、５１５を総称して第二の端子と呼ぶ。雌端子５１１、５１５は第二の端子の一例である。接触端子５１３を総称して第四の端子と呼ぶ。接触端子５１３は第四の端子の一例である。スルーホール５１８を総称して第三の端子と呼ぶ。スルーホール５１８は第三の端子の一例である。半田ボール５１２、５１４、５１６を総称して第五の端子と呼ぶ。半田ボール５１２、５１４、５１６は第五の端子の一例である。
本体５１０は絶縁材料である成型部５２７により形成されている。絶縁材料は、例えば、ガラスエポキシ樹脂などが考えられる。複数の接触端子５１３は、本体５１０の上面側の孔部５１９の底面にマトリクス状に配置されている。複数の接触端子５１３は、モジュール基板１０２の全ての半田ボール４３に相対するように配置されている。よって、モジュール基板１０２の全ての半田ボール４３と接触端子５１３は、本体５１０の孔部５１９にモジュール基板１０２を格納して蓋５０２で挟んで固定した間に、個々が電気的に接続されることになる。複数のスルーホール５１８は、複数の接触端子５１３の下側から成型部５２７の裏面側にかけて配置される。全てのスルーホール５１８は、全ての接触端子５１３に相対するように配置されている。全てのスルーホール５１８と全ての接触端子５１３は、本体５１０の孔部５１９にモジュール基板１０２を格納して蓋５０２で挟んで固定した間に、個々が電気的に接続されることになる。複数の半田ボール５１４は、複数のスルーホール５１８の下側の成型部５２７の裏面に配置される。全ての半田ボール５１４は、全ての複数のスルーホール５１８に相対するように配置されている。全ての半田ボール５１４は、全てのスルーホール５１８に個々に電気的に接続されている。複数の半田ボール５１４は、本体５１０の裏面にマトリクス状に配置されている。なお、半田ボール４３を総称して第六の端子と呼ぶ。半田ボール４３は第六の端子の一例である。
従って、モジュール基板１０２の全ての半田ボール４３と全ての半田ボール５１４は、本体５１０の孔部５１９にモジュール基板１０２を格納して蓋５０２で挟んで固定した間に、個々が電気的に接続されることになる。また、結果的にモジュール基板１０２の半田ボール４３と複数の接触端子５１３と半田ボール５１４は、同じ配列となる。
蓋５０２は、絶縁材料である配線基板５００により形成されている。絶縁材料は、ガラスエポキシ樹脂などが考えられる。また、配線基板５００は導電性の配線層を有する。配線層は絶縁材料の表面に銅薄膜などで形成されることが考えられる。図４では、配線基板５００は、３層の絶縁材料と３層の配線層を有する例を示した。なお、配線層の数は３層に限定されるのもではなく、１層でも２層でも４層以上であっても良い。
複数のピンコンタクト５０４は、蓋５０２の裏面側にマトリクス状に配置されている突起である。複数のピンコンタクト５０４は、モジュール基板１０２の全ての検査用端子４２に相対するように配置されている。よって、モジュール基板１０２の全ての検査用端子４２と全てのピンコンタクト５０４は、本体５１０の孔部５１９にモジュール基板１０２を格納して蓋５０２で挟んで固定した間に、個々が電気的に接続されることになる。保持プレート５０９は、ガラスエポキシ樹脂などの絶縁材料により形成されている。保持プレート５０９は、ピンコンタクト５０４の先端を除いて覆うように形成されている。即ち、保持プレート５０９は、ピンコンタクト５０４で貫かれ且つ少なくとも蓋５０２の一部を覆うように形成されている。本体５１０の孔部５１９にモジュール基板１０２を格納し蓋５０２により挟んで固定したり外したりする時に生じる応力により、ピンコンタクト５０４が曲がったり折れたりして破損することを防いでいる。また、ピンコンタクト５０４の先端は覆われていないため、検査用端子４２との電気的接続は保持される。複数の雄端子５０３は、蓋５０２の裏面側にマトリクス状に配置されている端子である。複数の雄端子５０３は、複数のピンコンタクト５０４より外側に配置される。複数の雄端子５０３は、全てのピンコンタクト５０４に対応して用意される。また、対応する全ての雄端子５０３と全てのピンコンタクト５０４は配線５０５により電気的に接続されている。配線５０５は、配線基板５００の何れかの配線層を用いて形成される。
図５Ａおよび図５Ｂにおいては、複数の配線５０５を３本だけ代表的に示しているが、実際には、全ての雄端子５０３と全てのピンコンタクト５０４間は、それぞれが配線５０５により電気的に接続されている。
複数の雌端子５１１は、本体５１０の上面側にマトリクス状に配置されている端子である。複数の雌端子５１１は、成型部５２７の裏面側にかけて配置される。複数の雌端子５１１は、蓋５０２の全ての複数の雄端子５０３に相対するように配置されている。本体５１０の全ての雌端子５１１と蓋５０２の全ての複数の雄端子５０３は、本体５１０の孔部５１９の外側に配置される。よって、本体５１０の全ての雌端子５１１と蓋５０２の全ての複数の雄端子５０３は、本体５１０の孔部５１９にモジュール基板１０２を格納して蓋５０２で挟んで固定した間に、個々が電気的に接続されることになる。複数の半田ボール５１２は、複数の雌端子５１１の下側の成型部５２７の裏面に配置される端子である。全ての半田ボール５１２は、全ての複数の雌端子５１１に相対するように配置されている。全ての半田ボール５１２は、全ての雌端子５１１に個々に電気的に接続されている。
従って、モジュール基板１０２の全ての検査用端子４２と全ての半田ボール５１２は、本体５１０の孔部５１９にモジュール基板１０２を格納して蓋５０２で挟んで固定した間に、個々に電気的に接続されることになる。つまり、本発明のソケット５０１を用いることにより、モジュール基板１０２の上面に用意した検査用端子４２の信号を、モジュール基板１０２の裏面に引き出すことができる。つまり、検査システムにおいて、モジュール基板１０２の上面に用意した検査用端子４２の信号を、半田ボール４３の信号と同様に取り扱うことが可能となる。結果的に半田ボール５１２は、半田ボール５１４より外側に配置されている。
ここで、雄端子５０３の配列は対応するピンコンタクト５０４の配列に同じとすることが望ましい。配列を同じとすることにより、全ての配線５０５の配線長を短く、概略等しくすることができる。配線長を短く、等しくすることにより、個々の検査用端子４２の誘導性負荷と容量性負荷を小さく、等しくすることができる。その結果、検査用端子４２の信号の波形歪は、極力抑えられ、ばらつき少なくすることができ、検査の精度を高めることが可能となる。また、雄端子５０３および雌端子５１１の直径またはピッチはピンコンタクト５０４の直径より大きくすることが望ましい。ピンコンタクト５０４の直径またはピッチは、検査用端子４２の直径に合わせる必要があるが、雄端子５０３および雌端子５１１はその必要が無い。よって、雄端子５０３および雌端子５１１は、できる限り直径またはピッチを大きくすることにより、接触面積を増やすことができ、蓋５０２と本体５１０の接続強度を高めることが可能となる。また、ピンコンタクト５０４の直径またはピッチは、接触端子５１３の直径またはピッチに比べて十分に小さくすることが望ましい。検査用端子４１、４２間のピッチおよび検査用端子４１、４２の直径は、はんだボール４３間のピッチ、はんだボール４３の直径に比べて十分に小さくすることができるためである。ピンコンタクト５０４の直径またはピッチを十分に小さくすることにより所要面積を小さくできる。
また、サポートプレート５０８を用いて各接続部の勘合状態を調整することが望ましい。サポートプレート５０８の厚みは、本体５１０の孔部５１９にモジュール基板１０２を格納して蓋５０２で挟んで固定した間に、全ての半田ボール４３と全ての接触端子５１３と全てのスルーホール５１８、および全ての検査用端子４２と全てのピンコンタクト５０４、および全ての雌端子５１１と全ての複数の雄端子５０３が電気的に接続されるように調整されている。図４ではサポートプレート５０８の厚みは、プラスの例を示したが、配線基板５００をくり抜くようにマイナスであっても良い。
複数の雄端子５１７、複数のピンコンタンクト５０６、複数の配線５０７、保持プレート５２０、複数の雌端子５１５、複数の半田ボール５１６、検査用端子４３については、複数の雄端子５０３、複数のピンコンタンクト５０４、複数の配線５０５、保持プレート５０９、複数の雌端子５１１、複数の半田ボール５１２、検査用端子４２と同様であるので、説明は省略する。
図７は、本発明の実施の形態１に係るモジュール基板１０２を外部基板２０１に実装し、外部基板２０１を受信機筐体２０４内に実装するときのテレビジョン受信機の一部分解実装図である。実施の形態１に係るモジュール基板１０２を実装するとともに、例えば液晶ディスプレイ又はプラズマディスプレイなどのディスプレイ２０４Ｄを搭載し、テレビジョン受信機の製品化を実現した場合の例である。なお、図７は背面図であって、図７の裏側であるおもて面にディスプレイ２０４Ｄが搭載される。この場合、モジュール基板１０２は、テレビジョン受信機能を実現するモジュールである。すなわち、ＬＳＩ３２は、テレビジョン信号を入力して映像信号および音声信号を出力するデコード機能を備えているシステムＬＳＩである。なお、その他のテレビション受信機、例えばセットトップボックスや携帯型端末やＰＣにおけるモジュール基板１０２をテレビジョン受信機に実装した構成であってもよい。なお、テレビジョン受信機に限定するものでなく、その他のデジタル家電製品であっても良い。
図７において、モジュール基板１０２は、各国や各地域毎のチューナ２０２と、各市場毎のＣＡモジュールを接続するためのソケット２０５と、デジタル音声信号又はアナログ音声信号とデジタル映像信号（音声や映像を含むコンテンツ信号）を出力するディスプレイインターフェース２０６が実装された外部基板２０１に実装される。ディスプレイインターフェース２０６は、モジュール基板１０２から出力される映像信号及び音声信号を、例えば、液晶ディスプレイ、プラズマディスプレイ、ＣＲＴディスプレイなどの、接続されるディスプレイに接続するためのインターフェースである。このディスプレイインターフェース２０６は、ディスプレイ側の接続仕様に応じて異なる回路で実現される。なお、音声信号はディスプレイ内又はディスプレイ外に設けられたスピーカ（図示せず）に出力される。外部基板２０１には、モジュール基板１０２の複数の半田ボール４３の配置に対応した複数のランドが形成され、外部基板２０１とモジュール基板１０２は、リフロー工程により物理的にかつ電気的に接続される。モジュール基板１０２が接続された外部基板２０１は、支持台２０７により支持されるテレビジョン受像機２０４の筐体に、電源ユニット２０３と、ディスプレイ駆動ユニット２０８とともに組み込まれる。なお、ディスプレイインターフェース２０６は、ディスプレイ駆動回路２０８を介してディスプレイ２０４Ｄに接続される。
図７において、テレビジョン受信機のためのモジュール基板１０２は誘電体基板にてなる外部基板２０１の位置１１Ａに実装され、当該外部基板２０１は、受信機筐体２０４の位置２０１Ａ内に実装される。
モジュール基板１０２の半田ボール４３に対応したランドを備えた外部基板２０１を用意することにより、モジュール基板１０２と接続して、テレビジョン受信機を製品化することができる。
検査用端子４１と検査用端子４２は、モジュール基板１０２の検査用端子であり、テレビジョン受信機能に必要ない端子である。検査用端子４１と検査用端子４２に対応したランドは外部基板２０１に用意されない。つまり、外部基板２０１は、モジュール基板１０２の実装に要する面積を、検査用端子４１と検査用端子４２の分減らすことができる。従って、テレビジョン受信機の小型化が可能となる。
更に、検査用端子４１と検査用端子４２は、オープン状態である。検査用端子４１と検査用端子４２を外部基板２０１に接続することによる余分な誘導性負荷や容量性負荷を削除することができる。つまり、ＬＳＩ３２とメモリ３３、３４との間に転送されるアドレス信号およびクロック信号およびデータ信号の波形歪を抑制することができ、高速に動作させることが可能となる。従って、テレビジョン受信機の高性能化が可能となる。
図８は、実施の形態１に係る検査システムの一部分解実装図である。この検査システムは、実施の形態１に係るモジュール基板１０２を実施の形態１に係るソケット５０１に格納し、ソケット５０１を評価基板６０１に実装している。そうして、評価基板６０１は検査基板６０２に接続され、検査基板６０２は検査装置６０３に接続される。なお、図８におけるモジュール基板１０２、ソケット５０１、評価基板６０１、検査基板６０２は上面図であって、検査装置６０３は外観斜視図である。
検査装置６０３は、モジュール基板１０２を製造する際に、良品か不良品かを選別するための装置であり、いわゆる半導体テスターである。モジュール基板１０２を製造して出荷するメーカーの製造工場における検査工程に備えられる。例えば、ＬＳＩテスターやメモリーテスターなどである。
検査装置６０３は、モジュール基板１０２の検査用端子４１、４２に接続することにより、モジュール基板１０２内部のＬＳＩ３２とメモリ３３、３４との間で転送されるデータ信号の波形およびパターンを検査することができる。また、ＬＳＩ３２およびメモリ３３，３４の内部回路の検査を行う場合には、検査用端子４１，４２から検査信号を入力させ、検査用端子４１，４２から出力される信号と期待値とを照合することができる。
評価基板６０１には、ソケット５０１の複数の半田ボール５１２、５１４、５１６の配置に対応した複数のランドが形成され、評価基板６０１とソケット５０１は、リフロー工程により物理的にかつ電気的に接続される。半田ボール５１４の配置に対応したランドは評価基板６０１の位置１Ａに用意され、半田ボール５１２、５１６の配置に対応したランドは評価基板６０１の位置１Ａの外側かつ位置１Ｂの内側に用意される。なお、評価基板６０１は、ソケット５０１を４個実装できるようになっている。モジュール基板１０２を4個同時に検査できるようにするためである。ソケット５０１の実装する数は一例を示しただけであり、４個に限定されない。
図８において、テレビジョン受信機のためのモジュール基板１０２は、誘電体基板にてなる評価基板６０１の位置１Ｂに実装されたソケット５０１内に格納され、当該評価基板６０１は、検査基板６０２に接続されて、検査装置６０３の位置１Ｃに接続される。評価基板６０１は、プリント基板であって、誘電体に銅などの導電体の配線層を有し、配線層を用いた配線が可能である。モジュール基板１０２の検査に必要な信号は、半田ボール５１２、５１４、５１６の配置に対応したランドから評価基板６０１の裏面に実装されたコネクタ（図示しない）に電気的に接続されるように配線される。評価基板６０１と検査基板６０２と検査装置６０３の接続はそれらのコネクタにより電気的に接続される。コネクタの説明を省略したのは、実際の検査システムにおいては、評価基板６０１と検査基板６０２は検査装置６０３と一体であり、コネクタにより取り外しができるようになっているためである。
ソケット５０１、評価基板６０１、検査基板６０２、検査装置６０３から成る検査システムとすることにより、モジュール基板１０２と検査装置６０３を接続して、モジュール基板１０２を検査することができる。
検査用端子４１と検査用端子４２は、モジュール基板１０２の検査用端子であり、モジュール基板１０２の検査に必要な端子である。しかしながら、検査用端子４１と検査用端子４２はモジュール基板１０２の裏面の半田ボール４３に用意されない。実施の形態１に係るソケット５０１を用いず、モジュール基板１０２を評価基板６０１に実装された場合は、評価基板６０１の位置１Ａに実装されることになる。その場合、検査用端子４１と検査用端子４２は、オープンとなるため検査装置６０３と電気的に接続することができない。一方、実施の形態１に係るソケット５０１を用い、モジュール基板１０２をソケット５０１に格納した場合は、検査用端子４１と検査用端子４２は、ソケット５０１のピンコンタンクト５０４、５０６、配線５０５、５０７、雄端子５０３、５１７、雌端子５１１、５１５を介してソケット５０１裏面の半田ボール５１２、５１６に電気的に接続されることになる。よって、ソケット５０１を評価基板６０１の位置１Ｂに実装し、モジュール基板１０２を格納することにより、モジュール基板１０２の半田ボール４３のみならず検査用端子４１，４２を検査装置６０３と電気的に接続することができる。その結果、モジュール基板１０２内部のＬＳＩ３２とメモリ３３、３４との間で転送されるデータ信号の波形およびパターンの検査信号を検査装置６０３に伝播させて検査することができる。また、ＬＳＩ３２およびメモリ３３，３４の内部回路の検査を行う場合には、検査装置６０３から検査信号を伝播させて、検査用端子４１，４２から検査信号を入力させ、検査用端子４１，４２から出力される信号と期待値とを照合することができる。
実施の形態１に係るモジュール基板１０２においては、第２の基板１２上に検査用端子４１，４２が設けられている。
実施の形態１に係るテレビジョン受信機の外部基板２０１は、検査用端子４１，４２に対応したランドを設ける必要がなくなるため、モジュール基板１０２の実装に要する面積を、検査用端子４１、４２の面積分減らすことができる。また、検査用端子を形成する為に別個に基板を持つ必要がない。そのため、モジュール基板１０２の小型化が可能となる。結果、テレビジョン受信機の小型化が可能となる。
更に、検査用端子４１と検査用端子４２は、外部基板２０１に接続されずオープン状態である。よって、外部基板２０１に接続されることによる付加される余分な誘導性負荷や容量性負荷を削除することができる。つまり、ＬＳＩ３２とメモリ３３、３４との間に転送されるアドレス信号およびクロック信号およびデータ信号の波形歪を抑制することができ、高速に動作させることが可能となる。結果、テレビジョン受信機の高性能化が可能となる。
また、実施の形態１に係るソケット５０１を用いる検査システムにおいては、モジュール基板１０２をソケット５０１に格納した場合は、モジュール基板１０２の検査用端子４１と検査用端子４２を検査装置６０３と電気的に接続することができる。その結果、モジュール基板１０２内部のＬＳＩ３２とメモリ３３、３４との間で転送されるデータ信号の波形およびパターンを検査することができる。その結果、モジュール基板１０２内の電子部品の不良を確実に検出することができる。また、ＬＳＩ３２およびメモリ３３，３４の内部回路の検査を行う場合には、検査用端子４１，４２から検査信号を入力させ、検査用端子４１，４２から出力される信号と期待値とを照合することができる。
以上のように、モジュール基板１０２の検査用端子４１，４２に対応したランドは、モジュール基板１０２を製造して出荷するメーカーの製造工場における評価基板６０１においては設ける必要があるが、モジュール基板１０２を用いる製品の外部基板２０１においては設ける必要がない。よって、実施の形態１に係るモジュール基板１０２は、メーカーの製造工場を出荷後には、基板に必要なランドの数を減らすことができることから、実装に要する面積を削減できる。つまり、本実施の形態に係るモジュール基板１０２は、本実施の形態に係るソケット５０１を備えた検査システムを用いることにより、メーカーの製造工場を出荷後に小型化できることと同等の効果がある。また、小型化の効果を有しつつ、十分な検査を提供できるため、製造コストの増加を防止するコストダウンと電子部品の検査を確実に行うことができかる品質向上を両立できる効果がある。
上述した通り、複数の雄端子５０３、５１７が第一の端子、複数のピンコンタンクト５０４、５０６が第一の突起、保持プレート５０９、５２０が保持プレート、複数の雌端子５１１、５１５が第二の端子、複数の接触端子５１３が第四の端子、複数の半田ボール５１２、５１６が第三の端子、複数の半田ボール５１４が第五の端子、複数の半田ボール４３が第六の端子、孔部５１９が孔部、評価基板６０１が評価基板に相当する。しかし、本発明は上記の例に限定されない。
（実施の形態２）
以下本発明の実施の形態２を、図面を参照しながら説明する。なお、実施の形態１と同じ構成要素については、同じ符号を付け詳細説明は省略する。
図９は、実施の形態２に係るモジュール基板を示す外観斜視図である。なお、図９においては、位置関係を明確にするために互いに直交するＸ方向、Ｙ方向およびＺ方向を示す矢印を付している。Ｘ方向およびＹ方向は水平面内で互いに直交し、Ｚ方向は鉛直方向に相当する。また、後述する図１０Ａと図１０Ｂにおいても、同様にＸ方向、Ｙ方向およびＺ方向を示す矢印を付している。
図９に示すように、実施の形態２に係るモジュール基板２３２は、第１の回路基板１１、第１のコンポジットシート２１、第２の回路基板１２が順に積層された構造を有する。第２の基板１２の上面においては、封止層であるモールド部６１が形成されている。モジュール基板２３２は、実施の形態１におけるＬＳＩ３２を備えている。
モジュール基板２３２において、第２の基板１２の上面の４辺には、複数の検査用端子２４１および複数の検査用端子２４２および複数の検査用端子２４３および複数の検査用端子２４４がそれぞれマトリクス状にモジュール基板２３２の４辺に沿って配置されている。なお、検査用端子２４１、２４２、２４３、２４４を総称して第七の端子と呼ぶ。検査用端子２４１、２４２、２４３、２４４は第七の端子の一例である。
各検査用端子２４１，２４２、２４３、２４４は、後述するように、第１の基板１１上に実装されるＬＳＩ等の電子部品と配線パターンを介して電気的に接続されている。つまり、各検査用端子２４１，２４２、２４３、２４４は、ＬＳＩ３２と電気的に接続されている。検査用端子２４１，２４２,２４３，２４４としては、例えば、ランドを用いることができる。検査用端子２４１，２４２，２４３，２４４には、実施の形態１と同様に、ソケット５０１を介して検査装置６０３が接続される。その場合のソケット５０１には、検査用端子２４１，２４２，２４３，２４４に対応する複数のピンコンタンクト５０４、５０６、複数の雄端子５０３、５１７、複数の配線５０５、５０７、複数の雌端子５１１、５１５、複数の半田ボール５１２、５１４、５１６から構成される。
また、検査用端子２４１，２４２，２４３，２４４には、第二のモジュール基板であるモジュール基板２３３が接続される。
モジュール基板２３３においては、モジュール基板２３２同様に第１の回路基板１１、第１のコンポジットシート２１、第２の回路基板１２が順に積層された構造を有する。第１の基板１１の上面においては、実施の形態１におけるメモリ３３、３４を備えている。メモリ３３、３４は第１の基板１２の上面の図示しないランドにリフロー工程により半田付けされていることが考えられる。
モジュール基板２３２とモジュール基板２３３が検査用端子２４１，２４２，２４３，２４４を介して接続されることによりモジュール基板１０１の機能を実現できる。つまり、検査用端子２４１，２４２，２４３，２４４は、モジュール基板２３２の検査用端子であるとともに、モジュール基板２３２とモジュール基板２３３の接続用端子を兼ねている。モジュール基板２３３の底面においては、複数のはんだボール３４３が形成されている。各はんだボール３４３は、モジュール基板２３３に実装される電子部品と電気的に接続されている。つまり、メモリ３３、３４とはんだボール３４３は電気的に接続されている。モジュール基板２３３は、はんだボール３４３を用いて検査用端子２４１，２４２，２４３，２４４にはんだ付けすることによりモジュール基板２３２に実装される。それにより、モジュール基板２３３とモジュール基板２３２に実装される電子部品とが電気的に接続される。つまり、ＬＳＩ３２とメモリ３３，３４は電気的に接続される。
モジュール基板２３２、２３３の実現形態は、ＬＳＩまたはＩＣまたはＭＣＭまたはＳＩＰ等が考えられる。また、モジュール基板２３２とモジュール基板２３３を接続しての実現形態は、ＰＯＰ(Ｐａｃｋｅｇｅ Ｏｎ Ｐａｃｋａｇｅ)等が考えられる。
以下、モジュール基板２３２の内部構造について詳細に説明する。
図１０Ａは、モジュール基板２３２に実装される複数の電子部品のＸＹ平面上での位置関係を示す図であり、図１０Ｂは、モジュール基板２３２の断面図である。
図１０Ｂに示すように、第１のコンポジットシート２１の中央部には、上下に貫通する空間部５１が形成されている。空間部５１内で第１の基板１１上に、ＬＳＩ３２が実装されている。
また、図１０Ｂに示すように、第２の基板１２の中央部の所定の領域に、孔部５３が形成されている。図９、図１０Ａおよび図１０Ｂに示すように、空間部５１内および孔部５３を封止するように封止層であるモールド部６１が形成されている。
図１０Ａおよび図１０Ｂにおいては、ＬＳＩ３２は、ワイヤボンディング工法により第１の基板１１上の配線パターンに電気的に接続されている。
以下、さらに図１１を参照しつつ、ＬＳＩ３２、メモリ３３，３４および検査用端子２４１，２４２、２４３、２４４の間の配線について説明する。
図１１は、モジュール基板２３２の第１の基板１１から検査用端子２４１，２４２、２４３、２４４、はんだボール３４３を介してモジュール基板２３３の第２の基板に形成される配線パターン１１１〜１１６を模式的に示した図である。なお、配線パターン１１３、１１４は実施の形態２には無い。図１０Ａにおいては、配線パターン１１１〜１１６をそれぞれ１本ずつ代表的に示しているが、実際には配線パターン１１１〜１１６はそれぞれ複数形成されている。
図１１に示すように、複数の配線パターン１１１の一端は、複数のボンディングパッド３２２（図１０Ａ参照）および複数のワイヤ３２１（図１０Ａ参照）を介して、ＬＳＩ３２の複数の端子にそれぞれ電気的に接続されている。複数の配線パターン１１１の他端は、複数の配線パターン１１２の中央部にそれぞれ接続されている。
複数の配線パターン１１２の一端は、検査端子２４２を介して、メモリ３３の複数の端子にそれぞれ電気的に接続されている。複数の配線パターン１１２の他端は、検査端子２４１および検査用端子２４２を介して、メモリ３４の複数の端子にそれぞれ電気的に接続されている。
複数の配線パターン１１５の一端は、ボンディングパッド３２２（図１０Ａ参照）およびワイヤ３２１（図１０Ａ参照）を介して、ＬＳＩ３２の複数の端子にそれぞれ電気的に接続されている。複数の配線パターン１１５の他端は、検査用端子２４３を介して、メモリ３３の複数の端子にそれぞれ電気的に接続されている。
複数の配線パターン１１６の一端は、ボンディングパッド３２２（図１０Ａ参照）およびワイヤ３２１（図１０Ａ参照）を介して、ＬＳＩ３２の複数の端子にそれぞれ電気的に接続されている。複数の配線パターン１１６の他端は、検査用端子２４４を介して、メモリ３４の複数の端子にそれぞれ電気的に接続されている。
また、図示していないがメモリ３３、３４の動作に必要な電源信号もモジュール基板２３２の第１の基板１１から検査用端子２４１，２４２、２４３、２４４、はんだボール３４３を介してモジュール基板２３３の第２の基板に接続されている。
上記の構成により、配線パターン１１１，１１２、検査用端子２４１、２４２を介してＬＳＩ３２からメモリ３３，３４へアドレス信号およびクロック信号が転送される。また、配線パターン１１５，１１６、検査用端子２４３、２４４を介してデータ信号がＬＳＩ３２とメモリ３３，３４との間で転送される。
ここで、配線パターン１１１，１１２，１１５，１１６は、機能的には、ＬＳＩ３２とメモリ３３，３４とを接続する以外に必要のない配線である。すなわち、ＬＳＩ３２とメモリ３３，３４とを接続する配線は、各信号が転送される配線パターン１１１，１１２，１１５，１１６だけで機能的に十分である。また、配線パターン１１１，１１２，１１５，１１６は、はんだボール４３には接続されていない。すなわち、ＬＳＩ３２、メモリ３３，３４および配線パターン１１１，１１２，１１５，１１６は、余分な配線が無く、モジュール基板２３２とモジュール基板２３３内に閉じている。
ところで、実施の形態２のＰＯＰの場合、モジュール基板２３２とモジュール基板２３３を個別に検査して、モジュール基板２３２とモジュール基板２３３を接続した後に更に検査することが考えられる。双方を接続前に個別に検査することにより、良品同士を接続できることから、接続後の完成品の不良率を下げることができるためである。
ところで、モジュール基板２３２の個別の検査において、ＬＳＩ３２からメモリ３３，３４へ転送される全信号の波形およびパターンを検査するためには、モジュール基板２３２の全配線パターン１１１，１１２，１１５，１１６に後述する検査装置６０３を接続する必要がある。ＬＳＩ３２からメモリ３３，３４へ転送される全信号の波形およびパターンを検査するためには、メモリ３３、３４の機能を実現する手段が必要である。しかし、この場合、検査装置６０３にメモリ３３，３４の機能があっても良いし、評価基板６０１あるいは検査基板６０２あるいはソケット５０１上にメモリ３３，３４の機能があっても良い。つまり、検査装置６０３にメモリ３３，３４をエミュレートするソフトウェア、もしくは検査装置６０３あるいは評価基板６０１あるいは検査基板６０２あるいはソケット５０１上にメモリ３３，３４が実装されることが考えられる。それらのメモリ機能とモジュール基板２３２とを接続してＬＳＩ３２からメモリ３３，３４へ信号を転送するとともに、転送される各信号の波形およびパターンを検査することができる。
モジュール基板２３２におけるＬＳＩ３２のメモリ３３，３４に接続するための内部回路を検査するためには、モジュール基板２３２の外部の検査装置６０３から検査信号をＬＳＩ３２に入力し、ＬＳＩ３２から出力される信号と期待値とを照合する必要がある。
そこで、実施の形態２においては、図１０Ａ、図１０Ｂおよび図１１で説明したように、検査用端子２４１と２４２と配線パターン１１１，１１２とは電気的に接続されている。それにより、検査用端子２４１または２４２に検査装置６０３を接続することにより、ＬＳＩ３２からメモリ３３へ転送されるアドレス信号およびクロック信号の波形およびパターンを検査することができる。
また、検査用端子２４３と配線パターン１１５とが電気的に接続さえれている。それにより、検査用端子２４３に検査装置６０３を接続することにより、ＬＳＩ３２とメモリ３３との間で転送されるデータ信号の波形およびパターンを検査することができる。
また、検査用端子２４４と配線パターン１１６とが電気的に接続されている。それにより、検査用端子２４４に検査装置６０３を接続することにより、ＬＳＩ３２とメモリ３４との間で転送されるデータ信号の波形およびパターンを検査することができる。
また、ＬＳＩ３２のメモリ３３，３４に接続するための内部回路の検査を行う場合には、検査用端子２４１，２４２，２４３，２４４と検査装置６０３が接続される。そうすることにより、検査用端子２４１，２４２，２４３，２４４に検査信号を入力し、検査用端子２４１，２４２，２４３，２４４から出力される信号と期待値とを照合することができる。
実施の形態２に係るモジュール基板２３２においては、第２の基板１２上に検査用端子２４１，２４２、２４３、２４４が設けられている。
実施の形態２に係るテレビジョン受信機の外部基板２０１は、検査用端子２４１，２４２、２４３、２４４に対応したランドを設ける必要がなくなるため、モジュール基板２３２およびモジュール基板２３３を接続した完成品の実装に要する面積を、検査用端子２４１、２４２、２４３、２４４の面積分減らすことができる。その結果、テレビジョン受信機の小型化が可能となる。
更に、検査用端子２４１、２４２、２４３、２４４は、モジュール基板２３２およびモジュール基板２３３を接続するための接続端子を兼ねている。よって、外部基板２０１に接続されるためまたは余分な検査端子、検査端子に引き出すための配線による付加される余分な誘導性負荷や容量性負荷を削除することができる。つまり、ＬＳＩ３２とメモリ３３、３４との間に転送されるアドレス信号およびクロック信号およびデータ信号の波形歪を抑制することができ、高速に動作させることが可能となる。結果、テレビジョン受信機の高性能化が可能となる。
また、実施の形態２に係るソケット５０１を用いる検査システムにおいては、モジュール基板２３２をソケット５０１に格納した場合は、モジュール基板２３２の検査用端子２４１または検査用端子２４２で反射波が発生することを防止することができる。そうして、配線パターンの信号に波形歪みが発生することを防止することができる。
検査用端子２４１、２４２、２４３、２４４を検査装置６０３と電気的に接続することができる。また、検査装置６０３にメモリ３３，３４をエミュレートするソフトウェア、あるいは検査装置６０３あるいは評価基板６０１あるいは検査基板６０２あるいはソケット５０１上にメモリ３３，３４が実装することもできる。その結果、モジュール基板２３２内部のＬＳＩ３２とメモリ３３、３４との間で転送される全てのデータ信号の波形およびパターンを検査することができる。また、ＬＳＩ３２の内部回路の検査を行う場合には、検査用端子２４１，２４２、２４３，２４４から検査信号を入力させ、検査用端子２４１，２４２、２４３、２４４から出力される信号と期待値とを照合することができる。その結果、モジュール基板２３２内部のＬＳＩ３２とメモリ３３、３４との間で転送される全てのデータ信号の波形およびパターンを検査、期待値照合することができることからモジュール基板２３２の品質を向上することができる。
以上のように、モジュール基板２３２の検査用端子２４１，２４２、２４３、２４４に対応したランドは、モジュール基板２３２を製造して出荷するメーカーの製造工場における評価基板６０１においては設ける必要があるが、モジュール基板２３２およびモジュール基板２３３を接続した完成品を用いる製品の外部基板２０１においては設ける必要がない。よって、モジュール基板２３２は、メーカーの製造工場を出荷後には、基板に必要なランドの数を減らすことができることから、実装に要する面積を削減できる。つまり、モジュール基板２３２は、実施の形態２に係るソケット５０１を備えた検査システムを用いることにより、メーカーの製造工場を出荷後に小型化できることと同等の効果がある。また、小型化の効果を有しつつ、十分な検査を提供できるため、製造コストの増加を防止するコストダウンと電子部品の検査を確実に行うことができる品質向上を両立できる効果がある。
本発明にかかるモジュール基板およびソケットおよびそれらを用いる検査システムは、メーカーの製造工場において検査した後の出荷後に小型化できることと同様の効果を有する。本発明にかかるモジュール基板およびソケットおよびそれらを用いる検査システムは、電子部品が実装されたモジュール基板、モジュール基板を格納するソケット、電子部品を検査するシステム等として有用である。
実施の形態１に係るモジュール基板を示す外観斜視図 モジュール基板の内部構造を説明するための図 モジュール基板の内部構造を説明するための断面図 第１の基板に形成される配線パターンを模式的に示した図 ソケットの内部構造を説明するための断面図 ソケットの蓋を示す概観上面図 ソケットの蓋を示す概観裏面図 ソケットの本体を示す概観上面図 ソケットの本体を示す概観裏面図 本発明の実施の形態１に係るモジュール基板を外部基板に実装しテレビジョン受信機を製品化する場合の一部分解実装図 本発明の実施の形態１に係るモジュール基板を実施の形態１に係るソケットに格納し、ソケットを評価基板に実装し、検査装置に接続するときの検査システムの一部分解実装図 実施の形態２に係るモジュール基板を示す外観斜視図 モジュール基板の内部構造を説明するための図 モジュール基板の内部構造を説明するための断面図 モジュール基板と積層されたモジュール基板に形成される配線パターンを模式的に示した図
符号の説明
１１ 第１の回路基板
１２ 第２の回路基板
２１ 第１のコンポジットシート
４１，４２，２４１，２４２，２４３，２４４ 検査用端子
４３，３４３ はんだボール
１０２，２３３，２３４ モジュール基板
１１１，１１２，１１３，１１４，１１５，１１６ 配線パターン
４１０ 第１の検査部
４１１，４１２，４２１，４２２ ビア
４２０ 第２の検査部
５００ 配線基板
５０１ ソケット
５０２ 蓋
５０３，５１７ 雄端子
５０４，５０６ ピンコンタンクト
５０５，５０７ 配線
５０８ サポートプレート
５０９，５２０ 保持プレート
５１０ 本体
５１１，５１５ 雌端子
５１２，５１４，５１６ 半田ボール
５１３ 接触端子
５２７ 成型部
５１８ スルーホール
５１９ 孔部

Claims (13)

  1. 裏面に第一の突起と、前記第一の突起に電気的に接続された第一の端子を有した蓋と、
    上面に第二の端子と、裏面に前記第二の端子に電気的に接続された第三の端子を有した本体とを備え
    前記本体に電子部品を格納し、前記蓋で挟んで固定した間に、前記第一の端子と前記第二の端子が電気的に接続されるソケット。
  2. 前記第一の端子と前記第二の端子は相対するように配置される請求項１記載のソケット。
  3. 前記本体は上面に前記電子部品を格納する孔部を有し、
    前記第一の突起は前記孔部の内側に配置され、
    前記第一の端子および前記第二の端子は前記孔部の外側に配置される請求項２記載のソケット。
  4. 前記孔部は底面に第四の端子と、
    前記第四の端子に電気的に接続された前記本体裏面に第五の端子を有する請求項３記載のソケット。
  5. 前記第一の突起と前記第一の端子は同じ配列である請求項２記載のソケット。
  6. 前記第一の突起の直径またはピッチは前記第四の端子の直径またはピッチより小さい請求項４記載のソケット。
  7. 前記第一の端子の直径は前記第一の突起の直径より大きい請求項２記載のソケット。
  8. 前記第一の突起で貫かれ且つ少なくとも前記蓋の一部を覆うように形成された保持プレートを備えた請求項２記載のソケット。
  9. 上下方向に積層され、各々が配線パターンを有する複数の回路基板と、
    前記複数の回路基板のうち少なくとも１つの回路基板上に実装され、前記配線パターンと電気的に接続される電子部品と、
    前記複数の回路基板のうち最下部の回路基板の下面に設けられ、前記配線パターンと電気的に接続される第六の端子と、
    前記複数の回路基板のうち最上部の回路基板の上面に露出するように設けられ、前記配線パターンと電気的に接続される第七の端子とを備え、
    前記第七の端子は、前記電子部品の検査用端子であるとともに、第二のモジュール基板を積層するための接続端子を兼ねるモジュール基板。
  10. 前記電子部品のうち少なくとも１つの電子部品は封止された請求項９記載のモジュール基板。
  11. 前記複数の回路基板内に空間部が形成され、前記電子部品のうち少なくとも１つの電子部品は前記空間部に配置され、
    前記空間部は封止された、請求項９または１０記載のモジュール基板。
  12. 請求項４から８の何れか１項に記載のソケットと、
    前記電子部品を検査する検査装置と、
    前記ソケットの前記第三の端子および前記第五の端子を前記検査装置に電気的に接続して検査信号を伝播する評価基板と
    を備えた検査システム。
  13. 請求項４から８の何れか１項に記載のソケットと、
    請求項９から１１の何れか1項に記載のモジュール基板と、
    前記電子部品を検査する検査装置と、
    前記電子部品を評価する評価基板と
    を備え、
    前記ソケットの第一の突起を前記モジュール基板の前記第七の端子に電気的に接続し、
    前記ソケットの前記第四の端子を前記モジュール基板の前記第六の端子に電気的に接続し、
    前記ソケットの前記第三の端子および前記第五の端子を前記検査装置に電気的に接続し、
    前記評価基板は検査信号を伝播する検査システム。
JP2008535343A 2006-09-19 2007-09-18 ソケットおよびモジュール基板およびそれを用いる検査システム Expired - Fee Related JP4947054B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008535343A JP4947054B2 (ja) 2006-09-19 2007-09-18 ソケットおよびモジュール基板およびそれを用いる検査システム

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006252061 2006-09-19
JP2006252061 2006-09-19
PCT/JP2007/068037 WO2008035650A1 (fr) 2006-09-19 2007-09-18 Douille, carte de module et système d'inspection utilisant la carte de module
JP2008535343A JP4947054B2 (ja) 2006-09-19 2007-09-18 ソケットおよびモジュール基板およびそれを用いる検査システム

Publications (2)

Publication Number Publication Date
JPWO2008035650A1 true JPWO2008035650A1 (ja) 2010-01-28
JP4947054B2 JP4947054B2 (ja) 2012-06-06

Family

ID=39200476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008535343A Expired - Fee Related JP4947054B2 (ja) 2006-09-19 2007-09-18 ソケットおよびモジュール基板およびそれを用いる検査システム

Country Status (5)

Country Link
US (1) US7956632B2 (ja)
EP (1) EP2071680A4 (ja)
JP (1) JP4947054B2 (ja)
CN (1) CN101517845B (ja)
WO (1) WO2008035650A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2256868A1 (de) * 2009-05-27 2010-12-01 Siemens Aktiengesellschaft Automatisierungsgerät mit einem Terminalmodul
US8441275B1 (en) * 2010-01-14 2013-05-14 Tapt Interconnect, LLC Electronic device test fixture
JP5870493B2 (ja) * 2011-02-24 2016-03-01 セイコーエプソン株式会社 半導体装置、センサーおよび電子デバイス
EP2535926A3 (en) * 2011-06-17 2015-08-05 BIOTRONIK SE & Co. KG Semiconductor package
US8466705B1 (en) 2012-09-27 2013-06-18 Exatron, Inc. System and method for analyzing electronic devices having a cab for holding electronic devices
US9733304B2 (en) * 2014-09-24 2017-08-15 Micron Technology, Inc. Semiconductor device test apparatuses
JP7281250B2 (ja) * 2018-05-11 2023-05-25 株式会社アドバンテスト 試験用キャリア
CN109738734A (zh) * 2018-12-28 2019-05-10 南通同洲电子有限责任公司 一种多功能机顶盒自动测试工装治具
TWI821525B (zh) * 2020-02-17 2023-11-11 日商山一電機股份有限公司 檢查用插槽

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01173637A (ja) * 1987-12-26 1989-07-10 Mitsubishi Electric Corp Ｉｃパツケージ用ソケツト
JPH0831532A (ja) * 1994-07-19 1996-02-02 Kel Corp Ｂｇａ−ｐｇａ変換装置
JP2000068440A (ja) * 1998-08-20 2000-03-03 Nec Corp Ｉｃパッケージ
JP2001264383A (ja) * 2000-03-21 2001-09-26 Nec Corp Ｉｃ測定用ソケット

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06232233A (ja) * 1992-12-23 1994-08-19 Honeywell Inc 裸ダイの試験装置
JPH08213128A (ja) * 1995-02-08 1996-08-20 Texas Instr Japan Ltd ソケット
US6181149B1 (en) * 1996-09-26 2001-01-30 Delaware Capital Formation, Inc. Grid array package test contactor
US6819127B1 (en) * 1999-02-19 2004-11-16 Micron Technology, Inc. Method for testing semiconductor components using interposer
JP2000357571A (ja) * 1999-06-14 2000-12-26 Tokyo Eletec Kk Ｉｃソケット
JP4845304B2 (ja) * 2000-10-25 2011-12-28 株式会社センサータ・テクノロジーズジャパン ソケット及びこれを備えた電子部品装着装置
DE102004007696B4 (de) * 2004-02-16 2009-01-02 Infineon Technologies Ag Testvorrichtung zum Prüfen eines Halbleiterbauteils mit Kontaktflächen auf seiner Oberseite und seiner Unterseite und Verfahren zum Prüfen des Halbleiterbauteils
US7042240B2 (en) * 2004-02-27 2006-05-09 Wells-Cti, Llc Burn-in testing apparatus and method
US7064567B2 (en) * 2004-08-12 2006-06-20 Agilent Technologies, Inc. Interposer probe and method for testing
JP2006292727A (ja) * 2005-03-18 2006-10-26 Alps Electric Co Ltd 半導体搬送トレイ、これを用いたバーンインボード、バーンイン試験用の検査装置及びバーンイン試験方法並びに半導体の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01173637A (ja) * 1987-12-26 1989-07-10 Mitsubishi Electric Corp Ｉｃパツケージ用ソケツト
JPH0831532A (ja) * 1994-07-19 1996-02-02 Kel Corp Ｂｇａ−ｐｇａ変換装置
JP2000068440A (ja) * 1998-08-20 2000-03-03 Nec Corp Ｉｃパッケージ
JP2001264383A (ja) * 2000-03-21 2001-09-26 Nec Corp Ｉｃ測定用ソケット

Also Published As

Publication number Publication date
JP4947054B2 (ja) 2012-06-06
CN101517845B (zh) 2012-10-17
US7956632B2 (en) 2011-06-07
CN101517845A (zh) 2009-08-26
US20100097085A1 (en) 2010-04-22
EP2071680A4 (en) 2012-11-07
WO2008035650A1 (fr) 2008-03-27
EP2071680A1 (en) 2009-06-17

Similar Documents

Publication Publication Date Title
JP4947054B2 (ja) ソケットおよびモジュール基板およびそれを用いる検査システム
JP5371932B2 (ja) モジュール基板
KR100724916B1 (ko) 전자회로 패키지
KR20090027573A (ko) 반도체장치
JP2002305286A (ja) 半導体モジュールおよび電子部品
US8552549B2 (en) Semiconductor device, and inspection method thereof
US20090108431A1 (en) Inverted package-on-package (POP) assemblies and packaging methods for integrated circuits
JP2009141228A (ja) 配線用基板とそれを用いた積層用半導体装置および積層型半導体モジュール
KR20100123664A (ko) 매입형 상호접속체를 구비하는 보강 봉입체를 포함하는 집적회로 패키징 시스템 및 그 제조 방법
JP2009188325A (ja) 半導体パッケージおよび半導体パッケージの製造方法
US7952186B2 (en) Semiconductor package land grid array substrate and plurality of first and second electrodes
JP2006080564A (ja) 半導体装置のパッケージ構造
US7180171B1 (en) Single IC packaging solution for multi chip modules
US8044498B2 (en) Interposer, semiconductor chip mounted sub-board, and semiconductor package
US20060097129A1 (en) Lens module structure
JP2005347470A (ja) 半導体パッケージ用中継基板、半導体サブパッケージおよび半導体装置
JP4303772B2 (ja) 半導体パッケージ
JP2009052910A (ja) 半導体検査治具、これを備えた半導体検査装置及び半導体検査方法
JP2003068968A (ja) 半導体集積回路装置
JP4388989B2 (ja) 半導体チップマウント封止サブ基板
JP2002124628A (ja) 半導体装置
TWM555474U (zh) 半導體封裝元件之高頻訊號測試裝置
JP2008141077A (ja) 半導体装置および半導体装置の製造方法
JP2006245500A (ja) 半導体装置およびその製造方法
KR20050011470A (ko) 적층 패키지

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120220

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4947054

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees