CN219812418U - 电子装置 - Google Patents
电子装置 Download PDFInfo
- Publication number
- CN219812418U CN219812418U CN202320459826.9U CN202320459826U CN219812418U CN 219812418 U CN219812418 U CN 219812418U CN 202320459826 U CN202320459826 U CN 202320459826U CN 219812418 U CN219812418 U CN 219812418U
- Authority
- CN
- China
- Prior art keywords
- shielding
- shielding layer
- substrate
- electronic device
- utility
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 74
- 238000004544 sputter deposition Methods 0.000 abstract description 23
- 238000000034 method Methods 0.000 abstract description 20
- 230000008569 process Effects 0.000 abstract description 17
- 238000000465 moulding Methods 0.000 abstract description 5
- 239000000463 material Substances 0.000 description 29
- 238000005538 encapsulation Methods 0.000 description 12
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 239000002390 adhesive tape Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000005022 packaging material Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 239000012778 molding material Substances 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- RNFJDJUURJAICM-UHFFFAOYSA-N 2,2,4,4,6,6-hexaphenoxy-1,3,5-triaza-2$l^{5},4$l^{5},6$l^{5}-triphosphacyclohexa-1,3,5-triene Chemical compound N=1P(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP=1(OC=1C=CC=CC=1)OC1=CC=CC=C1 RNFJDJUURJAICM-UHFFFAOYSA-N 0.000 description 2
- 239000006096 absorbing agent Substances 0.000 description 2
- 239000002318 adhesion promoter Substances 0.000 description 2
- 239000007822 coupling agent Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 239000003063 flame retardant Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000002035 prolonged effect Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 239000013528 metallic particle Substances 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000004848 polyfunctional curative Substances 0.000 description 1
- 239000002516 radical scavenger Substances 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本申请提出了一种电子装置,包括:基板;第一屏蔽层,设置于所述基板上方;第二屏蔽层,设置于所述基板下方,所述第二屏蔽层的厚度大于所述第一屏蔽层的厚度。为了解决在有低频的屏蔽需求,需要较厚的屏蔽层的情况下,常规的溅镀工艺形成的屏蔽层的厚度有限,难以满足要求的技术问题,本申请提出了上述的电子装置。本申请通过在基板上方和下方分别设置不同厚度的屏蔽层,可以满足低频与高频(相对于低频)的屏蔽需求,低频的屏蔽需求通常出现在DSM(Double‑side molding)结构的底面,这里在基板下方设置厚度较大的屏蔽层可以实现基板下方的内部屏蔽,并可以满足低频的屏蔽需求。
Description
技术领域
本申请涉及半导体封装技术领域,具体涉及一种电子装置。
背景技术
DSM(double side molding,双面成型或双面压模)结构于基板的双面均封装有电子元件。通常,DSM结构会在结构表面形成共形屏蔽(conformal shielding)来实现电磁屏蔽的需求。
其中,DSM结构一般通过底面(bottom side)提供对内/外的I/O(输入/输出),为了避免I/O连接件与底面的电子元件之间的电磁干扰,常见做法是利用溅镀(sputtering)工艺形成溅镀屏蔽墙(sputtering shielding wall),来实现底面的I/O连接件与电子元件之间的内部屏蔽需求。
实用新型内容
本申请的目的是提供一种电子装置,用于解决常规的溅镀工艺形成的屏蔽层的厚度有限,难以满足低频的屏蔽需求的技术问题。
为了实现上述目的,本申请采用如下技术方案:一种电子装置,包括:基板;第一屏蔽层,设置于所述基板上方;第二屏蔽层,设置于所述基板下方,所述第二屏蔽层的厚度大于所述第一屏蔽层的厚度。
在一些可选的实施方式中,所述的电子装置还包括:第一电子元件,设置于所述基板下方,被所述第二屏蔽层覆盖;输入输出连接件,设置于所述基板下方,所述输入输出连接件与所述第一电子元件被所述第二屏蔽层区隔开。
在一些可选的实施方式中,所述输入输出连接件与所述第二屏蔽层之间具有间隙。
在一些可选的实施方式中,所述第二屏蔽层的侧面具有突出部。
在一些可选的实施方式中,所述基板具有电连接所述突出部的接地焊盘。
在一些可选的实施方式中,所述第二屏蔽层包括下方屏蔽单元和侧面屏蔽单元,所述下方屏蔽单元和所述侧面屏蔽单元的厚度实质相同。
在一些可选的实施方式中,所述的电子装置还包括:第一电子元件,设置于所述基板下方,其侧面被所述侧面屏蔽单元覆盖,其底面被下方屏蔽单元覆盖。
在一些可选的实施方式中,所述的电子装置还包括:中介层,设置于所述基板下方,且设置于所述第二屏蔽层的至少两侧。
在一些可选的实施方式中,所述中介层包括至少两个可分离部件,所述至少两个可分离部件分别配置在所述第二屏蔽层的不同侧。
在一些可选的实施方式中,所述第二屏蔽层包括多个侧面屏蔽单元,所述侧面屏蔽单元形成在所述可分离部件的侧面。
在一些可选的实施方式中,所述的电子装置还包括:第三屏蔽层,设置于所述基板的侧面,所述第三屏蔽层的厚度小于所述第一屏蔽层的厚度。
在一些可选的实施方式中,所述的电子装置还包括:第二电子元件,设置于所述基板上方,其中,所述第一屏蔽层和所述第三屏蔽层共同为所述第二电子元件提供电磁屏蔽。
在一些可选的实施方式中,所述第二屏蔽层为贴附在所述基板下方的屏蔽片。
如上所述,为了解决在有低频的屏蔽需求,需要较厚的屏蔽层的情况下,常规的溅镀工艺形成的屏蔽层的厚度有限,难以满足要求的技术问题,本申请提出了一种电子装置。本申请通过在基板上方和下方分别设置不同厚度的屏蔽层,可以满足低频与高频(相对于低频)的屏蔽需求,低频的屏蔽需求通常出现在DSM结构的底面,这里在基板下方设置厚度较大的第二屏蔽层,可以较好的实现基板下方的内部屏蔽,并可以满足低频的屏蔽需求。
进一步的实施方式中,可以利用屏蔽片(一种片状屏蔽材)作为屏蔽材料,贴附到基板下方形成第二屏蔽层,来做区域性的内部屏蔽,由于屏蔽片本身具有一定的厚度(可大于10微米),会比一般的溅镀工艺形成的屏蔽层更厚,以此可以较好的满足低频的屏蔽需求。
也有一些其它方式来形成较厚的屏蔽层,例如:延长溅镀时间来形成较厚的屏蔽层,利用塑封通孔(TMV,Through molding via)或打线(Wire Bonding)来形成屏蔽层,或者直接外置金属框架(metal frame)。但这些方式具有如下缺陷:延长溅镀时间,会使溅镀层厚度不均匀,且存在温度过高问题,且成本高昂;利用塑封通孔或打线形成屏蔽层的制程工艺较为复杂;外置金属框架导致装置体积增加,不利于小型化。而通过贴附屏蔽片形成第二屏蔽层,相较于上述方式具有更好的效果。首先,屏蔽片的厚度可以定制,可以满足更厚的需求;其次,屏蔽片成本更低,且厚度更均匀;其次,贴附屏蔽片的工艺简单,可以缩短工艺时间;最后,不会导致整个装置的体积增加,有利于产品小型化。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述,本申请的其它特征、目的和优点将会变得更明显:
图1是根据本申请一个实施例的电子装置1a的纵向截面结构示意图;
图2是根据本申请一个实施例的电子装置2a的纵向截面结构示意图;
图3是根据本申请一个实施例的电子装置3a的纵向截面结构示意图;
图4是图3所示的电子装置3a的一种实现方式的俯视结构示意图;
图5和图6分别是图4中所示的可分离部件的侧视结构示意图;
图7是图3所示的电子装置3a的另一种实现方式的俯视结构示意图;
图8是图7中所示的可分离部件的侧视结构示意图;
图9是根据本申请一个实施例的电子装置9a的纵向截面结构示意图;
图10是根据本申请一个实施例的电子装置10a的纵向截面结构示意图;
图11是根据本申请一个实施例的电子装置11a的纵向截面结构示意图;
图12-19是本申请一个实施例的电子装置的制造步骤的示意图。
附图标记/符号说明:
10-基板;101-接地焊盘;11-第一屏蔽层;12-第二屏蔽层;121-侧面屏蔽单元;122-下方屏蔽单元;123-突出部;13-第一电子元件;14-第一封装材;15-输入输出连接件;16-中介层;160-可分离部件;1601-第一部件;1602-第二部件;17-第二电子元件;18-第二封装材;19-第三屏蔽层;20-电连接件;21-接地件;22-打线;23-溅镀层;24-导通孔;25-金属框架;26-胶带;27-屏蔽片;28-离型膜;29-载体胶;30-载板;31-第四屏蔽层。
具体实施方式
下面结合附图和实施例对说明本申请的具体实施方式,通过本说明书记载的内容本领域技术人员可以轻易了解本申请所解决的技术问题以及所产生的技术效果。可以理解的是,此处所描述的具体实施例仅仅用于解释相关发明创造,而非对该发明创造的限定。另外,为了便于描述,附图中仅示出了与有关发明创造相关的部分。
应容易理解,本申请中的“在...上”、“在...之上”和“在...上面”的含义应该以最广义的方式解释,使得“在...上”不仅意味着“直接在某物上”,而且还意味着包括存在两者之间的中间部件或层的“在某物上”。
此外,为了便于描述,本文中可能使用诸如“在...下面”、“在...之下”、“下部”、“在...之上”、“上部”等空间相对术语来描述一个元件或部件与附图中所示的另一元件或部件的关系。除了在图中描述的方位之外,空间相对术语还意图涵盖装置在使用或操作中的不同方位。设备可以以其他方式定向(旋转90°或以其他定向),并且在本文中使用的空间相对描述语可以被同样地相应地解释。
本文中所使用的术语“层”是指包括具有一定厚度的区域的材料部分。层可以在整个下层或上层结构上延伸,或者可以具有小于下层或上层结构的范围的程度。此外,层可以是均质或不均质连续结构的区域,其厚度小于连续结构的厚度。例如,层可以位于连续结构的顶表面和底表面之间或在其之间的任何一对水平平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。基板(substrate)可以是一层,可以在其中包括一个或多个层,和/或可以在其上、之上和/或之下具有一个或多个层。一层可以包括多层。例如,半导体层可以包括一个或多个掺杂或未掺杂的半导体层,并且可以具有相同或不同的材料。
本文中使用的术语“基板(substrate)”是指在其上添加后续材料层的材料。基板本身可以被图案化。添加到基板顶部的材料可以被图案化或可以保持未图案化。此外,基板可以包括各种各样的半导体材料,诸如硅、碳化硅、氮化镓、锗、砷化镓、磷化铟等。可替选地,基板可以由非导电材料制成,诸如玻璃、塑料或蓝宝石晶片等。进一步可替选地,基板可以具有在其中形成的半导体装置或电路。
需要说明的是,说明书附图中所绘示的结构、比例、大小等,仅用于配合说明书所记载的内容,以供本领域技术人员的了解与阅读,并非用以限定本申请可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本申请所能产生的功效及所能达成的目的下,均应仍落在本申请所揭示的技术内容得能涵盖的范围内。同时,本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语,也仅为便于叙述的明了,而非用以限定本申请可实施的范围,其相对关系的改变或调整,在无实质变更技术内容下,当也视为本申请可实施的范畴。
还需要说明的是,本申请的实施例对应的纵向截面可以为对应前视图方向截面,横向截面可以为对应右视图方向截面,水平截面可以为对应上视图方向截面。
另外,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
参考图1,图1是根据本申请一个实施例的电子装置1a的纵向截面结构示意图。如图1所示,本申请实施例的电子装置1a包括:
基板10;
第一屏蔽层11,设置于基板10上方;
第二屏蔽层12,设置于基板10下方,第二屏蔽层12的厚度大于第一屏蔽层11的厚度。
这里,基板10可以形成有线路的各种类型的基板。根据实际需要,基板10上还可以设置有通孔、埋孔或盲孔以实现线路连接。
这里,第一屏蔽层11可以是通过溅镀(sputter)制程形成的溅镀屏蔽层。
这里,第二屏蔽层12可以利用溅镀工艺以外的其它工艺形成。示例性的,第二屏蔽层12可以是贴附在基板10下方的屏蔽片(Shielding sheet)。屏蔽片是一种预制的片状屏蔽材,可以通过压合方式贴附在基板10上。屏蔽片中可以包括金属材料,以实现屏蔽效果;还可以包括粘着材料,以便于粘附。在一些可选的实施方中,屏蔽片可以由至少一层金属材料和至少一层粘着材料构成,金属材料例如可以采用金属网或金属片的形式。在一些可选的实施方中,屏蔽片可以为混杂有金属材料如金属丝或金属颗粒或金属片的粘着材料。
这里,第二屏蔽层12的厚度大于第一屏蔽层11的厚度,以此,有助于满足低频的屏蔽需求。
在一些可选的实施方式中,电子装置1a还包括:至少一个第一电子元件13,设置在基板10下方,被第二屏蔽层12覆盖;至少一个输入输出连接件15,设置于基板下方,且与第一电子元件13之间被第二屏蔽层12区隔开。这里,通过第二屏蔽层12进行区隔,实现第一电子元件13与输入输出连接件15之间的电磁屏蔽。
在一些可选的实施方式中,各个输入输出连接件15设置在基板10的外围,围绕第一电子元件13分布。
在一些可选的实施方式中,第二屏蔽层12与输入输出连接件15之间具有间隙,以不影响讯号输入输出功能。
在一些可选的实施方式中,电子装置1a还包括:包覆第一电子元件13的第一封装材14。第一封装材14可以由各种模封材料(Molding Compound)形成。示例性的,模封材料可包括环氧树脂(Epoxy resin)、填充物(Filler)、催化剂(Catalyst)、颜料(Pigment)、脱模剂(Release Agent)、阻燃剂(Flame Retardant)、耦合剂(Coupling Agent)、硬化剂(Hardener)、低应力吸收剂(Low Stress Absorber)、粘合促进剂(Adhesion Promoter)、离子捕获剂(Ion Trapping Agent)等。
在一些可选的实施方式中,第二屏蔽层12可以包覆第一封装材14,例如直接形成在第一封装材14的表面。
在一些可选的实施方式中,第二屏蔽层12包括下方屏蔽单元122和侧面屏蔽单元121,下方屏蔽单元122和侧面屏蔽单元121的厚度实质相同。这里,第一电子元件13的侧面可以被侧面屏蔽单元121覆盖,第一电子元件13的底面可以被下方屏蔽单元122覆盖,以此实现全面的电磁屏蔽保护。
在一些可选的实施方式中,电子装置1a还包括:中介层(interposer)16,设置于基板10下方,且设置于第二屏蔽层12的至少两侧。示例性的,中介层16可以环绕第二屏蔽层12设置。这里,中介层16是一种特殊的基板——充当组件和它们所连接的基板之间的中介,其中形成有传递电信号的信号路径。中介层16包括但不限于为硅基板、重布线层(Redistribution Layer,RDL)等。
这里,中介层16可电连接至基板10下方设置的输入输出连接件15,提供信号输入或输出的传递路径。
在一些可选的实施方式中,中介层16的底面可设置有电连接件20,电连接件20被配置成连接外部装置,例如其它基板或PCB(Printed Circuit Board,印制电路板)。这里,电连接件20例如可以是焊球(Solder ball)。
在一些可选的实施方式中,电子装置1a还包括:第三屏蔽层19,设置于基板10的侧面,第三屏蔽层19的厚度小于第一屏蔽层11的厚度。可选的,第三屏蔽层19可以通过溅镀工艺形成。
在一些可选的实施方式中,电子装置1a为双面成型封装结构,它还可以包括:至少一个第二电子元件17,设置于基板10上方,其中,第一屏蔽层11和第三屏蔽层19共同为第二电子元件17件提供电磁屏蔽。
在一些可选的实施方式中,电子装置1a还包括:包覆第二电子元件17的第二封装材18。第二封装材18可以由各种模封材料形成,其成分与第一封装材14可以相同,也可以不同。
在一些可选的实施方式中,第一屏蔽层11可以包覆第二封装材18,例如直接形成在第二封装材18的顶面。
在一些可选的实施方式中,第三屏蔽层19可以形成在第二封装材18、基板10和中介层16的侧面。
在一些可选的实施方式中,第一屏蔽层11、第二屏蔽层12和第三屏蔽层19中的至少一个接地。
以上,本申请实施例提出了一种电子装置。本申请通过在基板10上方和下方分别设置不同厚度的屏蔽层,以满足低频与高频(这里所说的高频是指与低频频率相比较高的频率)的屏蔽需求。在一些实施方式中,利用厚度较大的第二屏蔽层12来实现基板10下方的内部屏蔽,并可以满足低频的屏蔽需求。
进一步的实施方式中,可以利用屏蔽片(一种片状屏蔽材)作为屏蔽材料,贴附到基板下方形成第二屏蔽层,来做区域性的内部屏蔽,由于屏蔽片本身具有一定的厚度(可大于10微米),会比一般的溅镀工艺形成的屏蔽层更厚,以此可以较好的满足低频的屏蔽需求。
本申请可用于需要SiP(System In a Package,系统级封装)高度整合的相关产品上。
参考图2,图2是根据本申请一个实施例的电子装置2a的纵向截面结构示意图。图2所示的电子装置2a类似于图1所示的电子装置1a,不同之处在于:
电子装置2a中,第二屏蔽层12的侧面具有突出部123。
在一些可选的实施方式中,基板10下方还具有电连接突出部123的接地焊盘101,以此实现第二屏蔽层12的接地,提供更好的电磁屏蔽效果。
参考图3和图4,图3是根据本申请一个实施例的电子装置3a的纵向截面结构示意图,图4是图3所示的电子装置3a的一种实现方式的俯视结构示意图。
图3所示的电子装置3a类似于图1所示的电子装置1a,不同之处在于:
电子装置3a中,中介层16可以是一个框型结构,其围绕着包覆第一电子元件13的第一封装材14设置。该框型结构的中介层16,可以是将矩形结构的中央区域镂空而成。该框型结构的中介层16包括但不限于为硅基板、重布线层等。
在一些可选的实施方式中,框型结构的中介层16可以包括至少两个可分离部件160,至少两个可分离部件160分别配置在第二屏蔽层12的不同侧,共同组成中介层16。
在一些可选的实施方式中,第二屏蔽层12包括多个侧面屏蔽单元121,侧面屏蔽单元121形成在可分离部件160的内侧面,而不是形成在第一封装材14的表面(见图1)。
继续参考图4至图6,在一些可选的实施方式中,可分离部件160可包括长短不同的第一部件1601和第二部件1602,第一部件1601和第二部件1602组合成中介层16。第二屏蔽层12可形成在第一部件1601的面向屏蔽区(包括第一电子元件13,还可包括第一封装材14)的侧面部分,以及第二部件1602的面向屏蔽区的侧面部分。
继续参考图7至图8,在一些可选的实施方式中,也可以由若干个尺寸相同的可分离部件160组成中介层16,第二屏蔽层12可形成在可分离部件160的面向屏蔽区(包括第一电子元件13,还可包括第一封装材14)的侧面部分。
在一些可选的实施方式中,形成在可分离部件160表面的侧面屏蔽单元121,可以为预制的屏蔽片,屏蔽片可以直接贴附在可分离部件160上。
参考图9,图9是根据本申请一个实施例的电子装置9a的纵向截面结构示意图。图9所示的电子装置9a类似于图3所示的电子装置3a,不同之处在于:
图3所示的电子装置3a中,仅在中介层16的内侧面形成有侧面屏蔽单元121,用来屏蔽第一电子元件13的侧面。而电子装置9a中,进一步于第一电子元件13的下方设置有例如形成在第一封装材14表面的下方屏蔽单元122,用来屏蔽第一电子元件13的底面。
在一些可选的实施方式中,形成在第一电子元件13下方的下方屏蔽单元,可以为预制的屏蔽片,直接贴附在第一封装材14表面。
参考图10,图10是根据本申请一个实施例的电子装置10a的纵向截面结构示意图。图9所示的电子装置9a类似于图1所示的电子装置1a,不同之处在于:
图10所示的电子装置10a中,包覆第一电子元件13的第一封装材14的外部覆盖有第二屏蔽层12,同时,中介层16的内侧面还可以覆盖有第四屏蔽层31。
这里,第四屏蔽层31可以采用多种实现形式,它可以是贴附在中介层16内侧面的屏蔽片,它的厚度可以小于第二屏蔽层12的厚度。以此可以提供不同频率的屏蔽功能。
进一步的,第四屏蔽层31也可以是利用溅镀工艺形成在中介层16内侧面的溅镀层,它的厚度可以小于第二屏蔽层12的厚度,还可以进一步小于第一屏蔽层11或第三屏蔽层19的厚度。以此可以提供不同频率的屏蔽功能。
参考图11,图11是根据本申请一个实施例的电子装置11a的纵向截面结构示意图。
如图11所示,在一些可选的实施方式中,可以于中介层16中设置接地件21,以接地件21作为第二屏蔽层12。接地件21可以是贯穿中介层16的导电通孔。
如图11所示,在一些可选的实施方式中,可以于第一电子元件13的侧边设置多根竖直打线22,利用多根竖直打线22组成线墙(wire wall),作为第二屏蔽层12。
如图11所示,在一些可选的实施方式中,可以于中介层16的内侧面通过溅镀制程形成一个溅镀层23,用作对电子元件13进行屏蔽的第二屏蔽层12。
如图11所示,在一些可选的实施方式中,可以于第一封装材14中形成导通孔24,多个导通孔24排列设置,作为第二屏蔽层12。该导通孔24可以通过激光钻孔和填充导电材料形成。示例性的,该导通孔24可以是TMV。
如图11所示,在一些可选的实施方式中,可以于电子元件13外安装预制的金属框架25,作为第二屏蔽层12。
上述几种可选的实施方式,同时呈现在了图10中,但需要理解,图10仅用于帮助理解,实际应用中上述几种可选的实施方式任选其一即可。
参考图12-19,图12-19是本申请一个实施例的电子装置的制造步骤的示意图。如图12-19所述,本申请实施例的电子装置的制造步骤可包括:
首先,如图12所示,将表面封装有电子元件的基板10以底面朝上的方式置于准备好的载板30上,于基板10底面的不需要电磁屏蔽的区域贴附胶带26,利用胶带26进行遮挡。
然后,如图13所示,准备好屏蔽片27。来料的屏蔽片27可以通过离型膜28附着于载体胶29上,以便于运输和存放以及加工。
然后,如图14所示,将屏蔽片27压合在基板10上,具体可以是贴附在基板10表面的第一封装材14上,对第一封装材14内部封装的第一电子元件13提供屏蔽功效。
然后,如图15所示,移除离型膜28和载体胶29。
然后,如图16所示,利用激光切割等工艺,将贴附在胶带26上的部分屏蔽片27切掉去除。
然后,如图17所示,撕掉胶带26,使基板10下方的用于对外连接的区域暴露出来。
然后,如图18所示,在基板10下方对外连接的区域,设置输入输出连接件15,并在输入输出连接件15上电连接中介层16,以及在中介层16上设置电连接件20。以及,移除载板30。
最后,如图19所示,进行翻转,使基板10的正面朝上,并在基板10上方和侧面,通过溅镀制程形成第一屏蔽层11和第三屏蔽层19,用来对基板10上方的第二电子元件17提供屏蔽。
至此,制成本申请实施例的电子装置。
尽管已参考本申请的特定实施例描述并说明本申请,但这些描述和说明并不限制本申请。所属领域的技术人员可清楚地理解,可进行各种改变,且可在实施例内替代等效元件而不脱离如由所附权利要求书限定的本申请的真实精神和范围。图示可能未必按比例绘制。归因于制造过程中的变量等等,本申请中的技术再现与实际实施之间可能存在区别。可存在未特定说明的本申请的其它实施例。应将说明书和图示视为说明性的,而非限制性的。可作出修改,以使特定情况、材料、物质组成、方法或过程适应于本申请的目标、精神以及范围。所有此些修改都落入在此所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本文中所公开的方法,但应理解,可在不脱离本申请的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此,除非本文中特别指示,否则操作的次序和分组并不限制本申请。
Claims (10)
1.一种电子装置,其特征在于,包括:
基板;
第一屏蔽层,设置于所述基板上方;
第二屏蔽层,设置于所述基板下方,所述第二屏蔽层的厚度大于所述第一屏蔽层的厚度。
2.根据权利要求1所述的电子装置,其特征在于,还包括:
第一电子元件,设置于所述基板下方,被所述第二屏蔽层覆盖;
输入输出连接件,设置于所述基板下方,所述输入输出连接件与所述第一电子元件被所述第二屏蔽层区隔开。
3.根据权利要求2所述的电子装置,其特征在于,所述输入输出连接件与所述第二屏蔽层之间具有间隙。
4.根据权利要求2所述的电子装置,其特征在于,所述第二屏蔽层的侧面具有突出部。
5.根据权利要求1所述的电子装置,其特征在于,所述第二屏蔽层包括下方屏蔽单元和侧面屏蔽单元,所述下方屏蔽单元和所述侧面屏蔽单元的厚度实质相同。
6.根据权利要求1所述的电子装置,其特征在于,还包括:
中介层,设置于所述基板下方,且设置于所述第二屏蔽层的至少两侧。
7.根据权利要求6所述的电子装置,其特征在于,所述中介层包括至少两个可分离部件,所述至少两个可分离部件分别配置在所述第二屏蔽层的不同侧。
8.根据权利要求1所述的电子装置,其特征在于,还包括:
第三屏蔽层,设置于所述基板的侧面,所述第三屏蔽层的厚度小于所述第一屏蔽层的厚度。
9.根据权利要求8所述的电子装置,其特征在于,还包括:
第二电子元件,设置于所述基板上方,其中,所述第一屏蔽层和所述第三屏蔽层共同为所述第二电子元件提供电磁屏蔽。
10.根据权利要求1所述的电子装置,其特征在于,所述第二屏蔽层为贴附在所述基板下方的屏蔽片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320459826.9U CN219812418U (zh) | 2023-03-13 | 2023-03-13 | 电子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320459826.9U CN219812418U (zh) | 2023-03-13 | 2023-03-13 | 电子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219812418U true CN219812418U (zh) | 2023-10-10 |
Family
ID=88217317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202320459826.9U Active CN219812418U (zh) | 2023-03-13 | 2023-03-13 | 电子装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219812418U (zh) |
-
2023
- 2023-03-13 CN CN202320459826.9U patent/CN219812418U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7851894B1 (en) | System and method for shielding of package on package (PoP) assemblies | |
US5436203A (en) | Shielded liquid encapsulated semiconductor device and method for making the same | |
US20180096967A1 (en) | Electronic package structure and method for fabricating the same | |
TWI734422B (zh) | 系統級封裝及系統級封裝的組裝方法 | |
US7674640B2 (en) | Stacked die package system | |
US10424526B2 (en) | Chip package structure and manufacturing method thereof | |
US20120068316A1 (en) | Transition from a chip to a waveguide port | |
US9397074B1 (en) | Semiconductor device package and method of manufacturing the same | |
US11764163B2 (en) | Semiconductor encapsulation structure and encapsulation method | |
US20080150110A1 (en) | Semiconductor package structure and method for manufacturing the same | |
US11316274B2 (en) | Semiconductor device package and method of manufacturing the same | |
US9974181B2 (en) | Module with external shield and back-spill barrier for protecting contact pads | |
US9633966B2 (en) | Stacked semiconductor package and manufacturing method thereof | |
TWI710099B (zh) | 封裝結構及其製法 | |
JP2851609B2 (ja) | 半導体チップパッケージとその製造方法及びそれを用いた積層パッケージ | |
US20070052082A1 (en) | Multi-chip package structure | |
TWI416700B (zh) | 晶片堆疊封裝結構及其製造方法 | |
CN112259528A (zh) | 具有双面选择性电磁屏蔽封装的sip结构及其制备方法 | |
KR101653563B1 (ko) | 적층형 반도체 패키지 및 이의 제조 방법 | |
TW202218236A (zh) | 天線模組及其製造方法 | |
US10515883B2 (en) | 3D system-level packaging methods and structures | |
CN219812418U (zh) | 电子装置 | |
TWI663663B (zh) | 電子封裝構件及其製作方法 | |
WO2021008228A1 (zh) | Sip封装结构 | |
TWI788237B (zh) | 電子封裝件及其製法與天線模組及其製法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |