JP3119247B2 - Ｉｃパッケージ - Google Patents
ＩｃパッケージInfo
- Publication number
- JP3119247B2 JP3119247B2 JP10249082A JP24908298A JP3119247B2 JP 3119247 B2 JP3119247 B2 JP 3119247B2 JP 10249082 A JP10249082 A JP 10249082A JP 24908298 A JP24908298 A JP 24908298A JP 3119247 B2 JP3119247 B2 JP 3119247B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- lead terminal
- lead
- circuit board
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＣパッケージに
関し、特に、実使用上必要としない試験用端子を、回路
基板上から削除することにより、高密度実装基板を可能
とし、ＩＣパッケージ単体での試験を容易にするＩＣパ
ッケージに関する。
関し、特に、実使用上必要としない試験用端子を、回路
基板上から削除することにより、高密度実装基板を可能
とし、ＩＣパッケージ単体での試験を容易にするＩＣパ
ッケージに関する。
【０００２】
【従来の技術】従来のＩＣパッケージは、試験用端子や
波形観測用端子を回路基板に接続可能なリード端子を保
有するとともに、回路基板上に多数の試験用ランドを配
置している。ここで、ランドとは、回路基板上にあるＩ
Ｃパッケージのリード端子を半田により接続するための
回路基板側の接合部分（銅箔部）のことであり、試験用
ランドとは、試験用として用いるリード端子が接合され
る回路基板側の接合部分をさす。
波形観測用端子を回路基板に接続可能なリード端子を保
有するとともに、回路基板上に多数の試験用ランドを配
置している。ここで、ランドとは、回路基板上にあるＩ
Ｃパッケージのリード端子を半田により接続するための
回路基板側の接合部分（銅箔部）のことであり、試験用
ランドとは、試験用として用いるリード端子が接合され
る回路基板側の接合部分をさす。
【０００３】また、従来のＩＣパッケージの試験は、リ
ード端子を構成する所定の入力端子を介して試験データ
を入力し、リード端子を構成する所定の出力端子を介し
てその期待値を確認する方法がとられている。
ード端子を構成する所定の入力端子を介して試験データ
を入力し、リード端子を構成する所定の出力端子を介し
てその期待値を確認する方法がとられている。
【０００４】
【発明が解決しようとする課題】このように、回路基板
上にリード端子や試験用ランドを多数配置する必要があ
るため、回路基板の小型化が阻害される課題があった。
上にリード端子や試験用ランドを多数配置する必要があ
るため、回路基板の小型化が阻害される課題があった。
【０００５】また、ＩＣパッケージ自体で試験を行うた
めの特別な工夫はなされておらず、試験がやり難い場合
がある課題があった。
めの特別な工夫はなされておらず、試験がやり難い場合
がある課題があった。
【０００６】さらに、ＩＣチップ内でのデータ確認がで
きないため、何万パターンもの入力データを作成しなけ
ればならない課題があった。
きないため、何万パターンもの入力データを作成しなけ
ればならない課題があった。
【０００７】本発明はこのような状況に鑑みてなされた
ものであり、ＩＣパッケージのリード基板を二重化し、
下段のリード基板の上面の側面に、試験用端子を設ける
ことにより、回路基板の小型化を実現するとともに、Ｉ
Ｃパッケージ単体での試験を容易にかつ効率的に行うこ
とができるようにするものである。
ものであり、ＩＣパッケージのリード基板を二重化し、
下段のリード基板の上面の側面に、試験用端子を設ける
ことにより、回路基板の小型化を実現するとともに、Ｉ
Ｃパッケージ単体での試験を容易にかつ効率的に行うこ
とができるようにするものである。
【０００８】
【課題を解決するための手段】この発明の請求項１に記
載の発明の要旨は、回路基板（４）と、ＩＣチップ（１
１）と、前記ＩＣチップ（１１）を保護するためのアル
ミキャップ（１３）と、前記回路基板（４）との接続に
関係のない測定や観測のための引き出し端子である上段
リード端子（２）を配備する基板と、前記回路基板
（４）との接続を行うための下段リード端子（３）を配
備する基板からなる２段構成を備えたリード基板（１）
と、前記ＩＣチップ（１１）と前記上段リード端子
（２）及び前記下段リード端子（３）とを接続するため
のＡｕワイヤ（１２）を有し、前記リード基板（１）は
前記回路基板（４）上に配置され、前記下段リード端子
（３）は、前記リード基板（１）の一層目に設けられた
前記回路基板（４）に接続され、前記リード基板（１）
の二層目に設けられた試験用端子や波形観測用端子とし
て用いられる前記上段リード端子（２）は、ＩＣ搭載用
の前記回路基板（４）に接続されることなく、ＩＣパッ
ケージの二層目の前記リード基板（１）の側面に設置さ
れ、前記上段リード端子（２）を介して前記ＩＣチップ
（１１）の内部の測定、観測ポイントを外部に引き出し
て試験又は測定可能なように、測定、観測用リード端子
である前記上段リード端子（２）を上出しにした構成を
有し、前記下段リード端子（３）が前記ＩＣチップ（１
１）の中の集積回路の入出力端子として用いられ、前記
上段リード端子（２）が試験用端子又は波形観測用端子
等として 区別され、それぞれ前記Ａｕワイヤ（１２）を
介して前記ＩＣチップ（１１）と接続された構成を有
し、測定、観測用リード端子としての前記上段リード端
子（２）を、前記ＩＣチップ（１１）内の所定の回路の
抽出ポイントに接続するとともに、当該抽出ポイントか
ら信号を抽出するような構成を有し、試験回路が前記Ｉ
Ｃチップ（１１）の中に組み込まれ、前記下段リード端
子（３）が前記回路基板（４）と接続され、前記ＩＣチ
ップ（１１）の中の基本回路の入出力が前記下段リード
端子（３）を通して行われ、試験回路の入出力、測定又
は観測のためのポイントが前記上段リード端子（２）に
接続され、前記上段リード端子（２）が前記回路基板
（４）と接続されていないような構造を有することを特
徴とするＩＣパッケージに存する。
載の発明の要旨は、回路基板（４）と、ＩＣチップ（１
１）と、前記ＩＣチップ（１１）を保護するためのアル
ミキャップ（１３）と、前記回路基板（４）との接続に
関係のない測定や観測のための引き出し端子である上段
リード端子（２）を配備する基板と、前記回路基板
（４）との接続を行うための下段リード端子（３）を配
備する基板からなる２段構成を備えたリード基板（１）
と、前記ＩＣチップ（１１）と前記上段リード端子
（２）及び前記下段リード端子（３）とを接続するため
のＡｕワイヤ（１２）を有し、前記リード基板（１）は
前記回路基板（４）上に配置され、前記下段リード端子
（３）は、前記リード基板（１）の一層目に設けられた
前記回路基板（４）に接続され、前記リード基板（１）
の二層目に設けられた試験用端子や波形観測用端子とし
て用いられる前記上段リード端子（２）は、ＩＣ搭載用
の前記回路基板（４）に接続されることなく、ＩＣパッ
ケージの二層目の前記リード基板（１）の側面に設置さ
れ、前記上段リード端子（２）を介して前記ＩＣチップ
（１１）の内部の測定、観測ポイントを外部に引き出し
て試験又は測定可能なように、測定、観測用リード端子
である前記上段リード端子（２）を上出しにした構成を
有し、前記下段リード端子（３）が前記ＩＣチップ（１
１）の中の集積回路の入出力端子として用いられ、前記
上段リード端子（２）が試験用端子又は波形観測用端子
等として 区別され、それぞれ前記Ａｕワイヤ（１２）を
介して前記ＩＣチップ（１１）と接続された構成を有
し、測定、観測用リード端子としての前記上段リード端
子（２）を、前記ＩＣチップ（１１）内の所定の回路の
抽出ポイントに接続するとともに、当該抽出ポイントか
ら信号を抽出するような構成を有し、試験回路が前記Ｉ
Ｃチップ（１１）の中に組み込まれ、前記下段リード端
子（３）が前記回路基板（４）と接続され、前記ＩＣチ
ップ（１１）の中の基本回路の入出力が前記下段リード
端子（３）を通して行われ、試験回路の入出力、測定又
は観測のためのポイントが前記上段リード端子（２）に
接続され、前記上段リード端子（２）が前記回路基板
（４）と接続されていないような構造を有することを特
徴とするＩＣパッケージに存する。
【０００９】
【発明の実施の形態】図１は、本発明のＩＣパッケージ
の一実施の形態の構成例を示す側面図である。図２は、
図１に示したＩＣパッケージを上方から見た平面図を示
している。図１及び図２に示すように、ＩＣパッケージ
は、回路基板４と、回路基板４上に配置された二層構造
のリード基板１と、リード基板１の一層目（回路基板４
に近い方）に設けられ回路基板４に接続される下段リー
ド端子３と、リード基板１の二層目に設けられ試験用端
子や波形観測用端子として用いられる上段リード端子２
を備えて構成されている。
の一実施の形態の構成例を示す側面図である。図２は、
図１に示したＩＣパッケージを上方から見た平面図を示
している。図１及び図２に示すように、ＩＣパッケージ
は、回路基板４と、回路基板４上に配置された二層構造
のリード基板１と、リード基板１の一層目（回路基板４
に近い方）に設けられ回路基板４に接続される下段リー
ド端子３と、リード基板１の二層目に設けられ試験用端
子や波形観測用端子として用いられる上段リード端子２
を備えて構成されている。
【００１０】このように、集積回路の試験用端子、波形
観測用端子等のテストリード端子としての上段リード端
子２が、ＩＣ搭載用の回路基板４に接続されることな
く、ＩＣパッケージの二層目のリード基板１の側面に設
置される。
観測用端子等のテストリード端子としての上段リード端
子２が、ＩＣ搭載用の回路基板４に接続されることな
く、ＩＣパッケージの二層目のリード基板１の側面に設
置される。
【００１１】次に、リード基板１を２段構成にしてある
理由とその特徴について説明する。リード基板１は、上
段リード端子２を配備する基板と下段リード端子３を配
備する基板からなる２段構成となっている。下段リード
端子３は、従来のＩＣパッケージの場合と同様に、回路
基板４との接続を行うためのものであり、上段リード端
子２は、回路基板４との接続に関係のない測定や観測の
ための引き出し端子である。従って、リード基板１を上
段リード端子２、下段リード端子３の使用目的に適した
構造にするため、図１及び図２に示したように、２段構
成としている。
理由とその特徴について説明する。リード基板１は、上
段リード端子２を配備する基板と下段リード端子３を配
備する基板からなる２段構成となっている。下段リード
端子３は、従来のＩＣパッケージの場合と同様に、回路
基板４との接続を行うためのものであり、上段リード端
子２は、回路基板４との接続に関係のない測定や観測の
ための引き出し端子である。従って、リード基板１を上
段リード端子２、下段リード端子３の使用目的に適した
構造にするため、図１及び図２に示したように、２段構
成としている。
【００１２】このように、リード基板１を２段構成にす
ることにより、上段リード端子２を介して、図３に示す
ＩＣチップ１１の内部の測定、観測ポイントを、外部に
引き出し、試験、測定をすることが可能となる。測定、
観測用リード端子を上段リード端子２として上出しにす
ることにより、回路基板４の集積度を下げることなく、
測定、観測用リード端子を使用することが可能となる。
ることにより、上段リード端子２を介して、図３に示す
ＩＣチップ１１の内部の測定、観測ポイントを、外部に
引き出し、試験、測定をすることが可能となる。測定、
観測用リード端子を上段リード端子２として上出しにす
ることにより、回路基板４の集積度を下げることなく、
測定、観測用リード端子を使用することが可能となる。
【００１３】図３は、図１及び図２に示したＩＣパッケ
ージの一実施の形態の内部の構成例を示す断面図であ
る。以下、図３を参照して、本発明のＩＣパッケージの
一実施の形態の詳細な構成について説明する。
ージの一実施の形態の内部の構成例を示す断面図であ
る。以下、図３を参照して、本発明のＩＣパッケージの
一実施の形態の詳細な構成について説明する。
【００１４】図３に示すように、ＩＣパッケージは、回
路基板４と、ＩＣチップ１１と、ＩＣチップ１１と上段
リード端子２及び下段リード端子３とを接続するための
Ａｕワイヤ１２と、ＩＣチップ１１を保護するためのア
ルミキャップ１３と、上段リード端子２及び下段リード
端子３を引き出すためのリード基板１と、下段リード端
子３と、上段リード端子２より構成されている。
路基板４と、ＩＣチップ１１と、ＩＣチップ１１と上段
リード端子２及び下段リード端子３とを接続するための
Ａｕワイヤ１２と、ＩＣチップ１１を保護するためのア
ルミキャップ１３と、上段リード端子２及び下段リード
端子３を引き出すためのリード基板１と、下段リード端
子３と、上段リード端子２より構成されている。
【００１５】リード基板１は、二層構造を有し、回路基
板４と接続される下段リード端子３と、試験用端子であ
る上段リード端子２を含んで構成されている。下段リー
ド端子３は、ＩＣチップ１１の中の基本回路（集積回
路）の入出力端子として、また、上段リード端子２は、
試験用端子又は波形観測用端子等として区別され、それ
ぞれＡｕワイヤ１２を介してＩＣチップ１１と接続され
る。このように、リード基板１は階段型の構造を有して
いるため、ＩＣチップ１１から上段リード端子２及び下
段リード端子３へ、容易に接続することができる。
板４と接続される下段リード端子３と、試験用端子であ
る上段リード端子２を含んで構成されている。下段リー
ド端子３は、ＩＣチップ１１の中の基本回路（集積回
路）の入出力端子として、また、上段リード端子２は、
試験用端子又は波形観測用端子等として区別され、それ
ぞれＡｕワイヤ１２を介してＩＣチップ１１と接続され
る。このように、リード基板１は階段型の構造を有して
いるため、ＩＣチップ１１から上段リード端子２及び下
段リード端子３へ、容易に接続することができる。
【００１６】リード基板１を上記実施の形態のような構
造にすることにより、ＩＣチップ１１内の集積回路とＡ
ｕワイヤ１２で接続される試験用端子（上段リード端子
２）のみを、パッケージの１層目のリード基板１の上面
の側面（二層目のリード基板１の側面）に設けることが
できる。従って、従来、実使用上必要としない試験用端
子や試験用ランドが設けられていたエリアを、回路基板
４上から削除することができるとともに、ＩＣパッケー
ジ自体で試験を行うときの試験性（試験のやり易さの程
度）を高くすることができる。
造にすることにより、ＩＣチップ１１内の集積回路とＡ
ｕワイヤ１２で接続される試験用端子（上段リード端子
２）のみを、パッケージの１層目のリード基板１の上面
の側面（二層目のリード基板１の側面）に設けることが
できる。従って、従来、実使用上必要としない試験用端
子や試験用ランドが設けられていたエリアを、回路基板
４上から削除することができるとともに、ＩＣパッケー
ジ自体で試験を行うときの試験性（試験のやり易さの程
度）を高くすることができる。
【００１７】次に、ＩＣパッケージの試験での使用例に
ついて説明する。上述したように、従来のＩＣパッケー
ジ試験においては、リード端子（図２に示した下段リー
ド端子３のみ）を構成する所定の入力端子を介して試験
データを入力し、リード端子を構成する所定の出力端子
を介してその期待値を確認する方法がとられている。そ
のため、ＩＣチップ１１内でのデータ確認ができず、何
万パターンもの入力データを作成しなければならなかっ
た。
ついて説明する。上述したように、従来のＩＣパッケー
ジ試験においては、リード端子（図２に示した下段リー
ド端子３のみ）を構成する所定の入力端子を介して試験
データを入力し、リード端子を構成する所定の出力端子
を介してその期待値を確認する方法がとられている。そ
のため、ＩＣチップ１１内でのデータ確認ができず、何
万パターンもの入力データを作成しなければならなかっ
た。
【００１８】ところが、上記実施の形態においては、測
定、観測用リード端子としての上段リード端子２を、Ｉ
Ｃチップ１１内の所定の回路の抽出ポイントに接続し、
そこから信号を抽出することにより、測定、確認を行う
ことが可能となる。このため、入力データを激減させる
ことができる。また、上段リード端子２を測定、観測用
に用いるだけでなく、必要に応じて、試験用入力端子と
しても活用することができる。即ち、ＩＣチップ１１内
の所定の回路に試験用のデータを入力することができ
る。これにより、さらに、入力データを削減することが
可能となる。
定、観測用リード端子としての上段リード端子２を、Ｉ
Ｃチップ１１内の所定の回路の抽出ポイントに接続し、
そこから信号を抽出することにより、測定、確認を行う
ことが可能となる。このため、入力データを激減させる
ことができる。また、上段リード端子２を測定、観測用
に用いるだけでなく、必要に応じて、試験用入力端子と
しても活用することができる。即ち、ＩＣチップ１１内
の所定の回路に試験用のデータを入力することができ
る。これにより、さらに、入力データを削減することが
可能となる。
【００１９】上記実施の形態の場合、試験回路は、図３
のＩＣチップ１１の中に組み込まれている。下段リード
端子３は回路基板４と接続されており、ＩＣチップ１１
の中の基本回路の入出力は、下段リード端子３を通して
行われる。一方、試験回路の入出力、測定、観測のため
のポイントは、上段リード端子２に接続されるが、上段
リード端子２は回路基板４とは接続されていない。
のＩＣチップ１１の中に組み込まれている。下段リード
端子３は回路基板４と接続されており、ＩＣチップ１１
の中の基本回路の入出力は、下段リード端子３を通して
行われる。一方、試験回路の入出力、測定、観測のため
のポイントは、上段リード端子２に接続されるが、上段
リード端子２は回路基板４とは接続されていない。
【００２０】従って、上記実施の形態においては、従来
のように試験回路を回路基板４上に設けることなく、テ
スタビリティの良い集積回路、高密度実装基板を実現す
ることができる。また、上記実施の形態を使用すること
により、回路基板４上に、試験用端子や試験回路を配す
る必要がなくなり、回路基板４上に高密度実装すること
ができるとともに、ＩＣパッケージ単体での試験を容易
にかつ効率的に行うことが可能となる。
のように試験回路を回路基板４上に設けることなく、テ
スタビリティの良い集積回路、高密度実装基板を実現す
ることができる。また、上記実施の形態を使用すること
により、回路基板４上に、試験用端子や試験回路を配す
る必要がなくなり、回路基板４上に高密度実装すること
ができるとともに、ＩＣパッケージ単体での試験を容易
にかつ効率的に行うことが可能となる。
【００２１】なお、上記実施の形態においては、リード
基板１を二層構造にした場合について説明したが、三層
以上の階層構造とすることも可能である。
基板１を二層構造にした場合について説明したが、三層
以上の階層構造とすることも可能である。
【００２２】また、上記実施の形態においては、上段リ
ード端子２を試験用端子又は波形観測用端子として用い
るようにしたが、これに限定されるものではなく、その
他の用途に用いることも可能である。
ード端子２を試験用端子又は波形観測用端子として用い
るようにしたが、これに限定されるものではなく、その
他の用途に用いることも可能である。
【００２３】
【発明の効果】以上の如く、本発明に係るＩＣパッケー
ジによれば、リード基板は、二層構造をなし、回路基板
に近い方の一層目のリード基板に、ＩＣチップの入出力
用の第１のリード端子が設けられ、二層目のリード基板
に、試験用の第２のリード端子が設けられ、第１のリー
ド端子は、回路基板に接続されるようにしたので、回路
基板の小型化を実現するとともに、ＩＣパッケージ単体
での試験を容易にかつ効率的に行うことが可能となる。
ジによれば、リード基板は、二層構造をなし、回路基板
に近い方の一層目のリード基板に、ＩＣチップの入出力
用の第１のリード端子が設けられ、二層目のリード基板
に、試験用の第２のリード端子が設けられ、第１のリー
ド端子は、回路基板に接続されるようにしたので、回路
基板の小型化を実現するとともに、ＩＣパッケージ単体
での試験を容易にかつ効率的に行うことが可能となる。
【図１】本発明のＩＣパッケージの一実施の形態の構成
例を示す側面図である。
例を示す側面図である。
【図２】図１の実施の形態の平面図である。
【図３】図１の実施の形態の詳細な構成を示す断面図で
ある。
ある。
１ リード基板 ２ 上段リード端子 ３ 下段リード端子 ４ 回路基板 １１ ＩＣチップ １２ Ａｕワイヤ １３ アルミキャップ
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/50 G01R 31/28 H01L 21/66 H01L 23/12
Claims (1)
- 【請求項１】 回路基板（４）と、 ＩＣチップ（１１）と、 前記ＩＣチップ（１１）を保護するためのアルミキャッ
プ（１３）と、 前記回路基板（４）との接続に関係のない測定や観測の
ための引き出し端子である上段リード端子（２）を配備
する基板と、前記回路基板（４）との接続を行うための
下段リード端子（３）を配備する基板からなる２段構成
を備えたリード基板（１）と、 前記ＩＣチップ（１１）と前記上段リード端子（２）及
び前記下段リード端子（３）とを接続するためのＡｕワ
イヤ（１２）を有し、 前記リード基板（１）は前記回路基板（４）上に配置さ
れ、 前記下段リード端子（３）は、前記リード基板（１）の
一層目に設けられた前記回路基板（４）に接続され、 前記リード基板（１）の二層目に設けられた試験用端子
や波形観測用端子として用いられる前記上段リード端子
（２）は、ＩＣ搭載用の前記回路基板（４）に接続され
ることなく、ＩＣパッケージの二層目の前記リード基板
（１）の側面に設置され、 前記上段リード端子（２）を介して前記ＩＣチップ（１
１）の内部の測定、観測ポイントを外部に引き出して試
験又は測定可能なように、測定、観測用リード端子であ
る前記上段リード端子（２）を上出しにした構成を有
し、 前記下段リード端子（３）が前記ＩＣチップ（１１）の
中の集積回路の入出力端子として用いられ、前記上段リ
ード端子（２）が試験用端子又は波形観測用端子等とし
て区別され、それぞれ前記Ａｕワイヤ（１２）を介して
前記ＩＣチップ（１１）と接続された構成を有し、 測定、観測用リード端子としての前記上段リード端子
（２）を、前記ＩＣチップ（１１）内の所定の回路の抽
出ポイントに接続するとともに、当該抽出ポイントから
信号を抽出するような構成を有し、 試験回路が前記ＩＣチップ（１１）の中に組み込まれ、
前記下段リード端子（３）が前記回路基板（４）と接続
され、前記ＩＣチップ（１１）の中の基本回路の入出力
が前記下段リード端子（３）を通して行われ、試験回路
の入出力、測定又は観測のためのポイントが前記上段リ
ード端子（２）に接続され、前記上段リード端子（２）
が前記回路基板（４）と接続されていないような構造を
有する ことを特徴とするＩＣパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10249082A JP3119247B2 (ja) | 1998-08-20 | 1998-08-20 | Ｉｃパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10249082A JP3119247B2 (ja) | 1998-08-20 | 1998-08-20 | Ｉｃパッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000068440A JP2000068440A (ja) | 2000-03-03 |
| JP3119247B2 true JP3119247B2 (ja) | 2000-12-18 |
Family
ID=17187741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10249082A Expired - Fee Related JP3119247B2 (ja) | 1998-08-20 | 1998-08-20 | Ｉｃパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3119247B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1863087A4 (en) | 2005-03-17 | 2010-12-22 | Panasonic Corp | MODULE CARD |
| CN101517845B (zh) | 2006-09-19 | 2012-10-17 | 松下电器产业株式会社 | 插座、模块基板及使用其的检查系统 |
| CN207067372U (zh) * | 2014-09-22 | 2018-03-02 | 旭化成微电子株式会社 | 霍尔传感器以及镜头模块 |
-
1998
- 1998-08-20 JP JP10249082A patent/JP3119247B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000068440A (ja) | 2000-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4975765A (en) | Highly integrated circuit and method for the production thereof | |
| US6882546B2 (en) | Multiple die interconnect system | |
| US7737545B2 (en) | Multi-surface IC packaging structures and methods for their manufacture | |
| US5177863A (en) | Method of forming integrated leadouts for a chip carrier | |
| JPS58124259A (ja) | リードフレームアセンブリ | |
| KR102641270B1 (ko) | 프로브 카드 | |
| JP3119247B2 (ja) | Ｉｃパッケージ | |
| US6251695B1 (en) | Multichip module packaging process for known good die burn-in | |
| US7449364B2 (en) | Device and method for including passive components in a chip scale package | |
| US20020066965A1 (en) | Semiconductor chip having pads with plural junctions for different assembly methods | |
| JP2019216237A (ja) | 混合信号マルチチップｍｅｍｓデバイスパッケージにおけるクロストークの低減 | |
| KR20080000879A (ko) | 비지에이 반도체 칩 패키지 및 이의 검사 방법 | |
| US7064434B2 (en) | Customized microelectronic device and method for making customized electrical interconnections | |
| JPH11344532A (ja) | 回路基板上の探針のための装置 | |
| US6882037B2 (en) | Die paddle for receiving an integrated circuit die in a plastic substrate | |
| US20070235848A1 (en) | Substrate having conductive traces isolated by laser to allow electrical inspection | |
| JPS60160641A (ja) | リ−ドレスパツケ−ジｉｃの基板実装方法 | |
| JP2002093937A (ja) | Ｃｓｐ、ｃｓｐ実装テスト方法及びｃｓｐソケット構造 | |
| JPH04111742U (ja) | 混成集積回路 | |
| JPH0534128Y2 (ja) | ||
| JPS60218864A (ja) | 電子部品パツケ−ジの実装方法、及び、電子部品パツケ−ジの構造 | |
| JPH0714030B2 (ja) | 表面実装部品用パツケ−ジ | |
| JPH05226524A (ja) | 電子機器の実装装置 | |
| JPH05315416A (ja) | 論理検査端子付きｌｓｉ | |
| JPS58159359A (ja) | 集積回路用チツプケ−ス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071013 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081013 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091013 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091013 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |