JPH05315416A - 論理検査端子付きｌｓｉ - Google Patents
論理検査端子付きｌｓｉInfo
- Publication number
- JPH05315416A JPH05315416A JP4116587A JP11658792A JPH05315416A JP H05315416 A JPH05315416 A JP H05315416A JP 4116587 A JP4116587 A JP 4116587A JP 11658792 A JP11658792 A JP 11658792A JP H05315416 A JPH05315416 A JP H05315416A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- logic
- chip
- package
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【目的】 基板への実装状態でＬＳＩチップの論理検査
を容易に行う。 【構成】 ＬＳＩ１のパッケージ２の上面に論理検査端
子１０を設け、ＬＳＩ１のチップ３から入出力端子５に
接続するチップ信号線７を分岐し、検査信号線１１を設
け、論理検査端子１０と接続し、ＬＳＩ検査機器８を論
理検査端子１０にコネクタ接続する。
を容易に行う。 【構成】 ＬＳＩ１のパッケージ２の上面に論理検査端
子１０を設け、ＬＳＩ１のチップ３から入出力端子５に
接続するチップ信号線７を分岐し、検査信号線１１を設
け、論理検査端子１０と接続し、ＬＳＩ検査機器８を論
理検査端子１０にコネクタ接続する。
Description
【０００１】
【産業上の利用分野】本発明は論理検査端子付きＬＳＩ
に関する。
に関する。
【０００２】
【従来の技術】従来、基板上に半田付けによって実装さ
れているＬＳＩの論理検査は、基板裏面に予め用意され
ている布線用パッドに検査機器のリード線を半田付け
し、このリード線をＬＳＩの検査機器に接続して行われ
る。
れているＬＳＩの論理検査は、基板裏面に予め用意され
ている布線用パッドに検査機器のリード線を半田付け
し、このリード線をＬＳＩの検査機器に接続して行われ
る。
【０００３】図２を参照すると、ＬＳＩは論理素子を集
積したチップ３と、チップ３を収容するパッケージ２
と、チップ３とパッケージ２の下面に植設された複数の
入出力端子５とを接続するチップ信号線７とを有する。
ＬＳＩ１が基板４に既に半田付けによって実装されてい
る状態で、ＬＳＩ１に任意の電気信号を入力して動作さ
せ、出力される電気信号の波形を観測して論理検査を行
うために、基板４の裏面に予め設けられた布線用パッド
１３にＬＳＩ１の試験のための任意の信号を入力する。
そして、ＬＳＩ１から出力される信号の波形を観測する
ためのＬＳＩ検査機器８の検査機器リード線９を布線用
パッド１３に半田付けし、ＬＳＩ１の入力信号や出力信
号をＬＳＩ検査機器８で測定して試験を行っている。
積したチップ３と、チップ３を収容するパッケージ２
と、チップ３とパッケージ２の下面に植設された複数の
入出力端子５とを接続するチップ信号線７とを有する。
ＬＳＩ１が基板４に既に半田付けによって実装されてい
る状態で、ＬＳＩ１に任意の電気信号を入力して動作さ
せ、出力される電気信号の波形を観測して論理検査を行
うために、基板４の裏面に予め設けられた布線用パッド
１３にＬＳＩ１の試験のための任意の信号を入力する。
そして、ＬＳＩ１から出力される信号の波形を観測する
ためのＬＳＩ検査機器８の検査機器リード線９を布線用
パッド１３に半田付けし、ＬＳＩ１の入力信号や出力信
号をＬＳＩ検査機器８で測定して試験を行っている。
【０００４】ここで、ＬＳＩ１の布線用パッド１３と検
査機器リード線９とを誤って半田付け接続した場合、あ
るいは、別の試験をする場合などでは、布線用パッド１
３と検査機器リード線９との接続半田を除いてから再度
接続し直す。
査機器リード線９とを誤って半田付け接続した場合、あ
るいは、別の試験をする場合などでは、布線用パッド１
３と検査機器リード線９との接続半田を除いてから再度
接続し直す。
【０００５】
【発明が解決しようとする課題】近年、基板実装技術が
向上し、ＬＳＩのチップが増え、かつ高密度化されたの
で、ＬＳＩの入出力端子数が増大し、基板上の布線用パ
ッドの数も増大している。 これに伴って布線用パッド
間の間隔が狭くなり、多数のリード線を布線用パッドに
半田付けするとき、布線の誤りが生じ易く、かつ修正や
接続変更の作業も困難になっている。これらのことがＬ
ＳＩの実装状態での論理検査を行うことの妨げになる。
向上し、ＬＳＩのチップが増え、かつ高密度化されたの
で、ＬＳＩの入出力端子数が増大し、基板上の布線用パ
ッドの数も増大している。 これに伴って布線用パッド
間の間隔が狭くなり、多数のリード線を布線用パッドに
半田付けするとき、布線の誤りが生じ易く、かつ修正や
接続変更の作業も困難になっている。これらのことがＬ
ＳＩの実装状態での論理検査を行うことの妨げになる。
【０００６】本発明の目的は、論理検査のための端子を
ＬＳＩのパッケージの上面に設け、論理検査時のリード
線の接続および接続変更などを容易にすることにある。
ＬＳＩのパッケージの上面に設け、論理検査時のリード
線の接続および接続変更などを容易にすることにある。
【０００７】
【課題を解決するための手段】本発明の論理検査端子付
きＬＳＩは、論理素子を集積したチップと、前記チップ
を収容するパッケージと、前記パッケージの下面に設け
られ実装基板に接続された複数の入出力端子と、前記複
数の入出力端子と前記チップの複数の信号端子とをそれ
ぞれ接続する複数のチップ信号線と、前記パッケージの
上面に設けられ前記チップの論理機能を検査する検査機
器の複数のリード線にコネクタ接続される複数の論理検
査端子と、前記複数の入出力端子と前記複数の論理検査
端子とをそれぞれ対応させて接続する検査信号線とを備
える。
きＬＳＩは、論理素子を集積したチップと、前記チップ
を収容するパッケージと、前記パッケージの下面に設け
られ実装基板に接続された複数の入出力端子と、前記複
数の入出力端子と前記チップの複数の信号端子とをそれ
ぞれ接続する複数のチップ信号線と、前記パッケージの
上面に設けられ前記チップの論理機能を検査する検査機
器の複数のリード線にコネクタ接続される複数の論理検
査端子と、前記複数の入出力端子と前記複数の論理検査
端子とをそれぞれ対応させて接続する検査信号線とを備
える。
【０００８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００９】一実施例を示す図１を参照すると、ＬＳＩ
１は、パッケージ２と、パッケージ２の中に収容される
論理素子を集積したチップ３と、パッケージ２の下面に
植設されて実装基板４と接続する複数の入出力端子５
と、複数の入出力端子５とチップ３の複数のチップ信号
端子６とをそれぞれ接続する複数のチップ信号線７と、
パッケージ２の上面に植設しチップ３の論理機能を検査
する検査機器８の複数のリード線９にコネクタ接続され
る複数の論理検査端子１０と、複数の入出力端子５と複
数の論理検査端子１０とをそれぞれ対応させて接続する
検査信号線１１とで構成される。
１は、パッケージ２と、パッケージ２の中に収容される
論理素子を集積したチップ３と、パッケージ２の下面に
植設されて実装基板４と接続する複数の入出力端子５
と、複数の入出力端子５とチップ３の複数のチップ信号
端子６とをそれぞれ接続する複数のチップ信号線７と、
パッケージ２の上面に植設しチップ３の論理機能を検査
する検査機器８の複数のリード線９にコネクタ接続され
る複数の論理検査端子１０と、複数の入出力端子５と複
数の論理検査端子１０とをそれぞれ対応させて接続する
検査信号線１１とで構成される。
【００１０】次に、ＬＳＩ検査機器８を接続するには、
ＬＳＩ検査機器８から出される検査機器リード線９の終
端にあるコネクタ１２がパッケージ２の上面の論理検査
端子１０に接続することができる。そして、パッケージ
２に収容されるチップ３のチップ信号端子６に接続した
チップ信号線７は入出力端子５を経て、検査信号線１１
によってパッケージ上面の論理検査端子１０からコネク
タ１２と検査機器リード線９を経由しＬＳＩ検査機器８
に接続される。それによって、ＬＳＩ１のチップ信号線
７の電気信号の波形観測が行える。
ＬＳＩ検査機器８から出される検査機器リード線９の終
端にあるコネクタ１２がパッケージ２の上面の論理検査
端子１０に接続することができる。そして、パッケージ
２に収容されるチップ３のチップ信号端子６に接続した
チップ信号線７は入出力端子５を経て、検査信号線１１
によってパッケージ上面の論理検査端子１０からコネク
タ１２と検査機器リード線９を経由しＬＳＩ検査機器８
に接続される。それによって、ＬＳＩ１のチップ信号線
７の電気信号の波形観測が行える。
【００１１】また、ＬＳＩ１を検査するため、試験信号
を外部から与えるにはＬＳＩ検査機器８からの試験信号
を検査機器リード線９とコネクタ１２とパッケージ上面
の論理検査端子１０とチップ信号線７を経由して、パッ
ケージ２のチップ３に入力することがでる。これにより
所望のＬＳＩ１の動作試験が行える。
を外部から与えるにはＬＳＩ検査機器８からの試験信号
を検査機器リード線９とコネクタ１２とパッケージ上面
の論理検査端子１０とチップ信号線７を経由して、パッ
ケージ２のチップ３に入力することがでる。これにより
所望のＬＳＩ１の動作試験が行える。
【００１２】論理検査端子１０と検査機器リード線９と
を誤って接続した場合、あるいは別の試験をする場合な
ど、ＬＳＩ１の論理検査端子１０と検査機器リード線９
との接続変更するとき、パッケージ上面の論理検査端子
１０におけるコネクタ接続の変更によって容易に論理検
査の変更に対応することができる。
を誤って接続した場合、あるいは別の試験をする場合な
ど、ＬＳＩ１の論理検査端子１０と検査機器リード線９
との接続変更するとき、パッケージ上面の論理検査端子
１０におけるコネクタ接続の変更によって容易に論理検
査の変更に対応することができる。
【００１３】
【発明の効果】以上説明したように、本発明によれば、
ＬＳＩのパッケージの上面に論理検査端子を設けること
により、基板上に実装されたＬＳＩチップの論理検査に
おけるＬＳＩとＬＳＩ検査機器との接続あるいは接続変
更を容易にし、また半田付けの失敗により基板およびＬ
ＳＩを破損することを防止できる。
ＬＳＩのパッケージの上面に論理検査端子を設けること
により、基板上に実装されたＬＳＩチップの論理検査に
おけるＬＳＩとＬＳＩ検査機器との接続あるいは接続変
更を容易にし、また半田付けの失敗により基板およびＬ
ＳＩを破損することを防止できる。
【図１】本発明の一実施例の構成を示す図である。
【図２】従来例の構成を示す図である。
１ ＬＳＩ ２ パッケージ ３ チップ ４ 基板 ５ 入出力端子 ６ チップ信号端子 ７ チップ信号線 ８ ＬＳＩ検査機器 ９ 検査機器リード線 １０ 論理検査端子 １１ 検査信号線 １２ コネクタ １３ 布線用パッド
Claims (1)
- 【請求項１】 論理素子を集積したチップと、前記チッ
プを収容するパッケージと、前記パッケージの下面に設
けられ実装基板に接続された複数の入出力端子と、前記
複数の入出力端子と前記チップの複数の信号端子とをそ
れぞれ接続する複数のチップ信号線と、前記パッケージ
の上面に設けられ前記チップの論理機能を検査する検査
機器の複数のリード線にコネクタ接続される複数の論理
検査端子と、前記複数の入出力端子と前記複数の論理検
査端子とをそれぞれ対応させて接続する検査信号線とを
備えることを特徴とする論理検査端子付きＬＳＩ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4116587A JPH05315416A (ja) | 1992-05-11 | 1992-05-11 | 論理検査端子付きｌｓｉ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4116587A JPH05315416A (ja) | 1992-05-11 | 1992-05-11 | 論理検査端子付きｌｓｉ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05315416A true JPH05315416A (ja) | 1993-11-26 |
Family
ID=14690831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4116587A Withdrawn JPH05315416A (ja) | 1992-05-11 | 1992-05-11 | 論理検査端子付きｌｓｉ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05315416A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009171607A (ja) * | 2002-03-25 | 2009-07-30 | Seiko Epson Corp | 制御端子付き電子部品 |
-
1992
- 1992-05-11 JP JP4116587A patent/JPH05315416A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009171607A (ja) * | 2002-03-25 | 2009-07-30 | Seiko Epson Corp | 制御端子付き電子部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4252491B2 (ja) | 検査機能付きモジュール及びその検査方法。 | |
| US6891384B2 (en) | Multi-socket board for open/short tester | |
| KR100687687B1 (ko) | 멀티칩 모듈 패키징 방법 | |
| JP3730340B2 (ja) | 半導体試験装置 | |
| US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
| US7662647B2 (en) | Method for manufacturing semiconductor device | |
| JPH05315416A (ja) | 論理検査端子付きｌｓｉ | |
| US6507205B1 (en) | Load board with matrix card for interfacing to test device | |
| JPS62269075A (ja) | プリント基板検査装置 | |
| US20080284454A1 (en) | Test interface with a mixed signal processing device | |
| US6624625B2 (en) | Test equipment | |
| JPH1138079A (ja) | ボールグリッドアレイ型集積回路の試験方法 | |
| JP2002022803A (ja) | 半導体装置および半導体装置の試験方法 | |
| JP4022698B2 (ja) | 検査回路基板 | |
| JPH01277949A (ja) | メモリ試験方式 | |
| US20050098778A1 (en) | Burn-in test adapter and burn-in test apparatus | |
| US20030197514A1 (en) | System and method for testing a printed circuit board by employing a ceramic substrate with micro-probes formed on the ceramic substrate | |
| KR940002455Y1 (ko) | 레스트신호 체크용 보드가 구비된 반도체 웨이퍼 레스트장치 | |
| KR20060085506A (ko) | 프로브 카드 및 그의 제조방법 | |
| JPH0315765A (ja) | テストボード | |
| KR19990018725A (ko) | 반도체 웨이퍼 및 그의 전기적 특성 검사 방법 | |
| JPS59181651A (ja) | 集積回路装置 | |
| JPS63211642A (ja) | 半導体試験装置 | |
| JP3747649B2 (ja) | プリント回路板試験装置 | |
| JPH05121501A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |