JPS59181651A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPS59181651A JPS59181651A JP58056172A JP5617283A JPS59181651A JP S59181651 A JPS59181651 A JP S59181651A JP 58056172 A JP58056172 A JP 58056172A JP 5617283 A JP5617283 A JP 5617283A JP S59181651 A JPS59181651 A JP S59181651A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit device
- printed wiring
- wiring board
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は特ｒ（印刷配線板にソケットを介さずに実装し
て（史用する場合に好適する集積回路装置に関する。
て（史用する場合に好適する集積回路装置に関する。
近年、多数の集積回路装置を使用した各種の機器が製作
、或いは開発されている。これら集積回路装置は印刷配
線板に実装されて用いられる場合が多い。集積回路装置
を印刷配線板に実装して用いる場合の問題の一つは、集
積回路装置７の故障診断である。すなわち、多数の集積
回路装置がビンを介し印刷配線板のヌル−ホールに半田
付けされている場合、これら集積回路装置を個々に診断
することは不可能であるからである。そこで、印刷配線
板に実装された多数の集積回路装置を個々に診断するだ
めの方法として次の２つが考えられる。
、或いは開発されている。これら集積回路装置は印刷配
線板に実装されて用いられる場合が多い。集積回路装置
を印刷配線板に実装して用いる場合の問題の一つは、集
積回路装置７の故障診断である。すなわち、多数の集積
回路装置がビンを介し印刷配線板のヌル−ホールに半田
付けされている場合、これら集積回路装置を個々に診断
することは不可能であるからである。そこで、印刷配線
板に実装された多数の集積回路装置を個々に診断するだ
めの方法として次の２つが考えられる。
（１１集積回路装置をソケットを介して印刷配線板に実
装する。
装する。
（２）回路診断用のビン群をもった集積回路装置を用い
、印刷配線板上でこれらビン群に接続する配線パターン
を集積回路装置ごとに形成しておく。
、印刷配線板上でこれらビン群に接続する配線パターン
を集積回路装置ごとに形成しておく。
しかし、これらの方法はそれぞれ次のような欠点がある
。まず前者の方法は、接触不良が発生しやすく、電気的
特性上好ましくない。これは、集積回路装置の高集積化
が進み、集積回路パンケージの入出力ピン数が５０ピン
を越えるものも少なくない現社、一層問題である。また
、このように入出力ビン数が多い集積回路装置用のソケ
ットは、価格的に集積回路装置より高いものも多く、コ
スト高となる。一方、後者の方法は、接触不良の問題は
ないものの、印刷配線板上に各集積回路装置ごとに専用
の診断用の配線パターンを形成しなければならず、印刷
配線板の配線効率が著しく低下する。
。まず前者の方法は、接触不良が発生しやすく、電気的
特性上好ましくない。これは、集積回路装置の高集積化
が進み、集積回路パンケージの入出力ピン数が５０ピン
を越えるものも少なくない現社、一層問題である。また
、このように入出力ビン数が多い集積回路装置用のソケ
ットは、価格的に集積回路装置より高いものも多く、コ
スト高となる。一方、後者の方法は、接触不良の問題は
ないものの、印刷配線板上に各集積回路装置ごとに専用
の診断用の配線パターンを形成しなければならず、印刷
配線板の配線効率が著しく低下する。
本発明は上記事情に鑑みてなされたものでその目的は、
印刷配線板等に実装された状態でも、周辺回路に影響さ
れずに正しく故障診断される集積回路装置を提供するこ
とにある。
印刷配線板等に実装された状態でも、周辺回路に影響さ
れずに正しく故障診断される集積回路装置を提供するこ
とにある。
本発明は、実装用の第１のビン群と、回路診断専用の第
２のビン群とを備え、この第２のビン群の各ピン先の向
きが上記第１のビン群の各ピン先の向きと異なるように
構成された集積回路装置とすることによって、当該装置
が上記第１のビン群を介して例えは印刷配線板に実装さ
れていても、実装状態で上記第２のビン群を介して試験
装置に簡単に接続できるようにしだものである。
２のビン群とを備え、この第２のビン群の各ピン先の向
きが上記第１のビン群の各ピン先の向きと異なるように
構成された集積回路装置とすることによって、当該装置
が上記第１のビン群を介して例えは印刷配線板に実装さ
れていても、実装状態で上記第２のビン群を介して試験
装置に簡単に接続できるようにしだものである。
〔発明の実施例〕
以下、本発明の一実施例を図面を参照して説明する。第
１図は集積回路装置１ｏの外観を示す斜視図、第２図お
よび第３図は第１図の集積回路装置ｔｏのそれぞれｘ−
ｘ’断面、Ｙ−Ｙ’断面を示す図である。図中、ｒｒは
セラミックパッケージ下層部、Ｉ２はセラミックパッケ
ージ下層部である。これら上層部１１および下層部Ｉ２
はガラスＭ１３を介して相互に固着されている。Ｉ４は
セラミックパッケージ下層部Ｉ２の中央付近にソケット
されている集積回路装置（以下、ＩＣチップと称する）
）’７５９１１５・・・はＩＣテソデ上に形成されてい
る（外部への電極取出し用の）ビンディングパッドであ
るう １６，７５・・・は集積回路装置１０を通常状態
で使用するのに必要な電源ピンなどの実装用ピン、Ｉ７
，１７・・・は集積回路装置Ｚ（７（内のＩＣＣランプ
４）の故障診断（良否判断）に必要な診断用ビンである
。実装用ピン１６．１６・・・は、その向き（ピン先端
が示す方向）を図示の如く下向きにしてセラミックパッ
ケージ下層部ｚ２に取付けられており、診断用ビン１７
゜Ｉ７・・・は；゛その向きを図示の如く上向きにして
セラミックパッケージ上層部ＩＩに取付けられている。
１図は集積回路装置１ｏの外観を示す斜視図、第２図お
よび第３図は第１図の集積回路装置ｔｏのそれぞれｘ−
ｘ’断面、Ｙ−Ｙ’断面を示す図である。図中、ｒｒは
セラミックパッケージ下層部、Ｉ２はセラミックパッケ
ージ下層部である。これら上層部１１および下層部Ｉ２
はガラスＭ１３を介して相互に固着されている。Ｉ４は
セラミックパッケージ下層部Ｉ２の中央付近にソケット
されている集積回路装置（以下、ＩＣチップと称する）
）’７５９１１５・・・はＩＣテソデ上に形成されてい
る（外部への電極取出し用の）ビンディングパッドであ
るう １６，７５・・・は集積回路装置１０を通常状態
で使用するのに必要な電源ピンなどの実装用ピン、Ｉ７
，１７・・・は集積回路装置Ｚ（７（内のＩＣＣランプ
４）の故障診断（良否判断）に必要な診断用ビンである
。実装用ピン１６．１６・・・は、その向き（ピン先端
が示す方向）を図示の如く下向きにしてセラミックパッ
ケージ下層部ｚ２に取付けられており、診断用ビン１７
゜Ｉ７・・・は；゛その向きを図示の如く上向きにして
セラミックパッケージ上層部ＩＩに取付けられている。
ＩＳ、ＩＢは実装用ピン１６．１６の内部リード、１９
．１９は診断用ビンＩ７、Ｉ７の内部リードである。内
部リード１８゜１９とＩＣチップＩ４上のざンディング
パンド１５．１５とはざンディングヮイヤ２ｏ、２゜を
介してボンディング接続されている。ＩＣテン７’Ｚ４
上のボンディングバンド１５．１５・・・の中で、通常
状態での使用時と診断時とで共用できるものは、必ずし
も別々に設ける必要がない。この場合、共用されるポン
ディングパッドＩ５は対応する内部リード１８．１９と
共通接続されて用いられる。２Ｚは例えは金属蓋であり
、溶接等により金属層２２を介してセラミック上層部Ｉ
Ｉに固着されている。
．１９は診断用ビンＩ７、Ｉ７の内部リードである。内
部リード１８゜１９とＩＣチップＩ４上のざンディング
パンド１５．１５とはざンディングヮイヤ２ｏ、２゜を
介してボンディング接続されている。ＩＣテン７’Ｚ４
上のボンディングバンド１５．１５・・・の中で、通常
状態での使用時と診断時とで共用できるものは、必ずし
も別々に設ける必要がない。この場合、共用されるポン
ディングパッドＩ５は対応する内部リード１８．１９と
共通接続されて用いられる。２Ｚは例えは金属蓋であり
、溶接等により金属層２２を介してセラミック上層部Ｉ
Ｉに固着されている。
第４図は上述のように構成された集積回路装置ｔ１０を
実装状態で診断する場合の試験装置との接続例を示すも
のである。同図において３０は集積回路装置１０ 、
ｌ’Ｑ・・・などが実装されている印刷配線板である。
実装状態で診断する場合の試験装置との接続例を示すも
のである。同図において３０は集積回路装置１０ 、
ｌ’Ｑ・・・などが実装されている印刷配線板である。
集積回路装置１０゜７（７・・・の印刷配線板３ｏへの
実装は、各集積回路装置１０．１０・・・のそれぞれの
実装用ピン１６．１６・−・を印刷配線板３ｏに設けら
れた所定のスルーホール（図示せず）に挿入した状態で
半田でインテ等を施すことによって行なわれている。こ
のように、印刷配線板３ｏに半田付は等により実装され
ている集積回路装置１０゜１０・・を診断するには、印
刷配線板３ｏのコネクト部３ＩをＩＣテスタなどの試験
装置４ｏのコネクタ４Ｉに接続すると共に、４ｕ号ケー
ブル４２を介して試験装置４ｏと接続されているソケッ
トなどのアダプタ４３を、診断したい集積回路装γ’ｒ
、ｔｏの診断用ビン１７．１７・・・に接続すればよい
。コネクタ４１は試験装置４ｏから印刷配線板３０ＫＮ
源を供給するもので：回路診断に必要な信号の人出ノｊ
はアダプタ４３と診所用ビン１７．１７・・・との接続
により試験装置４０と診断対象となる１個の集積回路装
置ＩＯとの間で行なわれる。これにより、所望の集積回
路装置１０を印刷配線板３０上の他の回路から分離独立
して動作させた状態で診断することができる。
実装は、各集積回路装置１０．１０・・・のそれぞれの
実装用ピン１６．１６・−・を印刷配線板３ｏに設けら
れた所定のスルーホール（図示せず）に挿入した状態で
半田でインテ等を施すことによって行なわれている。こ
のように、印刷配線板３ｏに半田付は等により実装され
ている集積回路装置１０゜１０・・を診断するには、印
刷配線板３ｏのコネクト部３ＩをＩＣテスタなどの試験
装置４ｏのコネクタ４Ｉに接続すると共に、４ｕ号ケー
ブル４２を介して試験装置４ｏと接続されているソケッ
トなどのアダプタ４３を、診断したい集積回路装γ’ｒ
、ｔｏの診断用ビン１７．１７・・・に接続すればよい
。コネクタ４１は試験装置４ｏから印刷配線板３０ＫＮ
源を供給するもので：回路診断に必要な信号の人出ノｊ
はアダプタ４３と診所用ビン１７．１７・・・との接続
により試験装置４０と診断対象となる１個の集積回路装
置ＩＯとの間で行なわれる。これにより、所望の集積回
路装置１０を印刷配線板３０上の他の回路から分離独立
して動作させた状態で診断することができる。
なお、診断用ビンと実装用ビンの位置は前記実施例に限
るものではなく、例えはセラミックパッケージ下層部上
面から下層部側面に印刷等により形成された導体パター
ンに対し、上記側面で例えはろう付けされていてもよく
、診断用ビンの方向が上方向、実装用ビンの方向が下方
向となっていれはよい。また、セラミックパッケージに
限らずモールドタイプの集積回路装置でもよく、この場
合には、ビン折曲後のピン先端の向きが実装用ビンが下
向き、診断用ビンが上向きとなっていれはよい。更に、
実装用ビンと診断用ビンとのビン先端の向きは必すしも
１８０°ずれている必要はなく、例えば９０°などでも
よく、要は実装用ビンにより集積回路装置が印刷配線板
等に実装されている状態で、診断用ビンを試験装置との
接続用アダプタに接続できればよい。
るものではなく、例えはセラミックパッケージ下層部上
面から下層部側面に印刷等により形成された導体パター
ンに対し、上記側面で例えはろう付けされていてもよく
、診断用ビンの方向が上方向、実装用ビンの方向が下方
向となっていれはよい。また、セラミックパッケージに
限らずモールドタイプの集積回路装置でもよく、この場
合には、ビン折曲後のピン先端の向きが実装用ビンが下
向き、診断用ビンが上向きとなっていれはよい。更に、
実装用ビンと診断用ビンとのビン先端の向きは必すしも
１８０°ずれている必要はなく、例えば９０°などでも
よく、要は実装用ビンにより集積回路装置が印刷配線板
等に実装されている状態で、診断用ビンを試験装置との
接続用アダプタに接続できればよい。
以上詳述したように本発明によれは以下に列挙される作
用効果を奏することができる。
用効果を奏することができる。
（ＩＪ 印刷配線板等に実装されている多数の集積回
路装置の中から任意の集積回路装置を、実装状態の事ま
で周辺回路カミら分離独立して診断できる。
路装置の中から任意の集積回路装置を、実装状態の事ま
で周辺回路カミら分離独立して診断できる。
（２） 上記（１）により周辺回路に影響されずに診
断できるため、診断精度が向上する。
断できるため、診断精度が向上する。
（３） 上記（ＩＪ 、 ＋２１ Ｋより集積回路装
置を尚価なソケツトを用いて印刷配線板等に実装する必
要がなくなるため、低コスト化が因れる。
置を尚価なソケツトを用いて印刷配線板等に実装する必
要がなくなるため、低コスト化が因れる。
（４）診断用ビンと試験装置との接続が印刷配線板のコ
ネクト部を介さないで行なえるため、診断用ビンにつな
がる配線パターンを印刷配線板上に形成する必要がなく
、印刷配線板の゛配線効率に伺ら悪影響を及ぼさない。
ネクト部を介さないで行なえるため、診断用ビンにつな
がる配線パターンを印刷配線板上に形成する必要がなく
、印刷配線板の゛配線効率に伺ら悪影響を及ぼさない。
第１図は本発明の一実施例に係る集積回路装置の外観斜
視図、第２図および第３図は第１図のそれぞれｘ−ｘ’
断面図、Ｙ−Ｙ’断面図、第４図は上記集積回路装置を
印刷配線板に実装した状態で診断する場合の試験装置と
の接続例を示す図である。 １０．１０・・・集積回路装置、１４・・・集積回路素
子（ＩＣチップ）、１６．１６・・・実装用ビン、１７
．１７・・・診断用ビン、３ｏ・・・印刷配線板、４０
・・・試験装置、４３・・・アダプタ。 出願人代理人 弁理士 鈴 江 武 彦２６ 第１図 召・２図 ６ 第３図 第 ４ 図
視図、第２図および第３図は第１図のそれぞれｘ−ｘ’
断面図、Ｙ−Ｙ’断面図、第４図は上記集積回路装置を
印刷配線板に実装した状態で診断する場合の試験装置と
の接続例を示す図である。 １０．１０・・・集積回路装置、１４・・・集積回路素
子（ＩＣチップ）、１６．１６・・・実装用ビン、１７
．１７・・・診断用ビン、３ｏ・・・印刷配線板、４０
・・・試験装置、４３・・・アダプタ。 出願人代理人 弁理士 鈴 江 武 彦２６ 第１図 召・２図 ６ 第３図 第 ４ 図
Claims (1)
- 実装用の第１のビン群と、回路診断専用の第２のビン群
とを備え、この第２のビン群の各ピン先の向きが十記第
１のビン群の各ピン先の向きと異なるように構成されて
いることを特徴とする集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58056172A JPS59181651A (ja) | 1983-03-31 | 1983-03-31 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58056172A JPS59181651A (ja) | 1983-03-31 | 1983-03-31 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59181651A true JPS59181651A (ja) | 1984-10-16 |
Family
ID=13019677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58056172A Pending JPS59181651A (ja) | 1983-03-31 | 1983-03-31 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59181651A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5041899A (en) * | 1988-06-08 | 1991-08-20 | Fujitsu Limited | Integrated circuit device having an improved package structure |
| US5889333A (en) * | 1994-08-09 | 1999-03-30 | Fujitsu Limited | Semiconductor device and method for manufacturing such |
-
1983
- 1983-03-31 JP JP58056172A patent/JPS59181651A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5041899A (en) * | 1988-06-08 | 1991-08-20 | Fujitsu Limited | Integrated circuit device having an improved package structure |
| US5889333A (en) * | 1994-08-09 | 1999-03-30 | Fujitsu Limited | Semiconductor device and method for manufacturing such |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6360433B1 (en) | Universal package and method of forming the same | |
| JP4252491B2 (ja) | 検査機能付きモジュール及びその検査方法。 | |
| US6429675B2 (en) | Structure and method for probing wiring bond pads | |
| JPH1074800A (ja) | 半導体装置の実装構造、実装用基板および実装状 態の検査方法 | |
| KR100687687B1 (ko) | 멀티칩 모듈 패키징 방법 | |
| JPS59181651A (ja) | 集積回路装置 | |
| US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
| JP2814869B2 (ja) | 回路基板検査方法および回路基板 | |
| JP2004311535A (ja) | チップサイズパッケージ半導体装置 | |
| JP4022698B2 (ja) | 検査回路基板 | |
| JP3076424B2 (ja) | 回路基板検査方法と検査基板並びに回路基板検査装置 | |
| JP2002280693A (ja) | 電子部品の実装方法 | |
| KR100716805B1 (ko) | 반도체 패키지용 인쇄회로기판 및 이를 이용한 접속 검사방법 | |
| KR100216894B1 (ko) | Bga 반도체패키지의 전기테스트장치 | |
| JPH02248876A (ja) | プリント基盤テスト用のスーパーアダプタ | |
| JPH0315765A (ja) | テストボード | |
| JPH08242052A (ja) | プリント配線板 | |
| KR940006872Y1 (ko) | 멀티 칩 모듈(Multi Chip Module)의 회로기판 구조 | |
| JPH05315416A (ja) | 論理検査端子付きｌｓｉ | |
| JPS5990948A (ja) | 電子装置 | |
| JPS63211642A (ja) | 半導体試験装置 | |
| JPS6329273A (ja) | バ−ンイン基板 | |
| JPS617640A (ja) | 実装集積回路装置の特性試験装置 | |
| JPS6318688A (ja) | セラミツクパツケ−ジ | |
| JPH05234649A (ja) | Ｉｃソケット |